JP3272625B2 - アクティブマトリクス型液晶表示装置および画素欠陥修正方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示を行う表示装置に係り、特に、画素電極をマトリ
クス状に配列することにより高密度表示を実現するアク
ティブマトリクス型液晶表示装置およびその画素欠陥修
正方法に関するものである。

【０００２】

【従来の技術】従来、液晶表示装置やプラズマ表示装置
のような表示装置は、マトリクス状に配列された複数の
画素電極とこれらの画素電極と対向して配される対向電
極を備え、両電極間に表示媒体（液晶、プラズマ等）を
介在させている。上記の表示装置は、画素電極に選択的
に電圧を印加することにより、画面上に表示パターンを
形成し、さらに、選択された画素電極と対向電極との間
に印加される電圧により、表示媒体が表示データを光学
的に変調して上記の表示パターンを可視化する。

【０００３】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極個々をスイッチング素子により駆動す
る、いわゆるアクティブマトリクス駆動方式が知られて
いる。上記のスイッチング素子としては、ＴＦＴ（薄膜
トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等
が一般的に用いられる。また、画素電極は、基板上で信
号線または走査線（バスライン）と同層に形成されるこ
とが多く、信号線または走査線と接触しないように配置
されている。

【０００４】一方、絶縁膜としては従来、窒化シリコン
（ＳｉＮ）などの無機材料が用いられてきたが、最近で
は感光性透明アクリル樹脂などの有機材料も絶縁膜とし
て用いられるようになってきている。そして、有機材料
からなる絶縁膜上に画素電極を設けることで、画素電極
とバスラインとを別層に形成することも提案されている
（特開昭５８−１７２６８５号公報等）。このような画
素電極とバスラインとを別層で形成する構成では、バス
ラインと画素電極とを重畳させることができるので、画
素電極の面積（開口率）を拡大することができる。以
下、本明細書においては、上記のような画素電極とバス
ラインとを隔絶する絶縁膜を特に層間絶縁膜と称する。

【０００５】ここで、画素電極とデータ線とが層間絶縁
膜を介して重ねられる構成について、以下に説明する。

【０００６】図１０ないし図１２はそれぞれ、有機材料
からなる層間絶縁膜を用いたアクティブマトリクス型液
晶表示装置用配線基板の一例の、ドレイン電極形成時、
層間絶縁膜形成時、画素電極形成時の構造をそれぞれ示
している。各図において（ａ）は平面図、（ｂ）は
（ａ）におけるＢ−Ｂ’線矢視断面図である。

【０００７】この構成では、図１２に示すように、画素
電極５１の両側の周辺部が、ゲート線５２・５２および
データ線５３・５３と重なるように設けられている。画
素電極５１の下側かつ中央位置には、補助容量電極（以
降、Ｃｓ電極と称する）５６が設けられている。このＣ
ｓ電極５６は、ＴＦＴ５５と共通して用いられるゲート
絶縁膜５７上に形成されており、ＴＦＴ５５の半導体層
に接続されたドレイン電極６２と接続線６３を介して接
続されている。また、Ｃｓ電極５６は、画素電極５１の
コンタクト部５１ａと接触している。

【０００８】ゲート絶縁膜５７は、ガラス製の基板５８
上に形成された補助容量線５９を覆うように形成されて
いる。ゲート絶縁膜５７上のＣｓ電極５６の両側には、
下層信号線６７・６７が形成され、さらにその上にデー
タ線５３・５３が形成されている。下層データ線６７・
６７およびデータ線５３・５３は、層間絶縁膜６１によ
り覆われている。

【０００９】上記の構成では、画素電極５１とデータ線
５３・５３との間に層間絶縁膜６１が介在しているの
で、画素電極５１をデータ線５３・５３の配置位置に関
わらず広く形成することができ、前述したように高開口
率となる。

【００１０】このような高開口率構造の液晶表示装置で
は、画素電極５１とデータ線５３およびゲート線５２と
の間に挟持される層間絶縁膜６１に寄生する容量を低減
させることが必要である。そのため、層間絶縁膜６１と
しては、数μｍの厚さで形成することが容易であるこ
と、誘電率が窒化シリコンなどに比較して充分に小さい
ことなどが要求され、このような要求に応え得るものと
して、有機材料からなる絶縁膜が用いられている。

【００１１】また、ＴＦＴ５５のドレイン電極６２と画
素電極５１の電気的接触をコンタクト部５１ａで行うた
め、層間絶縁膜６１にコンタクトホール６１ａを形成す
る必要があるが、層間絶縁膜６１の材料として感光性ア
クリル樹脂を用いた場合、液状の樹脂材料をスピン塗布
法により基板に散布した後、フォトリソ工程にて露光
し、アルカリ性溶液による現像を行うことでパターニン
グすることでコンタクトホール６１ａを形成することが
できる。したがって、成膜とパターニングを同時に行う
ことが可能であるといって利点もある。

【００１２】ところで、マトリクス型の表示装置では、
製造時の不良に起因する配線の断線が常に問題となる。
そこで、従来からアクティブマトリクス型液晶表示装置
用配線基板においては、例えば図１３に示すように、表
示エリア６６（図中、一点鎖線にて示す）の周囲に、基
板の３方を囲むように予備線６５・６５を予め形成して
おく構造が採用されている。

【００１３】このような構造では、データ線５３に欠落
等による断線が生じたとき、図に示すように、欠陥６０
のあるデータ線５３と一方の予備線６５との２つの交差
部（接続部６８・６８）を電気的に接続することで、デ
ータ信号を迂回させて欠陥６０のあるデータ線５３の修
正が可能となる。

【００１４】また、SID '95 DIGEST of TECHNICAL PAPE
RS 4:AMLCDs 4.3;"High-Aperture and Fault-Tolerant
Pixel Structure for TFT-LCDs" には、断線を低減する
ためにゲート線を２重化した構造のアクティブマトリク
ス型液晶表示装置について記載されている。

【００１５】この構造は、図１４に示すように、画素電
極５１の１つあたりに２本のゲート線５２・５２’が設
けられ、ゲート線５２・５２’が画素電極５１の両側で
データ線５３・５３に沿って配された短絡線５４・５４
により短絡されている。また、短絡線５４・５４は、図
示しない絶縁層を介して画素電極５１と重ねて形成され
ており、その重なった部分が補助容量として機能するよ
うになっている。このような構成では、２本のゲート線
５２・５２’によりＴＦＴ５５が駆動されるので、ゲー
ト線５２・５２’のうち１本に断線が生じても、短絡線
５４・５４を介してＴＦＴ５５へのゲート電圧の印加を
維持することができる。

【００１６】また、この構造では、画素電極５１と短絡
線５４・５４とが絶縁膜を介して基板に垂直な方向に重
ねられており、これにより、画素同士の間から光が漏れ
るのを防止するために一般に対向電極側に形成される遮
光パターンの一部を短絡線５４・５４が兼ねるようにも
なっている。

【００１７】

【発明が解決しようとする課題】今日のアクティブマト
リクス型液晶表示装置のさらなる高精細化に伴い、バス
ラインの幅が減少するため、断線が増加する傾向にあ
る。断線が発生すると、バスラインに接続されている画
素電極に正常な電圧が印加されないため、電圧が印加さ
れない部分は、ライン状の欠陥として表示画面に現れ
る。表示素子におけるライン状欠陥は致命的な欠陥であ
り、その素子を用いた表示装置は不良品として扱われ、
このような不良品が増加すると、表示装置の歩留りの低
下を招き、製品コストが上昇することとなる。

【００１８】ところが、図１３の配線基板のように、表
示エリア６６の周辺部に予備線６５・６５を形成した構
成では、予備線６５・６５を形成するために要する分だ
け液晶パネルの額縁を大きくとらなければならず、表示
装置の小型化の障害となる。

【００１９】一方、図１４の配線基板のようにバスライ
ンを２重化する断線対策は、液晶パネルの額縁を大きく
することはない。しかしながら、この構成をそのままデ
ータ線の断線対策として応用することはできない。つま
り、データ線が２重化されてデータ線と画素電極との重
畳部が多くなると、画素電極とデータ線の寄生容量が増
大し、その容量によりクロストーク等が生じて表示品位
を著しく低下させるからである。

【００２０】本発明は、上記の事情に鑑みてなされたも
のであって、その目的は、小型化を阻止することも、ま
た、表示品位を低下させることもなく、信号線断線時の
修正を可能とし、ひいては製造コスト低減を実現可能な
アクティブマトリクス型液晶表示装置を提供することに
ある。

【００２１】

【課題を解決するための手段】本発明の請求項１記載の
アクティブマトリクス型液晶表示装置は、基板上に設け
られた複数の走査線と、該走査線と直交するように形成
された複数の信号線と、隣り合う走査線と隣り合う信号
線とで囲まれた領域にそれぞれ配置される複数の画素電
極と、各走査線に印加される走査電圧によりオン・オフ
して各画素電極への各信号線を介しての信号電圧の印加
をそれぞれスイッチングする複数のスイッチング素子と
を有し、上記複数の画素電極が、絶縁膜を介して上記の
複数の走査線および／又は複数の信号線と重畳するよう
に形成され、かつ、上記の各信号線と面方向に平行をな
し、該各信号線とは非導通状態に形成された複数の予備
線を備えるとともに、１画素あたり１つの割合で、上記
の信号線および予備線の両方と交差し、これら信号線お
よび予備線とは別層に形成された複数の電極線を有する
アクティブマトリクス型液晶表示装置であって、信号線
に断線が生じたとき、断線した信号線と隣り合う予備線
を、断線箇所を挟むように位置する２本の電極線との各
交差部の配線方向両外側で切断して一部切り離すととも
に、断線箇所を挟むように位置する上記２本の電極線
を、上記信号線および上記予備線との各交差部の配線方
向両外側で切断して一部切り離し、該電極線の切り離し
部分と上記信号線とを電気的に接続するとともに、上記
予備線の切り離し部分と上記電極線の切り離し部分とを
電気的に接続することで、画素の欠陥を修正できるよう
になっていることを特徴としている。

【００２２】また、本発明の請求項７記載の画素欠陥修
正方法は、基板上に設けられた複数の走査線と、該走査
線と直交するように形成された複数の信号線と、隣り合
う走査線と隣り合う信号線とで囲まれた領域にそれぞれ
配置される複数の画素電極と、各走査線に印加される走
査電圧によりオン・オフして各画素電極への各信号線を
介しての信号電圧の印加をそれぞれスイッチングする複
数のスイッチング素子とを有し、上記複数の画素電極
が、絶縁膜を介して上記の複数の走査線および／又は複
数の信号線と重畳するように形成され、かつ、上記の各
信号線と面方向に平行をなし、該各信号線とは非導通状
態に形成された複数の予備線を備えるとともに、１画素
あたり１つの割合で、上記の信号線および予備線の両方
と交差し、これら信号線および予備線とは別層に形成さ
れた複数の電極線を有するアクティブマトリクス型液晶
表示装置に対し、信号線に断線が生じたとき、断線した
信号線と隣り合う予備線を、断線箇所を挟むように位置
する２本の電極線との各交差部の配線方向両外側で切断
して一部切り離すとともに、断線箇所を挟むように位置
する上記２本の電極線を、上記信号線および上記予備線
との各交差部の配線方向両外側で切断して一部切り離
し、該電極線の切り離し部分と上記信号線とを電気的に
接続するとともに、上記予備線の切り離し部分と上記電
極線の切り離し部分とを電気的に接続することを特徴と
している。

【００２３】上記のアクティブマトリクス型液晶表示装
置又は画素欠陥修正方法によれば、信号線に断線不良が
生じたときは、上記のように欠陥修正することで、予備
線の一部と電極線の一部を介して断線箇所を迂回するよ
うにして信号線に信号電圧が印加される。それゆえ、あ
る画素電極と次段の画素電極との間で信号線が断線して
も、その次段の画素電極への信号電圧の印加を維持する
ことができる。

【００２４】そして、この場合、信号線に断線が無い場
合は、各予備線には信号電圧が印加されていないので、
予備線と画素電極の間の寄生容量が表示品位に影響を及
ぼすことはない。また、信号線に断線が生じた場合で
も、予備線に信号電圧が印加されるのは、信号線の断線
箇所を迂回して通る部分のみの、信号線に沿って隣り合
う２画素或いは数画素であるので、この数画素分の予備
線と画素電極の寄生容量が信号線の信号電圧の遅延に与
える影響は無視できる程度のものである。

【００２５】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の電極線として、上記の基板上に走査線と同層かつ
平行に全画素に共通して設けられた複数の補助容量線が
兼用されていることを特徴としている。

【００２６】これによれば、信号電圧を迂回させるため
の複数の電極線を別途に形成する必要がなく、製造時の
工程数を削減できる。そして、複数の補助容量線は全画
素に共通して設けられるものであるので、その配線パタ
ーンを走査線に並走する全ての補助容量線でその両側か
ら電圧が印加されるようなパターンとすることで、補助
容量線の一部を画素欠陥修正のために切り離したとして
も、不良となることはない。

【００２７】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１又２の構成において、
上記複数の予備線に、上記の基板上に走査線と同層かつ
平行に全画素に共通して設けられた複数の補助容量線と
同じ電圧が印加されることを特徴としている。

【００２８】予備線と信号線との間で持つ容量が表示品
位に与える影響を小さくするためには、予備線に何らか
の電圧を印加しておく必要があるので、上記のような構
成とすることで、別途、複数の予備線に印加するためだ
けに電圧を生成することなく、予備線と信号線との間で
持つ容量が表示品位に与える影響を小さくできる。しか
も、予備線に補助容量線と同じ電圧を印加することで、
予備線と補助容量線との間の静電容量を削減できるの
で、表示品位がさらに向上する。

【００２９】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、請求項３の構成において、上記
複数の予備線と上記複数の補助容量線とが電気的に接続
されることで、上記複数の予備線に、上記複数の補助容
量線と同じ電圧が印加されるようになっていることを特
徴としている。

【００３０】複数の予備線に複数の補助容量線と同じ電
圧を印加する手法としては、複数の予備線に別途端子を
設け、該端子から入力させる構成も考えられるが、上記
のような構成とすることで、最も簡単な手法で複数の予
備線に複数の補助容量線と同じ電圧を印加することが可
能となる。

【００３１】本発明の請求項５記載のアクティブマトリ
クス型液晶表示装置は、請求項１〜４のいずれかの構成
において、上記複数の予備線と上記複数の電極線とが交
差部毎に電気的に接続されており、信号線に断線が生じ
たとき、断線した信号線と隣り合う予備線を、断線箇所
を挟むように位置する２本の電極線との各交差部の配線
方向両外側で切断して一部切り離すとともに、断線箇所
を挟むように位置する上記２本の電極線を、上記信号線
および上記予備線との各交差部の配線方向両外側で切断
して一部切り離し、該電極線の切り離し部分と上記信号
線とを電気的に接続するのみで、画素の欠陥を修正でき
るようになっていることを特徴としている。

【００３２】本発明の請求項８記載の画素欠陥修正方法
は、基板上に設けられた複数の走査線と、該走査線と直
交するように形成された複数の信号線と、隣り合う走査
線と隣り合う信号線とで囲まれた領域にそれぞれ配置さ
れる複数の画素電極と、各走査線に印加される走査電圧
によりオン・オフして各画素電極への各信号線を介して
の信号電圧の印加をそれぞれスイッチングする複数のス
イッチング素子とを有し、上記複数の画素電極が、絶縁
膜を介して上記の複数の走査線および／又は複数の信号
線と重畳するように形成され、かつ、上記の各信号線と
面方向に平行をなし、該各信号線とは非導通状態に形成
された複数の予備線を備えるとともに、１画素あたり１
つの割合で、上記の信号線および予備線の両方と交差
し、これら信号線および予備線とは別層に形成された複
数の電極線を有し、上記複数の予備線と上記複数の電極
線とが交差部毎に電気的に接続されているアクティブマ
トリクス型液晶表示装置に対し、信号線に断線が生じた
とき、断線した信号線と隣り合う予備線を、断線箇所を
挟むように位置する２本の電極線との各交差部の配線方
向両外側で切断して一部切り離すとともに、断線箇所を
挟むように位置する上記２本の電極線を、上記信号線お
よび上記予備線との各交差部の配線方向両外側で切断し
て一部切り離し、該電極線の切り離し部分と上記信号線
とを電気的に接続することを特徴としている。

【００３３】上記のアクティブマトリクス型液晶表示装
置又は画素欠陥修正方法によれば、複数の予備線と複数
の電極線とが交差部毎に電気的に接続されているので、
信号線に欠落による不良が生じたとき、上記のように欠
陥修正が行え、前記アクティブマトリクス型液晶表示装
置における欠陥修正よりも修正が容易である。

【００３４】しかも、複数の予備線と複数の補助容量線
とを交差部毎、即ち画素毎に電気的に接続した構成で
は、予備線を介して全ての補助容量線に同じ電圧が印加
されるので、補助容量線の配線パターンにかかわらず、
補助容量線の一部を画素欠陥修正のために切り離したと
しても、不良となることはない。

【００３５】本発明の請求項６記載のアクティブマトリ
クス型液晶表示装置は、請求項１〜５のいずれかの構成
において、上記複数の予備線が透明導電体により形成さ
れていることを特徴としている。

【００３６】これによれば、画素を透過する光が予備線
により遮断されることがないので、画素の開口率の低下
を阻止できる。

【００３７】

【発明の実施の形態】

〔実施の形態１〕本発明の第１の実施の形態について図
１ないし図７に基づいて説明すれば、以下の通りであ
る。

【００３８】本実施の形態に係るアクティブマトリクス
型液晶表示装置（以下、液晶表示装置と称する）は、図
１に示すように、複数のゲート線１…、複数のデータ線
２…、複数の補助容量線（以下、Ｃｓ線と称する）３…
等を有する配線基板を備えている。本液晶表示装置は、
この配線基板を含む液晶パネルを有している。この液晶
パネルは、上記の配線基板と図示しない共通電極が設け
られた対向基板とが間隔をおいて貼り合わされ、その間
に液晶が封入された構成である。

【００３９】ゲート線１…、データ線２…およびＣｓ線
３…は、それぞれ後述する基板８（図４（ｂ）参照）上
に一定の間隔をおいて互いに平行に設けられている。信
号線としてのデータ線２…は、走査線としてのゲート線
１…と直交して配され、Ｃｓ線３…は、全画素に共通し
て設けられており、ゲート線１…と平行に配されてい
る。隣り合うゲート線１・１と隣り合うデータ線２・２
とで囲まれる領域には、画素電極４がそれぞれ設けられ
ている。

【００４０】画素電極４…の下側には、予備線５…が設
けられている。予備線５は、データ線２と平行に、隣り
合うデータ線２・２の間に１本ずつ形成されている。予
備線５は、データ線２の幅より広い一定の幅でデータ線
２と同種の金属材料により形成されている。なお、予備
線５…をインジウム錫酸化物（ＩＴＯ）のような透明の
導電膜により形成することで、開口率の向上が図れる。

【００４１】ゲート線１とデータ線２との交差部の近傍
には、スイッチング素子としてのＴＦＴ６が設けられて
いる。ＴＦＴ６は、半導体層６ａを有している。この半
導体層６ａは、ゲート線１上に後述するゲート絶縁膜９
（図４（ｂ）参照）を介して形成され、両端部がそれぞ
れデータ線２とドレイン電極７とに接続されている。半
導体層６ａの中間部は、チャネル領域として形成されて
いる。

【００４２】ドレイン電極７は、接続線１３により補助
容量の一方の電極となる補助容量電極１０（以下：Ｃｓ
電極と称する）に接続されており、このＣｓ電極１０を
介して画素電極４と接続されている。その接続は、画素
電極４に窪んで形成されたコンタクト部４ａにてなされ
ている。

【００４３】ＴＦＴ６は、ゲート線１にＯＮ電圧（走査
電圧）が印加されることによりＯＮし、データ線２に印
加される電圧を画素電極４に与えて画素容量を充電する
ようになっている。

【００４４】Ｃｓ線３は、隣り合うゲート線１・１の間
に１本ずつ配されている。また、図４（ｂ）に示すよう
に、Ｃｓ線３は、ガラスのように透光性かつ絶縁性を有
する材料からなる基板８上に形成されている。なお、ゲ
ート線１は、図５に示すように、Ｃｓ線３と同層に設け
られている。

【００４５】Ｃｓ線３上には、ゲート絶縁膜９を介して
前述のＣｓ電極１０が１画素当たり１個の割合で形成さ
れている。また、ゲート絶縁膜９上には、Ｃｓ電極１０
の両脇に予備線５と下層データ線１１が形成されるとと
もに、予備線５のさらに脇に下層データ線１１がさらに
形成されている。下層データ線１１・１１上には、デー
タ線２・２が形成されている。

【００４６】そして、上記の予備線５はこのＣｓ線３
と、予備線５とＣｓ線３との交差部においてゲート絶縁
膜９に設けられたコンタクトホールを介してコンタクト
部５ａにて電気的に接続されている。本実施の形態の液
晶表示装置においては、Ｃｓ線３が、予備線５とゲート
線２の両方と交差する電極線としての機能を兼ねるよう
になっている。

【００４７】さらに、これらは層間絶縁膜１２で覆われ
ており、この層間絶縁膜１２上に上記画素電極４が形成
されている。画素電極４は、前述したコンタクト部４ａ
を有しており、このコンタクト部４ａでＣｓ電極１０と
接触している。

【００４８】上記の層間絶縁膜１２は、有機材料、特に
樹脂により形成されている。また、層間絶縁膜１２の材
料としては、比誘電率の低い材料が用いられている。

【００４９】上記の構成は、Ｃｓ電極１０…が全ての画
素に共通するＣｓ線３…上に配されている。補助容量
は、Ｃｓ線３、Ｃｓ電極１０およびこれらの間に挟持さ
れるゲート絶縁膜９により形成されるCs on Common構造
である。

【００５０】なお、本実施の形態では、Ｃｓ電極１０と
ドレイン電極７とを接続線１３にて接続した構成とした
が、図７に示すようなＣｓ電極１０とドレイン電極７と
がそれぞれコンタクト部４ａとコンタクト部４ｂにて別
個に画素電極４と接続された構成としてもよい。この構
成も、図１の構成と同様、Cs on Common構造である。

【００５１】ここで、上記のように構成される配線基板
の製造について図２ないし図５を参照しながら説明す
る。図２ないし図４はそれぞれ、ドレイン電極形成時、
層間絶縁膜形成時、画素電極形成時の配線基板の構造を
それぞれ示している。各図において（ａ）は平面図、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。
また、図５は、ＴＦＴ６の部分の構成を示す断面図であ
る。

【００５２】まず、透光性かつ絶縁性の基板８の表面に
導電薄膜を形成し、その導電薄膜をパターニングするこ
とによりゲート線１およびＣｓ線３を形成する。基板８
としては、ガラス基板を用いるが、透光性かつ絶縁性を
有しておれば他の材料を用いてもよい。また、導電薄膜
には、Ｔａ系の金属材料を用いるが、導電性を有してお
れば他の材料を用いてもよい。

【００５３】次に、ゲート線１およびＣｓ線３を覆うよ
うにゲート絶縁膜９となる絶縁性薄膜を形成し、この絶
縁性薄膜に、Ｃｓ線３と予備線５とを接続するためのコ
ンタクトホールを形成した後、半導体薄膜（半導体層６
ａ）および半導体−電極コンタクト材薄膜を順次形成
し、半導体コンタクト層１４・１４を形成する。

【００５４】ここでは、絶縁性薄膜として窒化シリコン
を用い、半導体薄膜としてアモルファスシリコンを用
い、コンタクト材薄膜としてｎ⁺ アモルファスシリコン
を用いる。ただし、絶縁性薄膜を形成する際には、絶縁
性を有するものであれば窒化シリコン以外の材料を用い
てもよい。

【００５５】なお、Ｃｓ線３と予備線５とを接続するた
めのコンタクトホールの形成は、絶縁性薄膜をゲート線
２の端子部等を露出させるためのパターニング時に一緒
に除去するだけでよいので、パターン変更のみで対応で
き、新たに製造工程を増加させるものではない。

【００５６】続いて、透明導電薄膜および導電薄膜を重
ねて形成し、導電薄膜をパターニングすることにより、
データ線２およびドレイン電極７およびソース電極１５
を形成する。その後、透明導電薄膜をパターニングする
ことにより、下層データ線１１、下層ドレイン電極１６
および下層ソース電極１７、予備線５、接続線１３、Ｃ
ｓ電極１０を形成する。このようなパターニングにより
ＴＦＴ６が作製される。ＴＦＴ６については、スイッチ
ング素子として動作するように形成できれば、材料、構
造および製造方法は特に問わない。

【００５７】ここでは、透明導電薄膜としてＩＴＯを用
い、導電薄膜としてＴａ系金属材料を用いる。ただし、
これらの材料として他の導電材料を用いてもよい。ま
た、データ線２、予備線５、ドレイン電極７、接続線１
３およびＣｓ電極１０の全てを１種類の金属材料で形成
することが可能であるし、ＩＴＯのような透明導電材料
で形成することも可能である。このような場合、下層デ
ータ線１１は不要になる。

【００５８】透明導電薄膜および導電薄膜をいずれの材
料で形成する場合においても、予備線５は、配線基板の
作製に欠くことのできないデータ線２、Ｃｓ電極１０等
の形成と同時に行われる。それゆえ、パターン変更のみ
で対応でき、従来の表示素子の作製に比べて、予備線５
の形成のためにプロセス数が増加することはない。

【００５９】さらに、層間絶縁膜１４となる絶縁層を形
成し、この絶縁層に、画素電極４とＣｓ電極１０とを接
続するためのコンタクトホール１２ａを形成する。な
お、絶縁層としては、絶縁性を有する材料であればアク
リル樹脂以外の有機材料を用いてもよい。

【００６０】そして、ＩＴＯを形成しパターニングする
ことにより、画素電極４を形成する。このとき、上記の
コンタクトホール１２ａ内にコンタクト部４ａが形成さ
れる。ここでは、画素電極４の材料としてＩＴＯ以外の
導電性材料を用いてもよい。このようにして、図１に示
す構造の配線基板が作製される。

【００６１】本実施の形態に係るマトリクス型液晶表示
装置は、以上述べたように構成されているので、次のよ
うな優れた特徴を備えることができる。

【００６２】 データ線２に断線が生じた場合、画素
欠陥修正が可能となる。即ち、例えば、図６に示すよう
に、データ線２に欠陥２０による断線が生じた場合、欠
陥２０を挟むように位置する２本のＣｓ線３・３を、予
備線５との交差部およびデータ線２との交差部の各外側
（切断部Ｒ₁ ・Ｒ₂ ・Ｒ₃ ・Ｒ₄ ）でレーザ光等により
切断するとともに、これら切断した部分３’・３’と交
差する交差部の各外側（切断部Ｒ₅ ・Ｒ₆ ）で予備線５
を同様の方法で切断する。そして、Ｃｓ線３における切
断した部分３’・３’とデータ線２とが交差する２箇所
（接続部Ｇ₁ ・Ｇ₂ ）をレーザメルト等により電気的に
接続する。

【００６３】これにより、データ電圧は、欠陥２０のあ
る部分を通らず、Ｃｓ線３・３の一部３’・３’と予備
線５の一部５’を通って、次段の画素電極４に対応する
データ線２へと流れ、欠陥２０を有する画素のみは駆動
されないが、それ以降のデータ線２につながる画素の駆
動が可能となる。

【００６４】 データ線２…に断線が無い場合は、予
備線５…にはデータ電圧は印加されていないので、各予
備線２と各画素電極４の間の寄生容量が表示品位に影響
を及ぼすことはない。また、あるデータ線２に断線が生
じた場合でも、予備線５…やＣｓ線３…にデータ電圧が
印加されるのは、欠陥の生じたデータ線２の欠陥を迂回
して通る部分のみの、当該データ線２に沿って隣り合う
２画素或いは数画素であるので、この数画素分の予備線
５と画素電極４の寄生容量が近接するデータ線２のデー
タ電圧の遅延に与える影響は無視できる程度のものであ
り、表示品位を低下させるものではない。

【００６５】 Ｃｓ線３…を画素欠陥の修正に利用す
るようになっているので、迂回路を形成するための電極
線を別途に形成する必要がなく、製造時の工程数を削減
できる。また、この場合、Ｃｓ線３…の配線をその両側
から電圧が印加されるような配線パターンで配線するこ
とで、画素欠陥修正のためにその一部を切り離したとし
ても、不良となることはない。

【００６６】 予備線５…には、通常はＣｓ線３…と
同じ電圧が印加されているので、各予備線５と各データ
号線２との間で持つ容量が表示品位に与える影響を小さ
くできる。しかも、別途、予備線５…に印加するためで
けに電圧を生成することもない。また、予備線５とＣｓ
線３との間の静電容量の削減も可能である。

【００６７】 予備線５…とＣｓ線３…とが電気的に
接続されることで、予備線５…にＣｓ線３…と同じ信号
電圧が印加されているので、予備線５…に別途端子を形
成しておき、該端子からＣｓ線３…と同じ電圧を入力さ
せる構成と比べて、構成が容易である。

【００６８】 予備線５…とＣｓ線３…とをコンタク
ト部５ａにて交差部毎、即ち画素毎に接続しているの
で、全てのＣｓ線３…に予備線５…を介して同じ電圧が
入力されるので、Ｃｓ線３…の配線パターンにかかわら
ず、画素欠陥修正のためにＣｓ線３の一部を切り離した
としても、不良となることはない。

【００６９】 予備線５…をＩＴＯのような透明導電
体で形成することにより、画素を透過する光が予備線５
により遮られないので、画素の開口率は低下せずにす
む。

【００７０】なお、本実施の形態および次に説明する実
施の形態２では、１画素毎に１つの割合で、データ線２
および予備線５の両方と交差し、これらデータ線２およ
び予備線５とは別層に形成された複数の電極線として、
Ｃｓ線３…を用いる構成を例示したが、例えばこれ以外
にも、上記複数の電極線としては、導電性物質からなる
ブラックマトリクスを用いることができる。また、補助
容量を、ゲート線とＣｓ電極およびこれらの間に挟持さ
れるゲート絶縁膜により形成されるCs on Gate構造とし
た場合のゲート線を用いることもできる。このとき、補
助容量を形成するゲート線部分は、ゲート線の本体部分
より、切断し易い構成としておくことが必要である。

【００７１】また、同様に本実施の形態および次の実施
の形態２に係る配線基板では、ＴＦＴ６が逆スタガー型
であるが、スイッチング素子としてスタガー型のＴＦＴ
またはＭＩＭ素子を用いる場合においても本発明の適用
が可能である。スタガー型のＴＦＴを用いる場合、ゲー
トおよび半導体層の配置が逆スタガー型のＴＦＴと異な
る構造となる。

【００７２】〔実施の形態２〕本発明の第２の実施の形
態について図８ないし図９に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、本実施の形態にお
いて、第１の実施の形態にて示した構成要素と同等の機
能を有する構成要素については、同等の符号を付記して
その説明を省略する。

【００７３】本実施の形態に係る液晶表示装置は、図８
に示すような配線基板を備えており、この配線基板と第
１の実施の形態にて示した配線基板との違いは、第１の
実施の形態の配線基板では、予備線５…とＣｓ線３…と
が交差部毎にコンタクト部５ａにて接続されていたのに
対し、本実施の形態の配線基板では、予備線５…とＣｓ
線３…とが、表示エリア外の図示しない端子部にてコン
タクトホールにて接続されている点である。なお、この
場合、コンタクトホールを使用せず、別途予備線５の端
子を形成して、該端子からＣｓ線３…と同じ電圧を入力
するようにする構成でもよい。

【００７４】このような構成の配線基板からなる液晶パ
ネルを備えた本実施の形態のアクティブマトリクス型液
晶表示装置では、例えば、図９に示すような手順で、画
素欠陥修正が行える。

【００７５】即ち、欠陥２０を挟むように位置する２本
のＣｓ線３・３を、予備線５との交差部およびデータ線
２との交差部の各外側（切断部Ｒ₁ ・Ｒ₂ ・Ｒ₃ ・
Ｒ₄ ）でレーザ光等により切断するとともに、これら切
断した部分３’・３’と交差する交差部の各外側（切断
部Ｒ₅ ・Ｒ₆ ）で予備線５を同様の方法で切断する。そ
して、Ｃｓ線３における切断した部分３’・３’とデー
タ線２とが交差する２箇所（接続部Ｇ₁ ・Ｇ₂ ）、並び
に、Ｃｓ線３における切断した部分３’・３’と予備線
５の切断した部分５’とが交差する２箇所（接続部Ｇ₃
・Ｇ₄ ）をレーザメルト等により電気的に接続する。

【００７６】これにより、データ電圧は、欠陥２０のあ
る部分を通らず、Ｃｓ線３・３の一部３’・３’と予備
線５の一部５’を通って、次段の画素電極４に対応する
データ線２へと流れ、欠陥２０を有する画素のみが駆動
されないが、それ以降のデータ線２につながる画素の駆
動が可能となる。なお、その他の特徴は、第１の実施の
形態と同様であるので説明は省略する。

【００７７】

【発明の効果】以上のように、本発明の請求項１記載の
アクティブマトリクス型液晶表示装置は、上記の各信号
線と面方向に平行をなし、該各信号線とは非導通状態に
形成された複数の予備線を備えるとともに、１画素あた
り１つの割合で、上記の信号線および予備線の両方と交
差し、これら信号線および予備線とは別層に形成された
複数の電極線を有し、信号線に断線が生じたとき、断線
した信号線と隣り合う予備線を、断線箇所を挟むように
位置する２本の電極線との各交差部の配線方向両外側で
切断して一部切り離すとともに、断線箇所を挟むように
位置する上記２本の電極線を、上記信号線および上記予
備線との各交差部の配線方向両外側で切断して一部切り
離し、該電極線の切り離し部分と上記信号線とを電気的
に接続するとともに、上記予備線の切り離し部分と上記
電極線の切り離し部分とを電気的に接続することで、画
素の欠陥を修正できるようになっている構成である。

【００７８】また、本発明の請求項７記載の画素欠陥修
正方法は、基板上に設けられた複数の走査線と、該走査
線と直交するように形成された複数の信号線と、隣り合
う走査線と隣り合う信号線とで囲まれた領域にそれぞれ
配置される複数の画素電極と、各走査線に印加される走
査電圧によりオン・オフして各画素電極への各信号線を
介しての信号電圧の印加をそれぞれスイッチングする複
数のスイッチング素子とを有し、上記複数の画素電極
が、絶縁膜を介して上記の複数の走査線および／又は複
数の信号線と重畳するように形成され、かつ、上記の各
信号線と面方向に平行をなし、該各信号線とは非導通状
態に形成された複数の予備線を備えるとともに、１画素
あたり１つの割合で、上記の信号線および予備線の両方
と交差し、これら信号線および予備線とは別層に形成さ
れた複数の電極線を有するアクティブマトリクス型液晶
表示装置に対し、信号線に断線が生じたとき、断線した
信号線と隣り合う予備線を、断線箇所を挟むように位置
する２本の電極線との各交差部の配線方向両外側で切断
して一部切り離すとともに、断線箇所を挟むように位置
する上記２本の電極線を、上記信号線および上記予備線
との各交差部の配線方向両外側で切断して一部切り離
し、該電極線の切り離し部分と上記信号線とを電気的に
接続するとともに、上記予備線の切り離し部分と上記電
極線の切り離し部分とを電気的に接続するものである。

【００７９】これにより、信号線に断線不良が生じたと
きは、予備線と電極線とを介して断線箇所を迂回するよ
うにしてデータ線にデータ電圧を印加することができ
る。それゆえ、ある画素電極と次段の画素電極との間で
信号線が断線しても、その次段の画素電極への信号電圧
の印加を維持することができる。

【００８０】しかも、信号線に断線が無い場合は、各予
備線には信号電圧が印加されていないので、予備線と画
素電極の間の寄生容量が表示品位に影響を及ぼすことは
ない。また、信号線に断線が生じた場合でも、予備線に
信号電圧が印加されるのは、信号線の断線箇所を迂回し
て通る部分のみの、信号線に沿って隣り合う２画素或い
は数画素であるので、この数画素分の予備線と画素電極
の寄生容量が信号線の信号電圧の遅延に与える影響は無
視できる程度のものである。

【００８１】この結果、小型化を阻止することも、表示
品位を低下させることもなく、信号線断線時の修正が可
能となる。したがって、本アクティブマトリクス型液晶
表示装置は、製品コストの低減を図るとともに、信頼性
を向上させることができるという効果を奏する。

【００８２】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の電極線として、上記の基板上に走査線と同層かつ
平行に全画素に共通して設けられた複数の補助容量線が
兼用されている構成である。

【００８３】これにより、信号電圧を迂回させるための
複数の電極線を別途に形成する必要がなく、製造時の工
程数を削減できる。また、複数の補助容量線は全画素に
共通して設けられるものであるので、その配線パターン
を走査線に並走する全ての補助容量線でその両側から電
圧が印加されるようなパターンとすることで、補助容量
線の一部を画素欠陥修正のために切り離したとしても、
不良となることはない。したがって、本アクティブマト
リクス型液晶表示装置は、製品コストのさらなる削減が
可能となるという効果を奏する。

【００８４】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１又は２の構成におい
て、上記複数の予備線に、上記の基板上に走査線と同層
かつ平行に全画素に共通して設けられた複数の補助容量
線と同じ電圧が印加される構成である。

【００８５】これにより、別途、複数の予備線に印加す
るためだけに電圧を生成することなく、予備線と信号線
との間で持つ容量が表示品位に与える影響を小さくでき
る。しかも、予備線に補助容量線と同じ電圧を印加する
ことで、予備線と補助容量線との間の静電容量を削減で
きるので、表示品位がさらに向上する。したがって、本
アクティブマトリクス型液晶表示装置は、表示品位をさ
らに向上させることができるという効果を奏する。

【００８６】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、請求項３の構成において、上記
複数の予備線と上記複数の補助容量線とが電気的に接続
されることで、上記複数の予備線に、上記複数の補助容
量線と同じ電圧が印加されるようになっている構成であ
る。

【００８７】これにより、最も簡単な手法で複数の予備
線に複数の補助容量線と同じ電圧を印加することが可能
となる。したがって、本アクティブマトリクス型液晶表
示装置は、製品コストのさらなる削減が可能となるとい
う効果を奏する。

【００８８】本発明の請求項５記載のアクティブマトリ
クス型液晶表示装置は、請求項１〜４のいずれかの構成
において、上記複数の予備線と上記複数の電極線とが交
差部毎に電気的に接続されており、信号線に断線が生じ
たとき、断線した信号線と隣り合う予備線を、断線箇所
を挟むように位置する２本の電極線との各交差部の配線
方向両外側で切断して一部切り離すとともに、断線箇所
を挟むように位置する上記２本の電極線を、上記信号線
および上記予備線との各交差部の配線方向両外側で切断
して一部切り離し、該電極線の切り離し部分と上記信号
線とを電気的に接続するのみで、画素の欠陥を修正でき
るようになっている構成である。

【００８９】本発明の請求項８記載の画素欠陥修正方法
は、基板上に設けられた複数の走査線と、該走査線と直
交するように形成された複数の信号線と、隣り合う走査
線と隣り合う信号線とで囲まれた領域にそれぞれ配置さ
れる複数の画素電極と、各走査線に印加される走査電圧
によりオン・オフして各画素電極への各信号線を介して
の信号電圧の印加をそれぞれスイッチングする複数のス
イッチング素子とを有し、上記複数の画素電極が、絶縁
膜を介して上記の複数の走査線および／又は複数の信号
線と重畳するように形成され、かつ、上記の各信号線と
面方向に平行をなし、該各信号線とは非導通状態に形成
された複数の予備線を備えるとともに、１画素あたり１
つの割合で、上記の信号線および予備線の両方と交差
し、これら信号線および予備線とは別層に形成された複
数の電極線を有し、上記複数の予備線と上記複数の電極
線とが交差部毎に電気的に接続されているアクティブマ
トリクス型液晶表示装置に対し、信号線に断線が生じた
とき、断線した信号線と隣り合う予備線を、断線箇所を
挟むように位置する２本の電極線との各交差部の配線方
向両外側で切断して一部切り離すとともに、断線箇所を
挟むように位置する上記２本の電極線を、上記信号線お
よび上記予備線との各交差部の配線方向両外側で切断し
て一部切り離し、該電極線の切り離し部分と上記信号線
とを電気的に接続するものである。

【００９０】これにより、信号線に断線不良が生じたと
き、前記アクティブマトリクス型液晶表示装置における
欠陥修正よりも修正が容易である。また、複数の予備線
と複数の補助容量線とを交差部毎、即ち画素毎に電気的
に接続した構成では、予備線を介して全ての補助容量線
に同じ電圧が印加されるので、複数の補助容量線の配線
パターンにかかわらず、補助容量線の一部を画素欠陥修
正のために切り離したとしても、不良となることはな
い。

【００９１】したがって、本アクティブマトリクス型液
晶表示装置は、さらに容易に画素欠陥の修正が行えると
いう効果を奏する。

【００９２】本発明の請求項６記載のアクティブマトリ
クス型液晶表示装置は、請求項１〜５のいずれかの構成
において、上記複数の予備線が透明導電体により形成さ
れている構成である。

【００９３】これにより、画素を透過する光が予備線に
より遮断されることがないので、画素の開口率の低下を
阻止できる。したがって、本アクティブマトリクス型液
晶表示装置は、表示品位を向上させることができるとい
う効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。

【図２】（ａ）はドレイン電極形成時の図１の配線基板
における１画素領域の構成を拡大して示す平面図であ
り、（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図であ
る。

【図３】（ａ）は層間絶縁膜形成時の図１の配線基板に
おける１画素領域の構成を拡大して示す平面図であり、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。

【図４】（ａ）は画素電極形成時の図１の配線基板にお
ける１画素領域の構成を拡大して示す平面図であり、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。

【図５】図１の配線基板におけるＴＦＴの部分の構成を
示す断面図である。

【図６】図１の配線基板においてデータ線に欠落による
欠陥が生じた場合の修正を説明る平面図である。

【図７】本発明の第１の実施の形態に係る配線基板であ
って予備線が設けられた他の構成を示す平面図である。

【図８】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。

【図９】図８の配線基板においてデータ線に欠落による
欠陥が生じた場合の修正を説明る平面図である。

【図１０】（ａ）はドレイン電極形成時の従来の配線基
板における１画素領域の構成を示す平面図であり、
（ｂ）は（ａ）におけるＢ−Ｂ’線矢視断面図である。

【図１１】（ａ）は層間絶縁膜形成時の従来の配線基板
における１画素領域の構成を示す平面図であり、（ｂ）
は（ａ）におけるＢ−Ｂ’線矢視断面図である。

【図１２】（ａ）は画素電極形成時の従来の配線基板に
おける１画素領域の構成を示す平面図であり、（ｂ）は
（ａ）におけるＢ−Ｂ’線矢視断面図である。

【図１３】表示エリアの周囲に予備線が形成された従来
のアクティブマトリクス型液晶表示装置用配線基板の構
成を示す平面図である。

【図１４】ゲートが２重化された従来のアクティブマト
リクス型液晶表示装置用配線基板の構成を示す平面図で
ある。

【符号の説明】

１ ゲート線 ２ データ線 ３ 補助容量線（電極
線） ４ 画素電極 ５ 予備線 ６ ＴＦＴ（スイッチ
ング素子） ８ 基板 ９ ゲート絶縁膜（絶
縁膜） １２ 層間絶縁膜（絶
縁膜） Ｒ₁ ・Ｒ₂ ・Ｒ₃ ・Ｒ₄ ・Ｒ₅ ・Ｒ₆ 切断部 Ｇ₁ ・Ｇ₂ ・Ｇ₃ ・Ｇ₄ 切断部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 尚幸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平４−326329（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G02F 1/1343

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】基板上に設けられた複数の走査線と、該走
   査線と直交するように形成された複数の信号線と、隣り
   合う走査線と隣り合う信号線とで囲まれた領域にそれぞ
   れ配置される複数の画素電極と、各走査線に印加される
   走査電圧によりオン・オフして各画素電極への各信号線
   を介しての信号電圧の印加をそれぞれスイッチングする
   複数のスイッチング素子とを有し、上記複数の画素電極
   が、絶縁膜を介して上記の複数の走査線および／又は複
   数の信号線と重畳するように形成され、かつ、上記の各
   信号線と面方向に平行をなし、該各信号線とは非導通状
   態に形成された複数の予備線を備えるとともに、１画素
   あたり１つの割合で、上記の信号線および予備線の両方
   と交差し、これら信号線および予備線とは別層に形成さ
   れた複数の電極線を有するアクティブマトリクス型液晶
   表示装置であって、 信号線に断線が生じたとき、断線した信号線と隣り合う
   予備線を、断線箇所を挟むように位置する２本の電極線
   との各交差部の配線方向両外側で切断して一部切り離す
   とともに、断線箇所を挟むように位置する上記２本の電
   極線を、上記信号線および上記予備線との各交差部の配
   線方向両外側で切断して一部切り離し、該電極線の切り
   離し部分と上記信号線とを電気的に接続するとともに、
   上記予備線の切り離し部分と上記電極線の切り離し部分
   とを電気的に接続することで、画素の欠陥を修正できる
   ようになっている ことを特徴とするアクティブマトリク
   ス型液晶表示装置。
2. 【請求項２】上記複数の電極線として、上記の基板上に
   走査線と同層かつ平行に全画素に共通して設けられた複
   数の補助容量線が兼用されていることを特徴とする請求
   項１に記載のアクティブマトリクス型液晶表示装置。
3. 【請求項３】上記複数の予備線には、通常、上記の基板
   上に走査線と同層かつ平行に全画素に共通して設けられ
   た複数の補助容量線と同じ電圧が印加されていることを
   特徴とする請求項１又は２に記載のアクティブマトリク
   ス型液晶表示装置。
4. 【請求項４】上記複数の予備線と上記複数の補助容量線
   とが電気的に接続されることで、上記複数の予備線に、
   上記複数の補助容量線と同じ電圧が印加されるようにな
   っていることを特徴とする請求項３に記載のアクティブ
   マトリクス型液晶表示装置。
5. 【請求項５】上記複数の予備線と上記複数の電極線とが
   交差部毎に電気的に接続されており、 信号線に断線が生じたとき、断線した信号線と隣り合う
   予備線を、断線箇所を挟むように位置する２本の電極線
   との各交差部の配線方向両外側で切断して一部切り離す
   とともに、断線箇所を挟むように位置する上記２本の電
   極線を、上記信号線および上記予備線との各交差部の配
   線方向両外側で切断して一部切り離し、該電極線の切り
   離し部分と上記信号線とを電気的に接続するのみで、画
   素の欠陥を修正できるようになっていることを特徴とす
   る 請求項１〜４のいずれかに記載のアクティブマトリク
   ス型液晶表示装置。
6. 【請求項６】上記複数の予備線が透明導電体により形成
   されていることを特徴とする請求項１〜５のいずれかに
   記載のアクティブマトリクス型液晶表示装置。
7. 【請求項７】基板上に設けられた複数の走査線と、該走
   査線と直交するように形成された複数の信号線と、隣り
   合う走査線と隣り合う信号線とで囲まれた領域にそれぞ
   れ配置される複数の画素電極と、各走査線に印加される
   走査電圧によりオン・オフして各画素電極への各信号線
   を介しての信号電圧の印加をそれぞれスイッチングする
   複数のスイッチング素子とを有し、上記複数の画素電極
   が、絶縁膜を介して上記の複数の走査線および／又は複
   数の信号線と重畳するように形成され、かつ、上記の各
   信号線と面方向に平行をなし、該各信号線とは非導通状
   態に形成された複数の予備線を備えるとともに、１画素
   あたり１つの割合で、上記の信号線および予備線の両方
   と交差し、これら信号線および予備線とは別層に形成さ
   れた複数の電極線を有するアクティブマトリクス型液晶
   表示装置に対し、 信号線に断線が生じたとき、断線した信号線と隣り合う
   予備線を、断線箇所を挟むように位置する２本の電極線
   との各交差部の配線方向両外側で切断して一部切り離す
   とともに、断線箇所を挟むように位置する上記２本の電
   極線を、上記信号線および上記予備線との各交差部の配
   線方向両外側で切断して一部切り離し、該電極線の切り
   離し部分と上記信号線とを電気的に接続するとともに、
   上記予備線の切り離し部分と上記電極線の切り離し部分
   とを電気的に接続することを特徴とする画素欠陥修正方
   法。
8. 【請求項８】基板上に設けられた複数の走査線と、該走
   査線と直交するように形成された複数の信号線と、隣り
   合う走査線と隣り合う信号線とで囲まれた領域にそれぞ
   れ配置される複数の画素電極と、各走査線に印加される
   走査電圧によりオン・オフして各画素電極への各信号線
   を介しての信号電圧の印加をそれぞれスイッチングする
   複数のスイッチング素子とを有し、上記複数の画素電極
   が、絶縁膜を介して上記の複数の走査線および／又は複
   数の信号線と重畳するように形成され、かつ、上記の各
   信号線と面方向に平行をなし、該各信号線とは非導通状
   態に形成された複数の予備線を備えるとともに、１画素
   あたり１つの割合で、上記の信号線および予備線の両方
   と交差し、これら信号線および予備線とは別層に形成さ
   れた複数の電極線を有し、上記複数の予備線と上記複数
   の電極線とが交差部毎に電気的に接続されているアクテ
   ィブマトリクス型液晶表示装置に対し、 信号線に断線が生じたとき、断線した信号線と隣り合う
   予備線を、断線箇所を挟むように位置する２本の電極線
   との各交差部の配線方向両外側で切断して一部切り離す
   とともに、断線箇所を挟むように位置する上記２本の電
   極線を、上記信号線および上記予備線との各交差部の配
   線方向両外側で切断して一部切り離し、該電極線の切り
   離し部分と上記信号線とを電気的に接続することを特徴
   とする画素欠陥修正方法。