JP3170433B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3170433B2 JP3170433B2 JP16879395A JP16879395A JP3170433B2 JP 3170433 B2 JP3170433 B2 JP 3170433B2 JP 16879395 A JP16879395 A JP 16879395A JP 16879395 A JP16879395 A JP 16879395A JP 3170433 B2 JP3170433 B2 JP 3170433B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- terminal
- concave portion
- package
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージに関するもの
である。
容するための半導体素子収納用パッケージに関するもの
である。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田か
ら成るボール状端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹
脂、ロウ材等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に収容することによって製品としての
半導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般にアルミナセラミックス等の電気絶縁材
料から成り、その上面の略中央部に半導体集積回路素子
を収容するための凹所を有する絶縁基体と、前記絶縁基
体の凹所周辺から下面にかけて導出されるタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層と、前記絶縁基体の下面に形成され、前
記メタライズ配線層が電気的に接続される複数個の接続
パッドと、前記接続パッドにロウ付け取着される半田か
ら成るボール状端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹
脂、ロウ材等から成る接着剤を介して接着固定させ、半
導体集積回路素子の各電極とメタライズ配線層とをボン
ディングワイヤを介して電気的に接続させるとともに絶
縁基体上面に蓋体をガラス、樹脂等の封止材を介して接
合させ、絶縁基体と蓋体とから成る容器内部に半導体集
積回路素子を気密に収容することによって製品としての
半導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の接続パ
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
ッドにロウ付けされている半田から成るボール状端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記ボール状端子を約１５０℃〜２５０℃の温度で
加熱溶融し、ボール状端子を配線導体に接合させること
によって外部電気回路基板上に実装され、同時に半導体
素子収納用パッケージの内部に収容されている半導体集
積回路素子はその各電極がメタライズ配線層及びボール
状端子を介して外部電気回路に電気的に接続されること
となる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
ことから半導体素子収納用パッケージの内部に半導体集
積回路素子を収容し、しかる後、外部電気回路基板に実
装した場合、半導体集積回路素子の作動時に発する熱が
絶縁基体と外部電気回路基板の両方に繰り返し印加され
ると前記半導体素子収納用パッケージの絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因す
る大きな熱応力が発生するとともにこれが絶縁基体下面
の接続パッドの外周部に作用して接続パッドを絶縁基体
より剥離させてしまい、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に電気的に接続さ
せることができないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等からなる絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
ことから半導体素子収納用パッケージの内部に半導体集
積回路素子を収容し、しかる後、外部電気回路基板に実
装した場合、半導体集積回路素子の作動時に発する熱が
絶縁基体と外部電気回路基板の両方に繰り返し印加され
ると前記半導体素子収納用パッケージの絶縁基体と外部
電気回路基板との間に両者の熱膨張係数の相違に起因す
る大きな熱応力が発生するとともにこれが絶縁基体下面
の接続パッドの外周部に作用して接続パッドを絶縁基体
より剥離させてしまい、その結果、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に電気的に接続さ
せることができないという欠点を有していた。
【０００５】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
で、その目的は内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部の内面全面に形成
され、メタライズ配線層が電気的に接続される複数個の
接続パッドと、前記接続パッドにロウ付けされ、絶縁基
体の下面に球状の突出部を有する端子とから成り、前記
端子の球状突出部の直径をＤ1 、凹部の開口径の直径を
Ｄ2 、凹部の深さをｄとした時、下記条件式を満足する
ことを特徴とするものである。
用パッケージは、電気絶縁材料から成り、上面に半導体
素子が載置される載置部を、下面に多数の凹部を有する
絶縁基体と、前記絶縁基体の半導体素子が載置される載
置部周辺から凹部底面にかけて導出される複数個のメタ
ライズ配線層と、前記絶縁基体の凹部の内面全面に形成
され、メタライズ配線層が電気的に接続される複数個の
接続パッドと、前記接続パッドにロウ付けされ、絶縁基
体の下面に球状の突出部を有する端子とから成り、前記
端子の球状突出部の直径をＤ1 、凹部の開口径の直径を
Ｄ2 、凹部の深さをｄとした時、下記条件式を満足する
ことを特徴とするものである。
【０００７】Ｄ2 ＜Ｄ1 ０．３（ｍｍ）≦Ｄ2 ≦１．０（ｍｍ） ｄ≧０．０５（ｍｍ） ０．０８≦ｄ／Ｄ2 ≦０．８５
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体下面の凹部の内面全面に接続パッドを設け
るとともに該接続パッドに絶縁基体の下面に球状の突出
部を有する端子をロウ付けしたことから端子を接続パッ
ドに極めて強固にロウ付け取着することが可能となる。
ば、絶縁基体下面の凹部の内面全面に接続パッドを設け
るとともに該接続パッドに絶縁基体の下面に球状の突出
部を有する端子をロウ付けしたことから端子を接続パッ
ドに極めて強固にロウ付け取着することが可能となる。
【０００９】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体下面の凹部の内面全面に接続パッド
を設けるとともに該接続パッドに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1 、凹部の開口径の直径をＤ2 、凹
部の深さをｄとした時、Ｄ2 ＜Ｄ1 、０．３（ｍｍ）≦
Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０
８≦ｄ／Ｄ2 ≦０．８５なる条件式を満足するようにな
したことから、半導体素子収納用パッケージの内部に半
導体集積回路素子を収容するとともに外部電気回路基板
に実装した場合、半導体集積回路素子の作動時に発する
熱が絶縁基体と外部電気回路基板の両方に繰り返し印加
され、半導体素子収納用パッケージの絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしてもその熱応力は接続パッ
ドの凹部側面に被着された領域と絶縁基体の凹部開口領
域に位置する端子に分散され、その結果、接続パッドが
絶縁基体より剥離することはなく、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に正確に電気的接
続させることが可能となる。
によれば、絶縁基体下面の凹部の内面全面に接続パッド
を設けるとともに該接続パッドに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1 、凹部の開口径の直径をＤ2 、凹
部の深さをｄとした時、Ｄ2 ＜Ｄ1 、０．３（ｍｍ）≦
Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０
８≦ｄ／Ｄ2 ≦０．８５なる条件式を満足するようにな
したことから、半導体素子収納用パッケージの内部に半
導体集積回路素子を収容するとともに外部電気回路基板
に実装した場合、半導体集積回路素子の作動時に発する
熱が絶縁基体と外部電気回路基板の両方に繰り返し印加
され、半導体素子収納用パッケージの絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしてもその熱応力は接続パッ
ドの凹部側面に被着された領域と絶縁基体の凹部開口領
域に位置する端子に分散され、その結果、接続パッドが
絶縁基体より剥離することはなく、半導体素子収納用パ
ッケージの内部に収容する半導体集積回路素子の各電極
を長期間にわたり所定の外部電気回路に正確に電気的接
続させることが可能となる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、１は絶縁基体、２は蓋体で
ある。この絶縁基体１と蓋体２とで半導体集積回路素子
３を収容する容器４が構成される。
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、１は絶縁基体、２は蓋体で
ある。この絶縁基体１と蓋体２とで半導体集積回路素子
３を収容する容器４が構成される。
【００１１】前記絶縁基体１はその上面中央部に半導体
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
集積回路素子３が載置収容される凹所１ａが設けてあ
り、該凹所１ａ底面には半導体集積回路素子３がガラ
ス、樹脂等の接着剤を介して取着される。
【００１２】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、溶剤等を添加混合して泥漿物を作るとともに該泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってグリーンシート（生シート）と成し、
しかる後、前記グリーンシートに適当な打ち抜き加工を
施すとともにこれを複数枚積層し、約１６００℃の温度
で焼成することによって製作される。
【００１３】また前記絶縁基体１は半導体集積回路素子
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの内面全面には前記メタライズ配
線層５と電気的に接続される接続パッド５ａが被着形成
されている。
３が載置収容される凹所１ａの周辺から下面にかけて複
数個のメタライズ配線層５が被着形成されており、更に
前記絶縁基体１の下面には図２に示すように凹部１ｂが
設けられ、該凹部１ｂの内面全面には前記メタライズ配
線層５と電気的に接続される接続パッド５ａが被着形成
されている。
【００１４】前記メタライズ配線層５及び接続パッド５
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
ａはタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して得た
金属ペーストを絶縁基体１となるグリーンシートに予め
従来周知のスクリーン印刷法により所定パターンに印刷
塗布しておくことによって絶縁基体１の所定位置に所定
パターンに被着形成される。
【００１５】前記メタライズ配線層５は半導体集積回路
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
素子３の各電極を後述する接続パッド５ａにロウ付けさ
れる端子７に電気的に接続させる作用を為し、絶縁基体
１の凹所１ａ周辺に位置する領域には半導体集積回路素
子３の各電極がボンディングワイヤ６を介して電気的に
接続される。
【００１６】また前記メタライズ配線層５と電気的に接
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に例え
ば、鉛と錫の重量比を６：４とした低融点の鉛ー錫半田
等から成る端子７がロウ付けされている。尚、この場
合、前記接続パッド５ａは絶縁基体１の下面に設けた凹
部１ｂの内面全面に被着されていることから接続パッド
５ａと端子７とのロウ付け面積が広いものとなり、その
結果、端子７を接続パッド５ａに極めて強固にロウ付け
取着することが可能となる。
続されている接続パッド５ａは絶縁基体１に端子７を取
着する際の下地金属層として作用し、その表面に例え
ば、鉛と錫の重量比を６：４とした低融点の鉛ー錫半田
等から成る端子７がロウ付けされている。尚、この場
合、前記接続パッド５ａは絶縁基体１の下面に設けた凹
部１ｂの内面全面に被着されていることから接続パッド
５ａと端子７とのロウ付け面積が広いものとなり、その
結果、端子７を接続パッド５ａに極めて強固にロウ付け
取着することが可能となる。
【００１７】更に前記接続パッド５ａにロウ付けされて
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となす作用をする。
いる端子７は絶縁基体１の下面に球状の突出部７ａを有
しており、該球状突出部７ａは端子７を外部電気回路基
板８の配線導体８ａに接続させる際、その接続を容易、
且つ確実となす作用をする。
【００１８】前記球状突出部７ａを有する端子７は、球
状突出部７ａの直径をＤ1 、凹部１ｂの開口径の直径を
Ｄ2 、凹部１ｂの深さをｄとした時、Ｄ2 ＜Ｄ1 、０．
３（ｍｍ）≦Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍ
ｍ）、０．０８≦ｄ／Ｄ2 ≦０．８５となっており、こ
れによって端子７は接続パッド５ａに強固にロウ付け取
着されるとともに外部電気回路基板８に実装した後、半
導体集積回路素子３の作動時に発する熱が絶縁基体１と
外部電気回路基板８の両方に繰り返し印加され、絶縁基
体１と外部電気回路基板８との間に両者の熱膨張係数の
相違に起因する大きな熱応力が発生したとしてもその熱
応力は接続パッド５ａの凹部１ｂ側面に被着された領域
と絶縁基体１の凹部１ｂ開口領域に位置する端子７の両
領域に分散されて小さくなり、これによって、接続パッ
ド５ａが絶縁基体１より剥離するのが有効に防止される
ようになっている。
状突出部７ａの直径をＤ1 、凹部１ｂの開口径の直径を
Ｄ2 、凹部１ｂの深さをｄとした時、Ｄ2 ＜Ｄ1 、０．
３（ｍｍ）≦Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍ
ｍ）、０．０８≦ｄ／Ｄ2 ≦０．８５となっており、こ
れによって端子７は接続パッド５ａに強固にロウ付け取
着されるとともに外部電気回路基板８に実装した後、半
導体集積回路素子３の作動時に発する熱が絶縁基体１と
外部電気回路基板８の両方に繰り返し印加され、絶縁基
体１と外部電気回路基板８との間に両者の熱膨張係数の
相違に起因する大きな熱応力が発生したとしてもその熱
応力は接続パッド５ａの凹部１ｂ側面に被着された領域
と絶縁基体１の凹部１ｂ開口領域に位置する端子７の両
領域に分散されて小さくなり、これによって、接続パッ
ド５ａが絶縁基体１より剥離するのが有効に防止される
ようになっている。
【００１９】尚、前記端子７の球状突出部７ａの直径Ｄ
1 が絶縁基体１の凹部１ｂの開口径の直径Ｄ2 より小さ
くなると端子７に所定高さの球状突出部７ａを形成する
ことが不可となり、端子７を外部電気回路基板８の所定
配線導体８ａに正確、且つ強固に接合させることができ
なくなる。従って、前記端子７の球状突出部７ａの直径
Ｄ1 は絶縁基体１の凹部１ｂの開口径の直径Ｄ2 より大
きなものに特定される。
1 が絶縁基体１の凹部１ｂの開口径の直径Ｄ2 より小さ
くなると端子７に所定高さの球状突出部７ａを形成する
ことが不可となり、端子７を外部電気回路基板８の所定
配線導体８ａに正確、且つ強固に接合させることができ
なくなる。従って、前記端子７の球状突出部７ａの直径
Ｄ1 は絶縁基体１の凹部１ｂの開口径の直径Ｄ2 より大
きなものに特定される。
【００２０】また前記絶縁基体１の凹部１ｂの開口径は
その直径Ｄ2 が０．３（ｍｍ）より小さいと接続パッド
５ａと端子７とを強固にロウ付けすることができず、ま
た１．０（ｍｍ）より大きいと隣接する凹部１ｂ間の間
隔が狭いものとなり、絶縁基体１の下面に球状突出部７
ａを有する端子７を形成した場合に隣接する端子７の球
状突出部７ａ同士が接触短絡し易いものとなって、絶縁
基体１の下面に球状突出部７ａを有する端子７を高密度
に形成することができなくなる。従って、前記絶縁基体
１の凹部１ｂの開口径はその直径Ｄ2 が０．３（ｍｍ）
から１．０（ｍｍ）の範囲に特定される。
その直径Ｄ2 が０．３（ｍｍ）より小さいと接続パッド
５ａと端子７とを強固にロウ付けすることができず、ま
た１．０（ｍｍ）より大きいと隣接する凹部１ｂ間の間
隔が狭いものとなり、絶縁基体１の下面に球状突出部７
ａを有する端子７を形成した場合に隣接する端子７の球
状突出部７ａ同士が接触短絡し易いものとなって、絶縁
基体１の下面に球状突出部７ａを有する端子７を高密度
に形成することができなくなる。従って、前記絶縁基体
１の凹部１ｂの開口径はその直径Ｄ2 が０．３（ｍｍ）
から１．０（ｍｍ）の範囲に特定される。
【００２１】更に前記絶縁基体１の凹部１ｂはその深さ
ｄが０．０５（ｍｍ）未満であると半導体集積回路素子
３の作動時に発する熱が絶縁基体１と外部電気回路基板
８の両方に繰り返し印加され、絶縁基体１と外部電気回
路基板８との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生した際、その熱応力を接続パッド５ａ
の凹部１ｂ側面に被着された領域と絶縁基体１の凹部１
ｂ開口領域に位置する端子７の両領域に効率よく分散さ
せることができなくなる。従って、前記絶縁基体１の凹
部１ｂはその深さｄが０．０５（ｍｍ）以上に特定され
る。
ｄが０．０５（ｍｍ）未満であると半導体集積回路素子
３の作動時に発する熱が絶縁基体１と外部電気回路基板
８の両方に繰り返し印加され、絶縁基体１と外部電気回
路基板８との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生した際、その熱応力を接続パッド５ａ
の凹部１ｂ側面に被着された領域と絶縁基体１の凹部１
ｂ開口領域に位置する端子７の両領域に効率よく分散さ
せることができなくなる。従って、前記絶縁基体１の凹
部１ｂはその深さｄが０．０５（ｍｍ）以上に特定され
る。
【００２２】また更に前記絶縁基体１の凹部１ｂの開口
径の直径Ｄ2 と凹部１ｂの深さｄとの関係において、ｄ
／Ｄ2 ＜０．０８となると半導体集積回路素子３の作動
時に発する熱が絶縁基体１と外部電気回路基板８の両方
に繰り返し印加され、絶縁基体１と外部電気回路基板８
との間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生した際、その熱応力を接続パッド５ａの凹部１
ｂ側面に被着された領域と絶縁基体１の凹部１ｂ開口領
域に位置する端子７の両領域に効率よく分散させること
ができなくなり、またｄ／Ｄ2 ＞０．８５となると半田
から成る端子７の球状突出部７ａに凹部１ｂ内のものが
吸収されて端子７と接続パッド５ａとの電気的接続が不
完全なものとなってしまう。従って、前記絶縁基体１の
凹部１ｂの開口径の直径Ｄ2 と凹部１ｂの深さｄは０．
０８≦ｄ／Ｄ2 ≦０．８５の関係に特定される。
径の直径Ｄ2 と凹部１ｂの深さｄとの関係において、ｄ
／Ｄ2 ＜０．０８となると半導体集積回路素子３の作動
時に発する熱が絶縁基体１と外部電気回路基板８の両方
に繰り返し印加され、絶縁基体１と外部電気回路基板８
との間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生した際、その熱応力を接続パッド５ａの凹部１
ｂ側面に被着された領域と絶縁基体１の凹部１ｂ開口領
域に位置する端子７の両領域に効率よく分散させること
ができなくなり、またｄ／Ｄ2 ＞０．８５となると半田
から成る端子７の球状突出部７ａに凹部１ｂ内のものが
吸収されて端子７と接続パッド５ａとの電気的接続が不
完全なものとなってしまう。従って、前記絶縁基体１の
凹部１ｂの開口径の直径Ｄ2 と凹部１ｂの深さｄは０．
０８≦ｄ／Ｄ2 ≦０．８５の関係に特定される。
【００２３】前記球状の突出部７ａを有する端子７は絶
縁基体１の凹部１ｂに過剰の半田を充填し、しかる後、
これを約１５０℃〜２５０℃の温度で加熱溶融させるこ
とによって絶縁基体１の下面側に形成される。この場
合、絶縁基体１の凹部１ｂからはみ出た半田は表面張力
によって球状の突出部７ａを形成する。
縁基体１の凹部１ｂに過剰の半田を充填し、しかる後、
これを約１５０℃〜２５０℃の温度で加熱溶融させるこ
とによって絶縁基体１の下面側に形成される。この場
合、絶縁基体１の凹部１ｂからはみ出た半田は表面張力
によって球状の突出部７ａを形成する。
【００２４】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
ージによれば絶縁基体１の凹所１ａ底面に半導体集積回
路素子３を接着剤を介して接着固定するとともに半導体
集積回路素子３の各電極をメタライズ配線層５にボンデ
ィングワイヤ６を介して電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等から成る封止
材より接合させ、絶縁基体１と蓋体２とから成る容器４
内部に半導体集積回路素子３を気密に収容することによ
って製品としての半導体装置となる。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体下面の凹部の内面全面に接続パッドを
設けるとともに該接続パッドに絶縁基体の下面に球状の
突出部を有する端子をロウ付けしたことから端子を接続
パッドに極めて強固にロウ付け取着することが可能とな
る。
よれば、絶縁基体下面の凹部の内面全面に接続パッドを
設けるとともに該接続パッドに絶縁基体の下面に球状の
突出部を有する端子をロウ付けしたことから端子を接続
パッドに極めて強固にロウ付け取着することが可能とな
る。
【００２６】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体下面の凹部の内面全面に接続パッド
を設けるとともに該接続パッドに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1 、凹部の開口径の直径をＤ2 、凹
部の深さをｄとした時、Ｄ2 ＜Ｄ1 、０．３（ｍｍ）≦
Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０
８≦ｄ／Ｄ2 ≦０．８５なる条件式を満足するようにな
したことから、半導体素子収納用パッケージの内部に半
導体集積回路素子を収容するとともに外部電気回路基板
に実装した場合、半導体集積回路素子の作動時に発する
熱が絶縁基体と外部電気回路基板の両方に繰り返し印加
され、半導体素子収納用パッケージの絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしてもその熱応力は接続パッ
ドの凹部側面に被着されている領域と絶縁基体の凹部開
口領域に位置する端子に分散され、その結果、接続パッ
ドが絶縁基体より剥離することはなく、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続させることが可能となる。
によれば、絶縁基体下面の凹部の内面全面に接続パッド
を設けるとともに該接続パッドに絶縁基体の下面に球状
の突出部を有する端子をロウ付けし、且つ前記端子の球
状突出部の直径をＤ1 、凹部の開口径の直径をＤ2 、凹
部の深さをｄとした時、Ｄ2 ＜Ｄ1 、０．３（ｍｍ）≦
Ｄ2 ≦１．０（ｍｍ）、ｄ≧０．０５（ｍｍ）、０．０
８≦ｄ／Ｄ2 ≦０．８５なる条件式を満足するようにな
したことから、半導体素子収納用パッケージの内部に半
導体集積回路素子を収容するとともに外部電気回路基板
に実装した場合、半導体集積回路素子の作動時に発する
熱が絶縁基体と外部電気回路基板の両方に繰り返し印加
され、半導体素子収納用パッケージの絶縁基体と外部電
気回路基板との間に両者の熱膨張係数の相違に起因する
大きな熱応力が発生したとしてもその熱応力は接続パッ
ドの凹部側面に被着されている領域と絶縁基体の凹部開
口領域に位置する端子に分散され、その結果、接続パッ
ドが絶縁基体より剥離することはなく、半導体素子収納
用パッケージの内部に収容する半導体集積回路素子の各
電極を長期間にわたり所定の外部電気回路に正確に電気
的接続させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・・・絶縁基体 １ｂ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ５・・・・・・メタライズ配線層 ５ａ・・・・・接続パッド ７・・・・・・端子 ７ａ・・・・・球状突出部
Claims (1)
- 【請求項１】電気絶縁材料から成り、上面に半導体素子
が載置される載置部を、下面に多数の凹部を有する絶縁
基体と、前記絶縁基体の半導体素子が載置される載置部
周辺から凹部底面にかけて導出される複数個のメタライ
ズ配線層と、前記絶縁基体の凹部の内面全面に形成さ
れ、メタライズ配線層が電気的に接続される複数個の接
続パッドと、前記接続パッドにロウ付けされ、絶縁基体
の下面に球状の突出部を有する端子とから成り、前記端
子の球状突出部の直径をＤ1 、凹部の開口径の直径をＤ
2 、凹部の深さをｄとした時、下記条件式を満足するこ
とを特徴とする半導体素子収納用パッケージ。 Ｄ2 ＜Ｄ1 ０．３（ｍｍ）≦Ｄ2 ≦１．０（ｍｍ） ｄ≧０．０５（ｍｍ） ０．０８≦ｄ／Ｄ2 ≦０．８５
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16879395A JP3170433B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16879395A JP3170433B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922955A JPH0922955A (ja) | 1997-01-21 |
| JP3170433B2 true JP3170433B2 (ja) | 2001-05-28 |
Family
ID=15874584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16879395A Expired - Fee Related JP3170433B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3170433B2 (ja) |
-
1995
- 1995-07-04 JP JP16879395A patent/JP3170433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0922955A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3838940B2 (ja) | 配線基板 | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001308211A (ja) | 電子部品収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003179175A (ja) | 配線基板 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |