JP3297603B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3297603B2 JP3297603B2 JP19927096A JP19927096A JP3297603B2 JP 3297603 B2 JP3297603 B2 JP 3297603B2 JP 19927096 A JP19927096 A JP 19927096A JP 19927096 A JP19927096 A JP 19927096A JP 3297603 B2 JP3297603 B2 JP 3297603B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- connection pad
- package
- integrated circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子を収容するための半導体素子収納用パッケージに関す
るものである。
子を収容するための半導体素子収納用パッケージに関す
るものである。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ（大規模
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、一般にアルミナセラ
ミックス等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹所を有する絶縁基体と、
前記絶縁基体の凹所周辺から下面にかけて導出されるタ
ングステン、モリブデン等の高融点金属粉末から成る複
数個のメタライズ配線層と、前記絶縁基体下面に形成さ
れ、メタライズ配線層が電気的に接続された複数個の接
続パッドと、前記接続パッドに取着された半田から成る
球状の外部接続端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹脂
等から成る接着剤を介して接着固定させるとともに半導
体集積回路素子の各電極とメタライズ配線層とをボンデ
ィングワイヤー等の電気的接続手段を介して電気的に接
続し、しかる後、前記絶縁基体の上面に蓋体をガラス、
樹脂等の封止材を介して接合させ、絶縁基体と蓋体とか
ら成る容器内部に半導体集積回路素子を気密に封止する
ことによって半導体装置となる。
集積回路素子）等の半導体集積回路素子を収容するため
の半導体素子収納用パッケージは、一般にアルミナセラ
ミックス等の電気絶縁材料から成り、その上面中央部に
半導体素子を収容するための凹所を有する絶縁基体と、
前記絶縁基体の凹所周辺から下面にかけて導出されるタ
ングステン、モリブデン等の高融点金属粉末から成る複
数個のメタライズ配線層と、前記絶縁基体下面に形成さ
れ、メタライズ配線層が電気的に接続された複数個の接
続パッドと、前記接続パッドに取着された半田から成る
球状の外部接続端子と、蓋体とから構成されており、絶
縁基体の凹所底面に半導体集積回路素子をガラス、樹脂
等から成る接着剤を介して接着固定させるとともに半導
体集積回路素子の各電極とメタライズ配線層とをボンデ
ィングワイヤー等の電気的接続手段を介して電気的に接
続し、しかる後、前記絶縁基体の上面に蓋体をガラス、
樹脂等の封止材を介して接合させ、絶縁基体と蓋体とか
ら成る容器内部に半導体集積回路素子を気密に封止する
ことによって半導体装置となる。
【０００３】かかる半導体装置は、絶縁基体下面の接続
パッドに取着された半田から成る球状の外部接続端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記半田から成る外部接続端子を約２００〜２５０
℃の温度で加熱溶融させて外部電気回路基板の配線導体
に接合させるとともにこれを冷却固化させることにより
外部電気回路基板に実装され、同時に半導体素子収納用
パッケージの内部に収容されている半導体集積回路素子
の各電極がメタライズ配線層及び半田から成る外部接続
端子を介して外部電気回路基板に電気的に接続されるこ
ととなる。
パッドに取着された半田から成る球状の外部接続端子を
外部電気回路基板の配線導体上に載置当接させ、しかる
後、前記半田から成る外部接続端子を約２００〜２５０
℃の温度で加熱溶融させて外部電気回路基板の配線導体
に接合させるとともにこれを冷却固化させることにより
外部電気回路基板に実装され、同時に半導体素子収納用
パッケージの内部に収容されている半導体集積回路素子
の各電極がメタライズ配線層及び半田から成る外部接続
端子を介して外部電気回路基板に電気的に接続されるこ
ととなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
がアルミナセラミックスから成り、その熱膨張係数が約
７×１０-6／℃であるのに対し、外部電気回路基板は一
般にガラスエポキシ樹脂から成り、その熱膨張係数が２
×１０-5／℃で両者大きく相違することから、半導体素
子収納用パッケージの内部に半導体集積回路素子を収容
し、しかる後、外部電気回路基板に実装した場合、半導
体集積回路素子の作動時に発生する熱が絶縁基体と外部
電気回路基板の両方に印加されると、前記半導体素子収
納用パッケージの絶縁基体と外部電気回路基板との間に
両者の熱膨張係数の相違に起因する大きな熱応力が発生
するとともにこれが絶縁基体下面の接続パッドの外周部
に作用して接続パッドを絶縁基体より剥離させてしま
い、その結果、半導体素子収納用パッケージの内部に収
容する半導体集積回路素子の各電極を長期間にわたり所
定の外部電気回路に電気的に接続させることができない
という欠点を有していた。
来の半導体素子収納用パッケージにおいては、絶縁基体
がアルミナセラミックスから成り、その熱膨張係数が約
７×１０-6／℃であるのに対し、外部電気回路基板は一
般にガラスエポキシ樹脂から成り、その熱膨張係数が２
×１０-5／℃で両者大きく相違することから、半導体素
子収納用パッケージの内部に半導体集積回路素子を収容
し、しかる後、外部電気回路基板に実装した場合、半導
体集積回路素子の作動時に発生する熱が絶縁基体と外部
電気回路基板の両方に印加されると、前記半導体素子収
納用パッケージの絶縁基体と外部電気回路基板との間に
両者の熱膨張係数の相違に起因する大きな熱応力が発生
するとともにこれが絶縁基体下面の接続パッドの外周部
に作用して接続パッドを絶縁基体より剥離させてしま
い、その結果、半導体素子収納用パッケージの内部に収
容する半導体集積回路素子の各電極を長期間にわたり所
定の外部電気回路に電気的に接続させることができない
という欠点を有していた。
【０００５】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、電気絶縁材料から成り、半導体素子が
搭載される搭載部を有し、且つ下面に内壁面に段差を有
する多数の凹部を設けた絶縁基体と、前記絶縁基体の半
導体素子が搭載される搭載部周辺から凹部底面にかけて
導出される複数個のメタライズ配線層と、前記絶縁基体
の凹部底面に形成され、前記メタライズ配線層が電気的
に接続される複数個の第一の接続パッドと、前記絶縁基
体の凹部の段差に形成された複数個の第二の接続パッド
と、前記第一の接続パッド及び第二の接続パッドに接合
され、絶縁基体下面に球状の突出部を有する外部接続端
子とから成るものであり、絶縁基体１に形成された凹部
を内壁に段差を有する凹部とするとともに該凹部の底面
及び段差に外部接続端子が取着される第一接続パッド及
び第二接続パッドを設け、該第一接続パッド及び第二接
続パッドに外部接続端子を接合させたことから、半導体
集積回路素子が作動時に熱を発し、この熱が半導体素子
収納用パッケージの絶縁基体と外部電気回路基板との両
方に繰り返し印加され、絶縁基体と外部電気回路基板と
の間に、両者の熱膨張係数の相違に起因し、接続パッド
を剥離させるように働く大きな熱応力が発生したとして
も、その熱応力は有効に分散して減じられて接続パッド
に大きな応力が作用して剥離するとこはなく、その結
果、容器内部に収容する半導体集積回路装置の各電極を
長期間にわたり所定の外部電気回路に正確に電気的接続
させることが可能となる。
用パッケージは、電気絶縁材料から成り、半導体素子が
搭載される搭載部を有し、且つ下面に内壁面に段差を有
する多数の凹部を設けた絶縁基体と、前記絶縁基体の半
導体素子が搭載される搭載部周辺から凹部底面にかけて
導出される複数個のメタライズ配線層と、前記絶縁基体
の凹部底面に形成され、前記メタライズ配線層が電気的
に接続される複数個の第一の接続パッドと、前記絶縁基
体の凹部の段差に形成された複数個の第二の接続パッド
と、前記第一の接続パッド及び第二の接続パッドに接合
され、絶縁基体下面に球状の突出部を有する外部接続端
子とから成るものであり、絶縁基体１に形成された凹部
を内壁に段差を有する凹部とするとともに該凹部の底面
及び段差に外部接続端子が取着される第一接続パッド及
び第二接続パッドを設け、該第一接続パッド及び第二接
続パッドに外部接続端子を接合させたことから、半導体
集積回路素子が作動時に熱を発し、この熱が半導体素子
収納用パッケージの絶縁基体と外部電気回路基板との両
方に繰り返し印加され、絶縁基体と外部電気回路基板と
の間に、両者の熱膨張係数の相違に起因し、接続パッド
を剥離させるように働く大きな熱応力が発生したとして
も、その熱応力は有効に分散して減じられて接続パッド
に大きな応力が作用して剥離するとこはなく、その結
果、容器内部に収容する半導体集積回路装置の各電極を
長期間にわたり所定の外部電気回路に正確に電気的接続
させることが可能となる。
【０００６】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施形態を示し、１は絶縁基
体、２は蓋体であり、前記絶縁基体１と蓋体２とで半導
体集積回路素子３を収容する容器４が構成される。
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施形態を示し、１は絶縁基
体、２は蓋体であり、前記絶縁基体１と蓋体２とで半導
体集積回路素子３を収容する容器４が構成される。
【０００７】前記半導体素子収納用パッケージを構成す
る絶縁基体１は、その上面中央部に半導体集積回路素子
３が搭載収容される凹状の搭載部１ａを有しており、該
搭載部１ａ底面には半導体集積回路素子３がガラス、樹
脂等の接着剤を介して接着固定される。
る絶縁基体１は、その上面中央部に半導体集積回路素子
３が搭載収容される凹状の搭載部１ａを有しており、該
搭載部１ａ底面には半導体集積回路素子３がガラス、樹
脂等の接着剤を介して接着固定される。
【０００８】前記絶縁基体１は、アルミナセラミックス
やムライトセラミックス、窒化アルミニウムセラミック
ス、炭化珪素質セラミックス、ガラスセラミックス等の
電気絶縁材料から成り、例えばアルミナセラミックスか
ら成る場合、アルミナ、シリカ、マグネシア、カルシア
等の原料粉末に適当な有機バインダー、溶剤、可塑剤、
分散剤等を添加混合して泥漿物を作るとともに該泥漿物
を従来周知のドクターブレード法等のシート成形法を採
用してシート状のセラミックググリーンシートとなし、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともにこれを複数枚積層し、約１６０
０℃の温度で焼成することによって製作される。
やムライトセラミックス、窒化アルミニウムセラミック
ス、炭化珪素質セラミックス、ガラスセラミックス等の
電気絶縁材料から成り、例えばアルミナセラミックスか
ら成る場合、アルミナ、シリカ、マグネシア、カルシア
等の原料粉末に適当な有機バインダー、溶剤、可塑剤、
分散剤等を添加混合して泥漿物を作るとともに該泥漿物
を従来周知のドクターブレード法等のシート成形法を採
用してシート状のセラミックググリーンシートとなし、
しかる後、前記セラミックグリーンシートに適当な打ち
抜き加工を施すとともにこれを複数枚積層し、約１６０
０℃の温度で焼成することによって製作される。
【０００９】前記絶縁基体１にはその下面に図２に示す
ように、内壁面に段差を有する凹部１ｂが、また絶縁基
体１の搭載部１ａ周辺部位から前記絶縁基体１の該段付
凹部１ｂ底面にかけてメタライズ配線層５が、更に凹部
１ｂの底面及び凹部１ｂの段差には第一接続パッド７及
び第二接続パッド８が各々形成されており、メタライズ
配線層５と第一接続パッド７とは電気的に接続してい
る。
ように、内壁面に段差を有する凹部１ｂが、また絶縁基
体１の搭載部１ａ周辺部位から前記絶縁基体１の該段付
凹部１ｂ底面にかけてメタライズ配線層５が、更に凹部
１ｂの底面及び凹部１ｂの段差には第一接続パッド７及
び第二接続パッド８が各々形成されており、メタライズ
配線層５と第一接続パッド７とは電気的に接続してい
る。
【００１０】前記メタライズ配線層５は、半導体集積回
路素子３の各電極を第一接続パッド７に電気的に接続す
る作用を為し、絶縁基体１の搭載部１ａ周辺に位置する
部位には半導体集積回路素子３の各電極がボンディング
ワイヤー６を介して電気的に接続される。
路素子３の各電極を第一接続パッド７に電気的に接続す
る作用を為し、絶縁基体１の搭載部１ａ周辺に位置する
部位には半導体集積回路素子３の各電極がボンディング
ワイヤー６を介して電気的に接続される。
【００１１】また前記第一接続パッド７及び第二接続パ
ッド８は、絶縁基体１に後述する半田から成る外部接続
端子９を取着するための下地金属として作用し、第一接
続パッド７及び第二接続パッド８には半田から成る外部
接続端子９が取着されている。
ッド８は、絶縁基体１に後述する半田から成る外部接続
端子９を取着するための下地金属として作用し、第一接
続パッド７及び第二接続パッド８には半田から成る外部
接続端子９が取着されている。
【００１２】尚、前記メタライズ配線層５、第一接続パ
ッド７、第二接続パッド８は、タングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、タングステ
ン等の高融点金属粉末に適当な有機バインダー、溶剤、
可塑剤を添加混合して得た金属ペーストを絶縁基体１と
成るセラミックグリーンシートに所定パターンに印刷塗
布しておき、これをセラミックグリーンシートと同時に
焼成することによって絶縁基体１の所定位置に所定パタ
ーンに被着形成される。
ッド７、第二接続パッド８は、タングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、タングステ
ン等の高融点金属粉末に適当な有機バインダー、溶剤、
可塑剤を添加混合して得た金属ペーストを絶縁基体１と
成るセラミックグリーンシートに所定パターンに印刷塗
布しておき、これをセラミックグリーンシートと同時に
焼成することによって絶縁基体１の所定位置に所定パタ
ーンに被着形成される。
【００１３】また前記第一接続パッド７及び第二接続パ
ッド８に取着されている半田から成る外部接続端子９
は、絶縁基体１の下面から略球状に突出する突出部９ａ
を有しており、半導体集積回路素子３の各電極が接続さ
れている第一接続パッド７を外部電気回路基板の配線導
体に電気的に接続するとともに半導体装置を外部電気回
路基板上に実装させる作用を為す。
ッド８に取着されている半田から成る外部接続端子９
は、絶縁基体１の下面から略球状に突出する突出部９ａ
を有しており、半導体集積回路素子３の各電極が接続さ
れている第一接続パッド７を外部電気回路基板の配線導
体に電気的に接続するとともに半導体装置を外部電気回
路基板上に実装させる作用を為す。
【００１４】前記外部接続端子９は、絶縁基体１の下面
に略球状に突出する突出部９ａを有することから、外部
接続端子９を外部電気回路基板の配線導体に接続させる
際、その接続を容易、且つ確実となすことができるとと
もに、凹部１ｂの底面に形成された第一接続パッド７及
び凹部１ｂの段差に形成された第二接続パッド８に取着
されていることから、半導体素子３の作動時に発生する
熱が絶縁基体１と外部電気回路基板との両方に繰り返し
印加され、絶縁基体１と外部電気回路基板との間に両者
の熱膨張係数の相違に起因する大きな熱応力が発生した
としてもその熱応力は第一接続パッド７の外周部と第二
接続パッド８の外周部と絶縁基体１の凹部１ｂ開口領域
に位置する外部接続端子９の三領域に分散されて小さい
ものものとなり、これによって第一メ接続パッド７及び
第二接続パッド８が絶縁基体１より剥離することが有効
に防止される。この場合、凹部に段差がなく単に凹部底
面に接続パッドが形成されており、該接続パッドに外部
接続端子が接続されている場合より、極めて有効に前記
応力を分散できる。
に略球状に突出する突出部９ａを有することから、外部
接続端子９を外部電気回路基板の配線導体に接続させる
際、その接続を容易、且つ確実となすことができるとと
もに、凹部１ｂの底面に形成された第一接続パッド７及
び凹部１ｂの段差に形成された第二接続パッド８に取着
されていることから、半導体素子３の作動時に発生する
熱が絶縁基体１と外部電気回路基板との両方に繰り返し
印加され、絶縁基体１と外部電気回路基板との間に両者
の熱膨張係数の相違に起因する大きな熱応力が発生した
としてもその熱応力は第一接続パッド７の外周部と第二
接続パッド８の外周部と絶縁基体１の凹部１ｂ開口領域
に位置する外部接続端子９の三領域に分散されて小さい
ものものとなり、これによって第一メ接続パッド７及び
第二接続パッド８が絶縁基体１より剥離することが有効
に防止される。この場合、凹部に段差がなく単に凹部底
面に接続パッドが形成されており、該接続パッドに外部
接続端子が接続されている場合より、極めて有効に前記
応力を分散できる。
【００１５】更に前記絶縁基体１の上部には蓋体２が封
止部材を介して取着され、これによって絶縁基体１と蓋
体２とから成る容器内部に半導体集積回路素子３が気密
に収容される。
止部材を介して取着され、これによって絶縁基体１と蓋
体２とから成る容器内部に半導体集積回路素子３が気密
に収容される。
【００１６】前記蓋体２は、鉄−ニッケル−コバルト合
金等の金属やアルミナセラミックスやガラス等の絶縁物
から成り、絶縁基体１の上面にガラス、樹脂等の封止材
を介して接合されることにより絶縁基体１の搭載部１ａ
に搭載された半導体集積回路素子３を気密に封止する。
金等の金属やアルミナセラミックスやガラス等の絶縁物
から成り、絶縁基体１の上面にガラス、樹脂等の封止材
を介して接合されることにより絶縁基体１の搭載部１ａ
に搭載された半導体集積回路素子３を気密に封止する。
【００１７】尚、前記蓋体２は、蓋体２が例えば鉄−ニ
ッケル−コバルト合金から成る場合、鉄−ニッケル−コ
バルト合金から成る板材を所定形状に打ち抜くことによ
って製作される。
ッケル−コバルト合金から成る場合、鉄−ニッケル−コ
バルト合金から成る板材を所定形状に打ち抜くことによ
って製作される。
【００１８】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体１の搭載部１ａ底面に半導体集
積回路素子３をガラス、樹脂等から成る接着剤を介して
接着固定するとともに該半導体集積回路素子３の各電極
をメタライズ配線層５に電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等の封止材を介
して接合させ、絶縁基体１と蓋体２とから成る容器内部
に半導体集積回路素子３を気密に封止することによって
半導体装置となる。
ージによれば、絶縁基体１の搭載部１ａ底面に半導体集
積回路素子３をガラス、樹脂等から成る接着剤を介して
接着固定するとともに該半導体集積回路素子３の各電極
をメタライズ配線層５に電気的に接続し、しかる後、絶
縁基体１の上面に蓋体２をガラス、樹脂等の封止材を介
して接合させ、絶縁基体１と蓋体２とから成る容器内部
に半導体集積回路素子３を気密に封止することによって
半導体装置となる。
【００１９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体下面に形成された凹部を内壁面に段差
を有する凹部とするとともに該凹部の底面及び段差に外
部接続端子が取着される第一接続パッド及び第二接続パ
ッドを設け、該第一接続パッド及び第二接続パッドに外
部接続端子を接合させたことから、半導体集積回路素子
が作動時に熱を発し、この熱が半導体素子収納用パッケ
ージの絶縁基体と外部電気回路基板との両方に繰り返し
印加され、絶縁基体と外部電気回路基板との間に、両者
の熱膨張係数の相違に起因し、接続パッドを剥離させる
ように働く大きな熱応力が発生したとしても、その熱応
力は有効に分散して減じられて接続パッドに大きな応力
が作用して剥離するとこはなく、その結果、容器内部に
収容する半導体集積回路装置の各電極を長期間にわたり
所定の外部電気回路に正確に電気的接続させることが可
能となる。
よれば、絶縁基体下面に形成された凹部を内壁面に段差
を有する凹部とするとともに該凹部の底面及び段差に外
部接続端子が取着される第一接続パッド及び第二接続パ
ッドを設け、該第一接続パッド及び第二接続パッドに外
部接続端子を接合させたことから、半導体集積回路素子
が作動時に熱を発し、この熱が半導体素子収納用パッケ
ージの絶縁基体と外部電気回路基板との両方に繰り返し
印加され、絶縁基体と外部電気回路基板との間に、両者
の熱膨張係数の相違に起因し、接続パッドを剥離させる
ように働く大きな熱応力が発生したとしても、その熱応
力は有効に分散して減じられて接続パッドに大きな応力
が作用して剥離するとこはなく、その結果、容器内部に
収容する半導体集積回路装置の各電極を長期間にわたり
所定の外部電気回路に正確に電気的接続させることが可
能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
形態例を示す断面図である。
形態例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大図である。
拡大図である。
１・・・・・・絶縁基体 １ａ・・・・・搭載部 １ｂ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体集積回路素子 ４・・・・・・容器 ５・・・・・・メタライズ配線層 ７・・・・・・第一接続パッド ８・・・・・・第二接続パッド ９・・・・・・外部接続端子
Claims (1)
- 【請求項１】電気絶縁材料から成り、半導体素子が搭載
される搭載部を有し、且つ下面に内壁面に段差を有する
多数の凹部を設けた絶縁基体と、前記絶縁基体の半導体
素子が搭載される搭載部周辺から凹部底面にかけて導出
される複数個のメタライズ配線層と、前記絶縁基体の凹
部底面に形成され、前記メタライズ配線層が電気的に接
続される複数個の第一の接続パッドと、前記絶縁基体の
凹部の段差に形成された複数個の第二の接続パッドと、
前記第一の接続パッド及び第二の接続パッドに接合さ
れ、絶縁基体下面に球状の突出部を有する外部接続端子
とから成る半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927096A JP3297603B2 (ja) | 1996-07-29 | 1996-07-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927096A JP3297603B2 (ja) | 1996-07-29 | 1996-07-29 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050874A JPH1050874A (ja) | 1998-02-20 |
| JP3297603B2 true JP3297603B2 (ja) | 2002-07-02 |
Family
ID=16405002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19927096A Expired - Fee Related JP3297603B2 (ja) | 1996-07-29 | 1996-07-29 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297603B2 (ja) |
-
1996
- 1996-07-29 JP JP19927096A patent/JP3297603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050874A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855930A (ja) | 半導体素子収納用パッケージ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3526508B2 (ja) | 半導体素子収納用パッケージ | |
| JP3297603B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001102502A (ja) | イメージセンサ素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3838940B2 (ja) | 配線基板 | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3297577B2 (ja) | 半導体素子収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH0951050A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP3377866B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002170908A (ja) | 半導体素子収納基板 | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JPH053273A (ja) | 半導体素子収納用パツケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |