JP3441170B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3441170B2
JP3441170B2 JP16205094A JP16205094A JP3441170B2 JP 3441170 B2 JP3441170 B2 JP 3441170B2 JP 16205094 A JP16205094 A JP 16205094A JP 16205094 A JP16205094 A JP 16205094A JP 3441170 B2 JP3441170 B2 JP 3441170B2
Authority
JP
Japan
Prior art keywords
metallized
external lead
pad
lead terminals
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16205094A
Other languages
English (en)
Other versions
JPH0831975A (ja
Inventor
ひとみ 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16205094A priority Critical patent/JP3441170B2/ja
Publication of JPH0831975A publication Critical patent/JPH0831975A/ja
Application granted granted Critical
Publication of JP3441170B2 publication Critical patent/JP3441170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子が収容搭載さ
れる半導体素子収納用パッケージや混成集積回路装置等
に使用される配線基板に関するものである。
【0002】
【従来技術】従来、配線基板、例えば半導体素子を収容
する半導体素子収納用パッケージに使用される配線基板
は、一般にアルミナセラミックス等の電気絶縁材料から
成り、その上面の略中央部に半導体素子を載置するため
の載置部を有する絶縁基体と、前記絶縁基体の半導体素
子載置部周辺から外周部にかけて導出されたタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
メタライズ配線層と、椀状の蓋体とから構成されてお
り、絶縁基体の半導体素子載置部に半導体素子をガラ
ス、樹脂等の接着剤を介して接着固定するとともに半導
体素子の各電極をメタライズ配線層にボンディングワイ
ヤを介して電気的に接続し、しかる後、前記絶縁基体の
上面に椀状の蓋体を内部に半導体素子を収容するように
して接合させ、半導体素子を絶縁基体と蓋体とから成る
容器内部に気密に収容することによって最終製品として
の半導体装置となる。
【0003】尚、前記半導体素子収納用パッケージに使
用される配線基板は、絶縁基体に設けた各メタライズ配
線層のうち絶縁基体の外周部に導出する部位にメタライ
ズパッドが設けられており、該メタライズパッドには銀
ロウ等のロウ材を介して鉄ーニッケルーコバルト合金や
鉄ーニッケル合金等から成る外部リード端子がロウ付け
取着され、外部リード端子を外部電気回路に接続させる
ことによって半導体素子の各電極はメタライズ配線層、
ボンディングワイヤ及び外部リード端子を介して外部電
気回路に電気的に接続されることとなる。
【0004】また前記メタライズ配線層を有する絶縁基
体は、酸化アルミニウム、酸化珪素、酸化マグネシウム
等の原料粉末に適当な有機バインダー、可塑剤、溶剤を
添加混合して泥漿状となすとともにこれを従来周知のド
クターブレード法やカレンダーロール法等のテープ成形
技術を採用してアルミナセラミックスのグリーンシート
(生シート)を得を、次に前記グリーンシートにタング
ステン、モリブデン等の高融点金属粉末に適当な有機バ
インダー、可塑剤、溶剤を添加混合して得た金属ペース
トを所定パターンに印刷塗布し、最後に前記グリーンシ
ートを還元雰囲気中、約1600℃の温度で焼成するこ
とによって製作される。
【0005】更に、前記メタライズ配線層に設けたメタ
ライズパッドへの外部リード端子のロウ付けは、一端が
フレームに所定間隔で接合された各外部リード端子の他
端をメタライズパッド上に、間に銀ロウ等のロウ材を挟
んで載置し、しかる後、前記ロウ材を約850 ℃の温度に
加熱させロウ材を溶融させることによって行われる。
【0006】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高集積化、高密度化が急激に進んで電極の
数が数百にも増大し、これに伴って絶縁基体に設けるメ
タライズ配線層の数も数百になるとともにメタライズ配
線層に形成されるメタライズパッドの幅が約0.25mm以
下、隣接するメタライズパッド間の間隔が約0.35mm以下
になってきたこと、タングステン、モリブデン等の金属
ペーストを所定パターンに印刷塗布したアルミナセラミ
ックスのグリーンシートを焼成してメタライズ配線層を
有する絶縁基体を得る際、グリーンシートの不均一な収
縮に起因してメタライズ配線層及び該メタライズ配線層
に形成されるメタライズパッドの隣接間隔にばらつきが
発生してしまうこと等から、各外部リード端子を各メタ
ライズパッドにロウ付け取着する際、絶縁基体の外周部
に位置するメタライズパッド上に一端がフレームに所定
間隔で接合された各外部リード端子の他端を、間に銀ロ
ウ等のロウ材を挟んで載置させると、各外部リード端子
の他端が各メタライズパッド上に正確に載置されず、そ
の結果、各外部リード端子をメタライズパッドに強固に
ロウ付け取着させることができなかったり、外部リード
端子が隣接するメタライズパッド間を電気的に短絡さ
せ、配線基板としての機能を喪失させるという欠点を有
していた。
【0007】また絶縁基体を構成するアルミナセラミッ
クスと外部リード端子を構成する鉄−ニッケル−コバル
ト合金や鉄−ニッケル合金は室温から約350 ℃までの間
は両者の熱膨張係数は近似するものの約350 ℃を越える
と鉄−ニッケル−コバルト合金や鉄−ニッケルの熱膨張
係数がアルミナセラミックスに比して大きくなり、その
結果、絶縁基体の外周部に形成されたメタライズパッド
に外部リード端子を銀ロウ等のロウ材を介してロウ付け
取着する際、ロウ材を約850 ℃の温度に加熱すると外部
リード端子が絶縁基体に比べ大きく熱膨張して絶縁基体
の外周部に形成したメタライズパッドと外部リード端子
との間に位置ズレが発生し、これによって所定のメタラ
イズパッドに所定の外部リード端子を正確、且つ強固に
ロウ付け取着することができないという欠点も有してい
た。
【0008】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子のメタライズパッドへの
取着を正確、且つ強固とした配線基板を提供することに
ある。
【0009】
【課題を解決するための手段】本発明の配線基板は、上
面外周部に2列に千鳥状に配列された複数個のメタライ
ズパッドを有する絶縁基体と、前記各メタライズパッド
に融点が400℃以下のロウ材を介してロウ付けされる複
数個の外部リード端子と、前記外部リード端子のロウ付
け部を被覆するモールド樹脂材とから成り、前記メタラ
イズパッドおよび前記外部リード端子は、いずれか一方
に金メッキが、他方に錫メッキが施されているととも
に、前記金メッキおよび前記錫メッキを加熱することに
より前記メタライズパッドと前記外部リード端子との間
に金−錫共晶ロウを形成することによって、前記メタラ
イズパッドに前記外部リード端子がロウ付けされている
ことを特徴とするものである。
【0010】また本発明の配線基板は、前記モールド樹
脂材としてエポキシ樹脂もしくはポリイミド樹脂を使用
することを特徴とするものである。
【0011】
【作用】本発明の配線基板は、外部リード端子がロウ付
け取着されるメタライズパッドを絶縁基体の外周部に2
列に千鳥状に配列させたことから各メタライズパッドの
幅及び隣接間隔を広いものとなすことができ、その結
果、グリーンシートの不均一な収縮に起因してメタライ
ズパッドの位置に多少のばらつきが発生したとしても所
定のメタライズパッドに所定の外部リード端子を正確、
且つ確実にロウ付け取着することができる。
【0012】また本発明の配線基板は、絶縁基体に設け
たメタライズパッドへの外部リード端子のロウ付けが、
絶縁基体と外部リード端子の熱膨張係数が近似する400
℃以下の温度で行われることからロウ付け時、外部リー
ド端子とメタライズパッドとの間に位置ズレを発生する
ことは殆どなく、その結果、所定のメタライズパッドに
所定の外部リード端子を正確にロウ付け取着することが
できる。
【0013】更に本発明の配線基板は、外部リード端子
のロウ付け部をモールド樹脂材で被覆したことから外部
リード端子のロウ付け強度が若干弱いとしてもその強度
はモールド樹脂材の被覆により補強されて強くなり、そ
の結果、外部リード端子をメタライズパッドに強固に取
着させることが可能となる。
【0014】
【実施例】本発明の配線基板一実施例を添付の図面を基
に詳細に説明する。
【0015】図1及び図2は本発明の配線基板を半導体
素子を収容する半導体素子収納用パッケージに適用した
場合の一実施例を示し、1 は絶縁基体、2 は外部リード
端子である。
【0016】前記絶縁基体1 はアルミナセラミックス等
の電気絶縁材料より成る略四角形の平板であり、その中
央部には半導体素子3 を載置するための載置部1aを有
し、該載置部1aには半導体素子3 が接着剤を介して取着
固定される。
【0017】前記絶縁基体1 は例えばアルミナセラミッ
クスから成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等の原料粉末に適当なバインダー、可塑剤、溶剤
等を添加混合して泥漿状となし、これを従来周知のドク
ターブレード法やカレンダーロール法等のシート成形技
術を採用してシート状としてセラミックのグリーンシー
トを得、しかる後、前記セラミックグリーンシートに打
ち抜き、切断加工を施すとともに必要に応じ上下に複数
枚積層し、最後に前記セラミックグリーンシートを還元
雰囲気中約1600℃の温度で焼成することによって製作さ
れる。
【0018】また前記絶縁基体1 には、載置部1a周辺か
ら外周部にかけてタングステン、モリブデン等の高融点
金属から成る多数のメタライズ配線層4 が被着形成され
ており、該メタライズ配線層4 の載置部1a周辺部位には
半導体素子3 の電極と電気的に接続されるボンディング
ワイヤー5 が接続され、メタライズ配線層4 の絶縁基体
1 外周部位には外部リード端子2 がロウ付けされる。
【0019】前記メタライズ配線層4 は、タングステ
ン、モリブデン等の高融点金属粉末に適当なバインダ
ー、溶剤を添加混合して得た金属ペーストを絶縁基体1
となるセラミックグリーンシートに従来周知のスクリー
ン印刷法等の厚膜手法を採用して印刷塗布しておくこと
によって絶縁基体1 の搭載部1a周辺から外周部にかけて
所定パターンに被着形成される。
【0020】前記メタライズ配線層4 はまた絶縁基体1
の外周部位にメタライズパッド4aが形成してあり、該メ
タライズパッド4aには外部リード端子2 が金−錫ロウ
材、錫−鉛半田等の融点が400 ℃以下の低融点ロウ材7
を介して接合され、これによってメタライズ配線層4 と
外部リード端子2 は電気的に接続されている。
【0021】前記絶縁基体1 の外周部位に形成されたメ
タライズパッド4aは、図2に示すように絶縁基体1 の外
周縁に沿って2列に千鳥状に配列されており、これよっ
て各メタライズパッド4aの幅及び隣接間隔は広いものと
なり、セラミックグリーンシートを焼成して絶縁基体1
となす際にセラミックグリーンシートの不均一な収縮に
起因してメタライズパッド4aの位置に多少のばらつきが
発生したとしても各メタライズパッド4aに所定の外部リ
ード端子2 を正確、且つ確実にロウ付け取着することが
可能となる。
【0022】尚、前記メタライズパッド4aはメタライズ
配線層4 と同様、タングステン、モリブデン等の高融点
金属粉末から成り、絶縁基体1 にメタライズ配線層4 を
形成する際に同時に絶縁基体1 の外周部位にメタライズ
配線層4 と電気的接続をもって形成される。
【0023】また前記メタライズパッド4aには外部リー
ド端子2 がロウ付けされており、該外部リード端子2 は
鉄−ニッケル合金や鉄−コバルト−ニッケル合金の金属
から成り、絶縁基体1 に載置される半導体素子3 を外部
電気回路に電気的に接続する作用を為す。
【0024】更に前記メタライズパッド4aへの外部リー
ド端子2のロウ付けは融点が400℃以下の低融点ロウ材に
よって行われ、具体的にはメタライズパッド4a及び外部
リードピン2の何れか一方に金メッキを、他方に錫メッ
キを施した後、メタライズパッド4aの上に外部リード端
子2を載置当接させ、次にこれを約350℃の温度に加熱
し、メタライズパッド4aと外部リード端子2との間に金
−錫共晶ロウを形成することによって行われる。これに
より、メタライズパッド4aと外部リード端子2とをロウ
付けするロウ材7として融点が400℃以下の低融点ロウ材
を使用することからロウ付け時、絶縁基体1と外部リー
ド端子2の熱膨張係数は近似し、外部リード端子2とメタ
ライズパッド4aとの間に位置ズレを発生することは殆ど
なく、その結果、所定のメタライズパッド4aに所定の外
部リード端子2を正確にロウ付け取着することができ
る。
【0025】前記メタライズパッド4aにロウ材7 を介し
てロウ付け取着した外部リード端子2 はそのロウ付け部
が絶縁基体1 の半導体素子載置部1aを除く表面に取着さ
せたモールド樹脂材8 によって被覆されている。
【0026】前記モールド樹脂材8 は外部リード端子2
のメタライズパッド4aへのロウ付け強度を補強する作用
を為し、これによって外部リード端子2 はメタライズパ
ッド4aに極めて強固に取着されることとなる。
【0027】前記モールド樹脂材8はまた絶縁基体1の半
導体素子載置部1aを除く表面に取着されていることから
半導体素子3を収容する凹部を形成する作用も為し、モ
ールド樹脂材8の上面で半導体素子3を収容する凹部を塞
ぐように蓋体9を接着剤を介して接着させれば半導体素
子3は凹部内に気密に封止されることとなる。
【0028】尚、前記モールド樹脂材8 はエポキシ樹脂
やポリイミド樹脂等から成り、例えば、メタライズパッ
ド4aに外部リード端子2 をロウ付けした絶縁基板1 を所
定の型内に装填するとともに型内に液状のエポキシ樹脂
を滴下し、しかる後、エポキシ樹脂を熱硬化させること
によって所定位置に取着される。
【0029】また前記モールド樹脂材8 はエポキシ樹脂
やポリイミド樹脂で形成しておくと、該エポキシ樹脂、
ポリイミド樹脂は絶縁基体1を構成するアルミナセラミ
ックスに対し極めて接合性が良く、絶縁基体1 に強固に
接合すると同時に外部リード端子2 のロウ付け部を強く
補強する。従って、前記モールド樹脂材8 はエポキシ樹
脂やポリイミド樹脂で形成しておくことが好ましい。
【0030】かくして本発明の配線基板によれば、絶縁
基体1 の載置部1aに半導体素子3 を樹脂等の接着剤を介
して取着固定するとともに該半導体素子3 の各電極をボ
ンディングワイヤー5 を介してメタライズ配線層4 に電
気的に接続し、最後に被覆材8 の上面に蓋体9 を樹脂等
の封止材を介して接合させることにより製品としての半
導体装置となる。
【0031】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば外部リード端子2 の先端
部を屈曲させておくと2 列に千鳥状に配列したメタライ
ズパッド4aに外部リード端子2 をロウ付けする際、外部
リード端子2 が他のメタライズパッド4aに接触して電気
的短絡を生じるのを有効に防止することができる。
【0032】また、上述の実施例では半導体素子3 を蓋
体9 で封止したが、これを半導体素子3 が収容された凹
部内にエポキシ等の樹脂を充填することによって半導体
素子3 を封止しても良い。
【0033】
【発明の効果】本発明の配線基板は、外部リード端子が
ロウ付け取着されるメタライズパッドを絶縁基体の外周
部に2列に千鳥状に配列させたことから各メタライズパ
ッドの幅及び隣接間隔を広いものとなすことができ、そ
の結果、グリーンシートの不均一な収縮に起因してメタ
ライズパッドの位置に多少のばらつきが発生したとして
も所定のメタライズパッドに所定の外部リード端子を正
確、且つ確実にロウ付け取着することができる。
【0034】また本発明の配線基板は、絶縁基体に設け
たメタライズパッドへの外部リード端子のロウ付けが、
絶縁基体と外部リード端子の熱膨張係数が近似する400
℃以下の温度で行われることからロウ付け時、外部リー
ド端子とメタライズパッドとの間に位置ズレを発生する
ことは殆どなく、その結果、所定のメタライズパッドに
所定の外部リード端子を正確にロウ付け取着することが
できる。
【0035】更に本発明の配線基板は、外部リード端子
のロウ付け部をモールド樹脂材で被覆したことから外部
リード端子のロウ付け強度が若干弱いとしてもその強度
はモールド樹脂材の被覆により補強されて強くなり、そ
の結果、外部リード端子をメタライズパッドに強固に取
着させることが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合の一実施例を示
す断面図である。
【図2】図1の絶縁基体の一部拡大平面図である。
【符号の説明】
1・・・・・絶縁基体 2・・・・・外部リード端子 3・・・・・半導体素子 4・・・・・メタライズ配線層 4a・・・・メタライズパッド 7・・・・・ロウ材 8・・・・・モールド樹脂材

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 上面外周部に2列に千鳥状に配列された
    複数個のメタライズパッドを有する絶縁基体と、前記各
    メタライズパッドに融点が400℃以下のロウ材を介し
    てロウ付けされる複数個の外部リード端子と、前記外部
    リード端子のロウ付け部を被覆するモールド樹脂材とか
    ら成り、前記メタライズパッドおよび前記外部リード端
    子は、いずれか一方に金メッキが、他方に錫メッキが施
    されているとともに、前記金メッキおよび前記錫メッキ
    を加熱することにより前記メタライズパッドと前記外部
    リード端子との間に金−錫共晶ロウを形成することによ
    って、前記メタライズパッドに前記外部リード端子がロ
    ウ付けされていることを特徴とする配線基板。
  2. 【請求項2】 前記モールド樹脂材がエポキシ樹脂もし
    くはポリイミド樹脂である請求項1に記載の配線基板。
JP16205094A 1994-07-14 1994-07-14 配線基板 Expired - Fee Related JP3441170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16205094A JP3441170B2 (ja) 1994-07-14 1994-07-14 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16205094A JP3441170B2 (ja) 1994-07-14 1994-07-14 配線基板

Publications (2)

Publication Number Publication Date
JPH0831975A JPH0831975A (ja) 1996-02-02
JP3441170B2 true JP3441170B2 (ja) 2003-08-25

Family

ID=15747147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16205094A Expired - Fee Related JP3441170B2 (ja) 1994-07-14 1994-07-14 配線基板

Country Status (1)

Country Link
JP (1) JP3441170B2 (ja)

Also Published As

Publication number Publication date
JPH0831975A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
JP3441170B2 (ja) 配線基板
JP3046148B2 (ja) 電子部品収納用パッケージ
JP3556567B2 (ja) 電子部品収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JP3838940B2 (ja) 配線基板
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3297577B2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2003068900A (ja) 電子部品収納用パッケージ
JPH06196577A (ja) 電子素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP2728593B2 (ja) 半導体素子収納用パッケージ
JP3020743B2 (ja) リードフレーム
JP3170433B2 (ja) 半導体素子収納用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JPH10107240A (ja) イメージセンサー素子収納用パッケージ
JP3297579B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2746802B2 (ja) 半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2724083B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees