JP3301868B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3301868B2 JP3301868B2 JP20074494A JP20074494A JP3301868B2 JP 3301868 B2 JP3301868 B2 JP 3301868B2 JP 20074494 A JP20074494 A JP 20074494A JP 20074494 A JP20074494 A JP 20074494A JP 3301868 B2 JP3301868 B2 JP 3301868B2
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- high melting
- shaped terminal
- ball
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子を収
容するための半導体素子収納用パッケージに関するもの
である。
容するための半導体素子収納用パッケージに関するもの
である。
【０００２】
【従来の技術】従来、半導体素子、特にLSI(大規模集積
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹部を有する絶縁基
体と、前記絶縁基体の凹部周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドに低融点ロウ材を
介しロウ付けされる高融点ボール状端子と、蓋体とから
構成されており、絶縁基体の凹部底面に半導体集積回路
素子をガラス、樹脂等から成る接着剤を介して接着固定
させ、半導体集積回路素子の各電極とメタライズ配線層
とをボンディングワイヤを介して電気的に接続させると
ともに絶縁基体上面に蓋体をガラス、樹脂等の封止材を
介して接合させ、絶縁基体と蓋体とから成る容器内部に
半導体集積回路素子を気密に封止することによって製品
としての半導体装置となる。
回路素子) 等の半導体集積回路素子を収容するための半
導体素子収納用パッケージは、一般にアルミナセラミッ
クス等の電気絶縁材料から成り、その上面略中央部に半
導体集積回路素子を収容するための凹部を有する絶縁基
体と、前記絶縁基体の凹部周辺から下面にかけて導出さ
れるタングステン、モリブデン等の高融点金属粉末から
成る複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドに低融点ロウ材を
介しロウ付けされる高融点ボール状端子と、蓋体とから
構成されており、絶縁基体の凹部底面に半導体集積回路
素子をガラス、樹脂等から成る接着剤を介して接着固定
させ、半導体集積回路素子の各電極とメタライズ配線層
とをボンディングワイヤを介して電気的に接続させると
ともに絶縁基体上面に蓋体をガラス、樹脂等の封止材を
介して接合させ、絶縁基体と蓋体とから成る容器内部に
半導体集積回路素子を気密に封止することによって製品
としての半導体装置となる。
【０００３】かかる半導体素子収納用パッケージにおい
ては通常、高融点ボール状端子として錫：鉛が1:9 の高
融点半田を使用しており、また高融点ボール状端子を接
続パッドにロウ付けする低融点ロウ材としては錫：鉛が
63:37 の低融点半田を使用している。
ては通常、高融点ボール状端子として錫：鉛が1:9 の高
融点半田を使用しており、また高融点ボール状端子を接
続パッドにロウ付けする低融点ロウ材としては錫：鉛が
63:37 の低融点半田を使用している。
【０００４】また絶縁基体の下面に形成した接続パッド
への高融点ボール状端子のロウつけはまず、絶縁基体下
面の接続パッドに低融点半田ペーストを印刷塗布すると
ともに該印刷塗布した低融点半田ペースト上に高融点ボ
ール状端子を載置し、次にこれを低融点半田の融点以上
で、且つ高融点ボール状端子の融点未満の温度で加熱し
低融点半田ペーストのみを選択的に溶融させることによ
って行われる。
への高融点ボール状端子のロウつけはまず、絶縁基体下
面の接続パッドに低融点半田ペーストを印刷塗布すると
ともに該印刷塗布した低融点半田ペースト上に高融点ボ
ール状端子を載置し、次にこれを低融点半田の融点以上
で、且つ高融点ボール状端子の融点未満の温度で加熱し
低融点半田ペーストのみを選択的に溶融させることによ
って行われる。
【０００５】更にこの半導体素子収納用パッケージは内
部に半導体集積回路素子を収容し半導体装置と成した後
に絶縁基体下面の接続パッドにロウ付けされている高融
点ボール状端子を外部電気回路基板の配線導体上に載置
当接させるとともに両者を半田を介し接合させることに
よって外部電気回路基板上に実装され、同時に半導体素
子収納用パッケージの内部に収容されている半導体集積
回路素子はその各電極がメタライズ配線層及び高融点ボ
ール状端子を介して外部電気回路に電気的に接続され
る。
部に半導体集積回路素子を収容し半導体装置と成した後
に絶縁基体下面の接続パッドにロウ付けされている高融
点ボール状端子を外部電気回路基板の配線導体上に載置
当接させるとともに両者を半田を介し接合させることに
よって外部電気回路基板上に実装され、同時に半導体素
子収納用パッケージの内部に収容されている半導体集積
回路素子はその各電極がメタライズ配線層及び高融点ボ
ール状端子を介して外部電気回路に電気的に接続され
る。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、高融点ボ
ール状端子が錫：鉛を1:9 とした高融点半田で形成され
ており極めて酸化され易いため大気中の酸素と反応して
表面に酸化物膜が容易に形成されるとともに低融点ロウ
材との濡れ性が劣化してしまう。従って、この高融点ボ
ール状端子を低融点ロウ材を介して絶縁基体下面に形成
した接続パッドにロウ付けすると低融点ロウ材と高融点
ボール状端子の接触角が大きくなって低融点ロウ材が膨
らんだ状態で高融点ボール状端子を接続パッドにロウ付
けすることとなり、半導体素子収納用パッケージを外部
電気回路基板上に実装した後に熱が繰り返し印加される
と、絶縁基体と外部電気回路基板との熱膨張係数の差に
よる熱応力が高融点ボール状端子と低融点ロウ材との角
部及び接続パッドと低融点ロウ材との角部に集中して作
用し、その結果、低融点ロウ材に破壊が生じて高融点ボ
ール状端子が接続パッドより剥離し、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子を外部
電気回路に電気的に接続することが不可となってしまう
欠点を有していた。
来の半導体素子収納用パッケージにおいては、高融点ボ
ール状端子が錫：鉛を1:9 とした高融点半田で形成され
ており極めて酸化され易いため大気中の酸素と反応して
表面に酸化物膜が容易に形成されるとともに低融点ロウ
材との濡れ性が劣化してしまう。従って、この高融点ボ
ール状端子を低融点ロウ材を介して絶縁基体下面に形成
した接続パッドにロウ付けすると低融点ロウ材と高融点
ボール状端子の接触角が大きくなって低融点ロウ材が膨
らんだ状態で高融点ボール状端子を接続パッドにロウ付
けすることとなり、半導体素子収納用パッケージを外部
電気回路基板上に実装した後に熱が繰り返し印加される
と、絶縁基体と外部電気回路基板との熱膨張係数の差に
よる熱応力が高融点ボール状端子と低融点ロウ材との角
部及び接続パッドと低融点ロウ材との角部に集中して作
用し、その結果、低融点ロウ材に破壊が生じて高融点ボ
ール状端子が接続パッドより剥離し、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子を外部
電気回路に電気的に接続することが不可となってしまう
欠点を有していた。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体の下面に形成した接続パッドに
高融点ボール状端子を強固にロウ付け取着し、内部に収
容する半導体集積回路素子を外部電気回路に確実に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
で、その目的は絶縁基体の下面に形成した接続パッドに
高融点ボール状端子を強固にロウ付け取着し、内部に収
容する半導体集積回路素子を外部電気回路に確実に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。
【０００８】
【課題を解決するための手段】本発明は電気絶縁材料か
ら成り、半導体素子が載置される載置部を有する絶縁基
体と、前記絶縁基体の半導体素子が載置される載置部周
辺から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の下面に形成され、メタライズ配線
層が電気的に接続される複数個の接続パッドと、前記接
続パッドに低融点ロウ材を介してロウ付けされる高融点
ボール状端子とから成る半導体素子収納用パッケージで
あって、前記高融点ボール状端子の少なくとも表面から
１００オングストロームの深さの領域に２原子％以上の
塩素を含有させたことを特徴とするものである。
ら成り、半導体素子が載置される載置部を有する絶縁基
体と、前記絶縁基体の半導体素子が載置される載置部周
辺から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の下面に形成され、メタライズ配線
層が電気的に接続される複数個の接続パッドと、前記接
続パッドに低融点ロウ材を介してロウ付けされる高融点
ボール状端子とから成る半導体素子収納用パッケージで
あって、前記高融点ボール状端子の少なくとも表面から
１００オングストロームの深さの領域に２原子％以上の
塩素を含有させたことを特徴とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、高融点ボール状端子の少なくとも表面から１００オ
ングストロームの深さの領域に２原子％以上の塩素を含
有させたことから高融点ボール状端子の表面酸化が抑制
されるとともに高融点ボール状端子と低融点ロウ材との
相互拡散が促進されて高融点ボール状端子の低融点ロウ
材に対する濡れ性が大きく改善され、その結果、絶縁基
体の下面に形成した接続パッドに低融点ロウ材を介して
高融点ボール状端子をロウ付けすると、低融点ロウ材は
高融点ボール状端子との接触角が小さくなることによっ
て窪んだ状態で高融点ボール状端子を接続パッドに強固
にロウつけし、これによって絶縁基体と外部電気回路基
板との熱膨張係数の差による熱応力が作用しても低融点
ロウ材に破壊が発生することはなく、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子を外部
電気回路に確実に電気的接続することが可能となる。
ば、高融点ボール状端子の少なくとも表面から１００オ
ングストロームの深さの領域に２原子％以上の塩素を含
有させたことから高融点ボール状端子の表面酸化が抑制
されるとともに高融点ボール状端子と低融点ロウ材との
相互拡散が促進されて高融点ボール状端子の低融点ロウ
材に対する濡れ性が大きく改善され、その結果、絶縁基
体の下面に形成した接続パッドに低融点ロウ材を介して
高融点ボール状端子をロウ付けすると、低融点ロウ材は
高融点ボール状端子との接触角が小さくなることによっ
て窪んだ状態で高融点ボール状端子を接続パッドに強固
にロウつけし、これによって絶縁基体と外部電気回路基
板との熱膨張係数の差による熱応力が作用しても低融点
ロウ材に破壊が発生することはなく、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子を外部
電気回路に確実に電気的接続することが可能となる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。
る。図１及び図２は本発明にかかる半導体素子収納用パ
ッケージの一実施例を示し、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体集積回路素子
3 を収容する容器4 が構成される。
【００１１】前記絶縁基体1 はその上面中央部に半導体
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。
集積回路素子3 が載置収容される凹所1aが設けてあり、
該凹所1a底面には半導体集積回路素子3 がガラス、樹脂
等の接着剤を介して取着される。
【００１２】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に適当な有機バイン
ダー、可塑剤、溶剤を添加混合して泥漿物を作るととも
に該泥漿物をドクターブレード法やカレンダーロール法
を採用することによってグリーンシート( 生シート) と
成し、しかる後、前記グリーンシートに適当な打ち抜き
加工を施すとともにこれを複数枚積層し、約1600℃の温
度で焼成することによって製作される。
【００１３】また前記絶縁基体1 は半導体集積回路素子
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されており、更に絶
縁基体1 の下面には前記メタライズ配線層5 が電気的に
接続される接続パッド5aが被着形成されている。
3 が載置収容される凹所1aの周辺から下面にかけて複数
個のメタライズ配線層5 が被着形成されており、更に絶
縁基体1 の下面には前記メタライズ配線層5 が電気的に
接続される接続パッド5aが被着形成されている。
【００１４】前記メタライズ配線層5 及び接続パッド5a
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。
はタングステン、モリブデン、マンガン等の高融点金属
粉末から成り、タングステン等の高融点金属粉末に適当
な有機バインダー、可塑剤、溶剤を添加混合して得た金
属ペーストを絶縁基体1 となるグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1 の所定位置に所定パ
ターンに被着形成される。
【００１５】前記メタライズ配線層5 は半導体集積回路
素子3 の各電極を後述する接続パッド5aにロウ付けされ
る高融点ボール状端子7 に電気的に接続させる作用を為
し、絶縁基体1 の凹部1a周辺に位置する領域には半導体
集積回路素子3 の各電極がボンディングワイヤ6 を介し
て電気的に接続される。
素子3 の各電極を後述する接続パッド5aにロウ付けされ
る高融点ボール状端子7 に電気的に接続させる作用を為
し、絶縁基体1 の凹部1a周辺に位置する領域には半導体
集積回路素子3 の各電極がボンディングワイヤ6 を介し
て電気的に接続される。
【００１６】また前記メタライズ配線層5 と電気的に接
続されている接続パッド5aは絶縁基体1 に高融点ボール
状端子7 を取着する際の下地金属層として作用し、接続
パッド5aの表面には図2 に示すように高融点ボール状端
子7 が鉛と錫の重量比を4:6とした低融点半田から成る
低融点ロウ材8 を介してロウ付けされる。
続されている接続パッド5aは絶縁基体1 に高融点ボール
状端子7 を取着する際の下地金属層として作用し、接続
パッド5aの表面には図2 に示すように高融点ボール状端
子7 が鉛と錫の重量比を4:6とした低融点半田から成る
低融点ロウ材8 を介してロウ付けされる。
【００１７】前記接続パッド5aにロウ付けされる高融点
ボール状端子7 は例えば、鉛と錫の重量比を9:1 とした
高融点の鉛ー錫半田から成り、該高融点ボール状端子7
は半導体集積回路素子3 の各電極を外部電気回路に電気
的に接続する作用を為す。
ボール状端子7 は例えば、鉛と錫の重量比を9:1 とした
高融点の鉛ー錫半田から成り、該高融点ボール状端子7
は半導体集積回路素子3 の各電極を外部電気回路に電気
的に接続する作用を為す。
【００１８】前記高融点ボール状端子7 の絶縁基体1 下
面に形成した接続パッド5aへのロウ付けは、まず鉛と錫
の重量比が4:6 の低融点半田等から成る低融点ロウ材8
の粉末に適当な有機バインダー、溶剤を添加混合してロ
ウ材ペーストを準備し、次にこのロウ材ペーストを絶縁
基体1 下面の接続パッド5aにスクリーン印刷等により印
刷塗布し、最後に接続パッド5aに印刷塗布したロウ材ペ
ースト上に高融点ボール状端子7 を載置するとともにこ
れをロウ材ペーストの低融点半田が溶融し、高融点ボー
ル状端子7 が溶融しない温度で加熱し、ロウ材ペースト
の低融点半田のみを選択的に溶融させることによって行
われる。
面に形成した接続パッド5aへのロウ付けは、まず鉛と錫
の重量比が4:6 の低融点半田等から成る低融点ロウ材8
の粉末に適当な有機バインダー、溶剤を添加混合してロ
ウ材ペーストを準備し、次にこのロウ材ペーストを絶縁
基体1 下面の接続パッド5aにスクリーン印刷等により印
刷塗布し、最後に接続パッド5aに印刷塗布したロウ材ペ
ースト上に高融点ボール状端子7 を載置するとともにこ
れをロウ材ペーストの低融点半田が溶融し、高融点ボー
ル状端子7 が溶融しない温度で加熱し、ロウ材ペースト
の低融点半田のみを選択的に溶融させることによって行
われる。
【００１９】また前記高融点ボール状端子7 は少なくと
も表面から１００オングストロームの深さの領域に、該
領域の高融点ボール状端子7 組成に対し２原子％以上の
塩素が含有されている。
も表面から１００オングストロームの深さの領域に、該
領域の高融点ボール状端子7 組成に対し２原子％以上の
塩素が含有されている。
【００２０】前記高融点ボール状端子7 はその少なくと
も表面から１００オングストロームの深さの領域に２原
子％以上の塩素を含有させたことから高融点ボール状端
子7の表面酸化が抑制されるとともに高融点ボール状端
子7 と低融点ロウ材8 との相互拡散が促進されて高融点
ボール状端子7 の低融点ロウ材8 に対する濡れ性が大き
く改善され、その結果、絶縁基体1 の下面に形成した接
続パッド5aに低融点ロウ材8 を介して高融点ボール状端
子7 をロウ付けすると、低融点ロウ材は高融点ボール状
端子7 との接触角が小さくなることによって窪んだ状態
で高融点ボール状端子7 を接続パッド5aに強固にロウつ
けし、これによって絶縁基体1 と外部電気回路基板10と
の熱膨張係数の差による熱応力が作用しても低融点ロウ
材8 には破壊が発生することはなく、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子3 を外
部電気回路に確実に電気的接続することが可能となる。
も表面から１００オングストロームの深さの領域に２原
子％以上の塩素を含有させたことから高融点ボール状端
子7の表面酸化が抑制されるとともに高融点ボール状端
子7 と低融点ロウ材8 との相互拡散が促進されて高融点
ボール状端子7 の低融点ロウ材8 に対する濡れ性が大き
く改善され、その結果、絶縁基体1 の下面に形成した接
続パッド5aに低融点ロウ材8 を介して高融点ボール状端
子7 をロウ付けすると、低融点ロウ材は高融点ボール状
端子7 との接触角が小さくなることによって窪んだ状態
で高融点ボール状端子7 を接続パッド5aに強固にロウつ
けし、これによって絶縁基体1 と外部電気回路基板10と
の熱膨張係数の差による熱応力が作用しても低融点ロウ
材8 には破壊が発生することはなく、半導体素子収納用
パッケージの内部に収容する半導体集積回路素子3 を外
部電気回路に確実に電気的接続することが可能となる。
【００２１】尚、前記高融点ボール状端子7 は表面から
１００オングストロームの深さの領域に塩素が２原子％
未満しか含有されていない場合、高融点ボール状端子7
の表面酸化が有効に抑制されず、また高融点ボール状端
子7 と低融点ロウ材8 との相互拡散も不十分となって高
融点ボール状端子7 の低融点ロウ材8 に対する濡れ性が
改善されず、従来技術の欠点を有したものとなる。従っ
て、前記高融点ボール状端子7 は少なくとも表面から１
００オングストロームの深さの領域に塩素が２原子％以
上含有されたものに特定される。
１００オングストロームの深さの領域に塩素が２原子％
未満しか含有されていない場合、高融点ボール状端子7
の表面酸化が有効に抑制されず、また高融点ボール状端
子7 と低融点ロウ材8 との相互拡散も不十分となって高
融点ボール状端子7 の低融点ロウ材8 に対する濡れ性が
改善されず、従来技術の欠点を有したものとなる。従っ
て、前記高融点ボール状端子7 は少なくとも表面から１
００オングストロームの深さの領域に塩素が２原子％以
上含有されたものに特定される。
【００２２】また前記高融点ボール状端子7 への塩素の
含有は高融点ボール状端子7 を例えば希塩酸等の塩素を
含む溶液中に浸漬することによって行われる。
含有は高融点ボール状端子7 を例えば希塩酸等の塩素を
含む溶液中に浸漬することによって行われる。
【００２３】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
ージによれば絶縁基体1 の凹部1a底面に半導体集積回路
素子3 を接着剤を介して接着固定するとともに半導体集
積回路素子3 の各電極をメタライズ配線層5 にボンディ
ングワイヤ6 を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂等から成る封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器4
内部に半導体集積回路素子3 を気密に封止することによ
って製品としての半導体装置となる。
【００２４】またこの半導体素子収納用パッケージに半
導体集積回路素子3 を収容した半導体装置は、絶縁基体
1 下面の接続パッド5aにロウ付けされている高融点ボー
ル状端子7 を外部電気回路基板10の配線導体11上に載置
当接させるとともに両者を半田12を介し接合させること
によって外部電気回路基板10上に実装され、同時に半導
体素子収納用パッケージの内部に収容されている半導体
集積回路素子3 はその各電極がメタライズ配線層5 及び
高融点ボール状端子7 を介して外部電気回路に電気的に
接続される。
導体集積回路素子3 を収容した半導体装置は、絶縁基体
1 下面の接続パッド5aにロウ付けされている高融点ボー
ル状端子7 を外部電気回路基板10の配線導体11上に載置
当接させるとともに両者を半田12を介し接合させること
によって外部電気回路基板10上に実装され、同時に半導
体素子収納用パッケージの内部に収容されている半導体
集積回路素子3 はその各電極がメタライズ配線層5 及び
高融点ボール状端子7 を介して外部電気回路に電気的に
接続される。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、高融点ボール状端子の少なくとも表面から１０
０オングストロームの深さの領域に２原子％以上の塩素
を含有させたことから高融点ボール状端子の表面酸化が
抑制されるとともに高融点ボール状端子と低融点ロウ材
との相互拡散が促進されて高融点ボール状端子の低融点
ロウ材に対する濡れ性が大きく改善され、その結果、絶
縁基体の下面に形成した接続パッドに低融点ロウ材を介
して高融点ボール状端子をロウ付けすると、低融点ロウ
材は高融点ボール状端子との接触角が小さくなることに
よって窪んだ状態で高融点ボール状端子を接続パッドに
強固にロウつけし、これによって絶縁基体と外部電気回
路基板との熱膨張係数の差による熱応力が作用しても低
融点ロウ材に破壊が発生することはなく、半導体素子収
納用パッケージの内部に収容する半導体集積回路素子を
外部電気回路に確実に電気的接続することが可能とな
る。
よれば、高融点ボール状端子の少なくとも表面から１０
０オングストロームの深さの領域に２原子％以上の塩素
を含有させたことから高融点ボール状端子の表面酸化が
抑制されるとともに高融点ボール状端子と低融点ロウ材
との相互拡散が促進されて高融点ボール状端子の低融点
ロウ材に対する濡れ性が大きく改善され、その結果、絶
縁基体の下面に形成した接続パッドに低融点ロウ材を介
して高融点ボール状端子をロウ付けすると、低融点ロウ
材は高融点ボール状端子との接触角が小さくなることに
よって窪んだ状態で高融点ボール状端子を接続パッドに
強固にロウつけし、これによって絶縁基体と外部電気回
路基板との熱膨張係数の差による熱応力が作用しても低
融点ロウ材に破壊が発生することはなく、半導体素子収
納用パッケージの内部に収容する半導体集積回路素子を
外部電気回路に確実に電気的接続することが可能とな
る。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体集積回路素子 ５・・・メタライズ配線層 ５ａ・・接続パッド ７・・・高融点ボール状端子 ８・・・低融点ロウ材
Claims (1)
- 【請求項１】電気絶縁材料から成り、半導体素子が載置
される載置部を有する絶縁基体と、前記絶縁基体の半導
体素子が載置される載置部周辺から下面にかけて導出さ
れる複数個のメタライズ配線層と、前記絶縁基体の下面
に形成され、メタライズ配線層が電気的に接続される複
数個の接続パッドと、前記接続パッドに低融点ロウ材を
介してロウ付けされる高融点ボール状端子とから成る半
導体素子収納用パッケージであって、前記高融点ボール
状端子の少なくとも表面から１００オングストロームの
深さの領域に２原子％以上の塩素を含有させたことを特
徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20074494A JP3301868B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20074494A JP3301868B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864720A JPH0864720A (ja) | 1996-03-08 |
| JP3301868B2 true JP3301868B2 (ja) | 2002-07-15 |
Family
ID=16429455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20074494A Expired - Fee Related JP3301868B2 (ja) | 1994-08-25 | 1994-08-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301868B2 (ja) |
-
1994
- 1994-08-25 JP JP20074494A patent/JP3301868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0864720A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377867B2 (ja) | 半導体素子収納用パッケージ | |
| JP3346695B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ | |
| US6225700B1 (en) | Package for a semiconductor element having depressions containing solder terminals | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP3336136B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003179175A (ja) | 配線基板 | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |