JP3165056B2 - 基板検査装置および基板検査方法 - Google Patents

基板検査装置および基板検査方法

Info

Publication number
JP3165056B2
JP3165056B2 JP04612797A JP4612797A JP3165056B2 JP 3165056 B2 JP3165056 B2 JP 3165056B2 JP 04612797 A JP04612797 A JP 04612797A JP 4612797 A JP4612797 A JP 4612797A JP 3165056 B2 JP3165056 B2 JP 3165056B2
Authority
JP
Japan
Prior art keywords
sensor
wiring
substrate
signal
inspection apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04612797A
Other languages
English (en)
Other versions
JPH10239372A (ja
Inventor
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Read Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP04612797A priority Critical patent/JP3165056B2/ja
Priority to US09/032,147 priority patent/US5969530A/en
Priority to DE69810681T priority patent/DE69810681T2/de
Priority to EP98103453A priority patent/EP0862061B1/en
Publication of JPH10239372A publication Critical patent/JPH10239372A/ja
Priority to JP2000085203A priority patent/JP3361311B2/ja
Application granted granted Critical
Publication of JP3165056B2 publication Critical patent/JP3165056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/312Contactless testing by capacitive methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は基板検査装置およ
び基板検査方法に関し、特に、基板に形成された配線の
導通状態の検査に関する。
【0002】
【従来の技術とその課題】プリント基板に形成されたプ
リントパターンの導通/非導通等を検査する方法とし
て、プリントパターンの両端にそれぞれプローブ(検査
針)を当てる方法が知られている。両プローブ間に電圧
を与えたとき所定の電流が流れるか否かを調べることに
より、プリントパターンの導通状態を検査することがで
きる。
【0003】しかし、この方法は、隣接するプリントパ
ターンの端部相互が極めて近接して配置されているファ
インピッチの配線の検査等に適用することが困難であ
る。すなわち、ファインピッチに対応するプローブは一
般に高価であるうえ、検査の際、基板とプローブとの高
精度の位置合わせ技術が要求される。また、パッドにプ
ローブを当てるため、パッドに傷を付けるおそれがあ
る。
【0004】このような問題を解決する検査方法とし
て、プローブの替りに異方性導電ゴムを用いる方法があ
る(特開昭61−62877参照)。この方法によれ
ば、高価なファインピッチ対応のプローブを用いること
なく、また、パッドに傷を付けることなく、ファインピ
ッチのパッド部を有するプリントパターンの導通状態を
検査することができる。
【0005】しかし、異方性導電ゴム2を使用する方法
では、図12に示すように、パッド4の周りに、パッド
4の上面4aよりも高い上面6aを有するレジスト6が
あるような場合には、基板8に異方性導電ゴム2を押し
つけても、異方性導電ゴム2の下面2aとパッド4の上
面4aとが当接しないことがある。このため、検査に際
し接触不良を起こすおそれがある。
【0006】このような問題を解決する方法として、非
接触センサーを用いる方法がある(特開平4−2449
76、特開昭58−38874参照)。このような方法
によれば、パッドの周りにレジストがあるような場合で
あっても、パッドと当該センサーとの間で信号の授受が
可能となる。
【0007】しかし、上述のような正弦波交流を用いる
非接触センサーでは、ハム成分等のノイズの影響を緩和
するためのフィルタリングを行なったり検波回路を設け
たりしなければならないから、一つのプリントパターン
について、たとえば数十msec程度の検査時間が必要
であった。これでは、基板1枚あたり数千回の検査を行
なうとすると、基板1枚に対し、数十秒の検査時間を要
することとなる。
【0008】一方、正弦波交流を用いるのではなく、直
流の過渡電流を非接触に測定してプリントパターンの良
否を検査する方法が知られている(特開平3−1548
79)。このような方法によれば、検波回路等を用いる
必要がないので、検査時間をある程度短縮できる可能性
がある。
【0009】この検査方法は、図13Aに示すように、
検査装置20の端子20a、20bを、プリントパター
ン22と、プリントパターン22に対して絶縁状態で形
成された基準電位面24とに、それぞれ接続し、端子2
0aに直流電圧を印加して検査をおこなう。つまり、プ
リントパターン22と基準電位面24との間に形成され
るコンデンサに流れる過渡電流に基づいて、プリントパ
ターン22の良否を判定するものである。
【0010】しかしながら、このような方法では、図1
3Aのように、端子20aから遠い箇所でプリントパタ
ーン22が断線しているような場合は、断線を検出でき
ないおそれがある。また、図13Bのように、プリント
パターン22a、22bがともに断線し、かつ、互いに
ショートしているような場合にも、断線を検出できない
おそれがある。
【0011】また、プリントパターン22と基準電位面
24との間に形成されるコンデンサの容量や端子20
a、20b間に流れる定常電流を調べる必要から、かな
り大きな容量を持つ当該コンデンサがほぼ完全に充電さ
れるのを待たなければならない。したがって、検査時間
の短縮化をそれほど進めることができない。
【0012】この発明は、このような問題を解決し、高
密度で配線された基板にも適用することができる安価で
信頼性が高く、検査時間の短い基板検査装置および基板
検査方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明の特徴によれば、
検査信号を用いて基板上に設けられた複数の配線の導通
状態を順次検査する基板検査装置において、前記基板上
の前記検査信号の入力部にそれぞれ電気的に接続される
べく配置される複数のプローブと、前記配線上の前記検
査信号出力部に非接触状態で対抗配置され、前記配線の
出力部と電気的に結合されるセンサと、定電圧源と、該
定電圧源を前記複数のプローブに順次接続し、定電圧接
続時に生ずる1回のみ変化する電圧信号を検査信号とし
て前記複数の配線の入力部に検査信号を順次入力するス
イッチ手段と、前記配線から、前記電気的結合を介し
て、前記センサに伝達された、前記検査信号による前記
定電圧源接続時の過渡電流の最大値が所定以上のとき、
当該配線が導通状態であると判定する判定手段とを備え
たことを特徴とする基板検査装置が提供される。
【0014】好ましい態様では、前記センサは、前記複
数の配線上の出力部に対して静電容量結合される電極を
有し、前記判定手段は、前記静電容量結合を介して前記
電極に入力される前記過渡電流の最大値を保持するピー
クホールド回路を備えている。別の態様では、前記セン
サは、前記複数の配線上の出力部に対応する複数のセン
サユニットを備えている。
【0015】この場合、前記センサユニットは、複数の
配線上の出力部に対向する単一の電極を備えることがで
きる。
【0016】また、前記センサは、複数のセンサユニッ
トを有し、前記複数の配線上の出力部は複数の群に分割
され、各センサユニットは、前記複数の配線の群 の前
記出力部に対向してそれぞれ設けることができる。前記
センサユニットは、前記配線上の出力部のそれぞれに対
向する複数の電極を備えることができる。また、前記配
線上の出力部に対向する前記センサの対向面が絶縁膜で
覆われていることが望ましい。前記センサの前記電極の
周囲に、接地電位に接続されたシールド面を設けること
もできる。
【0017】また、好ましくは、前記基板上において、
前記配線上の出力部および入力部にそれぞれパッドが形
成されており、前記プローブは前記配線上の入力部にお
けるパッドと接触することによって前記配線と電気的に
接続される一方、前記センサは、間隙をもって前記配線
上の出力部におけるパッドに対向して配置されることに
よって配線と電気的に結合されるようになっている。本
発明の別の特徴によれば、基板上に設けられた複数の配
線の導通状態を検査信号を用いて順次検査する基板検査
方法において、前記複数の配線のそれぞれにプローブを
電気的に接続し、前記検査信号を検出するセンサを前記
複数の配線に対して非接触で電気的に結合し、スイッチ
手段を介して、前記ブローブに定電圧源を順次接続し、
定電圧接続時に生ずる1回のみ変化する電圧信号を検査
信号として前記プローブに入力し、 該検査信号により定
電圧接続時に当該プローブを介して前記センサに流れる
過渡電流の最大値が所定以上の時に、当該配線が導通状
態であると判定するステップとを有することを特徴とす
る基板検査方法が提供される。
【0018】また、前記センサに流れる過渡電流の最大
値をピークホールドし、ホールドされたピーク値に基づ
き配線の導通を判定すると共に、ピークホールド終了直
後に定電圧源を接続するプローブを切り替えるようにし
てもよい。
【0019】この発明において、「基板」とは、配線を
形成し得る基材、または現に配線を形成した基材をい
い、材質、構造、形状、寸法等を問わない。たとえば、
ガラスエポキシ基板、フィルム状の基板等の他、CPU
等の回路素子を搭載するためのパッケージ等も含む。さ
らに、ガラスエポキシ基板等にソケットなどを搭載した
複合基板や、回路素子を搭載した基板も含む。
【0020】「配線」とは、導電を目的とした導体をい
い、材質、構造、形状、寸法等を問わない。基板に形成
されたプリントパターンやスルーホール、ピン等の他、
基板に取り付けられた電気コード、ソケット、コネク
タ、ピンなどにおける導電部分等も含む概念である。
【0021】「配線の入力部」、「配線の出力部」と
は、配線のうち検査のための信号の入力点または出力点
となる箇所をいう。
【0022】「配線の導通状態の検出」とは、配線の断
線やショートの検出の他、半断線の検出など、配線の抵
抗値の検出なども含む概念である。
【0023】「群」とは、1または2以上の要素により
構成される集合をいう。
【0024】
【発明の作用および効果】請求項1の基板検査装置およ
び請求項10の基板検査方法は、センサを配線上 の検査
信号の出力部に対し非接触で結合するようにしている。
したがって、配線の出力部が高密度で配置されている基
板に対しても、高価なファインピッチのプローブを用い
る必要がない。また、配線の出力部に傷を付けることも
ない。また、異方性導電ゴムを使用しないので、配線の
出力部にレジスト等がある場合であっても配線の信号出
力部と信号入力部との間で、信号の授受が可能となる。
また、配線の検査信号入力部に接続されたプローブ
ら、配線の検査信号出力部に電気的に結合されたセンサ
に流れる電流に基づいて、配線の導通状態を検出する。
したがって、配線上の断線の位置の如何や、配線相互の
ショートの有無にかかわらず、断線を検出することがで
きる。
【0025】さらに、本発明は、定電圧源接続時にセン
サに流れる過渡電流の最大値に基づいて導通判定するこ
を特徴とする。この過渡電流の最大値は、極めて短時
間に検出することができるので、検査を高速に行なうこ
とができる。また、この結果、ハムノイズ等の影響を受
けにくい。
【0026】また、センサと結合するのは、配線の出力
のみである。したがって、センサが静電容量により結
合するとすると、センサが配線全体と結合する場合に比
較し、結合容量は、かなり小さくなる。このため、検査
時に信号電流が流れる回路の時定数が小さくなり、検査
時間をいっそう短縮することが可能となる。
【0027】すなわち、高密度で配線された基板に対し
ても、安価で信頼性の高い検査を短い時間で行なうこと
ができる。実施態様によれば、基板検査装置は、センサ
が、配線の出力部との間で静電容量によって結合される
ことを特徴とする。したがって、簡単な構成で、信頼性
の高い検査を行なうことができる。
【0028】また、検査に用いる過渡電流は、ほぼ、プ
ローブが定電圧源に接続された直後、即ちプローブから
配線に入力される検査信号が急激な変化を生じると同時
に発生する。したがって、極めて短時間のうちに配線の
導通状態を知ることができる。
【0029】別の特徴によれば、複数のセンサを一体に
形成してセンサーモジュールを形成したことを特徴とす
る。したがって、複数のセンサの端子を別々に取扱う場
合に比べ、取扱いが容易である。また、基板に対する位
置決めも、一体化されたセンサーモジュールとの間で行
なえばよく、作業効率を上げることができる。すなわ
ち、さらに短時間で検査を行なうことができる。
【0030】好ましくは、センサの電極部の周囲にシー
ルド部材を配置したことを特徴とする。したがって、か
なり大きなノイズがあるような環境下においても、信頼
性の高い検査を行なうことができる。
【0031】
【発明の実施の形態】図1に、この発明の一実施形態に
よる基板検査装置であるベアボードテスターの構成を示
す。このベアボードテスターは、回路素子が取り付けら
れる前のプリント基板(ベアボード)のプリントパター
ンなどの導通/非導通等を検査する装置である。
【0032】まず、検査の対象となる基板の一例を説明
する。基板32には、配線の一種である複数のプリント
パターン34a、34b、・・・が形成されている。こ
れら複数のプリントパターン34a、34b、・・・
を、まとめてプリントパターン部34と呼ぶ。プリント
パターン34a、34b、・・・の一端は、それぞれ、
パッド36a、36b、・・・となっている。パッド3
6a、36b、・・・をまとめて、パッド部36と呼
ぶ。
【0033】図2に、プリントパターン部34の詳細を
示す。プリントパターン34a、34b、・・・の他端
は、それぞれ、パッド38a、38b、・・・となって
いる。パッド38a、38b、・・・をまとめて、パッ
ド部38と呼ぶ。図2に示されるパッド部38は、QF
Pパターンと呼ばれ、QFP(quad flat package)型
パッケージ(略正方形の薄型パッケージ)が実装され
る。したがって、各パッド38a、38b、・・・の配
列ピッチは極めて小さい。また、このQFPパターンに
おいては、パッド38bとパッド38x、38y、38
zとは、プリントパターン34xにより接続されてグラ
ンドラインを形成している。
【0034】図1に戻って、ベアボードテスターは、基
板32のパッド36a、36b、・・・と接続される複
数の第1の端子であるプローブ40a、40b、・・・
を備えている。複数のプローブ40a、40b、・・・
を、まとめてプローブ部40と呼ぶ。
【0035】信号源46において生成された検査のため
の信号は、第1のスイッチ手段であるスイッチ部SW1
に与えられる。図7Aは、スイッチ部SW1を模式的に
示した図面である。スイッチ部SW1は、複数のスイッ
チSW1a、SW1b、・・・を備えている。各スイッ
チは、図1に示すように、コンピュータ44の指示によ
り継断され、信号源46から与えられた信号を、プロー
ブ部40の所望のプローブ、たとえば、プローブ40a
に伝える(この場合は、スイッチSW1aのみがONと
なっている)。
【0036】プローブ40aに伝えられた信号は、プロ
ーブ40aに接続されたパッド部36のパッド36a、
プリントパターン部34のプリントパターン34aを介
して、パッド部38のパッド38a(図2参照)に与え
られる。
【0037】基板32のパッド部38の上に、センサー
モジュール50が配置される。センサーモジュール50
はパッド部38と結合されており、パッド部38から信
号を取り出して、第2のスイッチ手段であるスイッチ部
SW2に与える。
【0038】センサーモジュール50は、図2に示すよ
うに、4つのセンサーユニット52、54、56、58
を一体的に形成したものである。この実施形態において
はセンサーモジュール50は、検査対象の基板32と同
様な工程で製造された基板60(図4B参照)により構
成されている。
【0039】図4A,図4B,図4Cに、センサーモジ
ュール50の一部を構成するセンサーユニット52を簡
略化して示す。すなわち、図2の例では、センサーユニ
ット52は8つのパッド38a,38b,・・・(これ
ら8つのパッドで一つの群を形成している)に対応する
が、説明の便宜上、図4A,図4B,図4Cにおいて
は、センサーユニット52は4つのパッドに対応するも
のとして説明する。
【0040】図4Aはセンサーユニット52の平面図、
図4Bは主要断面図、図4Cは底面図である。図4B、
図4Cに示すように、基板60の下面に、電極部である
電極板62a、62b、・・・が、それぞれ独立して設
けられている。電極板62a、62b、・・・を覆うよ
うに、絶縁膜70が形成されている。
【0041】電極板62a、62b、・・・は、検査対
象の基板32のパッド部38のうち、センサーユニット
52に対応する位置に配置され一群を形成している各パ
ッド38a、38b、・・・(図2参照)に、それぞれ
対向するように配置され、これら各パッドとほぼ同一の
形状になるよう形成されている。したがって、たとえ
ば、センサーユニット52の電極板62a、絶縁膜7
0、および検査対象の基板32のパッド38aによりコ
ンデンサ(静電容量)が形成される。他の電極板62
b、・・・についても同様である。
【0042】図4B、図4Aに示すように、基板60の
上面に、接続用導電部である接続板64が設けられてい
る。接続板64は、スルーホール66a、66b、・・
・を介して、各電極板62a、62b、・・・と電気的
に接続されている。したがって、センサーユニット52
の接続板64は、静電容量によって、上述の一群のパッ
ド38a、38b、・・・と結合されていることにな
る。図4Aに示すように、接続板64は、接続コード7
2を介してスイッチ部SW2に接続される。なお、接続
板64およびスルーホール66a、66b、・・・が、
接続手段に対応する。
【0043】また、図4A、図4B、図4Cに示すよう
に、基板60の下面および上面にはシールド部材である
シールド膜68a、68bがそれぞれ形成されており、
これらは、スルーホール68cを介して接続されてい
る。なお、シールド膜68a、68bには接地電位が与
えられている。
【0044】センサーモジュール50の他の部分を構成
するセンサーユニット54、56、58(図2参照)
も、同様の構成である。図3Aに、センサーモジュール
50の平面図を示す。図3Bは、センサーモジュール5
0の下面を、上から見た透視図である。
【0045】図7Bは、スイッチ部SW2を模式的に示
した図面である。スイッチ部SW2は、4つのスイッチ
SW2a、SW2b、SW2c、SW2dを備えてい
る。各スイッチは、コンピュータ44(図1参照)の指
示により継断され、センサーモジュール50を構成する
4つのセンサーユニット52、54、56、58のうち
所望のセンサーユニット、たとえば、センサーユニット
52からの信号を、信号検出部48に与える(この場合
は、スイッチSW2aのみがONとなっている)。
【0046】所望のセンサーユニット52から与えられ
た信号は、図1に示すように、検出部48において所定
の処理がなされたあと、コンピュータ44に与えられ
る。コンピュータ44は、与えられた信号に基づいて、
スイッチ部SW1およびスイッチ部SW2により選択さ
れたプリントパターン(上述の例では、プリントパター
ン34a)の導通状態を判定する。なお、コンピュータ
44、信号源46、および信号検出部48により、コン
トローラ42を構成している。
【0047】このように、センサーモジュール50を4
つのセンサーユニット52、54、56、58により構
成し、各センサーユニットから独立して信号を取り出す
よう構成すると、以下の点で都合がよい。上述のよう
に、図2に示すプリントパターン部34におけるパッド
部38(QFPパターン)においては、パッド38bと
パッド38x、38y、38zとは、プリントパターン
34xにより接続されてグランドラインを形成してい
る。
【0048】したがって、スイッチ部SW1によりパッ
ド36bを選択するとともに、スイッチSW2によりセ
ンサーユニット54を選択して、導通状態の検査を行な
えば、プリントパターン34xが、パッド38bとパッ
ド38xとの間で断線しているか否かが分かる。
【0049】このように、センサーモジュールを複数の
センサーユニットにより構成し、各センサーユニットか
ら独立して信号を取り出すよう構成することにより、複
雑なプリントパターンや、変則的なプリントパターン等
の導通状態の検査を、正確に行なうことができる。
【0050】なお、上述の実施形態においては、図4
B、図4Cに示すように、センサーユニット52におい
て、基板60の下面に、複数の電極板62a、62b、
・・・をそれぞれ独立して設けたが、図5A、図5B、
図5Cに示すように、基板60の下面に1枚の大きな電
極板62を設けてもよい。すなわち、センサーユニット
52の1枚の大きな電極板62と、センサーユニット5
2に対応する一群のパッド38a、38b、・・・(図
2参照)とが結合されることになる。このように形成す
れば、電極板62と、図2に示す一群のパッド38a、
38b、・・・との位置合わせが多少ラフであっても、
両者間に生ずる静電容量の変動が比較的少ないため、好
都合である。
【0051】また、上述の実施形態においては、図4
B、図4Aに示すように、センサーユニット52におい
て、複数の電極板62a、62b、・・・をひとつの接
続板64に接続することで、図2に示すセンサーユニッ
ト52に対応する複数のパッド38a、38b、・・・
をまとめて、一つの信号処理の対象とするよう構成した
が、図6A、図6B、図6Cに示すように、基板60の
上面に複数の接続板64a、64b、・・・を設け、こ
れらと電極板62a、62b、・・・とを、スルーホー
ル66a、66b、・・・を介してそれぞれ個別に接続
し、各接続板64a、64b、・・・から、個別に信号
を取り出すように構成することができる。
【0052】このように構成すれば、図2に示す複数の
パッド38a、38b、・・・を、個別に信号処理の対
象とすることができる。したがって、さらに木目細かい
処理が可能となり、より複雑なプリントパターンの検査
に対応することが可能となる。なお、この場合、各パッ
ド38a、38b、・・・が、各別に群を形成すること
になる。つまり、この場合、各群は一つのパッドのみで
構成される。
【0053】また、上述の実施形態においては、4つの
センサーユニット52、54、56、58を一体に形成
してセンサーモジュール50を形成したが、これらのセ
ンサーユニットを一体に形成せず、それぞれ別々に形成
することもできる。ただし、一体に形成すれば、複数の
センサーユニットを別々に取扱う場合に比べ、取扱いが
容易となる。また、基板32に対する位置決めも、一体
化されたセンサーモジュール50との間で行なえばよ
く、作業効率を上げることができる。
【0054】つぎに図1に示すベアボードテスターの信
号処理説明をする。図8は、信号処理の際の等価回路
を示す図面である。図9は、信号処理の際のタイミング
チャートである。図1、図8、図9に基づいて、ベアボ
ードテスターの信号処理を説明をする。なお、図9にお
いては、説明の便宜上、スイッチ部SW1、SW2を構
成するスイッチのうち、一部のスイッチについての記載
を省略している。
【0055】この実施形態においては、信号源46とし
て定電圧源を用いている(図9、(a)参照)。したが
って、図1に示すように、スイッチ部SW1には、信号
源46から一定電圧Eが与えられている。コンピュータ
44は、まず、スイッチ部SW2に指示を送り、スイッ
チSW2aのみをONとし、他のスイッチSW2b,S
W2c,SW2dをOFFとする(図7B、図9、
(b)参照)。これにより、センサーユニット52のみ
が信号検出部48に接続され、他のセンサーユニット5
4、56、58は、信号検出部48に接続されない。
【0056】つぎに、コンピュータ44は、スイッチ部
SW1に指示を送り、スイッチSW1aのみをONとし
(図9、(c)参照)、他のスイッチSW1b,SW1
c,・・・をOFFとする(図7A参照)。これによ
り、プローブ40aのみが信号源46に接続され、他の
プローブ40b、プローブ40c、・・・は、信号源4
6に接続されない。これにより、基板32のプリントパ
ターン34aが選択され、検査の対象となる。
【0057】したがって、この場合、図8において、抵
抗R1はスイッチSW1aおよびSW2aの内部抵抗を
表わし、抵抗R2は基板32のプリントパターン34a
の抵抗を表わすこととなる。抵抗R3は信号検出部48
内の接地抵抗を表わす。また、静電容量C1は、センサ
ーユニット52の電極板62a,62b,・・・と、絶
縁膜70(図4B参照)と、センサーユニット52に対
応する部分のパッド38a,38b,・・・(図2参
照)とにより形成されたコンデンサを表わす。Eは、信
号源46の直流電圧を表わす。
【0058】上述のスイッチSW1aがONとなったと
き(図9、(c)参照)、図8に示す等価回路が閉じ
て、下記の電流iが流れる、 i={E/(R1+R2+R3)}・exp(−αt) ここで、 α=1/{(R1+R2+R3)・C1}・・・(1)。
【0059】したがって、アンプ74への入力電圧Vx
は、下記のようになる、 Vx=R3・i ={R3/(R1+R2+R3)}・E・exp(−αt) ここで、 α=1/{(R1+R2+R3)・C1} ・・・(2) 電圧 Vxは、アンプ74により増幅されたのち、ピークホー
ルド回路76により、その最大値(図9、(d)の電圧
Vaに対応する値)が検出され保持される。ピークホー
ルド回路76は、D/Aコンバータ(図示せず)を備え
ており、デジタル化された前記最大値がコンピュータ4
4に送られる。なお、ピークホールド回路76の機能の
一部を、コンピュータ44を用いて実現することもでき
る。
【0060】コンピュータ44は、当該最大値に基づい
て、基板32のプリントパターン34aの導通状態を判
定する。たとえば、当該最大値が、予め設定された下限
基準値と上限基準値との間にあるか否かにより、判定す
る。式(2)から分かるように、アンプ74への入力電
圧Vxは、ほぼ、スイッチSW1aがONとなると同時
に、最大の電圧Va(={R3/(R1+R2+R3)}
E)を示す(図9、(d)参照)。したがって、ピーク
ホールド回路76による最大値検出処理を極く短時間で
終了することができる。このため、プリントパターンの
導通状態の判定処理を、極めて短い時間で行なうことが
可能となる。また、この結果、ハムノイズ等の影響を受
けにくい。
【0061】つぎに、コンピュータ44は、スイッチ部
SW1に指示を送り、スイッチSW1bをONとする
(図9、(e)参照)。スイッチSW1aはONのまま
保持される。これにより、プローブ40aおよびプロー
ブ40bが信号源46に接続されることになる。このと
き、スイッチ部SW2の状態は変らない。
【0062】上述の場合と同様に、ほぼ、スイッチSW
1bがONとなると同時に(図9、(e)参照)、アン
プ74への入力電圧Vxは、最大値Vbを示す(図9、
(f)参照)。コンピュータ44は、上述の場合と同様
に、最大値Vbに基づいて基板32のプリントパターン
34bの導通状態を判定する。この場合、基板32のプ
リントパターン34bとともにプリントパターン34a
も選択されているが、スイッチSW1bがONとなった
ときには、プリントパターン34aにより形成される等
価回路のコンデンサC1(図8参照)は、ほぼ満充電の
状態となっている(このような状態になるように、スイ
ッチSW1bをONにするタイミングを設定してい
る)。このため、プリントパターン34aには、電流i
はほとんど流れない。したがって、この場合、アンプ7
4への入力電圧Vxは、ほぼ、プリントパターン34b
を流れる電流iによるもののみとなる。
【0063】なお、この実施形態においては、上述のよ
うにセンサーモジュール50は複数のセンサーユニット
52、53、・・・により構成されており(図2参
照)、各センサーユニットは、当該センサーユニットに
対応する各パッド群と、それぞれ独立したコンデンサに
より結合されている。したがって、個々のコンデンサC
1の静電容量は、比較的小さい。すなわち、式(1)に
示すαは比較的大きな値となる(すなわち、時定数が小
さくなる)。このため、式(1)からも分かるように、
電流i≒0となるまでの時間tが短い。このため、この
実施形態においては、さらに短サイクルでプリントパタ
ーンの導通状態の判定処理を行なうことができる。
【0064】コンピュータ44は、以下、スイッチ部S
W1およびスイッチ部SW2の各スイッチを適宜切換え
つつ、同様の手順で、プリントパターン34c,・・・
についても導通状態の検査を行なう。図9に示すよう
に、基板32が良品である場合、すなわち、プリントパ
ターン34a,34b,34c,・・・が断線していな
い場合には、アンプ74への入力電圧Vxは、それぞれ
(d)、(f)、(g)、・・・のようになる。
【0065】一方、基板32が不良品である場合、たと
えば、プリントパターン34cが断線しているような場
合には、プリントパターン34cに関するアンプ74へ
の入力電圧Vxは、(h)のようになり、最大値V'c
は、極めて小さい値となるので、容易に判定することが
できる。これは、式(2)において、プリントパターン
の抵抗を表わすR2を無限大(完全断線)にすると、時
間tのいかんにかかわらず、 Vx=0になることか
らも分かる。このように、この実施形態によれば、高速
に、かつ正確にプリントパターンの導通状態を検査する
ことができる。
【0066】なお、この実施形態ににおいては、たとえ
ばスイッチSW1aをONのまま保持しつつ、スイッチ
SW1bをONとするよう構成したが(図9、(c)、
(e)参照)、ピークホールド回路76による、プリン
トパターン34aについての最大値検出処理(電圧Va
に対応する最大値を検出する処理)終了直後にスイッチ
SW1aをOFFとし、その後、スイッチSW1bをO
Nとするよう構成することもできる。このように構成す
れば、プリントパターン34aに流れる電流iがほぼ0
となるのを待つことなく、つぎのプリントパターン34
bの検査に移行することができる。このため、さらに短
サイクルでプリントパターンの導通状態の検査を行なう
ことができる。また、このように構成すれば、仮に上述
の時定数(式(1)、(2)におけるαの逆数)が大き
い場合であっても、検査のサイクルが極端に大きくなる
ことはない。
【0067】なお、上述の実施形態においては、センサ
ーモジュールが、複数のセンサ(センサーユニット5
2、54、56、58)により構成されている場合を例
に説明したが、この発明は、センサーモジュールが、ひ
とつのセンサのみで構成された場合にも適用することが
できる。図10に、ひとつのセンサのみで構成されたセ
ンサーモジュール90を用いた場合のベアボードテスタ
ーの構成を示す。
【0068】コントローラ42、スイッチ部SW1、プ
ローブ部40の構成は、図1に示す前述のベアボードテ
スターと同様である。ただし、図10に示すこのベアボ
ードテスターにおいては、センサーモジュール90から
の出力が一つだけである。したがって、図1のように、
センサーモジュール50からの出力を切換えて信号検出
部48に与えるためのスイッチSW2は、設けられてい
ない。基板32のパッド部38(図2参照)の上に配置
されたセンサーモジュール90は、パッド部38と結合
されており、パッド部38から信号を取り出して、直
接、信号検出部48に与える。図11A,図11B,図
11Cに、センサーモジュール90の構成を示す。セン
サーモジュール90は、前述の実施形態と同様に、検査
対象の基板32と同様な工程で製造された基板60(
11B参照)により構成されている。
【0069】図11Aはセンサーモジュール90の平面
図、図11Bは主要断面図、図11Cは底面図である。
図11B、図11Cに示すように、基板60の下面に、
電極部である一つの電極板62が設けられ、電極板62
を覆うように、絶縁膜70が形成されている。電極板6
2は、検査対象の基板32のパッド部38に対向するよ
うに配置され、絶縁膜70を介して、パッド部38の全
てのパッド38a、38b、・・・(図2参照)と、静
電容量によって結合される。
【0070】このように構成すれば、電極板62と、図
2に示すパッド38a、38b、・・・との位置合わせ
が多少ラフであっても、両者間に生ずる静電容量の変動
が比較的少ないため、好都合である。
【0071】図11B、図11Aに示すように、基板6
0の上面には、接続板64が設けられている。接続板6
4は、スルーホール66を介して、電極板62と電気的
に接続されている。接続板64は、接続コード92を介
して、信号検出部48に接続される。
【0072】また、図11A、図11B、図11Cに示
すように、基板60の下面および上面にはシールド部材
であるシールド膜68a、68bがそれぞれ形成されて
おり、これらは、スルーホール68cを介して接続され
ている。なお、シールド膜68a、68bには接地電位
が与えられている。図10に示すベアボードテスターの
信号処理は、前述の図1に示すベアボードテスターの場
合と、ほぼ同じである。ただし、図10に示すベアボー
ドテスターにおいては、上述のように、スイッチ部SW
2に関する処理は行なわれない。なお、図1または図1
に示すコンピュータ44の機能の一部または全部を、
ハードウェアロジックにより実現することもできる。ま
た、信号源46または信号検出部48の機能の一部また
は全部を、コンピュータを用いて実現することもでき
る。
【0073】なお、上述の実施形態においては、電極部
の周囲にシールド部材を配置するよう構成したが、シー
ルド部材を設けないよう構成することもできる。しか
し、シールド部材を設けることにより、ノイズの低減を
図ることができる。また、上述の実施形態においては、
センサに、電極部を覆う絶縁膜を設けたが、センサに絶
縁膜を設けないよう構成することもできる。ただし、
ンサに絶縁膜を設れば、検査の際、別途絶縁膜を用意し
たりする必要がないので、検査を迅速に行なうことがで
きる。また、上述の実施形態においては、センサーモジ
ュールを構成する基板の一方の面に電極部を設け、他方
の面に電極部と電気的に接続された接続用導電部を設け
るよう構成したが、他方の面に接続用導電部を設けなく
てもよい。ただし、他方の面に接続用導電部を設けるこ
とで、接続用導電部を介して容易に信号の授受を行なう
ことができるため、センサーモジュールの構造を簡略化
することができる。
【0074】また、上述の実施形態においては、センサ
ーモジュールを、検査対象の基板と同様な工程で製造し
た基板を用いて構成したが、センサーモジュールを、検
査対象の基板と同様でない工程で製造した基板を用いて
構成したり、基板を用いないで構成することもできる。
ただし、センサーモジュールを、検査対象の基板と同様
な工程で製造するようにすれば、検査対象の基板の配線
が高密度化、複雑化されたとしても、検査対象の基板に
対応させて、センサーモジュール自体も、高密度化、複
雑化することができ、好都合である。また、上述の実施
形態においては、センサが、配線の出力部との間で静電
容量によって結合されるよう構成したが、たとえば、
ンサが、配線の出力部との間でインダクタンスによって
結合されるよう構成することもできる。ただし、静電容
量によって結合されるよう構成すれば、簡単な構成で、
信頼性の高い検査を行なうことができる。
【0075】また、上述の実施形態においては、プロー
が、配線の入力部と接続されるよう構成したが、プロ
ーブが、静電容量などによって配線の入力部と結合され
るよう構成することもできる。また、上述の実施形態に
おいては、複数のプローブを用意し、第1のスイッチ手
段を用いて所望のプローブを選択することにより、検査
対象の基板の配線の一端のうち所望の一端を選択するよ
う構成したが、たとえば、プローブをひとつだけ用意
し、このプローブに対し、検査対象の基板を相対的に移
動させることにより、配線の入力部のひとつを選択する
よう構成することもできる。ただし、前者の構成を採用
すれば、プローブに対し、検査対象の基板を相対移動さ
せる必要がない。このため、精度の高い検査を行なうこ
とができる。また、装置の製造コストを低く抑えること
ができる。また、検査の自動化が容易になる。
【0076】また、上述の実施形態においては、検査対
象の基板が、相互に接続された複数の出力部を備えた配
線を有する基板である場合を例に説明したが、この発明
は、このような基板の検査に限定されるものではない。
また、上述の実施形態においては、ベアボードテスター
を例に説明したが、この発明は、ベアボードテスターに
限定されるものではない。CPU等の回路素子を搭載し
た基板の検査装置や、回路素子を搭載するためのパッケ
ージ等の検査装置など、基板検査装置一般および基板検
査方法一般に適用される。
【図面の簡単な説明】
【図1】この発明の一実施形態による基板検査装置であ
るベアボードテスターの構成を示す図面である。
【図2】検査対象の基板32のプリントパターン部34
の詳細を示す図面である。
【図3】図3Aは、センサーモジュール50の平面図で
ある。図3Bは、センサーモジュール50の下面を上か
ら見た透視図である。
【図4】図4Aは、センサーユニット52を簡略化して
表わした場合の平面図である。図4Bは、センサーユニ
ット52を簡略化して表わした場合の主要断面図であ
る。図4Cは、センサーユニット52を簡略化して表わ
した場合の底面図である。
【図5】図5Aは、他の例によるセンサーユニット52
を簡略化して表わした場合の平面図である。図5Bは、
他の例によるセンサーユニット52を簡略化して表わし
た場合の主要断面図である。図5Cは、他の例によるセ
ンサーユニット52を簡略化して表わした場合の底面図
である。
【図6】図6Aは、さらに他の例によるセンサーユニッ
ト52を簡略化して表わした場合の平面図である。図6
Bは、さらに他の例によるセンサーユニット52を簡略
化して表わした場合の主要断面図である。図6Cは、さ
らに他の例によるセンサーユニット52を簡略化して表
わした場合の底面図である。
【図7】図7Aは、スイッチ部SW1を模式的に示した
図面である。図7Bは、スイッチ部SW2を模式的に示
した図面である。
【図8】信号処理を説明するための図面である。
【図9】信号処理の際のタイミングチャートである。
【図10】この発明の他の実施形態による基板検査装置
であるベアボードテスターの構成を示す図面である。
【図11】図11Aは、センサーモジュール90の平面
図である。図11Bは、センサーモジュール90の主要
断面図である。図11Cは、センサーモジュール90の
底面図である。
【図12】従来のプリントパターンの検査の一例を説明
するための図面である。
【図13】図13Aは、従来のプリントパターンの検査
の他の例を説明するための図面である。図13Bは、従
来のプリントパターンの検査の他の例を説明するための
図面である。
【符号の説明】
32・・・・・・・・・・・基板 44・・・・・・・・・・・コンピュータ 46・・・・・・・・・・・信号源 74・・・・・・・・・・・アンプ 76・・・・・・・・・・・ピークホールド回路 E・・・・・・・・・・・・一定電圧 SW1・・・・・・・・・・スイッチ部 SW2・・・・・・・・・・スイッチ部 Vx ・・・・・・・・・・・入力電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/02 - 31/07 G01R 1/06 - 1/073 G01R 31/28 - 31/315

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 検査信号を用いて基板上に設けられた複
    数の配線の導通状態を順次検査する基板検査装置におい
    て、 前記基板上の前記検査信号の入力部にそれぞれ電気的に
    接続されるべく配置される複数のプローブと、 前記配線上の前記検査信号出力部に非接触状態で対向
    置され、前記配線の出力部と電気的に結合されるセンサ
    と、 定電圧源と、 該定電圧源を前記複数のプローブに順次接続し、定電圧
    接続時に生ずる1回のみ変化する電圧信号を検査信号と
    して前記複数の配線の入力部に順次入力するスイッチ手
    段と、 前記配線から、前記電気的結合を介して、前記センサに
    伝達された前記検査信号による過渡電流の最大値が所定
    以上のとき、当該配線が導通状態であると判定する判定
    手段とを備えたことを特徴とする基板検査装置。
  2. 【請求項2】 前記センサは、前記複数の配線上の出力
    部に対して静電容量結合される電極を有し、前記判定手
    段は、前記静電容量結合を介して前記電極に入力される
    前記過渡電流の最大値を保持するピークホールド回路を
    備えたことを特徴とする請求項1に記載の基板検査装
    置。
  3. 【請求項3】 前記センサは、前記複数の配線上の出力
    部に対応する複数のセンサユニットを備えたことを特徴
    とする請求項1に記載の基板検査装置。
  4. 【請求項4】 前記センサユニットは、複数の配線上の
    出力部に対向する単一の電極を備えていることを特徴と
    する請求項3に記載の基板検査装置。
  5. 【請求項5】 前記センサは、複数のセンサユニットを
    有し、前記複数の配線上の出力部は複数の群に分割さ
    れ、各センサユニットは、前記複数の配線の群の前記出
    力部に対向してそれぞれ設けられたことを特徴とする請
    求項1ないし3のいずれかに記載の基板検査装置。
  6. 【請求項6】 前記センサユニットは、前記配線上の出
    力部のそれぞれに対向する複数の電極を備えていること
    を特徴とする請求項5に記載の基板検査装置。
  7. 【請求項7】 前記配線上の出力部に対向する前記セン
    サの対向面が絶縁膜で覆われていることを特徴とする請
    求項1ないし6のいずれかに記載の基板検査装置。
  8. 【請求項8】 前記センサの前記電極の周囲には、接地
    電位に接続されたシールド面が設けらたことを特徴と
    する請求2または6のいずれかに記載の基板検査装
    置。
  9. 【請求項9】 前記基板上において、前記配線上の出力
    部および入力部にそれぞれパッドが形成されており、前
    記プローブは前記配線上の入力部におけるパッドと接触
    することによって前記配線と電気的に接続される一方、
    前記センサは、間隙をもって前記配線上の出力部におけ
    るパッドに対向して配置されることによって配線と電気
    的に結合されることを特徴とする請求項1ないし3のい
    ずれかに記載の基板検査装置。
  10. 【請求項10】 基板上に設けられた複数の配線の導通
    状態を検査信号を用いて順次検査する基板検査方法にお
    いて、 前記複数の配線のそれぞれにプローブを電気的に接続
    し、 前記検査信号を検出するセンサを前記複数の配線に対し
    て非接触で電気的に結合し、 スイッチ手段を介して、前記ブローブに定電圧源を順次
    接続し、定電圧接続時に生ずる1回のみ変化する電圧信
    号を検査信号として前記プローブに入力し、該検査信号
    により当該プローブを介して前記センサに流れる過渡電
    流の最大値が所定以上の時に、当該配線が導通状態であ
    ると判定するステップとを有することを特徴とする基板
    検査方法。
  11. 【請求項11】 前記センサに流れる過渡電流の最大値
    をピークホールドし、ホールドされたピーク値に基づき
    配線の導通を判定すると共に、ピークホールド終了直後
    に定電圧源を接続するプローブを切り替えることを特徴
    とする請求項10に記載の基板検査方法。
JP04612797A 1997-02-28 1997-02-28 基板検査装置および基板検査方法 Expired - Lifetime JP3165056B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04612797A JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法
US09/032,147 US5969530A (en) 1997-02-28 1998-02-27 Circuit board inspection apparatus and method employing a rapidly changing electrical parameter signal
DE69810681T DE69810681T2 (de) 1997-02-28 1998-02-27 Verfahren und Vorrichtung zum Prüfen von Leiterplatten
EP98103453A EP0862061B1 (en) 1997-02-28 1998-02-27 Circuit board inspection apparatus and method
JP2000085203A JP3361311B2 (ja) 1997-02-28 2000-03-24 基板検査装置および基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04612797A JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000085203A Division JP3361311B2 (ja) 1997-02-28 2000-03-24 基板検査装置および基板検査方法

Publications (2)

Publication Number Publication Date
JPH10239372A JPH10239372A (ja) 1998-09-11
JP3165056B2 true JP3165056B2 (ja) 2001-05-14

Family

ID=12738329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04612797A Expired - Lifetime JP3165056B2 (ja) 1997-02-28 1997-02-28 基板検査装置および基板検査方法

Country Status (4)

Country Link
US (1) US5969530A (ja)
EP (1) EP0862061B1 (ja)
JP (1) JP3165056B2 (ja)
DE (1) DE69810681T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316949B1 (en) 1999-01-19 2001-11-13 Nidec-Read Corporation Apparatus and method for testing electric conductivity of circuit path ways on circuit board
JP2001194405A (ja) * 2000-01-07 2001-07-19 Oht Kk 基板検査用プローブおよび基板検査方法
US7049826B2 (en) * 2000-09-11 2006-05-23 Oht Inc. Inspection device and inspection method
JP2002156417A (ja) * 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
JP2002156399A (ja) * 2000-11-17 2002-05-31 Oht Inc 回路基板の検査装置及び検査方法
WO2002086520A1 (fr) * 2001-04-19 2002-10-31 Oht Inc. Appareil d'inspection et procede d'inspection
US7250781B2 (en) * 2002-12-19 2007-07-31 Fuji Xerox Co., Ltd. Circuit board inspection device
KR100593647B1 (ko) * 2004-05-18 2006-06-28 삼성전자주식회사 프로브 센싱용 패드, 반도체 소자가 탑재된 기판 및 반도체 소자 검사 방법
KR100739629B1 (ko) * 2005-12-02 2007-07-16 삼성전자주식회사 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법.
DE102005022884B4 (de) * 2005-05-18 2011-08-18 Siemens AG, 80333 Verfahren zur Inspektion einer Leiterbahnstruktur
US20080061812A1 (en) * 2006-09-13 2008-03-13 Sun Microsystems, Inc. Component-attach test vehicle
US7439751B2 (en) * 2006-09-27 2008-10-21 Taiwan Semiconductor Manufacturing Co, Ltd. Apparatus and method for testing conductive bumps
US7855567B2 (en) * 2008-04-01 2010-12-21 Test Research, Inc. Electronic device testing system and method
IT1402434B1 (it) 2010-06-10 2013-09-04 St Microelectronics Srl Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP6221358B2 (ja) * 2013-06-04 2017-11-01 日本電産リード株式会社 基板検査方法、及び基板検査装置
TWI500945B (zh) * 2013-12-17 2015-09-21 Primax Electronics Ltd 電路板之測試系統
TWI531803B (zh) * 2013-12-17 2016-05-01 致伸科技股份有限公司 電路板之測試系統
JP6095735B2 (ja) * 2014-07-29 2017-03-15 ヤマハファインテック株式会社 プリント基板検査装置及び検査方法
TWI634339B (zh) * 2017-11-21 2018-09-01 興城科技股份有限公司 檢測薄膜電晶體基板之方法及裝置
US10641818B2 (en) * 2018-08-27 2020-05-05 Keysight Technologies, Inc. Shape conformable capacitive coupler

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
JPH03154879A (ja) * 1989-11-10 1991-07-02 Nec Corp 基板検査装置
JPH04244976A (ja) * 1991-01-31 1992-09-01 Sony Chem Corp コネクタの導通検査方法
US5469064A (en) * 1992-01-14 1995-11-21 Hewlett-Packard Company Electrical assembly testing using robotic positioning of probes
US5274336A (en) * 1992-01-14 1993-12-28 Hewlett-Packard Company Capacitively-coupled test probe
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks
US5359291A (en) * 1993-04-01 1994-10-25 Alliedsignal Inc. Method and apparatus for detecting short circuits
IT1261074B (it) * 1993-07-05 1996-05-08 Luciano Bonaria Metodo e dispositivo di collaudo per schede elettroniche
US5426372A (en) * 1993-07-30 1995-06-20 Genrad, Inc. Probe for capacitive open-circuit tests
JPH07146323A (ja) * 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JP3228631B2 (ja) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 テスタ
US5747999A (en) * 1994-08-15 1998-05-05 Okano Hitech Co., Ltd. Feed control element used in substrate inspection and method and apparatus for inspecting substrates
JP3617013B2 (ja) * 1994-08-15 2005-02-02 オー・エイチ・ティー株式会社 電子回路基板の検査装置及び電子回路の検査方法
JP3558434B2 (ja) * 1995-11-30 2004-08-25 富士通オートメーション株式会社 電気的配線検査方法及び装置
US5570027A (en) * 1995-04-19 1996-10-29 Photocircuits Corporation Printed circuit board test apparatus and method
US5736862A (en) * 1995-06-22 1998-04-07 Genrad, Inc. System for detecting faults in connections between integrated circuits and circuit board traces

Also Published As

Publication number Publication date
DE69810681D1 (de) 2003-02-20
EP0862061A3 (en) 2000-02-02
JPH10239372A (ja) 1998-09-11
EP0862061A2 (en) 1998-09-02
US5969530A (en) 1999-10-19
EP0862061B1 (en) 2003-01-15
DE69810681T2 (de) 2003-08-14

Similar Documents

Publication Publication Date Title
JP3165056B2 (ja) 基板検査装置および基板検査方法
JP3080595B2 (ja) 基板検査装置および基板検査方法
US5517110A (en) Contactless test method and system for testing printed circuit boards
US5420500A (en) Pacitive electrode system for detecting open solder joints in printed circuit assemblies
JP3228816B2 (ja) 回路板試験装置及び回路板試験方法
JPH07151834A (ja) プローブのロボット式位置決めを用いた電子アセンブリの検査システム
JPH04309875A (ja) インサーキット試験装置
US5625292A (en) System for measuring the integrity of an electrical contact
JP3214415B2 (ja) 基板検査装置および基板検査方法
US6734681B2 (en) Apparatus and methods for testing circuit boards
JP3104906B2 (ja) 基板位置ずれ検出装置および基板位置ずれ検出方法
JP3361311B2 (ja) 基板検査装置および基板検査方法
JPH11153638A (ja) 基板検査装置および基板検査方法
US6496013B1 (en) Device for testing circuit boards
JP3285499B2 (ja) 導通検査装置及びその検査方法及びその検査プローブ
JP2000074975A (ja) 基板検査装置および基板検査方法
JPS62269075A (ja) プリント基板検査装置
JPH11133090A (ja) 基板検査装置および基板検査方法
JPH1164428A (ja) 部品検査装置
JP3075223B2 (ja) プリント基板検査装置およびその検査方法
JP4292013B2 (ja) 回路基板検査装置
JP2004361249A (ja) 基板検査装置
JPH10190181A (ja) プリント基板及びその検査方法
JPH07287042A (ja) インサーキット検査方法
JP2004144759A (ja) 検査装置及び検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 13

EXPY Cancellation because of completion of term