JPH04309875A - インサーキット試験装置 - Google Patents

インサーキット試験装置

Info

Publication number
JPH04309875A
JPH04309875A JP3354921A JP35492191A JPH04309875A JP H04309875 A JPH04309875 A JP H04309875A JP 3354921 A JP3354921 A JP 3354921A JP 35492191 A JP35492191 A JP 35492191A JP H04309875 A JPH04309875 A JP H04309875A
Authority
JP
Japan
Prior art keywords
current
printed circuit
pin
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3354921A
Other languages
English (en)
Other versions
JP3228982B2 (ja
Inventor
Ugur Cilingiroglu
ウガー・シリンギログルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH04309875A publication Critical patent/JPH04309875A/ja
Application granted granted Critical
Publication of JP3228982B2 publication Critical patent/JP3228982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は測定およびテスト装置に
関し、より詳細にはインサーキット試験装置に関する。 さらに詳細には、集積回路とプリント回路基板との間の
接続のインサーキットテストに関する。
【０００２】
【従来技術とその問題点】電子部品をプリント回路基板
に半田付した後にこの電子部品およびプリント回路基板
をテストすることが重要である。電子部品やプリント回
路基板をテストするためにいくつかの方法が開発されて
おり、それには機能テスト、インサーキットテスト、お
よび製造欠陥アナライザ等がある。
【０００３】機能テストは、所定の入力信号を印加しプ
リント回路基板の出力をモニタして、すべての部品が回
路基板上に与えられており且つ適正に動作しているかど
うかの判定を行う手順を用いる。機能テストはプリント
回路基板が適正に機能しているかどうかを判定する方法
を提供するが、基板上の個々の部品の機能に関する情報
ついてはほとんどあるいは全く提供しない。基板上の機
能していない部品の位置に関して、注意深く入力データ
を選択しまた出力結果を分析することによって、限られ
た情報を提供するのに複雑なプログラミング技術が用い
られてきた。このようなシステムは複雑で実施するには
経費がかかることが多く、また通常誤動作中の部品の位
置についてあいまいな情報しか提供しない。
【０００４】機能テストに限界があるため、プリント回
路基板上の部品を個々にテストしてそれらの部品が適正
に動作しているかどうかを判定するにインサーキットテ
スト技術が用いられてきた。この方法では個々の部品そ
れぞれにアクセスして各部品を個々にテストするための
触針台テスタが用いられる。この方法では、機能してい
ない部品を識別し取り替えて回路基板全体を廃棄するこ
とを避けることができる。この方法は部品内部の回路が
わかっておりまた簡単にテストできる簡単な部品につい
ては良好に働く。テストされる部品が非常に複雑である
場合、あるいは部品内部の回路がわからない場合、イン
サーキットテストは満足な結果をもたらさないことがあ
る。
【０００５】製造欠陥アナライザは簡単なテストを行い
、また実施費用の少ないテスト装置である。この装置は
プリント回路基板上のショート、集積回路の欠落、部品
ピンの曲がり、その他の製造欠陥を発見するように設計
されている。この装置はショートやアナログ的な欠陥を
発見するにはそれなりのはたらきをするが、基板のデジ
タル部分をテストする場合不十分である。
【０００６】あらゆるプリント回路基板上でテストしな
ければならない非常に重要な潜在的問題の一つに各部品
のピンがすべて回路基板に半田付けされているかどうか
という問題がある。機能テストでは、ある特定のピンの
果たす機能が機能テストで完全にテストされない場合、
そのピンの欠陥を見逃すことがある。この種の欠陥のテ
ストは、特定アプリケーション用の集積回路（ＡＳＩＣ
）の場合のように部品内部の回路がわかっていない場合
特に困難である。ＡＳＩＣの数は多く、またそれは複雑
であるため、この特定の部品を個別にテストするための
インサーキットテストあるいは機能テストを設計するこ
とは実行不可能である。
【０００７】したがって当該技術分野においては、部品
のすべてのピンが回路基板に半田付けされているかどう
かを判定する装置と方法が必要とされている。さらに、
部品内部に収容されている回路に左右されない装置と方
法が当該技術分野で必要とされている。
【０００８】
【発明の目的】本発明の目的は部品のピンとプリント回
路基板との接続をテストするインサーキット試験装置と
方法を提供することである。本発明の他の目的は部品内
部に収容された回路に左右されないインサーキット試験
装置と方法を提供することである。
【０００９】
【発明の概要】本発明の目的は半導体部品が存在しプリ
ント回路基板に適正に接続されているかどうかを判定す
るための装置と方法を提供することによって達成される
。本発明は用いられている集積回路の種別に関わりなく
、入出力、電源およひ接地を含むすべてのコネクタピン
がプリント回路基板に接続されているかどうかを判定す
る。
【００１０】すなわち、本発明では非導電集積回路パッ
ケージの上に載置された銅箔等の金属電極を使用する。 次に触針台テスタを介してテストされるピンにつながっ
たプリント回路基板の配線パターンへの接続が行われる
。この接続点は次に電流測定装置と発振器に接続される
。発振器の出力は前記金属箔に接続される。発振器は次
に通常１０ボルト、１メガヘルツの電流を銅箔に供給す
るように設定され、この電流が集積回路パッケージを介
してテストされるピンに容量性結合される。ピンからプ
リント回路基板の配線パターンに流れ出る電流が測定さ
れ、この電流が所定のしきい値を越える場合、このピン
は接続されていると考えられる。
【００１１】金属電極は集積回路パッケージ全体を覆っ
ているため、この金属電極はまたパッケージ上の他のす
べてのピンにも容量性結合し、これらのピンはそれらが
接続されているプリント回路の配線パターンにそれぞれ
導通する。プリント回路パターンは平行に走っているこ
とが多いため、これらのプリント回路パターン間に小さ
な容量性結合が発生し、二次電流あるいはシャント電流
がこれら他のピンからテストされる配線パターンに導通
する。したがって、ピンがプリント回路基板に接続され
ているとみなされるためには、テストされているピンか
ら測定される電流がシャント電流より大きいしきい値を
越えなければならない。通常、テストされるピンから流
れる電流の８０％がテストされるピンから流れ、２０％
が他のピンから容量性結合されたシャント電流によって
提供される。
【００１２】
【実施例】図１は本発明によるインサーキット試験装置
の概略図である。図１において、本発明装置１０２は通
常１０ボルト、１メガヘルツの交流信号を供給する発振
器１０４を用いる。発振器１０４の出力は集積回路パッ
ケージ１１０の上に載置される金属電極１０６に接続さ
れている。電極１０６と集積回路パッケージ１１０の間
に絶縁体１０８を置くこともできる。テストされるピン
１１２は電流計等の電流測定装置１１６に接続された集
積回路パターン１１４に接続される。電流計１１６への
接続は通常触針台接続装置を介して行われる。
【００１３】テストを実行するとき、発振器１０４が起
動され、電流が電極１０６に流される。容量性結合によ
ってこの電流は集積回路１１０のピン１１２に通過して
流れる。電流１１２は次に結線を介してプリント回路基
板パターン１１４に流れ、さらに電流の量を測定する電
流計１１６に流れる。電流のしきい値が電流計１１６で
測定される場合、ピン１１２は位置１１８において集積
回路パターン１１４に接続されているにちがいない。ピ
ン１１２が位置１１８に接続されていない場合には、電
流が集積回路パターン１１４に流れず、電流計１１６で
は電流が測定されず、ピン開放による不良の存在が示さ
れる。
【００１４】図２は集積回路パッケージ１１０と電極１
０６の平面切取図であり、図３は集積回路パッケージ１
１０と電極１０６の側面切取図である。図２と図３では
電極と集積回路のピンの間に発生する容量性結合の態様
を示す。図２および図３において、集積回路パッケージ
１１０は、集積回路２０２を収容している。集積回路２
０２には結線が含まれるが、これらの結線は集積回路パ
ッケージ１１０の外になされなければならない。したが
ってピン１１２は、ピン１１２を集積回路２０２に隣接
するある位置に接続する内部導体２０４に接続される。 導体２０４と集積回路２０２内のある位置の間は小さな
線で結ばれている。同様な結線が集積回路パッケージ１
１０の他のすべてのピンに対して行われている。
【００１５】導体２０４はコンデンサの一方の電極板と
してはたらく金属プレートを形成する。コンデンサの他
方の電極板はここでは破線で示す電極１０６であり、導
体１０６が集積回路パッケージ１１０の上に載置される
かたちで示されている。このようにして作成したコンデ
ンサは小さいものではあるが、信号を電極１０６からピ
ン１２２に送るには十分である。
【００１６】図４は集積回路パッケージとそのリードを
他の回路に接続する関連のプリント回路パターンを示す
。図４において、集積回路パッケージ４０２は本発明装
置を用いてテストすべきピン４０４を含む。ピン４０４
はそれをプリント回路基板上の他の集積回路に接続する
プリント回路配線パターン４０８に接続されている。 触針台テスタ（図示せず）を介して、位置４１８におい
てプリント回路パターン４０８への接続が行われる。破
線で示す電極４２０が集積回路パッケージ４０２の上に
載置され、図１に関して上述したように発振器（図４に
は示さない）に接続される。触針台テスタ（図示せず）
が４１８においてプリント回路パターン４０８への接続
を行い、またピン４０４からの電流を測定する電流計（
図示せず）への接続を行う。発振器が起動されると電極
４２０からの信号がピン４０４に送られ、ピン４０４が
プリント回路基板に接触する場所で半田付け接続がなさ
れている場合には、ピン４０４からの電流はプリント回
路パターン４０８を通って４１８における接続を介して
電流計（図示せず）に流れる。しかし、電極４２０は集
積回路パッケージ４０２の全体を覆っているため、電流
は集積回路パッケージ４０２の他の７つのピンにも流れ
る。電流がピン４０４に流されるのと同じ過程を経て電
流はピン４２４、ピン４２２その他にも流れる。ピン４
２４に流れる電流はプリント回路配線パターン４０６を
通る。プリント回路配線パターン４０６とプリント回路
配線パターン４０８はプリント回路基板上で互いに平行
に走っているため、これらの配線パターンは小さなコン
デンサの電極板を形成する。このコンデンサを破線で示
すコンデンサ４１２で示す。このコンデンサはプリント
回路配線パターン４０６を流れる電流のいくらかをプリ
ント回路配線パターン４０８に流す。同様に、ピン４２
２からプリント回路パターン４１０に流れる電流もコン
デンサ４１４と４１６を介してプリント回路配線パター
ン４０８に流れる。したがって位置４１８で測定される
電流は、ピン４０４を流れる電流と、コンデンサ４１２
、４１４、および４１６を介してのピン４２４および４
２２を流れる電流との和である。コンデンサ４１２、４
１４、および４１６を流れる電流はシャント電流と呼ば
れ、接続点４１８を流れる電流の約２０％から５０％を
占める。コンデンサ４１２、４１４、および４１６はプ
リント回路基板上の部品ではなく、平行に走るプリント
回路配線パターンによって形成されるものであることに
注意しなければならない。
【００１７】接続点に流れる可能性のあるシャント電流
のために、テストされているピンが正しく接続されてい
るとみなす以前に、電流計がある電流のしきい値量を検
出してしまう場合もある。通常このシャント電流は総電
流の約２０％であるがそれより高い場合もある。このシ
ャント電流はテストに用いられていないすべてのプリン
ト回路配線パターンを接地することによって低減するこ
とができる。またテストされている集積回路の電源入力
ピンと接地ピンを接地してシャント電流の量を低減する
ことができる。
【００１８】図５は本発明をプリント回路基板全体をテ
ストするために用いた場合を示す図である。図５におい
て、プリント回路基板５００は複数の集積回路５０６、
５０８、５１０、その他を有する。複数の電極５０２、
５０３、５０４その他を有する基板５０１がプリント回
路基板５００の上に載置される。複数のプローブピン５
１２、５１４その他を有する触針台テスタ５１３をプリ
ント回路基板５００の下面に接触させ、プリント回路基
板５００上のプリント回路配線パターンへの接続を行う
。発振器５１８がセレクタ５１６に電流を供給する。 セレクタ５１６は基板５０１上のそれぞれの金属電極に
対して一つずつの複数の出力を有する。これらの電極す
べてに接続を行うための線を有するケーブル５１７がセ
レクタの出力を基板５０１に接続する。マルチプレクサ
５２０は、触針台テスタ５３のピンのそれぞれに対して
一つずつの一連の入力を有する。マルチプレクサ５２０
の出力は電流測定装置５２２に接続されている。コント
ローラ５２４が発振器５１８、セレクタ５１６、マルチ
プレクサ５２０および電流測定装置５２２に接続されて
いる。
【００１９】プリント回路基板５００上のすべての集積
回路をテストするために、コントローラ５２４はまずセ
レクタ５１６をプログラミングすることによって基板５
０１上の電極の一つを選択する。次にコントローラ５２
４は発振器５１８を起動してセレクタ５１６を介してテ
ストされる集積回路の上部の真上にある基板５０１上の
電極に電流を供給する。次にコントローラ５２４はマル
チプレクサ５２０をプログラミングすることによって触
針台テスタ５１３のピンの一つを選択する。選択された
ピンはテストされる特定の集積回路の特定のピンに接続
されたプリント回路基板５００上のプリント回路基板パ
ターンにつながったピンである。マルチプレクサ５２０
が正しいピンを選択するようにプログラムされた後、コ
ントローラ５２４は電流測定装置５２２を起動して基板
５００上のプリント回路基板パターン上に適切な量の電
流が存在するかどうかを判定する。正しい電流の量は図
４に関して上述したように、まずそのパターンに容量性
結合されるシャント電流の量を（完全に機能する基板を
用いた別のテストで）判定し、次に測定された電流がこ
のシャント電流を越えるかどうかを判定することによっ
て判定される。
【００２０】次にこの処理が基板上のそれぞれの集積回
路のそれぞれのピンについてくり返される。この処理は
集積回路の種類に左右されず、ＴＴＬ、ＣＭＯＳその他
を簡単にテストすることができ、また同じプリント回路
基板上の多種の集積回路をテストできることに注目する
ことが重要である。
【００２１】
【発明の効果】以上説明したように、本発明のインサー
キット試験装置は集積回路パッケージ上に載置した金属
電極に接続した発振器を含む。プローブピンは電流測定
装置に接続され、また試験するピンに半田付けされてい
るプリント回路パターンにも接続される。発振器は集積
回路パッケージを介して、試験しようとしているピンに
容量的に結合する。よって電流測定装置により電流を検
出した場合には、そのピンはプリント回路板に接続され
ていることになる。よって本発明によれば、半導体部品
の入力ピンが存在し、且つプリント回路板に半田付けさ
れているか否かを検出することができる。
【図面の簡単な説明】
【図１】本発明によるインサーキット試験装置の使用状
態を示した図である。
【図２】集積回路の上部断面図である。
【図３】集積回路の側断面図である。
【図４】集積回路とそれに関連するプリント回路パター
ンを示した図である。
【図５】本発明による装置によりプリント回路板上の複
数個の集積回路をテストする状態を示した図である。
【符号の説明】
１０４：発振器、１１６：電流計、１０６、４２０、５
０２、５０３、５０４：金属電極板、１０８：絶縁体、
１１０、４０２：ＩＣパッケージ、１１２、４０４、４
２２、４２４：ピン、１１４、４０６、４０８、４１０
：プリント回路板パターン、２０２：ＩＣ、２０４；内
部導体

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電気部品のコネクタピンが対応する電気回
    路に接続されているか否かを試験する装置であって、信
    号源と、前記信号源に接続され、前記コネクタピンの表
    面と近接した表面を有する電極と、前記電気回路と共通
    信号端子との間に接続された電流測定手段とを含むイン
    サーキット試験装置。
  2. 【請求項２】前記電流測定手段は、所定量の電流が測定
    されない場合にはコネクタピン開放による接続不良を表
    示する手段を含む請求項１に記載のインサーキット試験
    装置。
  3. 【請求項３】前記電極は電気部品の非導電表面上に載置
    される請求項１に記載のインサーキット試験装置。
  4. 【請求項４】前記電極は金属箔である請求項１に記載の
    インサーキット試験装置。
  5. 【請求項５】前記信号源は交流信号源である請求項１に
    記載のインサーキット試験装置。
JP35492191A 1990-12-20 1991-12-20 インサーキット試験装置 Expired - Fee Related JP3228982B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US631609 1990-12-20
US07/631,609 US5124660A (en) 1990-12-20 1990-12-20 Identification of pin-open faults by capacitive coupling through the integrated circuit package

Publications (2)

Publication Number Publication Date
JPH04309875A true JPH04309875A (ja) 1992-11-02
JP3228982B2 JP3228982B2 (ja) 2001-11-12

Family

ID=24531971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35492191A Expired - Fee Related JP3228982B2 (ja) 1990-12-20 1991-12-20 インサーキット試験装置

Country Status (4)

Country Link
US (1) US5124660A (ja)
EP (1) EP0492806B1 (ja)
JP (1) JP3228982B2 (ja)
DE (1) DE69128189T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006431U (ja) * 1994-07-04 1995-01-24 有限会社チェック電子 非接続信号検出板による液晶表示器基板の検査装置
US6201398B1 (en) 1996-03-28 2001-03-13 Oht Inc. Non-contact board inspection probe
DE102013202179A1 (de) 2012-02-29 2013-08-29 Honda Motor Co., Ltd. Ausgleichswelle

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625292A (en) * 1990-12-20 1997-04-29 Hewlett-Packard Company System for measuring the integrity of an electrical contact
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
EP0508062B1 (de) * 1991-04-10 1995-07-19 atg test systems GmbH Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
US5469064A (en) * 1992-01-14 1995-11-21 Hewlett-Packard Company Electrical assembly testing using robotic positioning of probes
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
JP3214766B2 (ja) * 1992-08-06 2001-10-02 アジレント・テクノロジーズ・インク 接続検査のための装置
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US5404110A (en) * 1993-03-25 1995-04-04 International Business Machines Corporation System using induced current for contactless testing of wiring networks
DE4319710C1 (de) * 1993-06-15 1994-09-29 Ita Ingb Testaufgaben Gmbh Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens
IT1261074B (it) * 1993-07-05 1996-05-08 Luciano Bonaria Metodo e dispositivo di collaudo per schede elettroniche
US5426372A (en) * 1993-07-30 1995-06-20 Genrad, Inc. Probe for capacitive open-circuit tests
US5631572A (en) * 1993-09-17 1997-05-20 Teradyne, Inc. Printed circuit board tester using magnetic induction
JP3228631B2 (ja) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 テスタ
JPH07239363A (ja) * 1994-01-06 1995-09-12 Hewlett Packard Co <Hp> 集積回路の試験アセンブリ、導電性ブリッジ装置および集積回路の試験方法
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
US5391993A (en) * 1994-01-27 1995-02-21 Genrad, Inc. Capacitive open-circuit test employing threshold determination
KR0131389B1 (ko) * 1994-09-27 1998-04-14 황인길 비지에이 반도체패키지의 와이어본딩 검사방법
US5521513A (en) * 1994-10-25 1996-05-28 Teradyne Inc Manufacturing defect analyzer
US5578930A (en) * 1995-03-16 1996-11-26 Teradyne, Inc. Manufacturing defect analyzer with improved fault coverage
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards
US5694053A (en) * 1995-06-07 1997-12-02 Xerox Corporation Display matrix tester
US5811980A (en) * 1995-08-21 1998-09-22 Genrad, Inc. Test system for determining the orientation of components on a circuit board
US5818246A (en) * 1996-05-07 1998-10-06 Zhong; George Guozhen Automatic multi-probe PWB tester
US6087842A (en) * 1996-04-29 2000-07-11 Agilent Technologies Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US6104198A (en) * 1997-05-20 2000-08-15 Zen Licensing Group Llp Testing the integrity of an electrical connection to a device using an onboard controllable signal source
US6201403B1 (en) * 1997-09-22 2001-03-13 Nortel Networks Limited Integrated circuit package shielding characterization method and apparatus
DE19742055C2 (de) * 1997-09-24 2000-02-24 Ita Ingb Testaufgaben Gmbh Vorrichtung zum Testen von Schaltungsplatinen
FR2771182B1 (fr) * 1997-11-18 2000-01-28 Sgs Thomson Microelectronics Procede et systeme de test d'un circuit integre a fonctionnement sans contact, et d'une capacite d'entree d'un tel circuit integre
US6124715A (en) * 1998-04-13 2000-09-26 Lucent Technologies, Inc. Testing of live circuit boards
WO1999064879A1 (en) * 1998-06-09 1999-12-16 Zen Licensing Group, Llp A method and apparatus for finding and locating manufacturing defects on a printed circuit board
US6268719B1 (en) * 1998-09-23 2001-07-31 Delaware Capital Formation, Inc. Printed circuit board test apparatus
GB2353399A (en) * 1999-08-20 2001-02-21 3Com Corp Testing printed or integrated circuits
JP2001272430A (ja) * 2000-03-24 2001-10-05 Oht Inc 検査装置及び検査方法
JP2002005981A (ja) * 2000-06-16 2002-01-09 Oht Inc 検査装置及び検査方法
US6529019B1 (en) 2000-10-23 2003-03-04 Agilent Technologies, Inc. Multiple axis magnetic test for open integrated circuit pins
US6600325B2 (en) * 2001-02-06 2003-07-29 Sun Microsystems, Inc. Method and apparatus for probing an integrated circuit through capacitive coupling
US6734681B2 (en) 2001-08-10 2004-05-11 James Sabey Apparatus and methods for testing circuit boards
US6788078B2 (en) 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards
US6903360B2 (en) * 2002-10-16 2005-06-07 Agilent Technologies, Inc. Method for detecting missing components at electrical board test using optoelectronic fixture-mounted sensors
GB2402026B (en) * 2003-05-20 2005-07-13 Micron Technology Inc System and method for balancing capactively coupled signal lines
GB2405215B (en) * 2003-08-21 2005-09-28 Micron Technology Inc System and method for testing devices utilizing capacitively coupled signalling
GB2407207B (en) * 2003-10-13 2006-06-07 Micron Technology Inc Structure and method for forming a capacitively coupled chip-to-chip signalling interface
US7224169B2 (en) 2004-11-02 2007-05-29 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
US7327148B2 (en) * 2005-06-29 2008-02-05 Agilent Technologies, Inc. Method for using internal semiconductor junctions to aid in non-contact testing
US7362106B2 (en) * 2005-06-29 2008-04-22 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of open connections on non-probed nodes
US7307426B2 (en) * 2005-07-12 2007-12-11 Agilent Technologies, Inc. Methods and apparatus for unpowered testing of open connections on power and ground nodes of circuit devices
US7307427B2 (en) * 2005-07-23 2007-12-11 Agilent Technologies, Inc. Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
KR100688582B1 (ko) * 2005-12-29 2007-03-02 삼성전자주식회사 멀티 프로빙이 가능한 프로브 카드
US7295031B1 (en) 2006-07-12 2007-11-13 Agilent Technologies, Inc. Method for non-contact testing of marginal integrated circuit connections
DE202007010784U1 (de) * 2007-08-03 2007-10-04 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Kontaktloses Messsystem
EP2131204B1 (en) 2008-06-06 2012-11-14 Texas Instruments France A method and system for testing a semiconductor package
US8179143B2 (en) * 2008-10-15 2012-05-15 Test Research, Inc. Apparatus for testing printed circuit and method therefor
WO2010056343A2 (en) * 2008-11-14 2010-05-20 Teradyne, Inc. Fast open circuit detection for open power and ground pins
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
US8310256B2 (en) * 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
TWI383160B (zh) * 2009-12-31 2013-01-21 Test Research Inc 電性連接瑕疵偵測系統及方法
TWI383159B (zh) * 2009-12-31 2013-01-21 Test Research Inc 電性連接瑕疵偵測裝置
BR112012023656A2 (pt) * 2010-03-25 2017-10-10 Yazaki Corp conector e método para identificação de padrão de barramento em conector
CN104160500B (zh) 2012-02-24 2017-05-17 飞思卡尔半导体公司 包括输出驱动电路的半导体器件、封装半导体器件及关联方法
JP6248406B2 (ja) * 2013-04-09 2017-12-20 日本電産リード株式会社 検査装置及び検査方法
CN104569727B (zh) * 2015-01-23 2017-12-08 珠海隆芯电子科技有限公司 非接触式的电子线路测试装置的测试方法
JP7241482B2 (ja) * 2018-07-10 2023-03-17 株式会社東芝 配線オープン検出回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055801A (en) * 1970-08-18 1977-10-25 Pike Harold L Automatic electronic test equipment and method
US4056773A (en) * 1976-08-25 1977-11-01 Sullivan Donald F Printed circuit board open circuit tester
US4186338A (en) * 1976-12-16 1980-01-29 Genrad, Inc. Phase change detection method of and apparatus for current-tracing the location of faults on printed circuit boards and similar systems
GB2143954A (en) * 1983-07-22 1985-02-20 Sharetree Ltd A capacitive method and apparatus for checking connections of a printed circuit board
US4695788A (en) * 1984-12-11 1987-09-22 Hughes Aircraft Company Open fault location system for photovoltaic module strings
GB8521139D0 (en) * 1985-08-23 1985-10-02 Bicc Plc Terminating electrical connectors
US4789829A (en) * 1986-07-18 1988-12-06 Science Application International Corporation Method and apparatus for determining RE gasket shielding effectiveness
US4779041A (en) * 1987-05-20 1988-10-18 Hewlett-Packard Company Integrated circuit transfer test device system
FR2623615B1 (fr) 1987-11-20 1991-01-25 Thomson Csf Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006431U (ja) * 1994-07-04 1995-01-24 有限会社チェック電子 非接続信号検出板による液晶表示器基板の検査装置
US6201398B1 (en) 1996-03-28 2001-03-13 Oht Inc. Non-contact board inspection probe
US6373258B2 (en) 1996-03-28 2002-04-16 Naoya Takada Non-contact board inspection probe
DE102013202179A1 (de) 2012-02-29 2013-08-29 Honda Motor Co., Ltd. Ausgleichswelle

Also Published As

Publication number Publication date
EP0492806B1 (en) 1997-11-12
JP3228982B2 (ja) 2001-11-12
DE69128189D1 (de) 1997-12-18
EP0492806A3 (en) 1992-10-14
US5124660A (en) 1992-06-23
DE69128189T2 (de) 1998-03-12
EP0492806A2 (en) 1992-07-01

Similar Documents

Publication Publication Date Title
JP3228982B2 (ja) インサーキット試験装置
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
JP3228816B2 (ja) 回路板試験装置及び回路板試験方法
US5631572A (en) Printed circuit board tester using magnetic induction
JP2994259B2 (ja) 基板検査方法および基板検査装置
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
JP3165056B2 (ja) 基板検査装置および基板検査方法
JPH01112179A (ja) 回路板検査装置および方法
JPH07191080A (ja) 電気接続の完全性を測定するための装置と方法
US9097758B2 (en) Connection quality verification for integrated circuit test
WO2008001651A1 (fr) Procédé d&#39;inspection de carte et dispositif d&#39;inspection de carte
JPS62269075A (ja) プリント基板検査装置
JP3717241B2 (ja) 基板検査方法及び装置
JP2005326193A (ja) 基板テスト方式
JPH1164428A (ja) 部品検査装置
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
JP2002131365A (ja) 検査方法及び検査装置
JP2004361249A (ja) 基板検査装置
JP2004221574A (ja) バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法
JPH0412468Y2 (ja)
JP2591453B2 (ja) バーンインボード検査装置およびバーンインボード検査方法
JP4982543B2 (ja) 多層基板のスルーホール断線検出方法
JPH07287042A (ja) インサーキット検査方法
JPH0541419A (ja) 検査装置の評価方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees