JP3228816B2 - 回路板試験装置及び回路板試験方法 - Google Patents

回路板試験装置及び回路板試験方法

Info

Publication number
JP3228816B2
JP3228816B2 JP07629693A JP7629693A JP3228816B2 JP 3228816 B2 JP3228816 B2 JP 3228816B2 JP 07629693 A JP07629693 A JP 07629693A JP 7629693 A JP7629693 A JP 7629693A JP 3228816 B2 JP3228816 B2 JP 3228816B2
Authority
JP
Japan
Prior art keywords
circuit board
integrated circuit
electrode
probe
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07629693A
Other languages
English (en)
Other versions
JPH06160457A (ja
Inventor
ケビン・ダブリュー・キーン
デービッド・テー・クローク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JPH06160457A publication Critical patent/JPH06160457A/ja
Application granted granted Critical
Publication of JP3228816B2 publication Critical patent/JP3228816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、装置（素子）を測定し
たり試験したりすることに関するものであり、更に詳細
には、装置をインサーキット試験することに関する。な
お一層詳細に述べれば、本発明は、集積回路と印刷回路
板との間の接続をインサーキット試験することに関す
る。
【０００２】
【従来技術とその問題点】電子構成部品および印刷回路
板を構成部品を印刷回路板にはんだ付けしてから試験す
ることは重要である。構成部品および印刷回路板を試験
するについて、機能試験、インサーキット試験、および
製造欠陥アナライザを含む幾つかの異なる方法が開発さ
れている。
【０００３】機能試験は、所定の入力信号を加え、印刷
回路板の出力を監視してすべての構成部品が回路板上に
存在し且つそこで適格に動作するか否かを判定するとい
う手順を行う。機能試験は、印刷回路板が適格に動作し
ているか否かを判定する一つの方法とはなるが、板上の
個々の構成部品に関する情報はほとんどまたは全く提供
されない。複雑なプログラミング技法を用い、入力デー
タを慎重に選択し且つ出力結果を分析することによっ
て、板上の非機能部品の位置に関して限られた情報を得
ることができる。しかし、このような方式は複雑であ
り、実施するのに屡々経費がかさみ、通常は動作不良構
成部品の位置に関して漠然とした情報しか提供されな
い。
【０００４】機能試験の限界の故、印刷回路板上の構成
部品を個別に試験してこれらの構成部品が正しく動作し
ているか判定するのにインサーキット試験法が行われて
いる。このプロセスは「 くぎの寝床」 式試験治具をもつ
テスタを使用して各個別構成部品にアクセスし、その構
成部品を個別に試験する。この仕方で、機能しない構成
部品を見分け、取換えて回路板全体が廃物にならないよ
うにすることができる。このプロセスは構成部品の内部
にある回路が既知で、容易に試験することができる簡単
な構成部品については良く動作する。試験される構成部
品が非常に複雑であれば、または構成部品の内部にある
回路が未知であれば、インサーキット試験は満足な結果
を達成することができない。
【０００５】製造欠陥アナライザは、試験を簡単にし、
実施するのにあまり経費がかからない他の部類の試験装
置である。これらのアナライザは、印刷回路板上の短
絡、集積回路の欠落、構成部品のピンの曲がり、などの
ような製造障害の位置をつきとめるよう設計されてい
る。これらのアナライザは短絡や全体的アナログ障害を
見つけるという適度に良好な仕事を行うが、板のディジ
タル部を試験するときは能力の限界に近い。
【０００６】各印刷回路板について試験しなければなら
ない、非常に重要な、可能性のある一つの問題は、各構
成部品のピンがすべて回路板にはんだ付けされているか
否かということである。機能試験は、特定のピンにより
行われる機能が機能試験で充分に試験されなければ、そ
の特定のピンを見落とすことがある。この種の障害を試
験することは、特有用途の集積回路(ASIC)の場合のよう
な、構成部品の内部の回路が未知であるとき特に困難で
ある。ASICの数が大きいことおよびこれらの素子が複雑
なことのため、インサーキット試験または機能試験を行
うために、この特定の構成部品を隔離するのは容易でな
いことが屡々ある。
【０００７】そのようなわけでこの技術分野において
は、構成部品のすべてのピンが回路板にはんだ付けされ
ているか否かを判定する装置および方法の必要性が存在
する。更に構成部品に入っている回路に無関係に試験で
きる装置および方法の必要性が存在する。
【０００８】
【発明の目的】本発明の目的は、構成部品のピンとその
構成部品を取付ける回路アセンブリとの間の接続を試験
する装置および方法を提供することである。本発明の他
の目的は、構成部品の内部に入っている回路に無関係に
試験できる装置および方法を提供することである。
【０００９】
【発明の概要】本発明の上記の目的は、従来技術の短所
および限界を、アナログ、ディジタル、個別、または非
電気構成部品が存在するか否かおよび印刷回路板に正し
く接続されているか否かを判定する装置および方法を提
供することにより達成される。本発明は、入力、出力、
電源、および接地の各ピンを含む端子ピンが回路アセン
ブリに接続されているか否かを、使用する構成部品の系
列に関係なく判定する。
【００１０】特に、本発明は集積回路パッケージの上に
設けられた、銅板のような、金属性プローブを使用して
いる。次に、試験されるピンへの接続は、くぎの寝床式
テスタまたは他の手段により（介して）、接続しようと
する回路アセンブリの配線路へ行われる。この結線を今
度は発振器に接続し、プローブの出力を測定装置に接続
する。次に発振器をセットして信号をピンに供給し、こ
の信号を構成部品パッケージを通してプローブに容量的
に結合する。プローブから測定装置に流出する電流を測
定し、この電流が所定のしきい値より大きければ、ピン
は接続されていると考えられる。このシステムはプロー
ブと測定装置との間に増幅器を設けてノイズに対する感
度を下げ、不要なシステムキャパシタンスを排除するこ
ともできる。
【００１１】他の実施例は、金属性プローブと集積回路
内部のリードとの間のキャパシタンスを測定し、このキ
ャパシタンスがシステムの基本キャパシタンスを所定量
だけ超過していれば、ピンは接続されたと考えられる。
このシステムはプローブとピンとの間の電圧を測定して
キャパシタンスを求めることもできる。複数のピンが集
積回路の中で共に結合されている場合には、すべてのピ
ンのキャパシタンスをしきいキャパシタンスと比較す
る。使用しないピンを接地してそのキャパシタンスへの
影響を可能な限り少なくすることができる。プローブを
シールドして漂遊キャパシタンスをできる限り小さくす
ることができる。集積回路の各ピンに別々の区画を有す
る分画(segmented) プローブを使用して一つのピンを更
に分離（隔離）することができる。
【００１２】他の実施例では、電圧源または電流源をプ
ローブに接続し、測定システムをピンに接続している。
【００１３】
【実施例】以下の説明は本発明を実施する現在のところ
最良と考えられている態様のものである。この説明は限
定する意味で解釈されるべきではなく、単に本発明の一
般的原理を説明する目的で行うものである。
【００１４】図１は本発明のー実施例の概要図である。
図１を参照すると、本発明の一実施例のシステム102
は、典型的には８キロヘルツ、３ボルトの交流信号を供
給する発振器104 を使用している。発振器104 の出力は
集積回路パッケージ110 の上に設置されている金属電極
106 に接続されている。絶縁体108 を電極106 と集積回
路パッケージ110 との間に設置することができる。試験
中の端子ピン112 は電流測定回路に接続されている集積
回路の線路114 に接続されている。電流測定回路との接
続は典型的にはくぎの寝床式接続装置（多数のピンが突
出した試験装置）を通して行われる。
【００１５】電流測定装置はフィードバック抵抗器116
の付いた演算増幅器120 を備えている。検出器118 は、
典型的には電圧計であるが、抵抗器116 による電圧降下
を、したがって抵抗器116 を流れる電流を測定する。抵
抗器116 を流れる電流は線路114 を流れる電流に比例す
る。測定される電流は、コンデンサCbas122 で表される
測定システムの基線キャパシタンスを流れる電流値より
大きくなければならない。
【００１６】電流測定回路はプローブとピンとの間に存
在するキャパシタンスの量をも決定する。当業者に周知
のように、発振器104 の周波数は既知であるから、上記
キャパシタンスは線路114 に流れる電流値から直接計算
することができる。プローブとピンとの間のキャパシタ
ンスは基線コンデンサ122 のキャパシタンスの量だけ少
ない計算されたキャパシタンス値である。
【００１７】試験を行うには、発振器104 を作動させ、
電流を電極106 に伝える。容量性結合により、電流を集
積回路110 のピン112 に伝える。電流は次に回路アセン
ブリの線路114 を通過し、次いで回路116 、118 、およ
び120 に伝わり、抵抗器116の両端にかかる電圧を測定
することによりピン112 から流れる電流の量を測定す
る。電流のしきい値を回路で測定する場合には、すなわ
ち、電流の測定値がCbas122 だけを流れる電流の量より
大きければ、ピン112 は集積回路の線路114 に接続され
ているにちがいない。ピン112 が124 の位置で接続され
ていなければ、電流は集積回路線路114 に伝わらず、電
流のしきい値は回路で測定されず、ピン開放障害が存在
していることを示す。検出器118 はシステムのオペレー
タにピンが接続されていることまたは接続されていない
ことの指示を与える。
【００１８】他の実施例（図示せず）では、電圧測定回
路がプローブ106 と回路線路114 との間に接続されてプ
ローブとピンにより形成されるコンデンサにかかる電圧
を測定する。この電圧測定値を使用して、形成されたキ
ャパシタンスを計算し、このキャパシタンスがCbasだけ
に等しければ、障害が存在する。
【００１９】図２は集積回路110 および電極106 の上断
面図を示し、図３は集積回路110 および電極106 の側断
面図を示す。図２および図３は電極と集積回路のピンと
の間に容量性結合が生じる仕方を示している。図２およ
び図３を参照すると、集積回路パッケージ110 は集積回
路202 を含んでいる。集積回路202 は接続部を備えてい
るが、これら接続部は集積回路パッケージ110 の外側に
作らなければならない。それ故、ピン112 は内部導体20
4 に接続されており、内部導体204 はピン112はを集積
回路202 に隣接する場所に接続している。導体204 と集
積回路202 上の場所との間をつなぐ小さい配線がある。
同様の接続は集積回路パッケージ110 の他のすべてのピ
ンに対して行われている。導体204 は導電板を形成し、
これはコンデンサの一方の極板として働く。コンデンサ
の他方の極板は電極106 であり、これはここでは破線で
示してあり、電極106 が集積回路パッケージ110 の上面
の上に設置されていることを示している。このような状
態により作られるコンデンサは小さいが、信号を電極10
6 からピン112 に伝えるには充分である。
【００２０】時折、集積回路の内部で複数のピンが共に
結ばれていることがある。たとえば、これは集積回路が
複数の接地ピンまたは特定信号用の複数のピンを備えて
いる場合に屡々生ずる。図４は共に結ばれている４本の
ピンを備えた集積回路の図を示している。図４を参照す
ると、集積回路402 はパッケージの内部に共に結ばれて
いる４本のリードを備えている。リード404 、リード40
6 、リード408 、およびリード410 はすべて集積回路40
2 の内部の共通点に接続されている。このためリード40
4 、406 、408 、および410 に接続されているピンの１
本または、全部ではないが、幾本かが回路アセンブリと
接触していないことを検出することは困難であるから、
試験上の問題が生ずる。プローブとリードとの間のキャ
パシタンスの量を測定するのに図１の回路を使用するこ
とにより、共に結ばれている複数のリードを分析するこ
とができる。
【００２１】最初に、集積回路402 の４本のピンとプロ
ーブとの間のキャパシタンスの量を正しく動作すること
がわかっている回路を使用して測定する。キャパシタン
スのこの量は特定の値、たとえば、200 ヘムトファラ
ド、を備えている。集積回路402 のピンを次に、一度に
一つづつ意図的に外し、キャパシタンスの量を再び測定
する。この方法を使用すれば、各ピンのキャパシタンス
の量を決定することができる。たとえば、キャパシタン
スを次のように測定することができる。 ピン404 ー65ヘムトファラド ピン406 −45ヘムトファラド ピン408 −45ヘムトファラド ピン410 −45ヘムトファラド 未知回路を試験するとき、どれか一つのピンが接続され
ていなければ、キャパシタンスは４本のピンすべてにつ
いて測った量より少なく、障害を示す。加えて、ピン40
4 が接触を行っていなければ、キャパシタンスの独特な
量がピン404 で作られるので、キャパシタンスは独特の
値となる。したがって、或る場合には、キャパシタンス
の差によってこの技法がどのピンが接触を行っていない
かを正確に決定することができる。
【００２２】上の例で、ピン404 が接触を行っていなけ
れば、キャパシタンスの測定値は135 ヘムトファラドと
なり、ピン404 だけがキャパシタンスの減少に影響して
いる可能性があることを示す。この方法は、しかし、ピ
ンが低インピーダンス径路を介して装置基板に接続され
ている場合には効果が無い。この場合には、低い値のキ
ャパシタンスを検出する前に、すべてのピンの接続を外
しておかなければならない。
【００２３】他の方法も図４により示した問題を解決す
ることができる。この方法は一つのピンの表面域だけを
覆う非常に小さいプローブを使用している。図５は集積
回路上に設置されたこのようなプローブの図である。図
５を参照すると、集積回路502 はピン504 の上に非常に
小さいプローブ506 を設置したピン504 を備えている。
集積回路502 の上の周りで小さいプローブ506 を動かす
ことにより、各ピンを別々に検査することができる。こ
の方法が測定するキャパシタンスは、しかし、はるかに
小さい。たとえば、この方法の一つの試験では、接続さ
れたピンは約50ヘムトファラドのキャパシタンスを示す
が、接続されていないピンは15ヘムトファラドを示す。
【００２４】図５の方法は図６に示すような分画プロー
ブを作ることにより拡張することができる。図６を参照
すると、プローブ602 は、区画604 のような、多数の非
常に小さい区画を備えており、その各々は、プローブ60
2 を集積回路の上に設置するとき一つのピンの上方の位
置にある。各区画は、試験するとき一つの区画を選択す
るセレクタ606 の一つの出力に接続されており、セレク
タへの入力は電圧源608 に接続されている。分画プロー
ブ602 を使用するときは、測定装置は図１と同じ仕方で
接続される。
【００２５】図１の回路では、かなり大きな信号、典型
的には３ボルトが集積回路の上に設置されたプローブに
加えられる。この方法は一般に、使用し得る電圧が大き
いためピンを試験する好ましい方法ではない。しかし、
試験されるピンがプルアップ抵抗器にも接続されていれ
ば、または接地し得るノードに結合されている抵抗器が
あれば、図１の回路で電源および検出器を逆にしたもの
が望ましい。
【００２６】この反転を行う回路を図７に示してあり、
これは好適実施例である。図７を参照すると、電源704
は、典型的には0.2V RMSであるが、プローブコンデンサ
710の一方の極板を形成する集積回路ピンに接続されて
いる。抵抗器706 は集積回路718 の内部または外部とす
ることができるプルアップ抵抗器を表している。基線シ
ステムコンデンサ708 は常にプローブ710 および端子ピ
ン720 により形成されるコンデンサと並列になってい
る。これら二つのコンデンサは、オペアンプ716、フィ
ードバック抵抗器714 、および検出器712 を備えている
測定回路に接続されている。電源704 の電圧が低い、す
なわち、約0.2V RMSであるため試験中の集積回路内部の
接合ダイオードは電源に過負荷するほど充分には順方向
にバイアスされない。
【００２７】図８は図１の回路にピン防護を付加したも
のの概略図を示す。図８を参照すると、試験回路802
は、集積回路810 の上に設置されたプローブ808 に接続
された信号源804 を備えている。プローブ806 からピン
812 へ容量結合された信号は導体814 を通って電流測定
回路に接続されている。電流測定回路はオペアンプ82
0、フィードバック抵抗器816 、および検出器818 を備
えている。図８の回路では、図１の回路と異なり、試験
されていない集積回路810 のピンはすべて接地結線822
および824 を介して接地されている。使用しないピンの
この接地を「ガード」と言う。図８に示すガードは試験
中のピンと集積回路上の他のピンとの間の混信を防止
し、したがって、ピンを接続しないときピン同志の間の
漂遊容量結合を減らし、指示を一層良好にする。この方
法は、接地ピンの一つが構成部品を備えた印刷回路板の
接地平面にも接続されているとき特に有効である。とい
うのはこれにより集積回路および隣接回路の全体の下に
大きい接地平面が設けられるからである。
【００２８】混信およびノイズを減らす他の方法はプロ
ーブ上に接地シールドを設けることである。図９はプロ
ーブ上の所定の位置にあるこのようなシールドの図を示
す。図９を参照すると、集積回路110 は図１に先に示し
たような容量性プローブ106を備えている。しかし、そ
の他に、シールド902 がプローブ106 の上に、ただしプ
ローブ106 と接触しないで設けられている。シールド90
2 は、プローブ106 の外側に集積回路110 のピンの一部
の上方まで下方に突出するスカート904 をも備えてい
る。
【００２９】プローブ106 （図１）は集積回路110 の上
に設置されているヒートシンクと接触して設置すること
もできる。ヒートシンクが接地されていなければ、プロ
ーブはヒートシンクに接触または結合することができ、
これによりプローブとリードフレームとの間の結合が増
強される。しかし、ヒートシンクが接地されていれば、
集積回路内のリードは容量性プローブから効果的にシー
ルドされ、キャパシタンスを測定することができない。
このような状況では、ヒートシンクを接地する前に集積
回路を試験しなければならない。
【００３０】図10は、図７に示すようにプローブに接続
された測定システムを有する他の実施例を示すが、プロ
ーブ回路に増幅器をも備えている。図10を参照すると、
電源1004が、これは典型的に0.2V RMSであるが、セレク
タ1005に接続されており、セレクタ1005の出力は集積回
路1006のピン1020に接続されている。プローブ1008は集
積回路1006に隣接して設置され、マルチプレクサ1010に
接続されている。マルチプレクサ1010の出力は大きなフ
ィードバック抵抗器1016を備えた増幅器1014に接続され
ている。マルチプレクサ1010は、スイッチで制御するこ
とができ、またはコントローラまたはコンピュータシス
テムで電気的に制御することができる。増幅器1014の出
力はプローブ1008とピン1020とにより形成されたキャパ
シタンスを横断する電流または電圧を測定する検出器10
18に接続されている。シールド1028を図９に関して上に
説明した仕方で集積回路1006の上に設置することもでき
る。増幅器1014はシールド1028の内側に設置してもよ
い。
【００３１】第２の集積回路1022をも試験することがで
きる。電源1004はセレクタ1005を介して集積回路1022の
ピン1024にも接続されており、第２のプローブ1030は集
積回路1022に隣接して設置されている。この第２のプロ
ーブ1030はマルチプレクサ1010の他の入力に接続されて
いる。マルチプレクサ1010およびセレクタ1005はコント
ローラ1032で制御される。第２のシールド1026を第２の
集積回路1022の上に設置することができる。
【００３２】プローブ回路に増幅器1014を設けることに
よりノイズに対する感度が小さくなりシステムキャパシ
タンスの効果が減る。代わりに、増幅器を検出器1018の
内部に設置することができ、または増幅器を各プローブ
とマルチプレクサ1010との間に設置することができる。
本発明の方法を使用して集積回路を試験するときのノイ
ズを減らす他の方法は集積回路のすべての接地ピンおよ
び電力ピンをガードすることである。この方法は、他の
集積回路の多数のピンにも接続されている印刷回路板の
接地平面を普通接地し、システムノイズ全体を減らすの
で、特に効果的である。
【００３３】
【発明の効果】以上の説明のように、本発明によれば構
成部品（ＩＣ）内の回路には無関係に、簡単な構成によ
り、構成部品のピンとそれへの接続部との間の接続状態
を試験することができる。またノイズを効果的に減少で
きる。上述の回路は集積回路のように電気部品を試験す
るよう示してあるが、この方法は集積回路ソケットのよ
うな機械部品でも同等に良く動作する。またこの方法は
抵抗器やコンデンサのようなアナログ電気部品または個
別構成部品でも動作する。当業者は本発明の構成および
回路に関する多数の変更および広く異なる実施例および
用途が本発明の精神および範囲から逸脱することなく暗
示されることを理解されるであろう。
【図面の簡単な説明】
【図１】本発明のインサーキット試験装置のー実施例の
ブロック図である。
【図２】集積回路の上断面図である。
【図３】集積回路の側断面図であり、容量性結合を示し
た図である。
【図４】外部に接続された複数個のピンを有する集積回
路の上面図である。
【図５】集積回路のー個のピンの上に配置できる非常に
小さなプローブの使用を示したである。
【図６】集積回路の各ピンを別個に試験するために使用
するセメント・プローブを示した図である。
【図７】本発明のインサーキット試験装置の他の実施例
のブロック図である。
【図８】不使用ピンを接地した本発明のインサーキット
試験装置の他の実施例のブロック図である。
【図９】シールドを有するプローブを示した図である。
【図１０】本発明のインサーキット試験装置の他の実施
例のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎ ｉａ Ｕ．Ｓ．Ａ. (56)参考文献 特開 平４−25775（ＪＰ，Ａ) 特開 平３−162682（ＪＰ，Ａ) 特開 平１−199173（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02 G01R 31/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】試験する回路板上に設けられた部品の端子
    が前記回路板の線路に電気的に接続されているか否かを
    判別するための回路板試験装置であって、 前記回路板の線路に接続される信号出力と接地点に接続
    される接地出力とを有する信号源であって、時間で変化
    する電流を前記信号出力から前記回路板に供給し、該電
    流を前記接地点から接地出力を介して戻す信号源と、 前記部品の表面に近接して配置される表面を有する、前
    記接地出力と接続された電極と、 前記電極及び前記接地出力に接続され、前記線路を介し
    て流れる前記電流を測定する電流測定手段と、 前記電流測定手段によって測定された電流が所定のしき
    い値を下回る時に前記部品の回路板への接続障害を指示
    する指示手段とを具備して成る回路板試験装置。
  2. 【請求項２】前記電極は、ほぼ前記部品の端子のみに結
    合されるサイズを有することを特徴とする、請求項１に
    記載の回路板試験装置。
  3. 【請求項３】前記電極及びこれに接続された部分を不要
    な信号及びノイズからシールドするために前記電極の上
    部に隣接して設けられた、前記接地出力に接続されたシ
    ールド手段をさらに備えることを特徴とする、請求項１
    または請求項２に記載の回路板試験装置。
  4. 【請求項４】前記電極と前記電流測定手段との間に接続
    された増幅手段をさらに備えることを特徴とする、請求
    項１乃至請求項３のいずれか一項に記載の回路板試験装
    置。
  5. 【請求項５】前記回路板の接地平面を前記接地出力に接
    続するための接続手段をさらに備えることを特徴とす
    る、請求項１乃至請求項４のいずれか一項に記載の回路
    板試験装置。
  6. 【請求項６】試験する回路板に設けられた部品の端子が
    前記回路板の線路に電気的に接続されているか否かを判
    別するための回路板試験方法であって、 前記部品の表面に近接して電極を配置するステップと、 前記電極と前記線路との間のキャパシタンスを測定する
    ステップと、 前記測定されたキャパシタンスが所定のキャパシタンス
    範囲を超えていれば、前記部品の回路板への接続障害を
    指示するステップとを設けて成る回路板試験方法。
JP07629693A 1992-03-10 1993-03-10 回路板試験装置及び回路板試験方法 Expired - Fee Related JP3228816B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US848909 1992-03-10
US07/848,909 US5696451A (en) 1992-03-10 1992-03-10 Identification of pin-open faults by capacitive coupling

Publications (2)

Publication Number Publication Date
JPH06160457A JPH06160457A (ja) 1994-06-07
JP3228816B2 true JP3228816B2 (ja) 2001-11-12

Family

ID=25304605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07629693A Expired - Fee Related JP3228816B2 (ja) 1992-03-10 1993-03-10 回路板試験装置及び回路板試験方法

Country Status (6)

Country Link
US (1) US5696451A (ja)
EP (1) EP0560484B1 (ja)
JP (1) JP3228816B2 (ja)
KR (1) KR100248640B1 (ja)
DE (1) DE69329567T2 (ja)
TW (2) TW209317B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625292A (en) * 1990-12-20 1997-04-29 Hewlett-Packard Company System for measuring the integrity of an electrical contact
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5420500A (en) * 1992-11-25 1995-05-30 Hewlett-Packard Company Pacitive electrode system for detecting open solder joints in printed circuit assemblies
DE4309842C1 (de) * 1993-03-26 1994-06-16 Arnold Edv Gmbh Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens
DE4402230C1 (de) * 1994-01-26 1995-01-19 Gfp Ges Fuer Prueftechnik Mbh Verfahren zum Testen, ob Anschlußstifte einer integrierten Schaltung in eine gedruckte Schaltung elektrisch leitend eingelötet sind und Schaltungsanordnung zur Durchführung des Verfahrens
US5391993A (en) * 1994-01-27 1995-02-21 Genrad, Inc. Capacitive open-circuit test employing threshold determination
JP2994259B2 (ja) 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP3165056B2 (ja) * 1997-02-28 2001-05-14 日本電産リード株式会社 基板検査装置および基板検査方法
FR2771182B1 (fr) * 1997-11-18 2000-01-28 Sgs Thomson Microelectronics Procede et systeme de test d'un circuit integre a fonctionnement sans contact, et d'une capacite d'entree d'un tel circuit integre
EP0972207B1 (en) * 1998-02-05 2009-08-26 Nxp B.V. Connection test method
JP3675678B2 (ja) * 1999-08-06 2005-07-27 株式会社 東京ウエルズ プローブ接触状態検出方法およびプローブ接触状態検出装置
US6262580B1 (en) * 1999-10-14 2001-07-17 United Microelectronics Corp Method and testing system for measuring contact resistance for pin of integrated circuit
JP2001235501A (ja) * 2000-02-22 2001-08-31 Oht Inc 検査装置及びセンサ
KR20020019951A (ko) * 2000-05-19 2002-03-13 이시오까 쇼오고 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체
US6333680B1 (en) * 2000-10-02 2001-12-25 International Business Machines Corporation Method and system for characterizing coupling capacitance between integrated circuit interconnects
US6683449B1 (en) * 2000-10-06 2004-01-27 Dell Products, L.P. Apparatus and method for detecting a mechanical component on a computer system substrate
US20030115502A1 (en) * 2001-12-14 2003-06-19 Smiths Industries Aerospace & Defense Systems, Inc. Method of restoring encapsulated integrated circuit devices
US6717415B2 (en) * 2002-02-05 2004-04-06 Logicvision, Inc. Circuit and method for determining the location of defect in a circuit
US6947853B2 (en) * 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
US7109728B2 (en) * 2003-02-25 2006-09-19 Agilent Technologies, Inc. Probe based information storage for probes used for opens detection in in-circuit testing
US6901336B2 (en) * 2003-03-31 2005-05-31 Agilent Technologies, Inc. Method and apparatus for supplying power, and channeling analog measurement and communication signals over single pair of wires
US7170394B2 (en) * 2003-07-31 2007-01-30 Agilent Technologies, Inc. Remote current sensing and communication over single pair of power feed wires
US6930494B2 (en) * 2003-08-29 2005-08-16 Agilent Technologies, Inc. Capacitive probe assembly with flex circuit
US6998849B2 (en) * 2003-09-27 2006-02-14 Agilent Technologies, Inc. Capacitive sensor measurement method for discrete time sampled system for in-circuit test
US7224169B2 (en) 2004-11-02 2007-05-29 Agilent Technologies, Inc. Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections
KR100674450B1 (ko) * 2005-03-31 2007-02-15 주식회사 청천바텍 음식물 쓰레기, 하수 슬러지, 동 식물류의 건조 탄화처리장치
US7279921B1 (en) * 2005-06-08 2007-10-09 National Semiconductor Corporation Apparatus and method for testing power and ground pins on a semiconductor integrated circuit
US7622931B2 (en) * 2005-10-03 2009-11-24 University Of Utah Research Foundation Non-contact reflectometry system and method
TWI320485B (en) * 2007-03-08 2010-02-11 Test Research Inc Open-circuit testing system and method
US7764069B2 (en) * 2007-04-25 2010-07-27 International Business Machines Corporation Process for measuring bond-line thickness
US8310256B2 (en) 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
JP5307085B2 (ja) * 2010-07-20 2013-10-02 日置電機株式会社 回路基板検査装置
US8583391B2 (en) * 2011-04-15 2013-11-12 Hamilton Sundstrand Corporation Monitoring the low cycle fatigue of ruggedized avionics electronics
KR102328803B1 (ko) * 2014-12-16 2021-11-22 삼성전자주식회사 전자 장치 및 전자 장치 접속부의 이상 여부 판단 방법
US11879935B2 (en) * 2020-09-25 2024-01-23 Nokomis, Inc. Testing of microelectronics device and method
KR102547616B1 (ko) * 2021-04-15 2023-06-26 큐알티 주식회사 반도체 칩 테스트용 보드, 이를 포함하는 반도체 칩 테스트 시스템, 및 이를 이용한 반도체 칩 테스트 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2143954A (en) * 1983-07-22 1985-02-20 Sharetree Ltd A capacitive method and apparatus for checking connections of a printed circuit board
GB8423310D0 (en) * 1984-09-14 1984-10-17 Gec Avionics Electric circuit testing equipment
GB8521139D0 (en) * 1985-08-23 1985-10-02 Bicc Plc Terminating electrical connectors
US4789829A (en) * 1986-07-18 1988-12-06 Science Application International Corporation Method and apparatus for determining RE gasket shielding effectiveness
US4779041A (en) * 1987-05-20 1988-10-18 Hewlett-Packard Company Integrated circuit transfer test device system
FR2623615B1 (fr) * 1987-11-20 1991-01-25 Thomson Csf Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion
US4918376A (en) * 1989-03-07 1990-04-17 Ade Corporation A.C. capacitive gauging system
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5124660A (en) * 1990-12-20 1992-06-23 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) * 1990-12-20 1996-09-17 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks

Also Published As

Publication number Publication date
TW209317B (ja) 1993-07-11
DE69329567D1 (de) 2000-11-23
EP0560484A2 (en) 1993-09-15
JPH06160457A (ja) 1994-06-07
EP0560484A3 (en) 1994-06-08
KR930020165A (ko) 1993-10-19
EP0560484B1 (en) 2000-10-18
KR100248640B1 (ko) 2000-03-15
TW239251B (ja) 1995-01-21
DE69329567T2 (de) 2001-03-15
US5696451A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
JP3228816B2 (ja) 回路板試験装置及び回路板試験方法
US5124660A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5557209A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5254953A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US6087842A (en) Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US5517110A (en) Contactless test method and system for testing printed circuit boards
JP3784412B2 (ja) 障害カバリッジを拡大した製造欠陥分析装置
US5420500A (en) Pacitive electrode system for detecting open solder joints in printed circuit assemblies
US6930494B2 (en) Capacitive probe assembly with flex circuit
US5621327A (en) System and method for testing and fault isolation of high density passive boards and substrates
US5625292A (en) System for measuring the integrity of an electrical contact
JP3165056B2 (ja) 基板検査装置および基板検査方法
US6169395B1 (en) Test for determining polarity of electrolytic capacitors within electronic assemblies
JP2002131365A (ja) 検査方法及び検査装置
US9476928B2 (en) System and method for detecting sensor leakage
JP3469160B2 (ja) 接触検査の感度向上装置
KR20020094117A (ko) 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법
KR19990025832A (ko) 특정 주파수대의 잡음 측정을 위한 공진회로를 갖는 검사용기판
JP2000315710A (ja) 半導体検査装置およびそれを用いた検査方法
JPH0526943A (ja) 回路パターンの検査装置および方法
JPS58219464A (ja) 固体撮像素子の試験評価装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees