JP3152527B2 - 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 - Google Patents

回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Info

Publication number
JP3152527B2
JP3152527B2 JP00046393A JP46393A JP3152527B2 JP 3152527 B2 JP3152527 B2 JP 3152527B2 JP 00046393 A JP00046393 A JP 00046393A JP 46393 A JP46393 A JP 46393A JP 3152527 B2 JP3152527 B2 JP 3152527B2
Authority
JP
Japan
Prior art keywords
circuit
repair
pattern
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00046393A
Other languages
English (en)
Other versions
JPH05259651A (ja
Inventor
清 松井
了平 佐藤
通文 河合
雅史 大久保
裕 渡辺
雅一 山本
勉 今井
慎二 安部
博之 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP00046393A priority Critical patent/JP3152527B2/ja
Publication of JPH05259651A publication Critical patent/JPH05259651A/ja
Application granted granted Critical
Publication of JP3152527B2 publication Critical patent/JP3152527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路修正機能を有する
多層回路配線基板と基板の回路修正方法及びその回路配
線基板に電子部品を搭載実装してなる電子回路装置に関
する。
【0002】
【従来の技術】LSIの高速、高集積化に伴い、多数の
LSIを搭載した電子回路装置では、回路配線基板上の
高密度実装技術が大変重要である。即ち、高密度化を行
なうことにより、LSI間の配線経路を短くし、電気信
号の基板内配線遅延時間の短縮を図り、電子回路装置と
しての高速動作を可能にする。
【0003】このため高密度実装技術としては、例え
ば、LSIチップ面の電極にはんだ等の金属からなるバ
ンプを形成し、このバンプを介して上記チップを回路配
線基板上にフェイスダウンボンディングするフリップチ
ップ実装方式がある。
【0004】また、LSIの高集積化によりLSIチッ
プの入出力端子数が増えると共に回路配線基板内の信号
配線数も増大するため、LSIを搭載する回路配線基板
は多層化が必要となってくる。よって、回路配線基板に
は、微細、多点の電極用端子形成技術及び多層回路配線
技術が要求される。
【0005】ところで、このような多層回路配線基板に
おいては、微細配線パターンの製造工程上での不良の補
修、基板へのLSI搭載後にLSI間の論理変更を行な
う等の回路の修正が必要となってくる。具体的には以下
に示すような問題、例えば、(1)回路配線の設計不
良、(2)製造不良、(3)配線経路上に生じる信号伝
播遅延時間や配線パターンの欠陥等によるLSIの動作
不良、(4)電子回路装置の性能アップを図るための設
計変更、等の問題から回路変更が必要となる。
【0006】そのため、多層回路配線基板には、実装密
度及びLSIの動作性能を低下させることがない回路変
更用の補修パターン構造が必要とされ、これまでにも各
種各様の構造が提案されている。
【0007】例えば、その一つの手法として、多層回路
基板上に搭載する電子回路部品の投影面外の周辺に、補
修配線接続用パッドやEC(Engineering Change:技
術変更)パッドを設け、このパッドにワイヤボンディン
グを行い回路変更を行う方法が知られている。しかし、
この手法では、回路基板表面に補修用パッドを設けてい
るため、回路基板に対する電子回路部品の搭載密度(搭
載電子回路部品の総面積/回路基板面積)を著しく低下
させている。なお、この種の技術に関連するものとし
て、例えば特開昭62−25437号公報や、マイクロ
エレクトロニクスパッケージングハンドブック(第39
頁、図1〜28、日経BP社発行、1991年3月27
日)が挙げられる。
【0008】そこで、この搭載密度を改善する手法とし
て、回路基板上に設ける電子回路部品接続用のパッド構
成に改良を加え、電子回路部品の投影面内にも補修用パ
ッドを設けて補修パッドの占有面積を少なくする方法が
提案されている。この方法は、(1)基板の表面層に設
けてある電子部品の端子接続用パッドに、改造時カット
用パッドと改造用パターン接続パッドとを設けておき、
この改造時カット用パッドを介して接続されてある基板
内配線パターンと、改造時に改造用パターン接続パッド
と接続される改造用パターンとを基板の内層にそれぞれ
設けた構造とし、改造時には、一方では表面層に設けら
れ端子接続用パッドと接続された改造時カット用パッド
を端子接続用パッドから切断し、他方では表面層上の端
子接続用パッドと接続された改造用パターン接続パッド
と内層に設けられた改造用パターンとの間に専用のバイ
アを設けることにより両者を接続するもの、さらには
(2)上記改造用パターンを基板内に2層構造として設
け、表面層には上記改造用パターン接続パッドとして、
これら2層間をバイア接続が可能な位置にチャネル乗り
替え用導通形成位置を示すチャネル乗り替え用導通バイ
ア形成用パッドを設けているものである。なお、この種
の技術に関連するものとしては、例えば特開昭63−2
13399号公報が挙げられる。
【0009】
【発明が解決しようとする課題】上記後者の電子回路部
品の投影面内にも補修用パッドを設ける修正方法は、前
者に比べて回路基板上に設ける補修パッドの占有面積を
低減することができるという点で優れている。しかし、
修正時に端子接続用パッドから切り離された改造時カッ
ト用パッドや改造用パターン接続パッドは、基板上に依
然として存在していることから、以下に示すような問題
点が存在する。
【0010】すなわち、 (1)多層回路基板表面に端子接続用パッドの他に補修
用パッドとして、改造時カット用パッド及び改造用パタ
ーン接続パッドが設けられているため、回路基板に対す
る電子回路部品の搭載密度は依然として低く高密度実装
には不十分である。(2)多層回路配線基板にLSIチ
ップをフリップチップ実装した後に、設計変更やLSI
の動作不良が生じた場合、そのLSIチップを取外し、
新たなLSIチップを再搭載する必要がある。これを通
常、リペアと称している。この際、不要なLSIチップ
を取外した後の基板上の端子接続用パッドには、余分な
はんだが残るため、通常レベリング(はんだのぬれ性が
良い金属、例えばCu板等を用い端子接続用パッド上に
ある余分なはんだを除去する)作業が必要である。
【0011】しかし、上記従来の技術では、端子接続用
パッドに、改造時カット用パッドや改造用パターン接続
パッドなどを設けているため、リペアによるレベリング
作業時には次のような問題が生じてしまう。Cu板にぬ
れた余分なはんだが、改造時カット用パッドまでぬれ
拡がり、端子接続用パッドから一度カットした改造時カ
ット用パッド部分を再接続させてしまう、改造用パタ
ーン接続パッドまでぬれ拡がり、改造用パターン接続用
位置が認識しにくくなると共に、レーザを用いたバイア
用穴あけ作業の効率を低下させる。また、配線パター
ンの改造経路としては、基板の表面層にある改造用パタ
ーン接続パッドから、基板の内層に2層構造として設け
た改造用パターンまでであり、これ等を電気的に接続す
るために、基板の表面層上に設けた、改造用パターン接
続用位置、チャネル乗替え用導通形成位置等を目安にし
て、バイア用の穴をレーザであけている。しかし、上記
穴あけ箇所の位置決めは、基板の表面層パッド、内層の
改造用パターンを含め、合計3層分の位置決め精度が必
要となり、多層回路配線基板サイズが大きくなると、基
板の反りや、収縮率、各層におけるパターンマスクの位
置合わせ精度などの影響を受け易くなり、高精度なバイ
ア用の穴あけが難しくなる。
【0012】したがって、本発明の目的は、上記従来の
技術の問題点を解消することにあり、第1の目的は高密
度実装用に改良された回路修正機能を有する多層回路配
線基板を、第2の目的はその回路配線基板の回路修正方
法を、そして第3の目的はこの基板に電子部品を搭載実
装した電子回路装置を、それぞれ提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明では回路基板表面から、改造時のカット用パ
ッド及び改造用パターン接続パッドを撤去し、基板内層
に設けた配線パターンを内層で直接カットし、接続する
構造とした。また、配線パターン、補修パターン及び補
修フリーパターンを基板の内層に設け、これ等を同一平
面上に配置して補修容易な構造とした。また、配線パタ
ーンと補修パターンとの間を近接させた構造とし、両者
をはんだ等の導体で接続するに際しては、両パターンを
露出させる穴を設け、その跡に導体を埋め込むだけで容
易に回路接続のできる構造とした。さらにまた、多層回
路配線基板とこの上に搭載する電子回路部品の間に、上
記配線パターン、補修パターンを配設した回路修正基板
を設ける構造とした。
【0014】以下、本発明の具体的な目的達成手段につ
いて説明すると、先ず上記第1の目的は、層間絶縁膜
を介して内層に配線パターンと補修パターンとを備える
と共に、これらのパターン上に回路をカット及び接続す
べき対象の回路修正領域を有する配線基板と、この基
板上に設けられた電子回路部品を接続する端子接続用パ
ッドと、この端子接続用パッドに前記配線パターンを
接続する導電性バイアとを具備して成る回路修正機能を
有する多層回路配線基板であって、前記内層に設けられ
た補修パターンの少なくとも回路修正接続領域と前記配
線パターンの少なくとも回路修正接続領域とを近接さ
せ、かつ、互いに同一平面上に位置するように配設して
成る多層回路配線基板を用いることにより、達成され
る。
【0015】そして、好ましくは上記補修パターンの少
なくとも回路修正接続領域と前記配線パターンの少なく
とも回路修正接続領域とを近接させて(より好ましくは
絶縁可能な最小パターン間隔まで近接させて)配置させ
ると共に、前記配線パターンの周囲を取り巻くように前
記補修パターンを前記配線パターンと同一平面上に配設
することであり、また、この配線パターンの周囲を取り
巻くように上記補修パターンを、交差する二方向の格子
状パターンで構成すると共に、少なくともその主要部が
前記配線パターンと同一平面上に位置するように配設す
ることが望ましい。
【0016】また、上記カット及び接続の回路修正領域
は、回路修正時の穴あけ作業を考慮して上記端子接続用
パッドの投影領域外に配設することが望ましい。また、
上記交差する二方向の格子状パターンで構成された補修
パターン同士の交差部は、何れか一方向の補修パターン
が導電性バイアを介して下層のパターンへ接続されると
共に、層間絶縁膜を介して両者の絶縁が保たれる立体交
差部とするか、もしくは両者が接続され電気的に導通が
保たれた構造とすることができる。
【0017】また、上記配線基板には、隣接して複数個
の電子回路部品がマトリクス状に搭載される搭載領域が
形成されており、 1)前記隣接する搭載領域間内の内層領域における前記
搭載領域の投影面の外周に沿って補修フリーパターン
を、交差する二方向の格子状パターンでマトリクス状
に、しかも上記配線パターン及び補修パターンと同一平
面上に配設することが望ましく、これにより前記補修フ
リーパターンと補修パターンとを介して隣接する電子回
路部品搭載領域間の回路修正を行なうことができる。
【0018】2)前記搭載領域の投影面の内層領域に前
記補修パターンが配設されており、この補修パターン端
部が前記搭載領域の投影面の外周まで配設され、端部で
バイアを介して表面層に設けた補修パッドに接続し、配
線基板上に搭載した電子回路部品間の回路修正時には、
修正する補修パッド間をワイヤボンディングもしくはリ
ボンボンディングで接続することにより修正が行なえ
る。
【0019】上記1)の交差する二方向の格子状パター
ンで構成された補修フリーパターン同士の交差部は、前
記補修パターンの場合と同様に何れか一方向の補修フリ
ーパターンが導電性バイアを介して下層のパターンへ接
続されると共に、層間絶縁膜を介して両者の絶縁が保た
れる立体交差部とするか、もしくは両者が接続され電気
的に導通が保たれた構造とすることができる。また、上
記交差する二方向の補修パターンと上記補修フリーパタ
ーンの少なくとも主要部は同一平面上に配設する。ま
た、上記補修パターン、補修フリーパターン及び配線パ
ターンとその下層の層間絶縁膜との間には、穴あけ作業
時に下部の絶縁膜に損傷を与えないように、例えば酸化
膜、窒化膜等の絶縁膜からなるバリア層を配設すること
が望ましい。
【0020】また、上記第1の目的は、前述したように
多層回路配線基板とこの上に搭載する電子回路部品の間
に、回路修正機能を有する回路修正基板を設けることに
よっても達成される。回路修正基板には上記多層回路配
線基板の場合と同様に、その表裏何れかの面に補修領域
を形成する配線パターンと補修パターンとが配設されて
おり、電子回路部品はこの回路修正基板上に搭載、接続
される。
【0021】また、上記第2の目的は、上記第1の目的
を達成することのできる多層回路配線基板、もしくは回
路修正基板を用いた回路修正方法であって、配線パタ
ーン及び補修パターンの予め定められた回路カット修正
領域上の絶縁膜を除去し、露出した前記修正領域の配線
をそれぞれカットする工程と、前記配線パターン及び
補修パターンの予め定められた回路接続修正領域上の絶
縁膜を除去し、露出した前記修正領域の配線相互間を導
体接続する工程とを有して成る多層回路配線基板、もし
くは回路修正基板の回路修正方法により、達成される。
【0022】また、上記第2の目的は、上記多層回路配
線基板、もしくは回路修正基板を用いた回路修正方法で
あって、配線パターン、補修パターン及び補修フリー
パターンの予め定められた回路カット修正領域上の絶縁
膜を除去し、露出した前記修正領域の配線をそれぞれカ
ットする工程と、前記配線パターン、補修パターン及
び補修フリーパターンの予め定められた回路接続修正領
域上の絶縁膜を除去し、露出した前記修正領域の配線相
互間を導体接続する工程とを有して成り、前記補修パタ
ーンと補修フリーパターンとを介して隣接する電子回路
部品搭載領域間の回路修正を行なえるようにして成る多
層回路配線基板、もしくは回路修正基板の回路修正方法
によっても、達成される。
【0023】そして好ましくは、上記回路カット修正
領域上の絶縁膜を除去し、露出した前記修正領域の配線
をそれぞれカットする工程を、レーザビーム照射による
絶縁膜の穴あけ工程と、それに引き続くレーザビーム照
射による配線の溶断工程とで構成すると共に、上記回
路接続修正領域上の絶縁膜を除去し、露出した前記修正
領域の配線相互間を導体接続する工程を、レーザビーム
照射による絶縁膜の穴あけ工程と、露出した配線相互間
を導体接続する工程とで構成することが望ましい。
【0024】また、上記配線相互間を導体接続する工程
としては、例えば、はんだの如きろう材を開口内に供給
し溶融接続する工程とするか、露出した配線上にレーザ
CVD(Chemical Vapor Deposition 化学気相成
長)により導体を堆積させて接続する工程とするか、ワ
イヤボンディング、もしくはリボンボンディング等のよ
うに超音波熱圧着方式を用いて接続する工程(固相/固
相接続工程)とすることもできる。
【0025】また、上記レーザビーム照射による絶縁膜
の穴あけ工程においては、回路カット修正領域上の絶縁
膜の穴あけ口径を、回路接続修正領域上の絶縁膜の穴あ
け口径よりも著しく小さくすることが必要である。これ
により、レベリング作業時に余分なはんだがカット修正
した孔内に浸入するのを防止し、回路カット部の再接続
が起こらないようにする。一方、回路接続修正領域上の
孔内には、導体を埋込み隣接する回路同士を接続するた
め、はんだ等のろう材が容易に浸入し易い口径とする。
【0026】また、上記第3の目的は、上記第1の目的
が達成される多層回路配線基板上に、電子回路部品を搭
載し、前記基板上の搭載領域に設けられた端子接続用パ
ッドと電子回路部品の端子とを電気的に接続して成る電
子回路装置により、達成される。通常、LSI等の電子
回路部品は基板上にマトリクス状に多数個接続され、高
密度実装が達成される。また、この種の回路基板は、入
出力端子が接続された第1の厚膜基板上に、第2の薄膜
多層回路配線基板が一体的に接続、形成されて構成され
る。この第1の厚膜基板は、一般に裏面に入出力端子と
してのピンが植設され、表面には第2の薄膜多層回路配
線基板を形成する接続端子群が設けられており、セラミ
ックスやガラスエポキシ基板等の剛性のある多層回路配
線板で構成される。
【0027】また、上記第3の目的は、上記第1の目的
が達成される回路修正基板を前記多層回路配線基板上に
接続し、上記回路修正基板上に電子回路部品を搭載し、
前記多層回路配線基板上の搭載領域に設けられた端子接
続用パッドと、回路修正基板上の端子接続用パッドと電
子回路部品の端子とを各々電気的に接続して成る電子回
路装置によっても達成される。このような電子回路装置
は、例えば電子計算機等の大型の電子回路装置に有効で
あり、予めLSI等の電子回路部品を搭載、接続して回
路修正済みの回路修正基板を多層回路配線基板上に接続
した構造をとる。この場合、通常は予め回路修正基板に
LSIを接続して回路検査を行い、必要な回路修正個所
が発見された場合には、上記本発明の回路修正方法にし
たがって修正される。LSIの接続された欠陥のない回
路修正済みの回路修正板が、多層回路配線基板上に回路
規模に応じて複数枚搭載、接続されて所望の電子回路装
置が実現される。回路修正板には、回路規模に応じて1
個もしくは複数個のLSIチップが接続される。
【0028】
【作用】本発明の回路修正機能を有する多層回路配線基
板(回路修正基板をも含む、以下同じ)によれば、多層
回路配線基板上に搭載した電子回路部品の真下で、さら
に詳しくは端子接続用パッドの投影領域外で補修配線作
業が行え、しかも従来の各種補修用パッドを基板表面か
ら撤去した構成を有しているため、電子回路部品の搭載
密度を大幅に向上できる。
【0029】また、配線パターンを基板の内層に設け、
改造時にはその一部を一方ではカットし、他方では接続
することにより、レベリング作業時の余分なはんだがカ
ット部を再接続させるような問題を解決することができ
る。すなわち、カット時に配線パターン上の絶縁層に開
孔する穴の口径を、接続時のそれよりも小さくしてはん
だの浸入を防止することができる。例えばカット部の口
径を30〜50μm、接続部の口径を100〜150μ
mとすることにより、接続部のみに選択的にはんだを供
給することができる。
【0030】また、従来の技術の項で説明した改造時カ
ット用パッド及び改造用パターン接続パッドを基板表面
からなくしたことにより、レベリング作業時の余分なは
んだのぬれ拡がりを防止することができる。
【0031】回路修正時において、回路のカットは、所
定パターンの回路修正領域を単にレーザで切断するのみ
であるが、回路の接続は、互いに近接し、同一平面上に
配置されたパターンの接続領域同士がはんだ等の導体を
介しそれぞれの表面で接続されて実現される。
【0032】また、配線パターン、補修パターン及び補
修フリーパターンを、それぞれ同一平面上に設けること
により、回路形成時にパターンマスクが1枚ですみ、各
パターン間の位置合わせ精度が向上すると共に、カット
位置及びパターン間の接続位置も容易に同定できる。
【0033】
【実施例】以下、図面により本発明の一実施例を説明す
る。 〈実施例1〉(1)多層回路配線基板の構成 図1は、本発明の一実施例に係る回路修正機能を有する
多層回路配線基板の要部断面図である。通常、この種の
回路基板は、入出力端子が接続された第1の厚膜基板上
に、第2の薄膜多層回路配線基板が一体的に接続、形成
されて構成される。この第1の厚膜基板はこの図では省
略されているが、一般に裏面に入出力端子としてのピン
が植設され、表面には第2の薄膜多層回路配線基板を形
成する接続端子群が設けられており、セラミックスやガ
ラスエポキシ基板等の剛性のある多層回路配線板で構成
される。この図では発明の特徴部分となる第2の薄膜多
層回路配線基板上に電子部品であるLSIが搭載接続さ
れた状態を示している。
【0034】同図において、1は上記第2の薄膜多層回
路配線基板を構成する本発明の多層回路配線基板、2は
LSIチップ、3はLSIチップ2の接続端子に設けら
れたはんだバンプ、4は多層回路配線基板上に設けられ
た電子部品の端子接続用パッド、5は端子接続用パッド
4に一端が接続され他端が配線パターン6に接続された
導電性バイア、7は補修パターンX(X方向に配設)、
8は補修パターンY(Y方向に配設)、9は補修フリー
パターン、10はバリヤを形成する絶縁膜、11は基板
1の表面層上において端子接続用パッド4からなる第1
のパターン、12は基板1の内層において配線パターン
6、補修パターンX7、補修パターンY8、補修フリー
パターン9からなる第2のパターン、13は基板1の内
層において配線パターン6、補修パターンX7、補修フ
リーパターン9からなる第3のパターン、14は基板1
内の第1の層間絶縁膜、15は基板1内の第2の層間絶
縁膜、16は基板1内の第3の層間絶縁膜である。これ
ら3層の層間絶縁膜14〜16は、例えばパターン化の
容易なポリイミド、ポリアミド等の有機絶縁膜で構成さ
れる。
【0035】また、図2〜図4は図1の多層回路配線基
板内の各パターン11〜13の平面図を示したものであ
る。すなわち、図2は、基板1における層間絶縁膜14
表面層上の第1のパターン11を示し、17はLSIチ
ップ2の搭載領域を示す。図示のように、この図では1
枚の基板上にLSI4個分の搭載領域17が設けられ、
1個のLSIチップ2に対し16個の端子接続用パッド
4が設けられている。
【0036】図3は、基板内層の層間絶縁膜15上の第
2のパターン12を示し、図2に示した各端子接続用パ
ッド4の真下に補修パターンX7、補修パターンY8が
格子状に配置されていると共に、配線パターン6が補修
パターンX7及び補修パターンY8に近接して配置され
ている。また、補修フリーパターン9は、各LSIチッ
プ搭載領域17の四辺に沿って配置してある。それぞれ
の配線パターンの交差部は図1の断面図に示したように
絶縁膜を介して立体交差している。
【0037】図4は、層間絶縁膜16上の第3のパター
ン13を示し、配線パターン6へ接続されている導電性
バイア形成位置及び図3に示した補修パターンX7と補
修パターンY8との交差部、補修フリーパターン9同士
の交差部において、各パターン同士の絶縁を保つために
設けられた補修パターン交差用のパターンを示してい
る。すなわち、補修パターンX7と補修パターンY8と
の交差部においては、この補修パターン交差用のパター
ンが、導電性バイア5(この後、図5で詳細に示す)を
介して図3に示した補修パターンX7に接続され、かか
る交差用パターンと導電性バイア5とが補修パターンY
8の下を層間絶縁膜15を介して潜り抜けて補修パター
ンX7、Y8の立体交差を構成している。補修フリーパ
ターン9同士の交差部においても同様の立体交差を構成
し、一方の補修フリーパターン9の下を層間絶縁膜15
を介して他方の補修フリーパターン9が潜り抜けてい
る。
【0038】以上述べた多層回路配線基板1における補
修パターン構造及び修正方法の原理について図5〜図1
2を用いて説明する。図5、図6は、一つの端子接続用
パッド4周辺部の拡大図を示したものであり、補修パタ
ーンX7と補修パターンY8との交差部において、補修
パターンX7が導電性バイア5を介し図4に示した第3
のパターン13の下層パターン7に接続し、両者の絶縁
が層間絶縁膜15を介して保たれている補修パターン接
続の一例を示している。
【0039】すなわち、図5は配線修正前(初期状態)
における配線パターンの構成を示したもので、同図
(a)は透視斜視図、同図(b)は上面図、同図(c)
は同図(b)に記した矢印〜に沿った断面図であ
る。同図(a)に示すように基板1の表面層上における
端子接続用パッド4が導電性バイア5を介して配線パタ
ーン6に接続されている。また、配線パターン6は、端
子接続用パッド4の周辺にある層内の補修パターンX
7、補修パターンY8に近接して配置されている。即
ち、図3にも示したように基板内層面(第2のパターン
12)では、配線パターン6、補修パターンX7、補修
パターンY8が同一平面上に配置された構造になってい
る。また、同図(b)に示すように、配線パターン6と
補修パターンX7、補修パターンY8は、両者が近接し
て絶縁可能な最小パターン間隔を保った構造を有してい
る。また、同図(c)に示すように、補修パターンX7
と補修パターンY8との交差部の構造は、例えば断面領
域に示したように補修パターンY8の下を、絶縁膜1
0、15を介して補修パターンX7、導体バイア5及び
層間絶縁層16上の補修パターン交差用のパターン7が
それぞれ接続して構成された回路導体で潜り抜ける構成
となっている。
【0040】図6は、図5の配線パターンを修正した後
の配線パターンの構成を示したもので、同図(a)は透
視斜視図、同図(b)は上面図、同図(c)は同図
(b)に記した矢印〜に沿った断面図である。
【0041】また、図7、図8は上記図5、図6とは補
修パターンX7と補修パターンY8とのパターン構成が
異なるパターン修正前後の例をそれぞれ示したものであ
る。すなわち、図5、図6におけるX、Yパターン7、
8の立体交差部に相当する部分のパターンを、両者が互
いに同一平面上で一体的に接続された補修パターンを用
いて接続する例を示したものである。即ち、図7は配線
修正前(初期状態)における配線パターンの構成を示し
たもので、同図(a)は透視斜視図、同図(b)は上面
図、同図(c)は同図(b)に記した矢印〜に沿っ
た断面図である。
【0042】また、図8は図7の配線パターン修正後の
配線パターンの構成を示したもので、同図(a)は透視
斜視図、同図(b)は上面図、同図(c)は同図(b)
に記した矢印〜に沿った断面図である。
【0043】また、図9及び図10は、端子接続用パッ
ド4と同一平面上に、この端子接続用パッド4と一体的
に形成された配線パターン6と補修パターンX7とを配
設した配線修正前後の例(補修パターンYを省略して配
線パターン6の一部を利用)を示したものである。すな
わち、図9は配線修正前(初期状態)における配線パタ
ーンの構成を示したもので、同図(a)は透視斜視図、
同図(b)は上面図、同図(c)は同図(b)に矢印で
示した経路に沿った断面図である。なお、同図(a)、
(b)では、基板表面の絶縁層膜14を取り除いた状態
を示している。また、図10は、図9の配線パターンを
修正した後の配線パターンの構成を示したもので、同図
(a)は透視斜視図、同図(b)は上面図、同図(c)
は同図(b)に矢印で示した経路に沿った断面図であ
る。なお、同図(a)、(b)も図9の場合と同様に基
板表面の絶縁層膜14を取り除いた状態を示している。
これらの図から明らかなように、この例では同一平面上
に配設された配線パターン6と補修パターンX7とを、
一方の回路修正領域18でカットし、他方の回路修正領
域20で接続して回路修正する構成であるため、先の図
1〜図8のように立体交差部を形成する必要がなく、層
間絶縁膜の積層数を1層分低減することができる。すな
わち、配線パターンの補修に要する層間絶縁膜の積層数
を3層から2層にすることができる。
【0044】また、図11及び図12は、配線パターン
6と補修パターンX7とを同一平面上に配設し、回路修
正領域のカット部を内層に、両者の接続部を基板表面に
設けた端子接続用パッド4と同一平面上に設けた配線修
正前後の例(補修パターンYを省略して配線パターン6
の一部を利用)を示したものである。すなわち、図11
は配線修正前(初期状態)における配線パターンの構成
を示したもので、同図(a)は透視斜視図、同図(b)
は上面図、同図(c)は同図(b)に矢印で示した経路
に沿った断面図である。また、図12は、図11の配線
パターンを修正した後の配線パターンの構成を示したも
ので、同図(a)は透視斜視図、同図(b)は上面図、
同図(c)は同図(b)に矢印で示した経路に沿った断
面図である。これらの図から明らかなように、回路パタ
ーンの修正は、層内の同一平面上に配設された配線パタ
ーン6、補修パターンX7の一方の回路修正領域18で
カット(この図では配線パターン6をカット)し、端子
接続用パッド4と同一平面上に設けた他方の回路修正領
域20で接続する構成であるため、補修パターンとして
先の図1〜図8のように絶縁層内に立体交差部を形成を
する必要がなく、補修パターンY8をも省略しているの
で構造が簡単となる。
【0045】(2)配線パターンの修正手順 ここで、具体的な配線パターンの修正手順について上記
図5、図6の場合を例に1個の端子接続用パッド4に対
する修正手順を以下に説明する。即ち、図5に示したよ
うに端子接続用パッド4に一端が接続されている配線パ
ターン6及びそれに近接して配設された補修パターンY
8の所定部分を図6に示すように、一方の修正領域では
カット(18、19)し、他方の修正領域では接続(2
0)して、最終的に端子接続用パッド4と補修パターン
Y8とを接続する修正方法について説明する。
【0046】〔手順1〕先ず、図6に示すように、端子
接続用パッド4に接続されている配線パターン6の所定
部分をカットする。配線パターン6のカット位置18
は、配線パターン6と補修パターンY8を接続する箇所
よりも基板内層側でカットする。配線のカット手段に
は、レーザを用い、先ず層間絶縁膜14を穴あけした
後、配線パターン6をカットする。この際、配線パター
ン6の材質(Cu、Al等の導体)と層間絶縁膜15の
材質(ポリイミド等)では、レーザ穴あけ時のエネルギ
ー密度が1桁ぐらい違うため、配線パターン6をカット
後、その真下の層間絶縁膜15にもダメージ(穴があい
てしまう)を与える恐れがある。そこで、第2のパター
ン12と層間絶縁膜15との間に、薄い絶縁膜10(酸
化膜、窒化膜等のバリヤ)を形成させ、レーザ照射時に
よる層間絶縁膜へのダメージを防いでいる。
【0047】〔手順2〕配線パターン6と補修パターン
Y8との接続位置を露出させるために、レーザを用い接
続位置20の層間絶縁膜14を除去し、接続用穴あけを
行なう。
【0048】〔手順3〕配線パターン6と補修パターン
Y8との接続用穴に、はんだ箔、はんだボール等のろう
材を挿入し、レーザ照射によるはんだ溶融を行ない両パ
ターンを接続する。このろう付けによる接続の代わり
に、例えば超音波熱圧着方式によるワイヤボンディン
グ、リボンボンディング、ワイヤ接続、もしくはレーザ
CVDにより所定の金属を穴内に堆積させて接続する方
法等が使用できる。
【0049】〔手順4〕配線パターン6と接続された補
修パターンY8において、不要な配線ラインをカット
(補修パターンカット位置19)する。カット方法は、
レーザによる層間絶縁膜14除去後、補修パターンY8
の所定部分をカットする。なお、この手順4は、手順1
の中で配線パターン6のカットと同様に処理することも
できる。
【0050】上記手順1、2及び4のレーザによる層間
絶縁膜の穴あけ作業に際しては、カット用の穴と接続用
の穴との間に開口径上の差を設け、カット用の穴は必要
最小限とし、接続用の穴よりも小さくすることが望まし
い。その理由は、電子部品の搭載、実装時にレベリング
作業が行なわれる場合に、余分なはんだがカット時の穴
を通して内部に浸入して既設の配線パターンカット箇所
を再接続するのを防止するためである。
【0051】また、穴あけ位置の決定に際しては、層間
絶縁膜が薄いので内層の配線パターンが外部から透視で
きるので直視により位置決めすることができる。また、
必要に応じて予め基板の表面に配線パターンを絶縁性の
インクで印刷しておくこともできる。
【0052】〈実施例2〉次に、実施例1の図1〜図4
に示した補修フリーパターン9を介して2箇所の端子接
続用パッド4間の配線パターンを修正する例を図13、
図14を用いて説明する。補修フリーパターン9は、前
述の図1〜図3でも説明したように各LSIチップ搭載
領域17の四辺に沿って配置してあり、他の配線パター
ンと同様に層内に配設してある。図13は、図3におい
てLSI搭載領域17で示したように、隣接して4個の
LSI2が搭載されるコーナ部付近における第2のパタ
ーン12の要部拡大平面図であり、同図(a)は、配線
修正前(初期状態)を、同図(b)は配線修正後の状態
を、そして図14は図13(b)の矢印に沿った修正後
の断基板内配線断面図を、それぞれ示している。
【0053】配線パターンの修正手順については、以下
に具体的に説明するが、この図における端子接続用パッ
ドAと端子接続用パッドB間の配線経路を修正し、両パ
ッドA、B間を電気的に接続する場合を例に説明する。
なお、端子接続用パッドA、Bから最寄の補修パターン
X7までの配線修正手順は、上記実施例1で説明した手
順1〜4に従うので、ここでは説明を省略し、以下では
手順5〜7について説明する。 〔手順5〕補修パターンX7と補修フリーパターン9と
を接続する箇所において(補修パターンX7と補修フリ
ーパターン9とを接続するはんだ23の位置)、レーザ
を用い層間絶縁膜14を除去し、接続用穴あけを行な
う。穴あけは、実施例1と同様の方法による。 〔手順6〕穴あけによって露出した補修パターンX7と
補修フリーパターン9との接続は、実施例1と同様の手
法により穴の内部に、はんだ箔、はんだボール等のろう
材を挿入し、レーザ照射によるはんだ溶融を行ない、両
パターンをはんだ接続23する。 〔手順7〕手順5、6により接続した補修パターンX7
と補修フリーパターン9とにおいて、不要な配線ライン
を実施例1と同様の手法で、それぞれカットする(補修
パターンX7のカット位置19、補修フリーパターン9
のカット位置22)。
【0054】上記実施例においては、図5(b)に示し
た配線パターン6を用いたが、この配線パターン6の形
状は、補修パターンX7、パターンY8とはんだ接続箇
所だけ近接させた配置であれば良く、例えば図15に示
すようなT字状のパターン形状とし、その両端部を補修
パターンX7、Y8の交差部方向に近接させても良い。
図15(a)は修正前、図15(b)は修正後のパター
ンを示す。
【0055】また、配線ライン6−7間、及び7−9間
の接続方法として、レーザによるはんだ溶融接続を用い
たが、基板内のはんだ接続点数が多い場合は、先ず、接
続点全てに対しレーザによる層間絶縁膜への穴あけ後
に、各穴へのはんだ振込みを行ない、1穴ごとのレーザ
照射ではなく、基板全体をリフロー炉に投入し、一括接
続を行なうことにより、作業性を向上させることもでき
る。また、はんだ接続に代わる方式としては、例えば超
音波熱圧着方式によるワイヤボンディング、リボンボン
ディング接続などがある。
【0056】〈実施例3〉図16〜図23は、多層回路
配線基板1、回路修正基板24の何れ一方、もしくは両
者に回路修正機能を有する補修領域27を設けた基板上
にLSI2を搭載して成る電子回路装置の一実施例を示
す要部断面である。補修領域27には実施例1、2にて
説明した多層回路配線基板1と同様に回路修正機能を有
する配線層が設けられ、配線パターン6、補修パターン
7、8、補修フリーパターン9及び配線パターン、補修
パターン間の接続、カット部位のいずれかが含まれてい
る。
【0057】すなわち、図16は実施例1の多層回路配
線基板1における回路修正機能部分を補修領域27で示
したものであり、図1を簡略化して図示したものであ
る。図17は、図16においてLSI2を多層回路配線
基板1上に直接搭載した代わりに、回路修正基板24を
介して搭載したものである。回路修正基板24上には多
層回路配線基板1の場合と同様に表層部に回路修正機能
を有する補修領域27が設けてある。図18は、回路修
正基板24上の補修領域27を、図17の逆構造とし裏
面に設けた構成例を示している。また、図16〜図18
においては、隣接するLSI2間(図16)、もしくは
回路修正基板24間(図17、図18)の接続に多層回
路配線基板1に設けた補修フリーパターン9を用いて行
っているが、以下に説明する図19〜図23では、これ
らの接続は多層回路配線基板1に設けた補修パッド25
間をワイヤボンディング、もしくはリボンボンディング
26を用いて接続している。
【0058】すなわち、図19は、図16に対応する構
成で、隣接するLSI2間の接続は多層回路配線基板1
の補修領域27上に設けた補修パッド25とワイヤボン
ディング、もしくはリボンボンディング26とで行って
いる。図20は、図17に対応する構成で、隣接するL
SI2を搭載した回路修正基板24間の接続を、多層回
路配線基板1の薄膜層29上に設けた補修パッド25と
ワイヤボンディング、もしくはリボンボンディング26
とで行っている。図21は、図18に対応する構成で、
隣接するLSI2を搭載した回路修正基板24間の接続
は図20と同様である。
【0059】また、図22、図23はセラミック等の厚
膜多層回路配線基板1上に回路修正基板24を設けた例
で、多層回路配線基板1上の各端子接続用パッド4と補
修パッド25間の接続には厚膜用導体配線(タングステ
ン、モリブデン等の導体)28が配設されている。すな
わち、図22は、図20に対応する構成で、隣接するL
SI2を搭載した回路修正基板24間の接続は、図20
と同様に補修パッド25とワイヤボンディング、もしく
はリボンボンディング26とで行っている。図23は、
図21に対応する構成で、隣接するLSI2を搭載した
回路修正基板24間の接続は、図22と同様である。
【0060】以上述べたように、本実施例によれば配線
ラインのカット及び接続を基板内層で行なうことによ
り、レベリング作業時の余分なはんだによる既設パター
ンカット箇所の再接続が防止でき、修正箇所の信頼性を
向上できる。また、配線パターン6と補修パターン7、
8、補修フリーパターン9を、それぞれ同一平面上に設
けたことにより、パターン修正箇所(配線カット、接
続)の位置決め精度、製品基板の品質向上、作業性向上
が図れると共に、回路パターンの修正機能を備えた多層
回路配線基板の実装密度を大幅に向上できる。
【0061】
【発明の効果】以上詳述した通り、本発明により初期の
目的を達成することができた。即ち、回路パターンの修
正機能を備えた本発明の多層回路配線基板または回路修
正基板においては、内層に補修パターンを設けると共
に、配線パターンと補修パターンとを同一平面上に配置
させることにより、配線の修正を基板内で容易に行な
え、レベリング作業時における修正箇所の信頼性向上及
び作業性の向上、配線ラインの位置合わせ精度が向上す
ると共に、多層回路配線基板の高密度実装化を大幅に向
上できる。また、基板の回路修正方法についても、層間
絶縁膜の穴あけと、不要部パターンのカット及び近接す
る配線同士の接続という既存の3工程の組み合わせから
成る単純なものであり、自動化に適し容易に実施可能な
ものである。さらにまた、回路パターンの修正機能を備
えた本発明の多層回路配線基板または回路修正基板に電
子部品を搭載、接続して成る電子回路装置は、信頼性が
高く、高密度に実装されていることから、コンパクトな
装置構成を可能とする。
【図面の簡単な説明】
【図1】本発明の一実施例となる多層回路配線基板及び
電子回路装置の要部断面図。
【図2】本発明の一実施例となる多層回路配線基板にお
ける第1のパターン11の平面図。
【図3】同じく多層回路配線基板における第2のパター
ン12の平面図。
【図4】同じく多層回路配線基板における第3のパター
ン13の平面図。
【図5】同じく多層回路配線基板における回路パターン
修正前の要部拡大図。
【図6】同じく多層回路配線基板における回路パターン
修正後の要部拡大図。
【図7】本発明の他の実施例となる多層回路配線基板に
おける回路パターン修正前の要部拡大図。
【図8】同じく多層回路配線基板における回路パターン
修正後の要部拡大図。
【図9】同じく他の実施例となる多層回路配線基板にお
ける回路パターン修正前の要部拡大図。
【図10】同じく図9に示した回路パターンを修正した
後の多層回路配線基板の要部拡大図。
【図11】同じく他の実施例となる多層回路配線基板に
おける回路パターン修正前の要部拡大図。
【図12】同じく図11に示した回路パターンを修正し
た後の多層回路配線基板の要部拡大図。
【図13】本発明のさらに他の実施例となる多層回路配
線基板における補修フリーパターン9を介しての回路パ
ターン修正前後の要部拡大図。
【図14】同じくその断面拡大図。
【図15】同じく配線パターン6の変形例を示した他の
実施例となる多層回路配線基板における第2のパターン
12の平面図。
【図16】同じく隣接してその表面に搭載されたLSI
チップ間の回路パターンを、多層回路配線基板上に設ら
れた補修領域の補修フリーパターンを介して修正された
電子回路装置の要部断面図。
【図17】同じく補修領域が回路修正基板の表面に形成
され、この回路修正基板を介して多層回路配線基板上に
搭載されたLSIチップ間の回路パターンを、多層回路
配線基板上に設られた補修領域の補修フリーパターンを
介して修正された電子回路装置の要部断面図。
【図18】同じく補修領域が回路修正基板の裏面に設け
られ、この回路修正基板を介して多層回路配線基板上に
搭載されたLSIチップ間の回路パターンを、多層回路
配線基板上に設られた補修領域の補修フリーパターンを
介して修正されたた電子回路装置の要部断面図。
【図19】同じく隣接してその表面に搭載されたLSI
チップ間の回路パターン修正を、多層回路配線基板上に
設られた補修領域の補修パッドにワイヤボンディングし
て修正された電子回路装置の要部断面図。
【図20】同じく補修領域が回路修正基板の表面に形成
され、この回路修正基板を介して表面に薄膜層が設けら
れた多層回路配線基板上に搭載されたLSIチップ間の
回路パターンを、多層回路配線基板上に設られた補修領
域の補修パッドにワイヤボンディングして修正された電
子回路装置の要部断面図。
【図21】同じく補修領域が回路修正基板の裏面に設け
られ、この回路修正基板を介して表面に薄膜層が設けら
れた多層回路配線基板上に搭載されたLSIチップ間の
回路パターンを、多層回路配線基板上に設られた補修領
域の補修パッドにワイヤボンディングして修正された電
子回路装置の要部断面図。
【図22】表面に厚膜用導体配線とそれに接続された補
修パッドとを有する多層回路配線基板上に、表面に補修
領域が設けられた回路修正基板を介してLSIチップを
搭載し、補修パッド間をワイヤボンディングによる接続
を介して回路パターン修正された電子回路装置の要部断
面図。
【図23】同じく表面に厚膜用導体配線とそれに接続さ
れた補修パッドとを有する多層回路配線基板上に、裏面
に補修領域が設けられた回路修正基板を介してLSIチ
ップを搭載し、補修パッド間をワイヤボンディングによ
る接続を介して回路パターン修正された電子回路装置の
要部断面図。
【符号の説明】
1…多層回路配線基板、 2…LSI
チップ、3…はんだバンプ、 4
…端子接続用パッド、5…導電性バリア、
6…配線パターン、7…補修パターンX、
8…補修パターンY、9…補修メイ
ンパターン、 10…絶縁膜、11…第1
のパターン、 12…第2のパターン、
13…第3のパターン、 14…第1の
層間絶縁膜、15…第2の層間絶縁膜、
16…第3の層間絶縁膜、17…LSIチップ搭載領
域、 18…配線パターンカット位置、19…
補修パターンカット位置、20…配線パターン/補修パ
ターンX、Y接続用はんだ、22…補修フリーパターン
カット位置、23…補修パターンX、Y/補修フリーパ
ターン接続用はんだ、24…回路修正基板
25…補修パッド 26…ワイヤボンディング、もしくはリボンボンディン
グ、27…補修領域、 28…厚
膜用導体配線、29…薄膜層。
フロントページの続き (72)発明者 大久保 雅史 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 渡辺 裕 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 山本 雅一 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 今井 勉 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 安部 慎二 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 日高 博之 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (56)参考文献 特開 昭62−213147(JP,A) 特開 平4−345086(JP,A) 実開 昭62−84972(JP,U) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項1】層間絶縁膜を介して内層に配線パターン
    と補修パターンとを備えると共に、これらのパターン上
    に回路をカット及び接続すべき対象の回路修正領域を有
    する配線基板と、この基板上に設けられた電子回路部
    品を接続する端子接続用パッドと、この端子接続用パ
    ッドに前記配線パターンを接続する導電性バイアとを具
    備して成る回路修正機能を有する多層回路配線基板であ
    って、前記内層に設けられた補修パターンの少なくとも
    回路修正接続領域と前記配線パターンの少なくとも回路
    修正接続領域とを近接させ、かつ、互いに同一平面上に
    位置するように配設して成る多層回路配線基板。
  2. 【請求項2】上記補修パターンの少なくとも回路修正接
    続領域と前記配線パターンの少なくとも回路修正接続領
    域とを近接させて配置させると共に、前記配線パターン
    の周囲を取り巻くように前記補修パターンを前記配線パ
    ターンと同一平面上に配設して成る請求項1記載の多層
    回路配線基板。
  3. 【請求項3】上記配線パターンの周囲を取り巻くように
    上記補修パターンを交差する二方向の格子状パターンで
    構成すると共に、少なくともその主要部が前記配線パタ
    ーンと同一平面上に位置するように配設して成る請求項
    1もしくは2記載の多層回路配線基板。
  4. 【請求項4】上記端子接続用パッドと同一平面上に、補
    修パターンの少なくとも回路修正領域と、前記配線パタ
    ーンの少なくとも回路修正接続領域とを近接させて配設
    し、かつ、端子接続用パッド以外の領域を絶縁膜で覆っ
    て成る請求項1乃至3のいずれか一つに記載の多層回路
    配線基板。
  5. 【請求項5】上記カット及び接続の回路修正領域を上記
    端子接続用パッドの投影領域外に配設して成る請求項1
    乃至4のいずれか一つに記載の多層回路配線基板。
  6. 【請求項6】上記交差する二方向の格子状パターンで構
    成された補修パターン同士の交差部は、何れか一方向の
    補修パターンが導電性バイアを介して接続されると共
    に、層間絶縁膜を介して両者の絶縁が保たれる立体交差
    部を構成して成る請求項3記載の多層回路配線基板。
  7. 【請求項7】上記交差する二方向の格子状パターンで構
    成された補修パターン同士の交差部は、両者が接続され
    電気的に導通が保たれた構造を有して成る請求項3記載
    の多層回路配線基板。
  8. 【請求項8】上記配線基板には、隣接して複数個の電子
    回路部品がマトリクス状に搭載される搭載領域が形成さ
    れており、前記搭載領域の投影面の内層領域に前記補修
    パターンが配設されており、この補修パターン端部が、
    前記搭載領域の投影面の外周まで配設され、端部でバイ
    アを介して表面層に設けた補修パッドに接続し、配線基
    板上に搭載した電子回路部品間の回路修正を行なえるよ
    うにして成る請求項1乃至7のいずれか一つに記載の多
    層回路配線基板。
  9. 【請求項9】多層回路配線基板と、この上に搭載する電
    子回路部品との間に回路修正機能を有する回路修正基板
    を設けると共に、回路修正基板の表裏何れか一方の面
    に、前記多層回路配線基板に配設したものと同一回路修
    正機能を有する補修パターンを配設してなる請求項1乃
    至8のいずれか一つに記載の多層回路配線基板。
  10. 【請求項10】上記配線基板には、隣接して複数個の電
    子回路部品がマトリクス状に搭載される搭載領域が形成
    されており、前記隣接する搭載領域間内の内層領域にお
    ける前記搭載領域の投影面の外周に沿って補修フリーパ
    ターンを、交差する二方向の格子状パターンでマトリク
    ス状に、しかも上記配線パターン及び補修パターンと同
    一平面上に配設し、前記補修フリーパターンと補修パタ
    ーンとを介して隣接する電子回路部品搭載領域間の回路
    修正を行なえるようにして成る請求項1乃至7のいずれ
    か一つに記載の多層回路配線基板。
  11. 【請求項11】上記交差する二方向の格子状パターンで
    構成された補修フリーパターン同士の交差部は、何れか
    一方向の補修フリーパターンが導電性バイアを介して接
    続されると共に、層間絶縁膜を介して両者の絶縁が保た
    れる立体交差部を構成して成る請求項10記載の多層回
    路配線基板。
  12. 【請求項12】上記交差する二方向の格子状パターンで
    構成された補修フリーパターン同士の交差部は、両者が
    接続され電気的に導通が保たれた構造を有して成る請求
    項10記載の多層回路配線基板。
  13. 【請求項13】上記交差する二方向の補修パターンと上
    記補修フリーパターンを同一平面上に配設して成る請求
    項10乃至12のいずれか一つに記載の多層回路配線基
    板。
  14. 【請求項14】上記補修パターン、補修フリーパターン
    及び配線パターンとその下層の層間絶縁膜との間に絶縁
    膜からなるバリア層を配設して成る請求項1乃至13
    いずれか一つに記載の多層回路配線基板。
  15. 【請求項15】請求項1乃至9のいずれか一つに記載の
    多層回路配線基板の回路修正方法であって、配線パタ
    ーン及び補修パターンの予め定められた回路カット修正
    領域上の絶縁膜を除去し、露出した前記修正領域の配線
    をそれぞれカットする工程と、 前記配線パターン及び補修パターンの予め定められた
    回路接続修正領域上の絶縁膜を除去し、露出した前記修
    正領域の配線相互間を導体接続する工程とを有して成る
    多層回路配線基板の回路修正方法。
  16. 【請求項16】請求項10乃至14のいずれか一つに
    載の多層回路配線基板の回路修正方法であって、配線
    パターン、補修パターン及び補修フリーパターンの予め
    定められた回路カット修正領域上の絶縁膜を除去し、露
    出した前記修正領域の配線をそれぞれカットする工程
    と、前記配線パターン、補修パターン及び補修フリー
    パターンの予め定められた回路接続修正領域上の絶縁膜
    を除去し、露出した前記修正領域の配線相互間を導体接
    続する工程とを有して成り、前記補修パターンと補修フ
    リーパターンとを介して隣接する電子回路部品搭載領域
    間の回路修正を行なえるようにして成る多層回路配線基
    板の回路修正方法。
  17. 【請求項17】上記回路カット修正領域上の絶縁膜を
    除去し、露出した前記修正領域の配線をそれぞれカット
    する工程を、レーザビーム照射による絶縁膜の穴あけ工
    程と、それに引き続くレーザビーム照射による配線の溶
    断工程とで構成すると共に、 上記回路接続修正領域上の絶縁膜を除去し、露出した前
    記修正領域の配線相互間を導体接続する工程を、レーザ
    ビーム照射による絶縁膜の穴あけ工程と、露出した配線
    相互間を導体接続する工程とで構成して成る請求項15
    もしくは16記載の多層回路配線基板の回路修正方法。
  18. 【請求項18】上記レーザビーム照射による絶縁膜の穴
    あけ工程において、回路カット修正領域上の絶縁膜の穴
    あけ口径を回路接続修正領域上の絶縁膜の穴あけ口径よ
    りも小さくして成る請求項17記載の多層回路配線基板
    の回路修正方法。
  19. 【請求項19】上記配線相互間を導体接続する工程とし
    て、ろう材を開口内に供給し溶融接続する液層/固相接
    続工程として成る請求項17記載の多層回路配線基板の
    回路修正方法。
  20. 【請求項20】上記配線相互間を導体接続する工程とし
    て、超音波熱圧着方式によるワイヤボンディングもしく
    はリボンボンディング接続工程として成る請求項17記
    載の多層回路配線基板の回路修正方法。
  21. 【請求項21】上記配線相互間を導体接続する工程とし
    て、ワイヤを用いろう材で接続する工程として成る請求
    項17記載の多層回路配線基板の回路修正方法。
  22. 【請求項22】上記配線相互間を導体接続する工程とし
    て、露出した配線上にレーザCVDにより導体を堆積さ
    せ接続する工程として成る請求項17記載の多層回路配
    線基板の回路修正方法。
  23. 【請求項23】請求項8記載の多層回路配線基板の回路
    修正方法であって、電子回路部品間の回路修正を行なう
    工程として、補修を行なう補修パッドに対しワイヤボン
    ディングもしくはリボンボンディング接続する工程を有
    して成る請求項15乃至18のいずれか一つに記載の多
    層回路配線基板の回路修正方法。
  24. 【請求項24】請求項1乃至8及び10乃至12のいず
    れか一つに記載の多層回路配線基板上に電子回路部品を
    搭載し、前記基板上の搭載領域に設けられた端子接続用
    パッドと電子回路部品の端子とを電気的に接続して成る
    電子回路装置。
  25. 【請求項25】多層回路配線基板上に請求項9記載の回
    路修正基板及び電子回路部品を搭載し、前記多層回路配
    線基板上の搭載領域に設けられた端子接続用パッドと回
    路修正基板上の端子接続用パッドと電子回路部品の端子
    とを各々電気的に接続して成る電子回路装置。
JP00046393A 1992-01-16 1993-01-06 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 Expired - Fee Related JP3152527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00046393A JP3152527B2 (ja) 1992-01-16 1993-01-06 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-5830 1992-01-16
JP583092 1992-01-16
JP00046393A JP3152527B2 (ja) 1992-01-16 1993-01-06 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Publications (2)

Publication Number Publication Date
JPH05259651A JPH05259651A (ja) 1993-10-08
JP3152527B2 true JP3152527B2 (ja) 2001-04-03

Family

ID=26333455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00046393A Expired - Fee Related JP3152527B2 (ja) 1992-01-16 1993-01-06 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Country Status (1)

Country Link
JP (1) JP3152527B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997003542A1 (fr) * 1995-07-10 1997-01-30 Hitachi, Ltd. Plaquette de circuits imprimes et son procede de fabrication

Also Published As

Publication number Publication date
JPH05259651A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
US7989706B2 (en) Circuit board with embedded component and method of manufacturing same
US7087514B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US4710592A (en) Multilayer wiring substrate with engineering change pads
JPH045844A (ja) Ic搭載用多層回路基板及びその製造法
US4970106A (en) Thin film multilayer laminate interconnection board
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
EP0400332B1 (en) Thin film multilayer laminate interconnection board assembly method
US5923539A (en) Multilayer circuit substrate with circuit repairing function, and electronic circuit device
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
JPS62101062A (ja) 集積回路装置実装モジユ−ル
JP2000512083A (ja) バイアマトリックス層間接続を有する多層回路及びその製造方法
KR0157060B1 (ko) 실장기판
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP3152527B2 (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
JPH0695593B2 (ja) プリント基板の改造方法
EP0171783A2 (en) Module board and module using the same and method of treating them
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
TWI778816B (zh) 晶片互聯的封裝結構及其封裝方法
JPS6364079B2 (ja)
US20040000709A1 (en) Internal package interconnect with electrically parallel vias
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に***した金属接点を作成する方法
JPH06209169A (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
JP3199997B2 (ja) マルチチップモジュール及びその生産方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees