JPH06209169A - 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 - Google Patents

回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Info

Publication number
JPH06209169A
JPH06209169A JP5002315A JP231593A JPH06209169A JP H06209169 A JPH06209169 A JP H06209169A JP 5002315 A JP5002315 A JP 5002315A JP 231593 A JP231593 A JP 231593A JP H06209169 A JPH06209169 A JP H06209169A
Authority
JP
Japan
Prior art keywords
circuit
repair
pattern
wiring board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5002315A
Other languages
English (en)
Inventor
Kiyoshi Matsui
清 松井
Ryohei Sato
了平 佐藤
Masakazu Yamamoto
雅一 山本
Tsutomu Imai
勉 今井
Shinji Abe
慎二 安部
Hiroyuki Hidaka
博之 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5002315A priority Critical patent/JPH06209169A/ja
Publication of JPH06209169A publication Critical patent/JPH06209169A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】電子回路装置の回路修正作業時に、既搭載の電
子回路部品を取り外すことなく、容易に回路修正が行え
ると共に、電子回路部品の高密度実装を実現可能とした
回路パターン修正機能を有する多層回路配線基板または
回路修正基板とその修正方法及びそれに電子部品を実装
した電子回路装置とを得ることにある。 【構成】基板1上に搭載したLSIチップ2の周辺に、
補修パッド6を設けると共に、それに近接させて複数本
の配線パターン5を配設し、LSIチップ2間には、補
修パターン10、接続パッド7を設けることにより、配
線の修正(カット、接続)を基板表面層上で行える構造
とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路修正機能を有する
多層回路配線基板と基板の回路修正方法及びその回路配
線基板に電子部品を搭載実装してなる電子回路装置に関
する。
【0002】
【従来の技術】LSIの高速、高集積化に伴い、多数の
LSIを搭載した電子回路装置では、回路配線基板上の
高密度実装技術が大変重要である。即ち、高密度化を行
なうことにより、LSI間の配線経路を短くし、電気信
号の基板内配線遅延時間の短縮を図り、電子回路装置と
しての高速動作を可能にする。
【0003】このため高密度実装技術としては、例え
ば、LSIチップ面の電極にはんだ等の金属からなるバ
ンプを形成し、このバンプを介して上記チップを回路配
線基板上にフェイスダウンボンディングするフリップチ
ップ実装方式がある。
【0004】また、LSIの高集積化によりLSIチッ
プの入出力端子数が増えると共に回路配線基板内の信号
配線数も増大するため、LSIを搭載する回路配線基板
は多層化が必要となってくる。よって、回路配線基板に
は、微細、多点の電極用端子形成技術及び多層回路配線
技術が要求される。
【0005】ところで、このような多層回路配線基板に
おいては、微細配線パターンの製造工程上での不良の補
修、基板へのLSI搭載後にLSI間の論理変更を行な
う等の回路の修正が必要となってくる。具体的には以下
に示すような問題、例えば、(1)回路配線の設計不
良、(2)製造不良、(3)配線経路上に生じる信号伝
播遅延時間や配線パターンの欠陥等によるLSIの動作
不良、(4)電子回路装置の性能アップを図るための設
計変更、等の問題から回路変更が必要となる。
【0006】そのため、多層回路配線基板には、実装密
度及びLSIの動作性能を低下させることがない回路変
更用の補修パターン構造が必要とされ、これまでにも各
種各様の構造が提案されている。
【0007】例えば、その一つの手法として、多層回路
基板上に搭載する電子回路部品の投影面外の周辺に、補
修配線接続用パッドやEC(Engineering Change:技
術変更)パッドを設け、このパッドにワイヤボンディン
グを行い回路変更を行う方法が知られている。しかし、
この手法では、回路基板表面に補修用パッドを設けてる
ため、回路基板に対する電子回路部品の搭載密度(搭載
電子回路部品の総面積/回路基板面積)を著しく低下さ
せている。なお、この種の技術に関連するものとして、
例えば特開昭62−25437号公報や、マイクロエレ
クトロニクスパッケージングハンドブック(第39頁、
図1〜28、日経BP社発行、1991年3月27日)
が挙げられる。
【0008】そこで、この搭載密度を改善する他の手法
として、回路基板上に設けるパッド構成に改良を加え、
電子部品の投影面内の素子接続用端子パッドの一部にも
補修パッドを形成し、補修パッドの占有面積を少なくす
る方法が提案されている。この方法は、(1)基板の表
面層に設けてある電子部品の端子接続用パッドに、改造
時カット用パッドと改造用パターン接続パッドとを設け
ておき、この改造時カット用パッドを介して接続されて
ある基板内配線パターンと、改造時に改造用パターン接
続パッドと接続される改造用パターンとを基板の内層に
それぞれ設けた構造とし、改造時には、一方では表面層
に設けられ端子接続用パッドと接続された改造時カット
用パッドを端子接続用パッドから切断し、他方では表面
層上の端子接続用パッドと接続された改造用パターン接
続パッドと内層に設けられた改造用パターンとの間に専
用のバイアを設けることにより両者を接続するもの、さ
らには(2)上記改造用パターンを基板内に2層構造と
して設け、表面層には上記改造用パターン接続パッドと
して、これら2層間をバイア接続が可能な位置にチャネ
ル乗り替え用導通形成位置を示すチャネル乗り替え用導
通バイア形成用パッドを設けているものである。なお、
この種の技術に関連するものとしては、例えば特開昭6
3−213399号公報が挙げられる。
【0009】
【発明が解決しようとする課題】上記後者の修正方法
は、前者に比べて回路基板上に設ける補修パッドの占有
面積を低減することができるという点で優れている。し
かし、多層回路配線基板にLSIチップをフリップチッ
プ実装した後に、設計変更やLSIの動作不良が生じ回
路修正を行なう場合、既に搭載したLSIチップを取り
外す必要があり、以下に示すような問題点が存在する。
【0010】すなわち、回路修正を行なうための作業工
程として、 (1)LSIチップの取外し (2)レベリング(LSIチップ取外し後の多層回路配
線基板側の端子接続パッドには、余剰はんだが残るた
め、このはんだを取り除く作業) (3)多層回路配線基板上での回路修正作業 (4)LSIチップを多層回路配線基板上へ再搭載する
ために、LSIチップの端子接続用パッドへはんだを供
給する作業 (5)回路修正後の多層回路配線基板上へ、LSIチッ
プを搭載位置合わせし、はんだで接合させる作業が必要
である。 上記、(1)〜(5)の各作業を行なうためには、各作
業用設備の導入、作業者の確保等が必要になると共に、
回路修正時間に要する時間もかなり掛ってしまうという
問題がある。
【0011】したがって、本発明の目的は、上記従来の
技術の問題点を解消することにあり、第1の目的はLS
Iチップを取り外さずに回路修正が行なえる多層回路配
線基板を、第2の目的はその回路配線基板の回路修正方
法を、そして第3の目的はこの基板に電子部品を搭載実
装した電子回路装置を、それぞれ提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明では多層回路配線基板上に搭載する電子回路
部品の投影面の外周辺に補修パッドを設けると共に、そ
の近傍に修正作業用の複数の配線パターンを設け、LS
Iチップ間には、補修パターンを設けた構造とした。ま
た、多層回路配線基板とその上に搭載する電子回路部品
との間に、上記補修パッド、修正作業用の配線パターン
を配設した回路修正基板を設ける構造とした。
【0013】以下、本発明の具体的な目的達成手段につ
いて説明する。まず、上記第1の目的は、多層回路配線
基板上に搭載した電子回路部品の周辺領域(電子回路部
品の投影面外周領域)に、回路補修中継路となる補修
パッドと、一端が内層配線に接続され他端が補修パッ
ドに近接対向し表面層上に延在する複数本の配線パター
ンとを設けて配線パターンの回路修正領域を形成すると
共に、電子回路部品の投影面内領域に電子回路部品の
端子を接続し、かつ内層配線パターンに接続された端子
接続用パッドを形成して成る多層回路配線基板もしくは
回路修正基板により、達成される。なお、回路修正基板
とは、回路修正機能を有する配線基板であり実質的に多
層回路配線基板と同一機能、構造を有するものである。
これが単独で使用される場合は多層回路配線基板とな
り、他の回路配線基板上に搭載される場合には回路修正
基板となる。したがって、以下の説明では単独使用の多
層回路配線基板の場合を例とする。
【0014】また、上記多層回路配線基板には、隣接し
て複数個の電子回路部品がマトリクス状に搭載される搭
載領域が形成されており、好ましくは、搭載領域間に設
けられた上記回路修正領域内の補修パッドに隣接して複
数本の補修パターンを配置すると共に、補修パターンの
両端には接続を容易とするために回路配線接続用の接続
パッドを設けた回路修正領域構造とすることが望まし
い。上記補修パッドは、第1の回路補修中継路を形成
し、配線パターンを修正する時に一方では配線パターン
を接続すると共に、他方では第2の回路補修中継路とな
る補修パターンを接続する浮遊電極パッドとなる。
【0015】また、上記第2の目的は、上記多層回路配
線基板を用いた回路修正方法であって、配線パターン
及び補修パターンの予め定められた回路カット修正領域
の配線をそれぞれカットする工程と、前記配線パター
ン、補修パッド、補修パターン、接続パッド上の修正領
域の相互間を導体接続する工程とを有して成り、前記補
修パッドと接続パッドまたは、補修パターンを介して隣
接する電子回路部品搭載領域間の回路修正を行えるよう
にして成る多層回路配線基板の回路修正方法により達成
される。また、(1)上記配線をカットする工程として
は、レーザビーム照射や、その他例えばマイクロカッ
タ、超音波カッタなどの機械的にカットする工程、また
(2)配線、パッド間を接続する工程としては、はんだ
の如きろう材を用い溶融接続する工程とするか、ワイヤ
ボンディング、リボンボンディング、あるいは導体箔を
用いて接続する工程とか、ワイヤを用いその両端をろう
材を用い各々の配線、またはパッド間を接続する工程と
で構成することが望ましい。
【0016】また、上記第3の目的は、上記第1の目的
が達成される多層回路配線基板上に、電子回路部品を搭
載し、前記基板上の搭載領域に設けられた端子接続用パ
ッドと電子回路部品の端子とを電気的に接続して成る電
子回路装置により、達成される。通常、LSI等の電子
回路部品は基板上にマトリクス状に多数個接続され、高
密度実装が達成される。また、この種の回路基板は、入
出力端子が接続された第1の厚膜基板上に、第2の薄膜
多層回路配線基板が一体的に接続、形成されて構成され
る。この第1の厚膜基板は、一般に裏面に入出力端子と
してのピンが植設され、表面には第2の薄膜多層回路配
線基板を形成する接続端子群が設けられており、セラミ
ックスやガラスエポキシ基板等の剛性のある多層回路配
線板で構成される。
【0017】また、上記第3の目的は、上記第1の目的
が達成される回路修正基板を前記多層回路配線基板上に
接続し、上記回路修正基板上に電子回路部品を搭載し、
前記多層回路配線基板上の搭載領域に設けられた端子接
続用パッドと、回路修正基板上の端子接続用パッドと電
子回路部品の端子とを各々電気的に接続して成る電子回
路装置により達成される。
【0018】
【作用】本発明の回路修正機能を有する多層回路配線基
板または回路修正基板によれば、多層回路配線基板上に
搭載した電子回路部品の周辺で補修作業が行え、従来行
っていたような一度搭載した電子回路部品を取り外す必
要が無くなり、補修作業にかかる作業時間や、設備投資
を大幅に低減できる。また、一つの補修パッドに対し、
複数の配線パターンを共用させることにより、補修時に
必要な補修パッド数を低減させることができ、多層回路
配線基板面積の大形化が防止でき、電子回路部品の搭載
密度の向上を図ることができる。
【0019】
【実施例】以下、図面により本発明の一実施例を説明す
る。 〈実施例1〉図1は、本発明の一実施例に係る回路修正
機能を有する多層回路配線基板の要部断面図である。図
1において、1は本発明の多層回路配線基板、2はLS
Iチップ、3ははんだバンプ、4は端子接続用パッド、
5は表面層上に設けた配線パターン、5’は多層回路配
線基板の内層に配設した配線パターン、6は補修パッ
ド、7は接続パッドである。
【0020】また、図2は図1の多層回路配線基板上に
4個のLSIチップを搭載する場合の表面層の各パター
ンを示し、9は破線で示したLSI搭載領域、10は両
端に接続パッド7を有する補修パターンである。図1、
図2に示すように、LSIチップ搭載領域9周辺に補修
パッド6が配置され、それに近接させて配線パターン5
が配設されている。なお、この実施例では1個の補修パ
ッド6に2つの配線パターン5が近接された構造である
が、配線ピッチが可能な限りの配線パターン数を設ける
ことができる。また、隣接するLSI搭載領域9間及び
外周には、補修パッド6に近接して複数本の補修パター
ン10を配置し、その両端に接続パッド7が配設してあ
る。
【0021】次に、上記図1、図2の多層回路配線基板
を用いた場合の回路修正後の構造を図3、図4を用いて
説明する。図3、図4において、8はボンディングワイ
ヤ、11は配線パターン5のカット領域、12は配線パ
ターン5/補修パッド6の接続領域、14は補修パター
ン10のカット領域である。以下、図4の平面図におい
て、一方のLSI搭載領域内の端子接続用パッド4のA
から、隣接する他方のLSI搭載領域内のBまでの回路
修正方法について述べる。
【0022】〔手順1〕端子接続用パッドA、Bに導体
接続されている配線パターン5において、配線パターン
5のカット領域11で両者の配線をカットする。カット
手段は、レーザビーム、マイクロカッタ、超音波カッタ
など何れの手法でも良い。 〔手順2〕カットされた配線パターン5と、これに近接
して設けた補修パッド6間を導体8で接続する。 〔手順3〕上記補修パッド6と接続パッド7間を導体8
で接続する。 〔手順4〕隣接する他の補修パターン10に形成された
接続パッド7間を導体8で接続する。なお、上記手順
2、3、4における導体での接続方法として、接続領域
12のように接続部分が相互に近接している個所は、は
んだ接続、導体8のように少し離れた個所は、ワイヤボ
ンディング、リボンボンディング、導体箔、ワイヤ両端
をはんだで接続する等の固相/固相、もしくは液層/固
相の接続方法が望ましい。ワイヤ、リボン、導体箔等の
接続は、はんだ接続のみならず、超音波ボンディングに
よることもできる。
【0023】また、他の回路修正方法としては、(1)
図4に示した端子接続パッド4のCからDまでの回路修
正方法のように、端子接続用パッド4のC、Dに接続し
た補修パッド6と補修パターン10間を接続領域12で
示すように直接導体接続し、補修パターン10の接続領
域12に近い部分をカットすることにより回路修正が行
える。補修パターン10のカットは、必ずしも必要では
ないがカットすることにより、冗長回路となるのを避け
てパターンの浮遊容量を低減したり、他端の接続パッド
7を他の回路修正に有効に利用することができるので、
このような場合にはカットするのが望ましい。また、
(2)上記手順1、2によって端子接続用パッド4の
A、Bに接続された各々の補修パッド6間を、直接ワイ
ヤボンディング、リボンボンディング、またはワイヤ両
端を各補修パッド6に対しはんだ付けする等の接続方法
により実現することもできる。
【0024】〈実施例2〉次に、図5、図6を用いて実
施例1で得られた多層回路配線基板1上に、同様の方法
で作成した回路修正機能を有する回路修正基板13を介
してLSIチップ2を搭載した場合の回路修正方法につ
いて述べる。図5は多層回路配線基板1上に、端子接続
パッド4のEからFまでの回路修正を行った回路修正基
板13を搭載した電子回路装置の平面図、図6はその要
部断面図で、13は回路修正基板を示す。なお、回路修
正基板13に設けられた補修パット6には、裏面の多層
回路配線基板1の端子接続用パッド4に接続するため配
線及び接続端子が形成されている。回路修正方法は、上
記実施例1で示した手順1〜4を組み合わせることによ
り実現できる。
【0025】以上述べたように、本実施例によれば多層
回路配線基板上に搭載した電子回路部品の周辺に回路修
正用の補修パッドを設け、複数の配線パターンを近接し
て配置し、配線カット及び接続を基板表面層上で行うこ
とにより、既に基板に搭載された電子回路部品を取り外
すことなく回路修正が行え、作業時間の短縮や、設備投
資の低減を図ることができる。
【0026】
【発明の効果】以上詳述したとおり、本発明により初期
の目的を達成することができた。即ち、回路パターンの
修正機能を備えた本発明の多層回路配線基板または回路
修正基板においては、基板上に搭載した電子回路部品の
周辺に補修パッドを設け複数の配線パターンを近接して
配置させることにより、配線の修正を基板表面層上で容
易に行え、既に搭載した電子回路部品の取外し工程が削
除でき、回路修正の作業時間短縮や、設備投資低減が行
えるとともに、1個の補修パッドに対し、複数個の配線
パターンを共用させることにより、基板上に搭載する電
子回路部品の搭載密度を向上させることができる。ま
た、多層回路配線基板に比べ回路修正基板は、基板サイ
ズが大幅に小さくできるため、基板作成時の歩留を向上
させることができ、基板作成コストの低減が可能とな
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路修正前の多層回路
配線基板及び電子回路装置の要部断面図。
【図2】同じく多層回路配線基板の平面図。
【図3】同じく回路パターン修正後の要部断面図。
【図4】同じく回路パターン修正後の平面図。
【図5】同じく多層回路配線基板上に回路修正基板を搭
載した他の実施例となる電子回路装置における回路パタ
ーン修正後の平面図。
【図6】同じく回路パターン修正後の要部断面図。
【符号の説明】
1…多層回路配線基板、 2…LSI
チップ、3…はんだバンプ、 4
…端子接続用パッド、5…配線パターン、
6…補修パッド、7…接続パッド、
8…ボンディングワイヤ、9…LSI
搭載領域、 10…補修パターン、1
1…配線パターンのカット領域、12…配線パターン/
補修パッド接続領域、13…回路修正基板、
14…補修パターンのカット領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 勉 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 安部 慎二 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 日高 博之 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】多層回路配線基板上に搭載した電子回路部
    品の周辺領域に、回路補修中継路となる補修パッド
    と、一端が内層配線に接続され他端が補修パッドに近
    接対向し表面層上に延在する複数本の配線パターンとを
    設けて配線パターンの回路修正領域を形成すると共に、
    電子回路部品の搭載領域内に電子回路部品の端子を接
    続し、かつ内層配線パターンに接続された端子接続用パ
    ッドを形成して成る多層回路配線基板。
  2. 【請求項2】上記多層回路配線基板には、隣接して複数
    個の電子回路部品がマトリクス状に搭載される搭載領域
    が形成され、この搭載領域間に設けられた上記回路修正
    領域内の補修パッドに隣接して複数本の補修パターンを
    配設して成る請求項1記載の多層回路配線基板。
  3. 【請求項3】上記補修パターンの両端に回路配線接続用
    の接続パッドを設けて成る請求項2記載の多層回路配線
    基板。
  4. 【請求項4】多層回路配線基板と、この上に搭載する電
    子回路部品との間に、回路修正機能を有する回路修正基
    板を設けると共に、回路修正基板の表面に請求項1乃至
    3何れか記載の補修パッド、配線パターンを配設し、回
    路修正基板上の補修パッドを基板内導体配線を介して裏
    面側の前記多層回路配線基板の端子接続用パッドに導体
    配線を介して接続して成る多層回路配線基板。
  5. 【請求項5】電子回路部品を搭載し、回路修正した回路
    修正基板を多層回路配線基板上に複数個搭載すると共
    に、前記隣接する回路修正基板相互間の回路修正を前記
    多層回路配線基板上の回路修正領域で修正して成る多層
    回路配線基板。
  6. 【請求項6】請求項1乃至3何れか記載の多層回路配線
    基板を用いた回路修正方法であって、配線パターン及
    び補修パターンの予め定められた回路カット修正領域の
    配線をそれぞれカットする工程と、前記配線パターン
    と補修パターン間の相互を導体接続する工程と、補修
    パッドと補修パターン上の接続パッド間の相互を導体接
    続する工程と、補修パッドと補修パターンの相互を導
    体接続する工程と、補修パターン上の接続パッド間の
    相互を導体接続する工程とを有して成る多層回路配線基
    板及び回路修正基板の修正方法。
  7. 【請求項7】請求項4もしくは5記載の回路修正基板を
    用いた回路修正方法であって、配線パターン及び補修
    パターンの予め定められた回路カット修正領域の配線を
    それぞれカットする工程と、前記配線パターンと補修
    パターン間の相互を導体接続する工程と、補修パッド
    と補修パターン上の接続パッド間の相互を導体接続する
    工程と、補修パッドと補修パターンの相互を導体接続
    する工程と、補修パターン上の接続パッド間の相互を
    導体接続する工程とを有して成る回路修正基板の修正方
    法。
  8. 【請求項8】請求項6の乃至記載の接続する工程と
    して、ろう材を供給し溶融接続する工程として成る多層
    回路配線基板の回路修正方法。
  9. 【請求項9】請求項7の乃至記載の接続する工程と
    して、ろう材を供給し溶融接続する工程として成る回路
    修正基板の回路修正方法。
  10. 【請求項10】上記回路修正領域の配線パターン及び補
    修パターンのカット方法として、レーザビーム照射、も
    しくは機械的に切断する工程として成る請求項6記載の
    多層回路配線基板の修正方法。
  11. 【請求項11】上記回路修正領域の配線パターン及び補
    修パターンのカット方法として、レーザビーム照射、も
    しくは機械的に切断する工程として成る請求項7記載の
    回路修正基板の回路修正方法。
  12. 【請求項12】請求項1乃至3何れか記載の多層回路配
    線基板上に電子回路部品を搭載し、前記基板上の搭載領
    域に設けられた端子接続用パッドと電子回路部品の端子
    とを電気的に接続して成る電子回路装置。
  13. 【請求項13】多層回路配線基板上に請求項4もしくは
    5記載の回路修正基板及び電子回路部品を搭載し、前記
    多層回路配線基板上の搭載領域に設けられた端子接続用
    パッドと回路修正基板上の端子接続用パッドと電子回路
    部品の端子とを各々電気的に接続して成る電子回路装
    置。
JP5002315A 1993-01-11 1993-01-11 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 Pending JPH06209169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5002315A JPH06209169A (ja) 1993-01-11 1993-01-11 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5002315A JPH06209169A (ja) 1993-01-11 1993-01-11 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Publications (1)

Publication Number Publication Date
JPH06209169A true JPH06209169A (ja) 1994-07-26

Family

ID=11525907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5002315A Pending JPH06209169A (ja) 1993-01-11 1993-01-11 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置

Country Status (1)

Country Link
JP (1) JPH06209169A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335434A (ja) * 2006-06-12 2007-12-27 Nec Corp フレキシブル配線基板、回路基板およびフレキシブル配線断線時の修復方法
JP2011035094A (ja) * 2009-07-31 2011-02-17 Dainippon Printing Co Ltd プリント基板パターンのリペア方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335434A (ja) * 2006-06-12 2007-12-27 Nec Corp フレキシブル配線基板、回路基板およびフレキシブル配線断線時の修復方法
JP2011035094A (ja) * 2009-07-31 2011-02-17 Dainippon Printing Co Ltd プリント基板パターンのリペア方法

Similar Documents

Publication Publication Date Title
US4817850A (en) Repairable flip-chip bumping
US20020089050A1 (en) Semiconductor device
US5923539A (en) Multilayer circuit substrate with circuit repairing function, and electronic circuit device
JP2004207566A (ja) 半導体装置、表示装置、及び、その製造方法
JPH1032221A (ja) プリント配線基板
JPH10135267A (ja) 実装基板の構造及びその製造方法
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
JPH04137692A (ja) プリント基板の改造方法
JPH06209169A (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
JP3268615B2 (ja) パッケージ部品の製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
JP3152527B2 (ja) 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置
US6229219B1 (en) Flip chip package compatible with multiple die footprints and method of assembling the same
JP2539287B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP2848346B2 (ja) 電子部品の実装方法
JP3270233B2 (ja) 半導体装置
KR100628519B1 (ko) 시스템 온 보드 및 그 제조방법
KR100370839B1 (ko) 반도체패키지용써킷테이프
JPH0779080A (ja) 多層回路配線基板及びそれを用いた回路修正方法
JPS63187653A (ja) 半導体素子の搭載構造
JPH0645763A (ja) 印刷配線板
JPH07122834A (ja) プリント配線基板の接続構造
JPH11214852A (ja) 多層回路配線基板の製造方法、回路修正方法及び多層回路配線基板
JPH1022605A (ja) 混成電子部品の基板への実装方法