TWI778816B - 晶片互聯的封裝結構及其封裝方法 - Google Patents

晶片互聯的封裝結構及其封裝方法 Download PDF

Info

Publication number
TWI778816B
TWI778816B TW110136061A TW110136061A TWI778816B TW I778816 B TWI778816 B TW I778816B TW 110136061 A TW110136061 A TW 110136061A TW 110136061 A TW110136061 A TW 110136061A TW I778816 B TWI778816 B TW I778816B
Authority
TW
Taiwan
Prior art keywords
sub
layer
chip
carrier
circuit
Prior art date
Application number
TW110136061A
Other languages
English (en)
Other versions
TW202314878A (zh
Inventor
陳嘉祥
藍仲宇
陳禹伸
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW110136061A priority Critical patent/TWI778816B/zh
Priority to US17/523,093 priority patent/US11670520B2/en
Application granted granted Critical
Publication of TWI778816B publication Critical patent/TWI778816B/zh
Publication of TW202314878A publication Critical patent/TW202314878A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種晶片互聯的封裝結構與其封裝方法，該封裝方法係在基板的相對二表面形成互相電性連接的第一及第二線路層後，進一步在第一線路層上沿子板單元的周緣設置母板連接凸塊，接著沿子板單元的周緣切割使母板連接凸塊的側面暴露，並在該側面上設置焊接料；第一及第二晶片經設置於第一及第二線路層上形成互相電性連接；本發明的晶片互聯封裝結構使二晶片之間透過單一子載板的線路層連接，且子載板的線路層通過母板連接凸塊直接與母載板的側面接點連接，節省母載板上的子載板設置面積，降低晶片之間互聯的路徑長度，提高通訊品質及空間使用效率。

Description

晶片互聯的封裝結構及其封裝方法
本發明涉及一種晶片封裝結構及方法，尤指一種晶片互聯的封裝結構及其封裝方法。
請參閱圖15所示，在現有的晶片封裝技術中，要在同一個封裝中實現兩個晶片之間互相電性連接，一般必須將第一晶片81通過銲錫設置於一第一子載板91的上表面911，第二晶片82通過焊錫設置於一第二子載板92的上表面921，而該第一子載板91的下表面912及第二子載板92的下表面922分別通過焊錫並列地設置於一母載板93的一表面931上，使得該第一晶片81通過第一子載板91中的複數線路層913、母載板93中的複數線路層932和第二子載板92中的複數線路層923而與該第二晶片82形成電性連接。
上述晶片互聯的設置方法中，二個晶片81、82的子載板91、92併排設置於該母載板93的表面931上，占用較大的母載板93表面面積，使得母載板93的面積難以進一步縮小；此外，二個晶片81、82之間的互聯路徑在與板材垂直的方向上必須多次經由線路層913、932、923之間的導通孔914、933、924穿過第一子載板91、母載板93、第二子載板92，訊號容易因過孔反射現象產生損失；而在水平方向上也必須經過多層線路層913、932、923，由於高速、高頻通訊技術上要求連接品質、訊號走線不能過長，因此在母載板中的導通線路的設置受限於二個並排設置的第一子載板91、第二子載板92之間，不能 有效利用整個母載板93的所有平面空間安排線路繞道，導通線路的設置位置及面積受限，因此使得能夠設置的導通線路及二晶片間能夠互聯的腳位數量受到限制。因此，現有的晶片互聯封裝結構及方法有待進一步改良。
為了克服現有晶片互聯封裝結構及方法對載板的面積空間使用效率不佳，導致晶片間導通線路的設置面積及數量受到限制、母載板面積無法有效縮小的問題，本發明提供一種晶片互聯的封裝結構及封裝方法。
本發明晶片互聯的封裝方法包含以下步驟：準備一基板，該基板具有一上表面及一下表面；該基板包含一子板單元，該子板單元中具有複數穿孔；在該子板單元中的第一表面上形成一第一線路層，且在該子板單元中的第二表面上形成一第二線路層，且在穿孔中形成導通孔，使該第一線路層通過各該導通孔電性連接該第二線路層；在該第一線路層上設置一母板連接凸塊，該母板連接凸塊係沿該子板單元的一周緣設置；沿該子板單元的一周緣進行一切割程序，以暴露各該母板連接凸塊的一側面。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：在該母板連接凸塊的側面上設置一焊接料層。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：在該子板單元的第一線路層上設置一第一晶片，且在該子板單元的第二線路層上設置一第二晶片，使得該第一晶片通過該第一線路層、該第二線路層及各該導通孔電性連接該第二晶片。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：在該第一線路層及第二線路層上進行一線路增層程序，以在該第一線路層上設置一第一增層線路結構，以及在該第二線路層上設置一第二增層線路結構；分別在該第一增層線路結構上設置一第一防焊層，且在該第二增層線路 結構上設置一第二防焊層，該第一防焊層暴露該第一增層線路結構的複數第一晶片焊墊，且該第二防焊層暴露該第二增層線路結構的複數第二晶片焊墊。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：沿該子板單元的周緣移除部分的第一防焊層、第一線路結構，以暴露該母板連接凸塊的一頂面；其中，當進行在該母板連接凸塊的側面上設置一焊接料層的步驟中，該焊接料層係由該母板連接凸塊的側面延伸至該母板連接凸塊的頂面。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：在該基板的該上表面及該下表面上預先形成一種子層；且當完成在第一線路層上設置該母板連接凸塊的步驟後，還進一步包含：移除未被第一線路層及第二線路層覆蓋的部分的種子層。
在本發明的一實施例中，該基板係包含複數子板單元，各該子板單元係呈規則性排列。
在本發明的一實施例中，該基板包含複數切割道區，各該切割道區間隔地設置於各該子板單元的周緣之間；在本發明的一實施例中，在沿該子板單元的該周緣進行一切割程序，以暴露各該母板連接凸塊的一側面的步驟中，係將各該切割道區中的所有材料切除，使得該母板連接凸塊的側面朝向該切割道區暴露。在本發明的一實施例中，該晶片互聯的封裝方法在進行沿該子板單元的一周緣進行一切割程序，以暴露各該母板連接凸塊的一側面的步驟前，還進一步包含以下步驟：在該第一線路層及該第二線路層上分別覆蓋一保護層；及在完成在該母板連接凸塊的側面上設置一焊接料層的步驟後，還進一步包還以下步驟：移除該第一線路層及該第二線路層上的該保護層。
在本發明的一實施例中，當完成在該母板連接凸塊的側面上設置一焊接料層的步驟後，還進一步包含以下步驟：分離該子板單元與該基板的其他部份，完成獨立的一子載板；其中，該第一晶片及該第二晶片係設置於該子載板上。
在本發明的一實施例中，該晶片互聯的封裝方法進一步包含以下步驟：準備一母載板；該母載板包含複數線路層，且具有一子載板容置槽；該子載板容置槽貫穿其中至少二線路層；該子載板容置槽內具有一側壁，該複數線路層的一側面接點突出於該側壁；將該子載板連同該第一晶片、第二晶片置入該子載板容置槽，且使得該母板連接凸塊的側面朝向該晶片容置槽的側壁；將該母板連接凸塊通過該焊接料層與該母載板的側面接點連接。
本發明還提供一種晶片互聯的封裝結構，包含：一子載板，包含一基板、複數線路層及一母板連接凸塊，且具有一第一表面及相對該第一表面的一第二表面；該母板連接凸塊係設置於其中一線路層上，且係設置於該子載板的一周緣，該母板連接凸塊的一側面朝向該子載板的外側露出。
在本發明的一實施例中，該晶片互聯的封裝結構進一步包含：一焊接料，設置於該母板連接凸塊的側面。
在本發明的一實施例中，該母板連接凸塊具有一頂面，該焊接料層由該母板連接凸塊的側面延伸至該母板連接凸塊的頂面。
在本發明的一實施例中，該晶片互聯的封裝結構進一步包含：一第一晶片，設置於該子載板的該第一表面上，且與該第一表面的線路層電性連接；一第二晶片，設置於該子載板的該第二表面上，且與該第二表面的線路層電性連接，該第一晶片及該第二晶片通過該複數線路層互相電性連接。
在本發明的一實施例中，該晶片互聯的封裝結構進一步包含：一母載板，包含複數線路層，且具有一子載板容置槽；該子載板容置槽內具有 一側壁，該複數線路結構包含一側面接點，該側面接點突出於該側壁；其中，該子載板、該第一晶片及該第二晶片設置於該子載板容置槽中，該母板連接凸塊的側面面向該子載板容置槽的側壁，且該子載板的母板連接凸塊以該側面的焊接料層與該母載板的該側面接點連接。
在本發明的一實施例中，該母板連接凸塊的側面與該基板的一切割面相切齊。
本發明提出一種新的晶片互聯的載板連接技術，係在一基板中直接形成導通孔，以供設置於該基板的相對二表面的線路層通過該等導通孔形成電性連接。如此一來，須進行訊號互聯的第一晶片及第二晶片可以直接設置於該由該基板完成的子載板的相對二表面，並使得二個晶片直接通過該子載板中的線路層及基板中的導通孔達到電性及訊號連接。也就是說，第一晶片及第二晶片的訊號互聯的路徑只須通過一個子載板內的線路層，而無如先前技術所述須通過二個子載板、一個母載板之間的冗長的水平導通線路，大幅縮短訊號互聯的路徑長度，以及降低電訊號必須經過導通孔及水平導通線路的焊接點的次數，有效提升二個晶片之間的訊號品質。
此外，該子載板還包含有母板連接凸塊，係設置於其中一線路層上，且是設置於子載板的周緣，使得該母板連接凸塊的側面朝向子載板的側面外露出，該母板連接凸塊的側面則供焊接料設置。也就是說，該子載板係以其周緣的母板連接凸塊的側面對應一母載板的側面接點連接。此一與母載板的連接點設置方法使得子載板在第一表面、第二表面接設置有晶片的狀態下能夠與母載板進行連接，且第一晶片、第二晶片的訊號能夠在該子載板內進行整合後才輸出至母載板，減少母載板內需要設置的線路數量及經過的訊號密度，進一步提升二個互聯的晶片對外的通訊訊號品質。
1:子載板
1A:第一表面
1B:第二表面
10:基板
101:上表面
102:下表面
11:子板單元
110:穿孔
111:導通孔
12:種子層
13:切割道區
13’:鏤空的切割道區
21:第一線路層
22:第二線路層
23:母板連接凸塊
23A:圖案化光阻層
231:側面
232:頂面
24:焊接料層
31:第一增層線路結構
3101:導通孔
311:介電層
312:增層線路層
3121:第一晶片焊墊
32:第二增層線路結構
3201:導通孔
321:介電層
322:增層線路層
3221:第二晶片焊墊
41:第一防焊層
42:第二防焊層
43:保護層
51:第一晶片
52:第二晶片
53:焊料
6:母載板
61:線路層
611:側面接點
62:子載板容置槽
621:側壁
63:填充材料
7:專用治具
81:第一晶片
82:第二晶片
91:第一子載板
911:上表面
912:下表面
913:線路層
914:導通孔
92:第二子載板
921:上表面
922:下表面
923:線路層
924:導通孔
93:母載板
931:表面
932:線路層
933:導通孔
圖1至圖11係本發明晶片互聯的封裝方法的流程示意圖。
圖12A至圖12D係本發明晶片互聯的封裝方法的一實施例的流程示意圖。
圖13係本發明晶片互聯的封裝方法的一實施例的俯視示意圖。
圖14係本發明晶片互聯的封裝結構的一實施例的剖面示意圖。
圖15係一現有技術的晶片互聯的封裝結構的剖面示意圖。
本發明提供一種晶片互聯的封裝結構及其封裝方法，該晶片互聯封裝方法主要包含以下步驟。
如圖1所示，準備一基板10，該基板具有相對的一上表面101及一下表面102，且該基板10上定義有至少一子板單元11。較佳的，該子板單元11中預先形成複數穿孔110，該等穿孔110例如是預先通過機械鑽孔或雷射鑽孔形成於該基板10的各該子板單元11中。
在一實施例中，該基板10上係定義有複數子板單元11，各該子板單元11係呈規則排列於該基板10上，例如為矩陣排列，但不以此為限。此外，較佳的，該基板10上還定義有至少一切割道區13，切割道區13位於相鄰的二子板單元11之間。而在以下(如圖2至圖3B所示)形成第一線路層21及第二線路層22、母板連接凸塊23等的步驟中，係同時對每個子板單元11進行，以在進行子板單元11的分離後完成多個子載板1。以下說明係以其中一個子板單元11的製程為例。
請參閱圖2所示，在該子板單元11中的上表面101上形成一第一線路層21，且在該子板單元11中的下表面102上形成一第二線路層22，以及在所述穿孔110中形成導通孔111，因此該第一線路層21是通過各該導通孔111電性連接該第二線路層22。請一併參閱圖1所示，在一實施例中，該基板10的上 表面101及下表面102上係預先形成有一種子層12，該種子層12例如是一銅層，且該第一線路層21及該第二線路層22係形成於該上表面101及下表面102的種子層12上。該第一線路層21及該第二線路層22例如是通過在上表面101及下表面102上進行設置圖案化光阻層(例如透過設置光阻層、曝光、顯影步驟)、電鍍以及移除圖案化光阻層等步驟形成。
請參閱圖3A所示，當完成該第一線路層21、該第二線路層22與導通孔111後，進一步在該第一線路層21上設置一母板連接凸塊23，該母板連接凸塊23係沿該子板單元11的一周緣設置。在圖3A中，該母板連接凸塊23是通過在該第一線路層21上進行設置一光阻層後，對該光阻層進行曝光、顯影而形成一圖案化光阻層23A，該圖案化光阻層23A係於子板單元11的周緣處形成開口，再透過電鍍於開口處的第一線路層21及第二線路層22上形成的構件。也就是說，該母板連接凸塊23是疊加設置於該第一線路層21上的構件。較佳的，係在該第一線路層21上設置複數母板連接凸塊23，且該第二線路層22上同樣能夠設置該等母板連接凸塊23，該等母板連接凸塊23皆係沿著該子板單元11的周緣排列設置。
請一併參閱圖3B所示，須注意的是，在本發明的一實施例中，係先完成該等母板連接凸塊23後，才以蝕刻程序移除該基板10的上表面101及下表面102上未被第一線路層21及第二線路層22覆蓋的部分的種子層12。也就是說，當在上表面101及下表面102上的種子層12上設置第一線路層21及第二線路層22後，並未直接先執行蝕刻以移除未被第一線路層21及第二線路層22覆蓋的部分種子層12的步驟，而是先完成第一線路層21或第二線路層22上的母板連接凸塊23，並移除用於形成母板連接凸塊23的圖案化光阻層後23A後，才以例如蝕刻等移除手段移除該部分的種子層12。其中，該母板連接凸塊23及第一線路層21、第二線路層22的厚度較該種子層12厚，因此在對個基板10進行蝕刻移 除該部分的種子層12後，仍會保留母板連接凸塊23、第一線路層21及第二線路層22。
請參閱圖4A及4B所示，在一實施例中，當完成該第一線路層21、第二線路層22及該母板連接凸塊23後，還進一步分別在該第一線路層21及第二線路層22上進行一線路增層程序，以在該第一線路層21上設置一第一增層線路結構31，以及在該第二線路層22上設置一第二增層線路結構32。該第一增層線路結構31及第二增層線路結構32中分別包含至少一增層線路層312、322，本發明的圖式中係以一增層線路層為例。該線路增層程序例如是進一步包含以下步驟：如圖4A所示，在第一線路層21、第二線路層22上設置並壓合介電層311、321，再對介電層311、321鐳射鑽孔形成盲孔310、320，使部份的第一線路層21、第二線路層22的表面外露於所述盲孔310、320，以及如圖4B所示，在該介電層311、321上進行上光阻、曝光、顯影、電鍍、去光阻、蝕刻等步驟後，形成該增層線路層312、322，並且將電鍍的導電層材料填入盲孔310、320中，形成增層線路層312、322與第一線路層21、第二線路層22之間的導通孔3101、3201。導通孔3101電連接增層線路層312與第一線路層21，導通孔3102電連接增層線路層322與第二線路層22。在一實施例中，當該第一增層線路結構31或該第二增層線路結構32為最外層的表層線路結構時，該第一增層線路層312包含有複數第一晶片焊墊3121之構件，且該第二增層線路層322包含有複數第二晶片焊墊3221之構件。
請參閱圖5所示，當完成該第一增層線路結構31及該第二增層線路結構32後，則進一步在該第一增層線路結構31上設置一第一防焊層41，且在該第二增層線路結構32上設置一第二防焊層42。該第一防焊層41及第二防焊層42分別係由上光阻、曝光、顯影等程序形成，使得該第一防焊層41暴露各該第一晶片焊墊3121，而該第二防焊層42暴露各該第二晶片焊墊3221。
須注意的是，該第一增層線路結構31及該第二增層線路結構32是選擇性設置的。也就是說，該基板10上也可以只包含該第一線路層21及該第二線路層22，而該第一線路層21及該第二線路層22則分別包含有複數用於連接該第一晶片及該第二晶片的晶片焊墊。在此種實施例中，該第一防焊層41及第二防焊層42則是直接設置於該第一線路層21及第二線路層22上，並暴露第一線路層21及第二線路層22的該等晶片焊墊。
請參閱圖6A至圖6B所示，當完成設置該第一防焊層41及第二防焊層42的步驟後，則沿該子板單元11的周緣進行一切割程序，以暴露各該母板連接凸塊23的一側面231。較佳的，如圖6A所示，在進行該切割程序之前，係先在該子板單元11中的第一防焊層41及該第二防焊層42上分別設置一保護層43，該保護層43用於在切割程序以及後續的設置焊接料層24等步驟中保護該子板單元11中最外層的防焊層、線路層及晶片焊墊等，例如該第一增層線路結構31、第二增層線路結構32、第一晶片焊墊3121，第二晶片焊墊3221，第一防焊層41、第二防焊層42等。該保護層43例如是一保護光阻層，且係先將該保護光阻層43鋪設於該第一防焊層41及第二防焊層42上後進行曝光及顯影，以暴露待切割區域。接著，在圖6B中，才沿該子板單元11的周緣進行切割，使得設置於子板單元11周緣的母板連接凸塊23的側面231外露。
請一併參閱圖6C的局部放大圖所示，當完成該切割程序後，該母板連接凸塊23的該側面231與基板10、介電層311、321、第一防焊層41或第二防焊層42等其他材料層在進行切割後形成的一切割面103相切齊。
再請一併參閱圖7所示，圖7所示為進行切割程序前該基板10的俯視示意圖。在一實施例中，該基板10上各該子板單元11的形狀例如是一矩形，具有互相平行的二對邊，而前述該子板單元11的周緣例如是該矩形的其中一個邊或多個邊。在一實施例中，該基板10還定義有複數切割道區13，該等切 割道區13係間隔地設置各該子板單元11的周緣之間，也就是分別設置於相鄰的二子板單元11相對應的二邊之間。在本實施例中，在沿該子板單元11的周緣進行切割程序的步驟中，係將該基板10的該等切割道區13內的第一防焊層41、第一增層線路結構31、第二增層線路結構32、第一線路層21、第二線路層22、基板10及延伸至切割道區的部分的母板連接凸塊23的材料挖除，形成鏤空的切割道區13’。如此一來，設置於該第一線路層21或該第二線路層22上的母板連接凸塊23的側面231將會向該鏤空的切割道區13’裸露。
須注意的是，如圖7所示，在本實施例中，較佳的，該等切割道區13之間係分離的。也就是說，該等切割道區13之間並未相連接。因此，在完成沿該子板單元11的周緣進行一切割程序的步驟，形成鏤空的切割道區13’後，各該子板單元11之間仍有部分相連，並未直接分離，此時該基板10仍然是一整體，以便於在接下來的數個步驟中繼續對多個子板單元11同步加工，增加加工之便利性。
請參閱圖8A及8B的局部放大圖所示，在一實施例中，在完成沿該子板單元11的周緣進行一切割程序的步驟後，還進一步沿該子板單元11的周緣移除部分的第一防焊層41、第一增層線路結構31的介電層311，以及第二防焊層42、第二增層線路結構32的介電層321等，以暴露該母板連接凸塊23的一頂面232。也就是說，將覆蓋於該母板連接凸塊23上的部份材料層移除，使得該母板連接凸塊23的頂面232露出。此一步驟較佳可使用鐳射切割的方式定深地將該些材料層移除達成。如此一來，當進行在該母板連接凸塊23的側面231上設置一焊接料層24的步驟時(如圖9A及9B所示)，該焊接料層24係由該母板連接凸塊23的側面231延伸至該母板連接凸塊23的該頂面232。此一步驟增加了該母板連接凸塊23可供焊接料層24黏著的外露面積，確保完成子載板1後，子載板1與母載板6之間的連接品質及穩定性。
請參閱圖9A及9B的局部放大圖所示，當完成切割程序使得母板連接凸塊23的側面231露出後，則在該母板連接凸塊23的側面231上設置一焊接料層24。該焊接料層24的材質例如是焊錫，且例如通過一浸錫程序使得母板連接凸塊23的側面231及/或頂面232沾上錫料。由於該基板10仍是一整體，此一步驟係在單一道工序中同時使得該基板10包含的複數子板單元11的複數母板連接凸塊23的側面231同時完成設置焊接料層24的程序。
請參閱圖10所示，在一實施例中，當完成母板連接凸塊23的側面231及/或頂面232上設置焊接料層24後，此時可以移除子板單元11外的該保護層43。接著，將該子板單元11由該基板10的其他部份分離，完成獨立的一子載板1。此一步驟中，例如是將該基板10上除了子板單元11及已挖除的切割道區13’之外的其餘部份以機械鑽孔或鐳射鑽孔之程序切除，使得各該子板單元11之間分離。該子板單元11內的基板10及設置於其上的第一線路層21、第二線路層22、母板連接凸塊23、第一防焊層41、第二防焊層42，或者進一步包含第一增層線路結構31、第二增層線路結構32等，係一完成的子載板1。
請參閱圖11所示，當完成該子板單元11的分離後，在該第一線路層21上設置一第一晶片51，且在該子板單元11的第二線路層22上設置一第二晶片52，使得該第一晶片51通過該第一線路層21、該第二線路層22和導通孔111電性連接該第二晶片52。在此一步驟中，當該子板單元11上只有第一線路層21及第二線路層22時，例如係將第一晶片51的與該第一線路層21包含的複數晶片焊墊連接，以及將第二晶片52該第二線路層22包含的複數晶片焊墊連接，該第一晶片51及第二晶片52直接通過第一線路層21及第二線路層22及導通孔111形成電性及訊號連接；或者，如圖11所示，該第一晶片51係與該第一增層線路結構31的各該第一晶片焊墊3121通過焊料53連接，而該第二晶片52係與該第二增層線路結構32的第二晶片焊墊3221通過焊料53連接。該第一晶片51及第 二晶片52之間係先經過第一增層線路結構31及第二增層線路結構32中的增層線路層312、322，再經過第一線路層21及第二線路層22形成電性連接。本發明不以此為限。較佳的，當完成第一晶片51及第二晶片52與子載板之間的焊接後，還進一步在第一晶片51、第二晶片52外覆蓋絕緣保護層54，該絕緣保護層54例如是封裝樹脂。
請參閱圖11所示，通過上述晶片互聯的封裝方法完成的晶片互聯的封裝結構主要包含有該子載板1、該第一晶片51、該第二晶片52及該焊接料層24。該子載板1包含的複數線路層例如是該第一線路層21及該第二線路層22，或進一步包含第一增層線路層312及第二增層線路層322等。該子載板1具有一第一表面1A及相對該第一表面1A的一第二表面1B，該第一表面1A例如是設置於該基板10的上表面101上的至少一線路層的最外側的防焊層41表面，而該第二表面1B例如是設置於該基板10的一下表面102上的至少一線路層的最外側的防焊層42表面。該子載板1還包含至少一母板連接凸塊23，該母板連接凸塊23係設置於其中一線路層上，且是設置於該子載板1的一周緣，該母板連接凸塊23的一側面231則朝向該子載板1的外側露出，而該焊接料層24設置於該母板連接凸塊23的側面231。該第一晶片51設置於該子載板1的第一表面1A上，與該子載板1的第一表面1A的線路層電性連接，例如是與該增增層線路層321的第一晶片焊墊3121通過焊料53的焊接而形成電性連接；而該第二晶片52設置於該子載板1的第二表面1B上，與該子載板的第二表面1B的線路層電性連接，例如是與該增層線路層322的第二晶片焊墊3221通過焊料53的焊接而形成電性連接。該第一晶片51與該第二晶片52通過該複數線路層互相電性連接。較佳的，所述電性連接係指訊號連接。
在一實施例中，由於該母板連接凸塊23的側面係通過沿該子板單元11的周緣對已完成的整體結構進行穿透切割形成的，該母板連接凸塊23的側面231與該基板10的一切割面103相切齊。
在一實施例中，本發明的晶片互聯的封裝方法還進一步包含以下步驟，以將完成第一晶片51、第二晶片52連接的子載板1進一步與母載板6結合。
請參閱圖12A所示，準備一母載板6，該母載板6包含複數線路層61，且具有一子載板容置槽62；該子載板容置槽62內具有一側壁621，該複數線路層61包含的至少一側面接點611且其突出並外露於該側壁621。將該子板單元11連同該第一晶片51、第二晶片52置入該子載板容置槽62，且使得該子板單元11的周緣朝向該子載板容置槽62的側壁621。在一實施例中，該母載板6係由一專用治具7乘載，以穩定該母載板6及子載板1的相對位置，達到母載板6的側面接點與子載板1的母板連接凸塊23能夠對齊之目的。在一實施例中，該子載板容置槽62係貫穿該母載板。
請參閱圖12B所示，將該子板單元11連同該第一晶片51、第二晶片52置入該子載板容置槽62後，將該母板連接凸塊23藉由該焊接料層24與該母載板61的側面接點611連接，使得該子載板1中的線路層如第一線路層21、第二線路層22通過母板連接凸塊23電性連接該母載板中的線路層61。
在一實施例中，如圖12C所示，完成子載板1與母載板6的連接後，對該母載板6的子載板容置槽62內進行一填膠程序，將子載板1、第一晶片51、第二晶片52與子載板容置槽62的側壁621之間的空隙填滿填充材料63。最後，如圖12D所示，將該母載板6連同該子載板1由該專用治具上移開，完成第一晶片51及第二晶片52通過子載板1互相訊號連接，且進一步通過子載板1與母載板6的線路層61連接的封裝結構。
請一併參閱圖13的俯視示意圖，該子載板1連同該第一晶片51、第二晶片52以嵌入式的方式設置於該母載板的子板容置槽中，且子載板1的線路層如第一線路層21、第二線路層22由子載板1周緣的母板連接凸塊23直接與母載板6內的線路層61的側面接點611連接，子載板1與母載板6之間的訊號為水平方向傳輸，水平方向例如為圖中所示的X軸方向及Y軸方向。相較習知的晶片互聯封裝技術中，子載板係設置於母載板的上表面與表面接點，而必須先通過垂直的導通孔才能與母載板的內部線路層連接的方式，本發明的子載板1與母載板6之間的訊號垂直通過導電通孔的次數較少，降低訊號過孔產生的的訊號反射損失，進而提高子載板1與母載板6之間的訊號品質。
請參閱圖14所示，在一實施例中，該等母板連接凸塊23可以設置於多層線路層上，而不僅限於其中的第一線路層21及第二線路層23上。在完成子載板的任一增層線路層312、322的設置後，皆可在該等增層線路層312、322上進一步設置該等母板連接凸塊23，且該母載板6的子載板容置槽32中在對應的位置設置有線路層61的側面接點611，以供子載板1的該等增層線路層312、322直接通過該母板連接凸塊23與母載板6的其各該線路層61連接。如此一來，子載板1內部的任一線路層如第一線路層21、第二線路層22或增層線路層312、322等皆無須先通過至少一導通孔電性連接子載板表面的表面接點，再通過一母載板的表面接點，母載板中的至少一導通孔才能與母載板內部的目標線路層連接，大幅降低子載板1的內部線路層與母載板6的內部線路層之間的訊號傳輸路徑，進而提高訊號連接品質。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本 發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
21:第一線路層
22:第二線路層
23:母板連接凸塊
24:焊接料
51:第一晶片
52:第二晶片
6:母載板
61:線路層
611:側面接點
62:子載板容置槽
621:側壁
63:填充材料

Claims (17)

  1. 一種晶片互聯的封裝方法，包含以下步驟：準備一基板，該基板具有一上表面及一下表面；該基板包含一子板單元，該子板單元中具有複數穿孔；在該子板單元中的第一表面上形成一第一線路層，且在該子板單元中的第二表面上形成一第二線路層，且在穿孔中形成導通孔，使該第一線路層通過各該導通孔電性連接該第二線路層；在該第一線路層上設置一母板連接凸塊，該母板連接凸塊係沿該子板單元的一周緣設置；沿該子板單元的一周緣進行一切割程序，以暴露各該母板連接凸塊的一側面；分離該子板單元與該基板的其他部份，完成獨立的一子載板；將該子載板設置於一母載板的一子載板容置槽中，該母板連接凸塊的該側面與該子載板容置槽的一側壁上的一側面接點連接。
  2. 如請求項1所述的晶片互聯的封裝方法，進一步包含以下步驟：在該母板連接凸塊的側面上設置一焊接料層。
  3. 如請求項2所述的晶片互聯的封裝方法，進一步包含以下步驟：在該子板單元的第一線路層上設置一第一晶片，且在該子板單元的第二線路層上設置一第二晶片，使得該第一晶片通過該第一線路層、該第二線路層及各該導通孔電性連接該第二晶片。
  4. 如請求項2所述的晶片互聯的封裝方法，進一步包含以下步驟： 在該第一線路層及第二線路層上進行一線路增層程序，以在該第一線路層上設置一第一增層線路結構，以及在該第二線路層上設置一第二增層線路結構；分別在該第一增層線路結構上設置一第一防焊層，且在該第二增層線路結構上設置一第二防焊層，該第一防焊層暴露該第一增層線路結構的複數第一晶片焊墊，且該第二防焊層暴露該第二增層線路結構的複數第二晶片焊墊。
  5. 如請求項4所述的晶片互聯的封裝方法，進一步包含以下步驟：沿該子板單元的周緣移除部分的第一防焊層、第一增層線路結構，以暴露該母板連接凸塊的一頂面；其中，當進行在該母板連接凸塊的側面上設置一焊接料層的步驟中，該焊接料層係由該母板連接凸塊的側面延伸至該母板連接凸塊的頂面。
  6. 如請求項1所述的晶片互聯的封裝方法，包含以下步驟：在該基板的該上表面及該下表面上預先形成一種子層；且當完成在第一線路層上設置該母板連接凸塊的步驟後，還進一步包含：移除未被第一線路層及第二線路層覆蓋的部分的種子層。
  7. 如請求項1所述的晶片互聯的封裝方法，其中，該基板係包含複數子板單元，各該子板單元係呈週期性排列。
  8. 如請求項7所述的晶片互聯的封裝方法，其中，該基板還包含複數切割道區，各該切割道區間隔地設置於各該子板單元的周緣之間；在沿該子板單元的該周緣進行一切割程序，以暴露各該母板連接凸塊的側面的步驟中，係將各該切割道區中的所有材料切除，使得該母板連接凸塊的側面朝向該切割道區暴露。
  9. 如請求項2所述的晶片互聯的封裝方法，其中， 在進行沿該子板單元的一周緣進行一切割程序，以暴露各該母板連接凸塊的側面的步驟前，還進一步包含以下步驟：在該第一線路層及該第二線路層上分別覆蓋一保護層；及在完成在該母板連接凸塊的側面上設置一焊接料層的步驟後，進一步包含以下步驟：移除該第一線路層及該第二線路層上的該保護層。
  10. 如請求項3所述的晶片互聯的封裝方法，當完成在該母板連接凸塊的側面上設置一焊接料層的步驟後，才進一步進行分離該子板單元與該基板的其他部份，完成獨立的該子載板的步驟；其中，該第一晶片及該第二晶片係設置於該子載板上。
  11. 如請求項10所述的晶片互聯的封裝方法，其中，該母載板包含複數線路層，該複數線路層包含該側面接點；在將該子載板設置於該子載板容置槽中時，是將該子載板連同該第一晶片、第二晶片置入該子載板容置槽，且使得該母板連接凸塊的側面朝向該子載板容置槽的側壁；該母板連接凸塊通過該焊接料層與該母載板的側面接點連接。
  12. 一種晶片互聯的封裝結構，包含：一子載板，包含一基板、複數線路層及一母板連接凸塊，且具有一第一表面及相對該第一表面的一第二表面；該母板連接凸塊係設置於其中一線路層上，且係設置於該子載板的一周緣，該母板連接凸塊的一側面朝向該子載板的外側露出；一母載板，包含複數線路層及一子載板容置槽；該子載板容置槽貫穿其中至少二線路層；該子載板容置槽內具有一側壁，該複數線路層包含一側面接點，該側面接點突出於該側壁； 該子載板設置於該子載板容置槽中，該母板連接凸塊的該側面與該子載板容置槽的該側壁上的該側面接點連接。
  13. 如請求項12所述的晶片互聯的封裝結構，進一步包含：一焊接料層，設置於該母板連接凸塊的側面。
  14. 如請求項13所述的晶片互聯的封裝結構，其中，該母板連接凸塊具有一頂面，該焊接料層由該母板連接凸塊的側面延伸至該母板連接凸塊的頂面。
  15. 如請求項13或14所述的晶片互聯的封裝結構，進一步包含：一第一晶片，設置於該子載板的該第一表面上，且與該第一表面的線路層電性連接；一第二晶片，設置於該子載板的該第二表面上，且與該第二表面的線路層電性連接，該第一晶片及該第二晶片通過該複數線路層互相電性連接。
  16. 如請求項15所述的晶片互聯的封裝結構，其中，該子載板、該第一晶片及該第二晶片設置於該子載板容置槽中，該母板連接凸塊的側面面向該子載板容置槽的側壁，使該子載板的母板連接凸塊以該側面的焊接料層與該母載板的該側面接點連接。
  17. 如請求項12所述的晶片互聯的封裝結構，其中，該母板連接凸塊的側面與該基板的一切割面相切齊。
TW110136061A 2021-09-28 2021-09-28 晶片互聯的封裝結構及其封裝方法 TWI778816B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110136061A TWI778816B (zh) 2021-09-28 2021-09-28 晶片互聯的封裝結構及其封裝方法
US17/523,093 US11670520B2 (en) 2021-09-28 2021-11-10 Package structure with interconnection between chips and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110136061A TWI778816B (zh) 2021-09-28 2021-09-28 晶片互聯的封裝結構及其封裝方法

Publications (2)

Publication Number Publication Date
TWI778816B true TWI778816B (zh) 2022-09-21
TW202314878A TW202314878A (zh) 2023-04-01

Family

ID=84958293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136061A TWI778816B (zh) 2021-09-28 2021-09-28 晶片互聯的封裝結構及其封裝方法

Country Status (2)

Country Link
US (1) US11670520B2 (zh)
TW (1) TWI778816B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221046A1 (en) * 2010-03-11 2011-09-15 Ambit Microsystems (Zhongshan) Ltd. Semiconductor assembly package having shielding layer and method therefor
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI358117B (en) * 2008-02-05 2012-02-11 Advanced Semiconductor Eng Packaging structure and packaging method thereof
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
US20210013586A1 (en) * 2019-07-12 2021-01-14 Kabushiki Kaisha Toshiba Electronic apparatus and method of manufacturing electronic apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US8093722B2 (en) * 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
US7952182B2 (en) * 2008-06-30 2011-05-31 Intel Corporation Semiconductor device with package to package connection
US9941593B2 (en) * 2013-04-30 2018-04-10 Monarch Antenna, Inc. Patch antenna and method for impedance, frequency and pattern tuning
WO2015049944A1 (ja) * 2013-10-03 2015-04-09 富士電機株式会社 半導体モジュール
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
TWI721525B (zh) 2019-08-13 2021-03-11 欣興電子股份有限公司 電路板及組裝結構及組裝結構的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI358117B (en) * 2008-02-05 2012-02-11 Advanced Semiconductor Eng Packaging structure and packaging method thereof
US20110221046A1 (en) * 2010-03-11 2011-09-15 Ambit Microsystems (Zhongshan) Ltd. Semiconductor assembly package having shielding layer and method therefor
US20170221835A1 (en) * 2016-02-03 2017-08-03 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip
US20210013586A1 (en) * 2019-07-12 2021-01-14 Kabushiki Kaisha Toshiba Electronic apparatus and method of manufacturing electronic apparatus
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法

Also Published As

Publication number Publication date
US20230102457A1 (en) 2023-03-30
TW202314878A (zh) 2023-04-01
US11670520B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
JP5422720B2 (ja) エッジ接続ウエハレベル積層体
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US20100242272A1 (en) Method of manufacturing printed circuit board
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
JPH0936549A (ja) ベアチップ実装用プリント基板
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR0157060B1 (ko) 실장기판
TW201407731A (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
US10743403B2 (en) Wiring board
US10804210B2 (en) Wiring board
US9060430B1 (en) Shielded trace structure and fabrication method
TWI778816B (zh) 晶片互聯的封裝結構及其封裝方法
JP7283027B2 (ja) プリント回路基板
KR102601582B1 (ko) 반도체 패키지 및 그 제조방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
JPH10242335A (ja) 半導体装置
CN115881546A (zh) 芯片互联的封装结构及其封装方法
JP3699383B2 (ja) 配線基板の製造方法
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20240005415A (ko) 캐비티 기반의 글래스 기판 구조 및 그 제조 방법
JP2000340698A (ja) リードレスチップキャリア用基板及びリードレスチップキャリア
JP6030513B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent