JP3199997B2 - マルチチップモジュール及びその生産方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、立体回路を形成し
た多層配線回路基板に、多数のＬＳＩチップ等のチップ
部品を搭載してなるマルチチップモジュール及びその生
産方法に関するものである。

【０００２】

【従来の技術】例えば、セラミック多層配線回路基板の
表面に薄膜回路層を形成し、その薄膜回路層の表面配線
上に、ＬＳＩ（大規模集積回路）チップを、フェイスダ
ウンボンディングにより接続搭載する、フリップチップ
実装方式のマルチチップモジュールは公知である。この
種マルチチップモジュールにおいては、ＬＳＩの高集積
化により個々のＬＳＩチップの入力端子数が増えると共
に多層配線回路基板内の信号配線数も増大するため、Ｌ
ＳＩを搭載する多層配線回路基板も、多端子化と多層化
が必要になり、必然的に大規模化してくる。このような
大規模の多層配線回路基板においては、微細配線パター
ンの製造工程上での不良（製造プロセスに伴う欠陥）が
不可避的に発生し、歩留まりが低下するとともに、超高
密度実装であるがために技術回避困難となり、不良品廃
棄処分が課題となってくる。そこで、この課題に対処す
るために、下記の従来技術で改善しようとすると解決が
困難となってきる。

【０００３】その一つは、特開平４−１０２３９５号に
示されるように、多層配線回路基板の製造に際し、各層
毎に、検査と修正を入念に行って、次の層を形成するこ
とにより、不良品を極力出さないようにする方法で、多
層配線回路基板を、無欠陥で積層することにより、歩留
まりの向上と、信頼性の向上を図ろうとするものであ
る。しかし、この方法は、前の層までは無欠陥で積層さ
れかつ次層形成以降の工程での影響により以前の層に不
良が発生しないことを前提にした方法であり、超高密度
実装においては現実的でないばかりでなく、セラミック
多層配線回路基板のように、各々回路パターンを印刷し
た多層のグリーンシートを、一括して積層、焼成するも
の、すなわち、多層配線回路基板を一括して作り上げる
工程を含むものに対しては、適用できない欠点があっ
た。この欠点を補う方法として、特開昭６３−２１３３
９９号公報に記載されているように、プリント基板のよ
うな多層配線回路基板の内層に予め改造用パターンを設
けておき、改造の必要が生じたときには、多層配線回路
基板の表面から、上記内層の改造用パターンにアクセス
して、上記内層の改造用パターンをカットしたり、接続
することにより、内層のショート回路箇所、オープン回
路箇所等の配線不良箇所を直接的に修正加工するものが
ある。しかしながらこの方法もセラミック多層配線回路
基板のように、一旦、焼成を行うと、内層の配線パター
ンへのアクセスが著しく困難又は不可能なものに対して
は適用できない欠点があった。

【０００４】また、従来、前記したような大規模の多層
配線回路基板を使用して構成したマルチチップモジュー
ルに対して若干の機能変更の必要が生じ、多層配線回路
基板の配線に変更（機能変更に伴う配線変更）の必要が
生じた場合でも、その変更必要箇所に対して変更のため
の加工ができない場合、多層配線回路基板を新たに開発
設計からやり直しているために、製品化までに長期間を
要する欠点があった。すなわち、マルチチップモジュー
ルの開発期間短縮の低減のニーズが高かったにもかかわ
らず、それに応えられる有力な方法がなかった。

【０００５】

【発明が解決しようとする課題】したがって、本発明の
目的は、製造プロセス欠陥救済や機能変更の必要が生じ
たときに、新たに多層配線回路基板を作り直すことな
く、元の（元と同種の）多層配線回路基板を有効活用し
て、所定の品質と所要の機能を達成するマルチチップモ
ジュールを短期間で開発、生産可能とするマルチチップ
モジュール及びその生産方法を提供することにある。本
発明の他の目的は、製造プロセス欠陥救済や機能変更の
必要が生じたときに、新たに多層配線回路基板を作り直
すことなく、元の（元と同種の）多層配線回路基板を有
効活用して、開発や生産の歩留まりを高め、必要最小限
の数と種類の多層配線回路基板で所要の数と種類のマル
チチップモジュールの生産を可能とし、多層配線回路基
板やマルチチップモジュールの不良品や不要廃棄物を極
力出さないか、激減させるマルチチップモジュール及び
その生産方法を提供することにある。

【０００６】

【課題を解決するための手段】上記課題及び目的を達成
するための本発明の特徴を概括すれば、次の通りであ
る。本発明の最大の特徴は、マルチチップモジュールに
おいて、製造プロセスに伴う欠陥箇所や機能変更に伴う
変更箇所等の修正必要箇所が、直接的に修正が可能な場
合は当該修正必要箇所を修正実施箇所として直接的に修
正加工し、直接修正が不可能な場合は、当該修正必要箇
所と電気接続的に関連しかつ当該修正必要箇所より上層
又はチップ部品に設けられた修正実施箇所で間接的に修
正加工するようにした点である。当該修正必要箇所が直
接的に修正が可能な場合とは、当該修正必要箇所が、多
層配線回路基板の表面又は表面近くの層にある場合等の
ように露出可能な場合であり、当該修正必要箇所が直接
的に修正が不可能な場合とは、当該修正必要箇所が、セ
ラミック多層配線回路基板の内層にある場合等のように
露出不可能な場合である。

【０００７】本発明は、マルチチップモジュールにおい
て、製造プロセスに伴う欠陥箇所や機能変更に伴う変更
箇所等の修正必要箇所は、基本的には、オープン（開
放）かショート（短絡）のいずれかである点に着目し、
上記露出不可能な修正必要箇所は無修正又は無変更のま
ま多層配線回路基板の内層に残留させても、その修正
を、多層配線回路基板の上層又はチップ部品に設けた修
正実施箇所で行う、すなわち、修正必要箇所と修正実施
箇所とを物理的あるいは幾何学的に分離してもよいとい
う新しい知見を採用したことを特徴としている。これに
対して、従来の技術においては、ある層での欠陥修正又
は配線変更は、当該層に直接的に修正加工を施すことに
より行うという、修正必要箇所＝修正実施箇所の修正手
法だけであったので、直接的に修正加工ができない欠陥
箇所又は配線変更箇所の修正には対処できなかった。本
発明は、上記二つの修正手法、すなわち、修正必要箇所
・修正実施箇所一致修正手法及び修正必要箇所・修正実
施箇所分離修正手法を、多層配線回路基板のみならずチ
ップ部品も含めたマルチチップモジュールに総合適用す
ることにより、不良品の廃棄等の無駄をなくし、目的の
製品を短日程でユーザに提供できるようにしたものであ
る。

【０００８】本発明の目的を解決する手段を列挙すれ
ば、以下の通りである。即ち、本発明は、複数のチップ
部品を多層立体回路基板の表面に搭載接続するマルチチ
ップモジュールであって、上記多層立体回路基板の多層
立体回路の配線に発生した製造プロセスに伴う欠陥箇所
のうち、直接修正可能な第１種の箇所については該第１
種の箇所またはその近傍において直接的に修正され、直
接修正不可能な第２種の箇所については該第２種の箇所
と電気接続的に関連付けられた上層の修正箇所または上
記チップ部品において間接的に修正されたことを特徴と
するマルチチップモジュールである。また本発明は、複
数のチップ部品を多層立体回路基板の表面に搭載接続す
るマルチチップモジュールであって、上記多層立体回路
基板の多層立体回路の配線における機能変更に伴う変更
箇所のうち、直接変更可能な第１種の箇所については該
第１種の箇所またはその近傍において直接的に変更さ
れ、直接変更不可能な第２種の箇所については該第２種
の箇所と電気接続的に関連付けられた上層の変更箇所ま
たは上記チップ部品において間接的に変更されたことを
特徴とするマルチチップモジュールである。

【０００９】また本発明は、第１の多層立体回路の上に
第２の多層立体回路を接続形成した多層立体回路基板の
表面に複数のチップ部品を搭載接続したマルチチップモ
ジュールであって、上記第１の多層立体回路の内層に存
在する製造プロセスに伴う配線欠陥箇所を間接的に修正
した修正配線回路を上記第２の多層立体回路に形成した
ことを特徴とするマルチチップモジュールである。また
本発明は、第１の多層立体回路の上に第２の多層立体回
路を接続形成した多層立体回路基板の表面に複数のチッ
プ部品を搭載接続したマルチチップモジュールであっ
て、上記第１の多層立体回路の内層に存在する製造プロ
セスに伴う配線欠陥箇所を間接的に修正した第１の修正
配線回路と上記第２の多層立体回路に発生した製造プロ
セスに伴う配線欠陥箇所を直接的に修正した第２の修正
配線回路とを上記第２の多層立体回路に形成したことを
特徴とするマルチチップモジュールである。

【００１０】また本発明は、第１の多層立体回路の上に
第２の多層立体回路を接続形成した多層立体回路基板の
表面に複数のチップ部品を搭載接続したマルチチップモ
ジュールであって、上記第１の多層立体回路の内層にお
ける機能変更に伴う配線変更箇所を間接的に変更した配
線変更回路を上記第２の多層立体回路に形成したことを
特徴とするマルチチップモジュールである。また本発明
は、第１の多層立体回路の上に第２の多層立体回路を接
続形成した多層立体回路基板の表面に複数のチップ部品
を搭載接続したマルチチップモジュールであって、上記
第１の多層立体回路の内層における機能変更に伴う配線
変更箇所を間接的に変更した第１の配線変更回路と上記
第２の多層立体回路における機能変更に伴う配線変更箇
所を直接的に変更した第２の配線変更回路とを上記第２
の多層立体回路に形成したことを特徴とするマルチチッ
プモジュールである。

【００１１】また本発明は、前記マルチチップモジュー
ルをプリント回路基板に電気接続して実装したことを特
徴とする電子回路モジュール装置（マルチチップモジュ
ール実装構造体）である。また本発明は、多層立体回路
基板を製作する多層立体回路基板製作工程と、該多層立
体回路基板製作工程で製作された多層立体回路の表面に
複数のチップ部品を搭載接続するチップ部品搭載接続工
程とを有するマルチチップモジュールの生産方法であっ
て、前記多層立体回路基板製作工程で製作された多層立
体回路基板の多層立体回路の配線に発生した製造プロセ
スに伴う欠陥箇所が直接修正可能な箇所か否かを判断
し、直接修正可能な第１種の箇所については該第１種の
箇所またはその近傍において直接的に修正し、直接修正
不可能な第２種の箇所については該第２種の箇所と電気
接続的に関連付けられた上層の修正箇所または上記チッ
プ部品において間接的に修正する配線修正工程を有する
ことを特徴とするマルチチップモジュールの生産方法で
ある。

【００１２】また本発明は、多層立体回路基板を製作す
る多層立体回路基板製作工程と、該多層立体回路基板製
作工程で製作された多層立体回路の表面に複数のチップ
部品を搭載接続するチップ部品搭載接続工程とを有する
マルチチップモジュールの生産方法であって、前記多層
立体回路基板製作工程で製作された多層立体回路基板の
多層立体回路の配線における機能変更に伴う変更箇所が
直接変更可能な箇所か否かを判断し、直接変更可能な第
１種の箇所については該第１種の箇所またはその近傍に
おいて直接的に変更し、直接変更不可能な第２種の箇所
については該第２種の箇所と電気接続的に関連付けられ
た上層の変更箇所または上記チップ部品において間接的
に変更する配線変更工程を有することを特徴とするマル
チチップモジュールの生産方法である。また本発明は、
第１の多層立体回路を製作する第１の多層立体回路製作
工程、該第１の多層立体回路製作工程で製作された第１
の多層立体回路を検査して、第１の多層立体回路の内層
に存在する製造プロセスに伴う欠陥箇所を検出する第１
の多層立体回路の検査工程、および上記第１の多層立体
回路製作工程で製作された第１の多層立体回路上に、上
記第１の多層立体回路の検査工程で検出された欠陥箇所
を修正する修正回路を組み込んで第２の多層立体回路を
接続形成する第２の多層立体回路形成工程を有して第１
及び第２の多層立体回路からなる多層立体回路基板を製
作する多層立体回路基板製作工程と、該多層立体回路基
板製作工程で製作された多層立体回路基板の表面に複数
のチップ部品を搭載接続してマルチチップモジュールを
得るチップ部品搭載接続工程とを有することを特徴とす
るマルチチップモジュールの生産方法である。

【００１３】また本発明は、第１の多層立体回路を製作
する第１の多層立体回路製作工程、該第１の多層立体回
路製作工程で製作された第１の多層立体回路を検査し
て、第１の多層立体回路の内層に存在する製造プロセス
に伴う欠陥箇所を検出する第１の多層立体回路の検査工
程、および上記第１の多層立体回路製作工程で製作され
た第１の多層立体回路上に、上記第１の多層立体回路の
検査工程で検出された欠陥箇所を修正する修正回路を組
み込んで第２の多層立体回路を接続形成する第２の多層
立体回路形成工程を有して第１及び第２の多層立体回路
からなる多層立体回路基板を製作する多層立体回路基板
製作工程と、該多層立体回路基板製作工程で製作された
多層立体回路基板の表面に複数のチップ部品を搭載接続
してマルチチップモジュールを得るチップ部品搭載接続
工程と、該チップ部品搭載接続工程で得られたマルチチ
ップモジュールの機能検査を行うマルチチップモジュー
ル機能検査工程と、該マルチチップモジュール機能検査
工程で得られたマルチチップモジュールの機能検査に基
づき上記第２の多層立体回路の該当箇所を直接的に修正
又は変更する工程とを有することを特徴とするマルチチ
ップモジュールの生産方法である。

【００１４】また本発明は、多層立体回路基板の下層部
を製作する多層立体回路基板下層部製作工程と、該多層
立体回路基板下層部製作工程で製作された多層立体回路
基板の下層部内に存在する製造プロセスによる欠陥配線
を検査する第１の検査工程と、上記多層立体回路基板下
層部製作工程で製作された多層立体回路基板の下層部上
に、上記第１の検査工程で検出された欠陥配線を修正す
る修正回路を組み込んで多層立体回路基板の上層部を接
続形成する多層立体回路基板上層部形成工程と、該多層
立体回路基板上層部形成工程で製作された多層立体回路
基板の表面に複数のチップ部品を搭載接続してマルチチ
ップモジュールを得るチップ部品搭載接続工程とを有す
ることを特徴とするマルチチップモジュールの生産方法
である。また本発明は、多層立体回路基板の下層部を製
作する下層部製作工程と、該下層部製作工程で製作され
た多層立体回路基板の下層部内に存在する製造プロセス
による欠陥配線を検査する第１の検査工程と、上記多層
立体回路基板下層部製作工程で製作された多層立体回路
基板の下層部上に、上記第１の検査工程で検出された欠
陥配線を修正する修正回路を組み込んで多層立体回路基
板の上層部を接続形成する上層部形成工程と、該上層部
形成工程で製作された多層立体回路基板の上層部におけ
る配線を検査する第２の検査工程と、該第２の検査工程
で検査された結果に応じて多層立体回路基板の上層部に
おける配線を修正する上層部配線修正工程と、該上層部
配線修正工程で修正された多層立体回路基板の表面に複
数のチップ部品を搭載接続してマルチチップモジュール
を得るチップ部品搭載接続工程とを有することを特徴と
するマルチチップモジュールの生産方法である。

【００１５】また本発明は、論理変更されたチップ部品
を多層立体回路基板の表面に搭載接続してマルチチップ
モジュールの機能充足／変更（論理変更）を行うことを
特徴とするマルチチップモジュールの生産方法である。
また本発明は、チップ部品の空きパッドを使用して論理
変更されたチップ部品を多層立体回路基板の表面に搭載
接続してマルチチップモジュールの機能充足／変更（論
理変更）を行うことを特徴とするマルチチップモジュー
ルの生産方法である。また本発明は、論理変更されたチ
ップ部品を多層立体回路基板の表面に搭載接続し、該多
層立体回路基板に表面側から裏面側に延びた導電体であ
るスルーラインを用いてマルチチップモジュールの機能
充足／変更（論理変更）を行うことを特徴とするマルチ
チップモジュールの生産方法である。

【００１６】以上説明したように、本発明によれば、製
造プロセス欠陥救済や機能変更の必要が生じたときに、
新たに多層配線回路基板を作り直すことなく、元の（元
と同種の）多層配線回路基板を有効活用して、所定の品
質と所要の機能を達成するマルチチップモジュールを短
期間で開発、生産可能とすることができる。また本発明
によれば、製造プロセス欠陥救済や機能変更の必要が生
じたときに、新たに多層配線回路基板を作り直すことな
く、元の（元と同種の）多層配線回路基板を有効活用し
て、開発や生産の歩留まりを高め、必要最小限の数と種
類の多層配線回路基板で所要の数と種類のマルチチップ
モジュールの生産を可能とし、多層配線回路基板やマル
チチップモジュールの不良品や不要廃棄物を極力出さな
いか、激減させることができる。

【００１７】

【発明の実施の形態】以下、本発明に係るマルチチップ
モジュール及びその生産方法のいくつかの実施の形態に
ついて図面を用いて具体的に説明する。図１は、本発明
に係るマルチチップモジュールをプリント回路基板５に
搭載してなる電子回路モジュール装置の一実施例を示す
斜視図である。図２は、本発明に係るマルチチップモジ
ュールの一実施例を示す断面図である。図１および図２
に示すように、多層配線回路基板３１は、厚膜プロセス
により印刷して積層・焼結して製作されたセラミック回
路基板（基本多層配線回路基板）１に、薄膜配線及びパ
ッド等を有する薄膜配線層２を形成してなるものであ
る。この薄膜配線層２の表面に形成された端子接続パッ
ド１２に、多数のＬＳＩチップ部品（ＬＳＩ等の電子部
品）１４がはんだボール等の接合材１３により搭載接続
されてマルチチップモジュールが構成される。即ちマル
チチップモジュールは、多層配線回路基板３１の表面に
多数のＬＳＩチップ部品１４を搭載接続して構成され
る。そして大規模な電子回路モジュール装置は、複数の
多層配線回路基板３１の各々の裏面に植設された入出力
ピン３３をプリント回路基板３５に設けられたコネクタ
３４に挿入して電気接続をとることによって構成され
る。

【００１８】第１の回路配線グループ１６ａは、セラミ
ック回路基板（基本多層配線回路基板）１を厚膜プロセ
スにより印刷して積層・焼結して製作した際、セラミッ
ク回路基板１の表面（最終端面）に形成され、且つ正常
に内層配線接続された厚膜接続パッド４ａを有する箇所
に対応する。そして第１の回路配線グループ１６ａは、
この正常な内層配線に接続された最終端面の厚膜接続パ
ッド４ａに、薄膜配線層２である第１の絶縁層１０に形
成されたコンタクトホール５ａにスパッタ等で成膜され
たＣｒ等の導電膜により形成された中間パッド７ａで接
続し、この中間パッド７ａに、薄膜配線層２である第２
の絶縁層１１に形成されたコンタクトホールに無電解め
っき等により形成された下地にＮｉめっきを施し、その
上にＡｕめっきを施して端子接続パッド１２ａを接続し
て形成される。これら厚膜接続パッド４ａと中間パッド
７ａと端子接続パッド１２ａとは、高密度実装を可能に
するために全て同心状に重ねて配置させる必要がある。

【００１９】第２の回路配線グループ１６ｂは、セラミ
ック回路基板（基本多層配線回路基板）１を厚膜プロセ
スにより印刷して積層・焼結して製作した際、セラミッ
ク回路基板（基本多層配線回路基板）１の内層である配
線層において短絡欠陥（ショート欠陥：配線間において
離れていなければならない箇所において短絡して生じる
不良欠陥）９が発生して箇所に対応する。即ち、セラミ
ック回路基板１を製作した際、内層である配線層におい
て短絡欠陥９が発生し、セラミック回路基板１の表面
（最終端面）に形成された厚膜接続パッド４ｄと厚膜接
続パッド４ｅとはセラミック回路基板１において短絡し
ていることになる。この短絡欠陥９については、図６に
示すようにセラミック回路基板１が完成した段階におけ
る〈ＳＣ８〉電気回路検査によって検出することができ
る。しかし、セラミック回路基板１は、図６に（ＳＣ
１）〜（ＳＣ７）の工程で示す如く、高密度の配線が印
刷して形成された多数のグリーンシートを積層して焼結
して製作されているため、セラミック回路基板１の単体
の状態で、穴堀り加工を行って内層配線に傷を付けるこ
となく上記短絡欠陥９を切断することは不可能である。
そこで、セラミック回路基板１内において生じた短絡欠
陥９については、セラミック回路基板１の表面に薄膜配
線層２を形成しながら修復させることにする。ただし、
第２の回路配線グループ１６ｂの箇所においても、厚膜
接続パッド４ｄと中間パッド７ｄと端子接続パッド１２
ｄとは、高密度実装を可能にするために全てほぼ同心状
に重ねて配置させる必要がある。これらを実現するため
に、セラミック回路基板１の表面に形成される薄膜配線
層２である第１の絶縁層１０に形成されたコンタクトホ
ール５ｄを第１の絶縁層１０に用いたのと同一または同
様な絶縁物ａ６で塞ぎ、この絶縁物６の上に中間パッド
７ａと同様にスパッタ等でＣｒ等の導電膜を成膜するこ
とによって中間パッド７ｄを形成する。これにより中間
パッド７ｄを、短絡欠陥９を介して厚膜接続パッド４ｅ
に短絡している厚膜接続パッド４ｄから切り離すことが
できる。しかしながら中間パッド７ｄを、厚膜接続パッ
ド４ｄから切り離しただけでは修正したことにならな
い。即ち、中間パッド７ｄを本来厚膜接続パッド４ｄが
つながっている相手先と接続する必要がある。

【００２０】そのため、中間パッド７を形成する際、第
１の絶縁層１０の表面において全ての中間パッド７の間
に一方向に延ばした修正用ラインパターン（引出用ライ
ンパターン）８を形成する。そしてこの修正用ラインパ
ターン（引出用ラインパターン）８は、図１に示すよう
に、ＬＳＩチップ部品１４の間においては、互いに交叉
しないように延ばしている方向を例えば９０度変えても
良い。何れにしても、セラミック回路基板１の表面に第
１の絶縁層１０を形成し、この第１の絶縁層１０にホト
リソのプロセスでコンタクトホール５を形成し、この第
１の絶縁層１０上にＣｒ等の導電膜をスパッタで成膜
し、レジストを塗布してマスクを用いた露光により決め
られたパターン配列の中間パッド７のパターンと修正用
ラインパターン（引出用ラインパターン）８のパターン
とを形成すると共に、レーザ光のスポット露光により中
間パッド７ｄと修正ラインパターン８ｄまたは８ｅとの
間を接続する補修導体ライン１５のパターン（Ｃｒ等の
導電膜パターン）を形成してエッチングを施すことによ
って、全ての中間パッド７および修正用ラインパターン
（引出用ラインパターン）８が形成されると共に中間パ
ッド７ｄは補修導体ライン１５により修正用ラインパタ
ーン８ｄまたは８ｅと接続される。そしてこの中間パッ
ド７ｄに接続される相手が中間パッドの場合、その相手
の中間パッド７ｎにおいても近接して形成された修正用
ラインパターン８ｎに補修導体ライン１５を用いて接続
する。そしてこれら修正ラインパターン８ｄまたは８ｅ
と相手の修正用ラインパターン８ｎとを接続する必要が
ある。そこでレーザ光のスポット露光により、Ｃｒ等の
導電膜を残して導体ラインを形成してこれら修正ライン
パターン８ｄまたは８ｅと修正用ラインパターン８ｎと
を接続する。ただし、これら修正ラインパターン８ｄま
たは８ｅ及び修正用ラインパターン８ｎが他の修正ライ
ンパターンと接続されていてはだめの場合には、他の修
正ラインパターンの所望箇所に集束されたレーザ光を照
射して他の修正ラインパターンを蒸発させて切断を施せ
ば良い。そしてＣｒ等の導電膜をパターン化した中間パ
ッド７及び修正用ラインパターン８上に第２の絶縁層１
１を形成してホトリソのプロセスでコンタクトホールを
形成し、無電解めっき技術により下地のＮｉと表面のＡ
ｕとからなる端子接続パッド１２を形成する。これによ
り中間パッド７ｄと端子接続パッド１２ｄとは同心状態
で接続され、厚膜接続パッド４ｅと中間パッド７ｅと端
子接続パッド１２ｅとは同心状態で積み重ねられて接続
される。

【００２１】上記Ｃｒ等の導電膜の状態で、修正用ライ
ンパターン（引出用ラインパターン）８ｄまたは８ｅ
（８’）と相手の修正用ラインパターン８ｎ（８”）と
を接続することができない場合には、この後、図１に示
すように、集束されたエキシマレーザ光を照射して絶縁
層１１に穴をあけて接続すべき２つの修正用ラインパタ
ーン（引出用ラインパターン）８ｄまたは８ｅ
（８’）、８ｎ（８”）の端部（パッド）を露出させ、
これら２つの端部（パッド）の間を修正用線材３２でボ
ンディング接続し、この端部を絶縁物で封止することに
よっても修正が可能となる。上記修正用線材３２として
は、両端の接合部分のみ被覆が除去されているポリウレ
タン被覆Ａｕ線が望ましい。以上により、セラミック回
路基板１内に発生した短絡欠陥９は、該短絡欠陥９につ
ながる厚膜接続パッド４ｄを絶縁物６により中間パッド
７ｄと切り離し、端子接続パッド１２ｄを中間パッド７
ｄを介して修正用ラインパターン８に接続することによ
って修正される。即ち、セラミック回路基板１内に発生
した短絡欠陥９は、セラミック回路基板１の表面に薄膜
配線層２を形成しながら修正されることになる。

【００２２】またセラミック回路基板１内に発生した断
線欠陥についても、短絡欠陥９と同様にセラミック回路
基板１内で修復させることはできないので、セラミック
回路基板１の表面に薄膜配線層２を形成しながら修正す
ることになる。即ち、セラミック回路基板１において、
例えば厚膜接続パッド４ｂと厚膜接続パッド４ｅとの間
が断線している場合には、中間パッド７ｂと修正用ライ
ンパターン８ｂとを上記と同様に補修導体ライン１５に
より接続し、中間パッド７ｅと修正用ラインパターン８
ｅとを上記と同様に補修導体ライン１５により接続す
る。そしてこれら修正ラインパターン８ｂと相手の修正
用ラインパターン８ｅとを接続する必要がある。そこで
レーザ光のスポット露光により、Ｃｒ等の導電膜を残し
て導体ラインを形成してこれら修正ラインパターン８ｂ
と修正用ラインパターン８ｅとを接続する。ただし、こ
れら修正ラインパターン８ｂ及び修正用ラインパターン
８ｅが他の修正ラインパターンと接続されていてはだめ
の場合には、他の修正ラインパターンの所望箇所に集束
されたレーザ光を照射して他の修正ラインパターンを蒸
発させて切断を施せば良い。そして上記説明したとお
り、中間パッド７及び修正用ラインパターン８上に第２
の絶縁層１１を形成してホトリソのプロセスでコンタク
トホールを形成し、無電解めっき技術により下地のＮｉ
と表面のＡｕとからなる端子接続パッド１２を形成す
る。これにより厚膜接続パッド４と中間パッド７と端子
接続パッド１２とは同心状態で積み重ねられて接続され
る。上記Ｃｒ等の導電膜の状態で、修正用ラインパター
ン（引出用ラインパターン）８ｂ（８’）と相手の修正
用ラインパターン８ｅ（８”）とを接続することができ
ない場合には、この後、図１に示すように、集束された
エキシマレーザ光を照射して絶縁層１１に穴をあけて接
続すべき２つの修正用引き出しパターン８ｂ（８’）、
８ｅ（８”）の端部（パッド）を露出させ、これら２つ
の端部（パッド）の間を修正用線材３２でボンディング
接続し、この端部を絶縁物で封止することによってセラ
ミック回路基板１内に発生した断線欠陥についても修正
が可能となる。

【００２３】次に、本発明に係る多層配線回路基板３１
における回路修正方法について、図３を用いて説明す
る。

【００２４】（１）まず、図３（ａ）に示すように、一
部の内部配線パターン３ａと３ｂがその製造工程におい
て短絡不良９を起こしたセラミック回路基板（基本多層
配線回路基板）１において、このベース基板となるセラ
ミック回路基板１上に薄膜形成技術を用いた薄膜配線層
２を形成する。即ち、セラミック回路基板１の厚膜接続
パッド４ａ〜４ｆの上に例えばポリイミド樹脂で第１の
絶縁層１０を形成し、この第１の絶縁層１０に厚膜接続
パッド４ａ〜４ｆとの導電接続を取るために厚膜接続パ
ッド４ａ〜４ｆとほぼ同心状のコンタクトホール５ａ〜
５ｆをホトリソのプロセスを用いて形成する。なお、コ
ンタクトホール５の形成にはホトエッチング等の技術を
用いることも可能である。

【００２５】（２）次に、図３（ｂ）に示すように、コ
ンタクトホール５ａ〜５ｆのうち、短絡不良９を起こし
ている内部配線３ｂにつながっている厚膜接続パッド４
ｄに対応するコンタクトホール５ｄの内部を、インジエ
クションノズルをマニュピュレータでｘ−ｙ−ｚ方向に
微動できるように構成された絶縁樹脂微量供給機により
ポリイミド樹脂等の絶縁用樹脂を超微量供給して絶縁物
６として埋め、レーザ光による局所加熱で固化し、上記
厚膜接続パッド４ｄを次工程で形成する上層部の配線
（中間パッド７ｄ）と切り離す（分離する）。なお、上
記実施例においては、形成されたコンタクトホール５ｄ
に絶縁用樹脂を超微量供給して絶縁物６で埋める場合に
ついて説明したが、スポット露光によってコンタクトホ
ール５ｄを形成させない（コンタクトホール５ｄの穴明
けを行わない）ことによっても厚膜接続パッド４ｄを次
工程で形成する上層部の配線（中間パッド７ｄ）と切り
離すことができる。

【００２６】（３）この後、図３（ｃ）に示すように、
コンタクトホール５内も含め、第１の絶縁層１０上にＣ
ｒ等の導電膜をスパッタ等で成膜する。そしてこのＣｒ
等の導電膜上にレジストを塗布して、中間パッド７ａ〜
７ｆおよび中間パッドの間に互いに交叉しないようにほ
ぼ一方向に延ばした修正用ラインパターン８ａ〜８ｆを
決められたパターンで露光し、補修導体ライン１５を形
成する部分についてはスポット露光を行い、その後エッ
チングを施すことによって中間パッド７ａ〜７ｆおよび
修正用ラインパターン（引出用ラインパターン）８ａ〜
８ｆが形成されると共に中間パッド７ｄと修正用ライン
パターン８ｄまたは８ｅとの間において補修導体１５が
エッチングされずに残ることによってつながる（接続さ
れる）。即ち、絶縁物６によりセラミック回路基板１の
厚膜接続パッド４ｄから切り離された中間パッド７ｄ
と、後に所望の配線パターンと接続される修正用ライン
パターン８ｄまたは８ｅとは、中間パッド７および修正
用ラインパターン８における例えばネガレジスト露光と
併せてスポット露光を行うことにより、中間パッド７お
よび修正用ラインパターン８と同一のＣｒ等の導電膜か
らなる補修導体ライン１５で接続することができる。セ
ラミック回路基板１において、厚膜接続パッド４ｄと本
来接続される相手の厚膜接続パッド４ｎが存在する場合
には、この厚膜接続パッド４ｎについても絶縁物６で切
り離し、その上の中間パッド７ｎと修正用ラインパター
ン８ｎとの間において補修導体ライン１５で接続する必
要がある。そこでレーザ光のスポット露光により、Ｃｒ
等の導電膜を残して導体ラインを形成してこれら修正ラ
インパターン８ｄまたは８ｅと相手の修正用ラインパタ
ーン８ｎとを接続する。ただし、これら修正ラインパタ
ーン８ｄまたは８ｅ及び修正用ラインパターン８ｎが他
の修正ラインパターンと接続されていてはだめの場合に
は、他の修正ラインパターンの所望箇所に集束されたレ
ーザ光を照射して他の修正ラインパターンを蒸発させて
切断を施せば良い。

【００２７】（４）さらに、図３（ｄ）に示すように、
中間パッド７ａ〜７ｆおよび修正用ラインパターン８ａ
〜８ｆ上に例えばポリイミド樹脂で第２の絶縁層１１を
形成し、この第２の絶縁層１１に中間パッド７ａ〜７ｆ
との導電接続を取るために中間パッド７ａ〜７ｆとほぼ
同心状のコンタクトホールをホトリソのプロセスを用い
て形成する。そして中間パッド７ａ〜７ｆとの導電接続
をとる端子接続パッド１２ａ〜１２ｆを無電解めっきに
より下地にＮｉめっき、その上にＡｕめっきを施して形
成する。以上によりセラミック回路基板１とその上に形
成した薄膜配線層２とからなり回路修正のされた多層配
線回路基板３１が形成される。

【００２８】多層配線回路基板３１完成後、検査して短
絡欠陥及び断線欠陥が検出された場合、次のようにして
修正される。例えば端子接続パッド７ａと端子接続パッ
ド７ｄとの間において断線欠陥が生じた場合、図１３に
示すように、まず端子接続パッド７ａの周辺で、絶縁層
１１の一部をレーザ加工により除去して、端子接続パッ
ド７ａのパターンの一部と、修正用ラインパターン８ａ
の一部とを露出させ、両者を、例えば、金箔等の金属箔
を超音波チップ、加熱チップを用いて、冶金的に接合
し、さらに、ろう材広がりや、金等の金属拡散防止のた
めのダム１２１を形成し、絶縁樹脂１０９’を充填、固
化する。そして相手の端子接続パッド７ｄについても、
この端子接続パッド７ｄの周辺で、絶縁層１１の一部を
エキシマレーザ加工により除去して、端子接続パッド７
ｄのパターンの一部と、修正用ラインパターン８ｄの一
部とを露出させ、両者を、例えば、金箔等の金属箔を超
音波チップ、加熱チップを用いて、冶金的に接合し、さ
らに、ろう材広がりや、金拡散防止のためのダム１２１
を形成し、絶縁樹脂１０９’を充填、固化する。その
後、図１に示すように、集束されたエキシマレーザ光を
照射して絶縁層１１に穴をあけて接続すべき２つの修正
用引き出しパターン８ａ（８’）、８ｄ（８”）の端部
（パッド）を露出させ、これら２つの端部（パッド）の
間を修正用線材３２でボンディング接続し、この端部を
絶縁物で封止することによって断線欠陥について修正が
可能となる。上記修正用線材３２としては、両端の接合
部分のみ被覆が除去されているポリウレタン被覆Ａｕ線
が望ましい。

【００２９】また短絡欠陥については、絶縁層１１の一
部をエキシマレーザ加工により除去してその下の短絡欠
陥箇所を露出し、この露出した短絡欠陥箇所にレーザ光
を照射してＣｒ等の導電膜で形成されたラインパターン
を切断し、その後この箇所に絶縁樹脂１０９’を充填、
固化することによって修正することができる。図４及び
図５は、本発明の特徴及び効果を簡明に示すための図で
あり、図４は、従来の考え方の薄膜層の部分平面図と、
該薄膜層を施された多層配線回路基板の部分断面図を示
し、図５は、本発明を実施した場合の薄膜層の部分平面
図と、該薄膜層を施された多層配線回路基板の部分断面
図を示す。ベースとなるセラミック回路基板（厚膜回路
基板）１において、その製造工程上、短絡不良がある頻
度で発生することは不可避であるが、その場合セラミッ
ク回路基板１は、図６に（ＳＣ１）〜（ＳＣ７）の工程
で示す如く、高密度の配線が印刷して形成された多数の
グリーンシートを積層して焼結して製作されているた
め、セラミック回路基板１の単体の状態で、穴堀り加工
を行って内層配線に傷を付けることなく上記短絡欠陥９
を切断することは不可能である。そこで、セラミック回
路基板（厚膜回路基板）１内の配線パターンの不良を、
上層の薄膜配線層２において修正する必要が生じる。

【００３０】この場合、従来の考え方では、図４に示す
ように、厚膜接続パッド４上に形成されたコンタクトホ
ール２５を介して引出し用パッド２７を形成し、この引
出し用パッド２７に対して、上層の端子接続パッド１２
との接続を行なうための中間パッド２８と、この中間パ
ッド２８と引出し用パッド２７との接続及び回路分離用
を兼ねたパターン２３とが、平面的に別位置に設けられ
ている。回路修正が必要になった場合、回路分離を行な
うために、パターン２３の一部２４をカット位置におい
て、切断除去するとともに、他の部分を、修正配線位置
において、補修導体２２により修正用ラインパターン２
１に接続する。修正用ライン２１は図示しない所望の回
路に接続される。このように、従来技術によれば、短絡
不良につながっている厚膜接続パッドとそれを電気的に
引き出す引出パッドの位置ｐ１と、短絡不良を回路的に
分離するための配線カット位置ｐ２と、上層の端子接続
パッド１２を接続するための中間パッド位置ｐ３とが全
て別位置であったために、回路の実装効率上も、修正生
産効率上も極めて、望ましくないものであった。

【００３１】これに対し本発明によれば、図５に示すよ
うに、短絡不良につながっている厚膜接続パッド４上に
形成されたコンタクトホール５は、絶縁物６が充填さ
れ、その上に中間パッド７が、さらにその上に上層の端
子接続パッド１２が、唯一の位置ｐ１において形成され
ている。すなわち、厚膜接続パッド４、絶縁物６が充填
されたコンタクトホール５、中間パッド７、上層の端子
接続パッド１２が、平面的には同位置、積層方向にはほ
ぼ一直線上（ほぼ同心状）に形成され、中間パッド７と
厚膜接続パッド４との絶縁分離は、絶縁物６により行わ
れ、上層の端子接続パッド１２との接続は接続パッド７
から直接行なわれるようになっている。全ての中間パッ
ド７は、中間パッド７の間にほぼ一方向に延ばして形成
された修正用ラインパターン８との接続をするためのパ
ターン７’を有しており、補修導体１５により、補修配
線位置ｐ３で、修正用ラインパターン８に接続可能にな
っている。このように、本発明では、回路修正が必要と
なった場合、コンタクトホール５内の絶縁物６で絶縁を
確保し、パターン７’と修正用ライン８とに補修導体１
５による接続を行ない、修正用ラインパターンは所望の
回路に接続される。従って、従来のものにおけるパター
ンカットするためのパターン２３の一部２４並びにパタ
ーンカット位置及びその作業が不要となり、さらに、従
来のものにおける上層の端子接続パッド１２への接続の
ための接続パッド２８を、別位置に設ける必要がないの
で、接続パッド２８の面積部分が必要でなくなることに
より、その分接続パッド数を増やす等、高密度実装化が
可能となるとともに、全てのパッドを同一位置で形成で
きるので、生産プロセス上も、極めて有利である。

【００３２】更に本発明について図１を用いて説明す
る。多数のＬＳＩチップ１４が実装された複数の多層配
線回路基板３１をプリント回路基板３５に組み込むこと
によって構成される。上記多層配線回路基板３１は、セ
ラミック回路基板１上に薄膜配線層２を形成することに
よって作成される。この多層配線回路基板３１の薄膜配
線層２上の２つの修正用引出しパターン８’と８”との
間を修正用線材３２（両端の接合部分のみ被覆除去して
ある例えばポリウレタン被覆Ａｕ線）により回路接合す
ることによって修正することができる。またプリント回
路基板３５において、オープン回路欠陥パターン３６
ａ、３６ｂが存在した場合、断線が生じており、これら
オープン回路欠陥パターン３６ａとオープン回路欠陥パ
ターン３６ｂとの間を修正用線材（両端の接合部分のみ
被覆が除去されているポリウレタン被覆Ａｕ線）３７で
接合することによって修正することができる。またプリ
ント回路基板３５において、回路パターン３９と４０と
の間に余剰金属が存在するショート回路欠陥箇所４１は
レーザ光等を照射することによって除去修正することが
できる。これについては、セラミック回路基板１上に形
成された薄膜配線層２における中間パッド７等の導電膜
等においても、余剰金属によるショート欠陥（短絡欠
陥）についても同様に除去修正（図７に示す工程ＳＰn+
2）することができる。また絶縁層１０、１１における
ピンホール等の欠陥についても、絶縁樹脂微量塗布し、
固化することによって修正することができる。上記各修
正は修正必要箇所と修正実施箇所とが一致する修正の実
施例を示す。

【００３３】次にセラミック回路基板１の具体的救済方
法について図６〜図１０を用いて説明する。図６及び図
７は、図１に示す電子回路モジュール装置全体の生産フ
ローを示すもので、図６は、多数のＬＳＩチップをセラ
ミック回路基板に搭載したマルチチップモジュールを作
るまでのプロセスを示し、図７は、マルチチップモジュ
ールを、プリント回路基板に搭載して電子回路モジュー
ル装置を生産するプロセスを示すものである。

【００３４】図６のセラミック回路基板１の生産フロー
中、（ＳＣ１）のグリーンシート製作から（ＳＣ７）の
焼成までの工程は、図１に示す多層回路基板のベース基
板となるセラミック回路基板１が製作される。即ち、工
程（ＳＣ１）は、グリーンシート製作工程を示す。工程
（ＳＣ２）は、工程（ＳＣ１）で製作されたグリーンシ
ートに対して多数のスルホールを形成するためのピンプ
レスによって穴明けが行われる工程を示す。工程＜ＳＣ
３＞は、工程（ＳＣ２）で穴明けされたスルホール等を
検査する工程を示す。工程（ＳＣ４）は、検査工程（Ｓ
Ｃ３）で良品と判断されたグリーンシートに対して穴明
けされたスルホールに導電体を埋め込むと共にグリーン
シートの表面に配線パターンを形成する金属ペースト印
刷工程を示す。この工程（ＳＣ４）において、最上層の
グリーンシートには、厚膜接続パッド（矩形形状に近い
形状を有する。）４が印刷され、最下層のグリーンシー
トには、入出力ピン３３に繋げる金属パターン１０１が
印刷される。工程＜ＳＣ５＞は、工程（ＳＣ４）で印刷
された金属ペースト等について検査する工程を示す。こ
の検査工程＜ＳＣ５＞において不良と判断された場合に
は、印刷された金属ペーストに対して修正する必要があ
る。工程（ＳＣ６）は、検査工程＜ＳＣ５＞において印
刷された金属ペースト等が良品であると判断された多数
のグリーンシートを積み重ねて所望のスルホールの間を
接続する積層・接続工程を示す。工程（ＳＣ７）は、工
程（ＳＣ６）で積層・接着された多数のグリーンシート
を焼成してセラミック回路基板１を形成する工程を示
す。

【００３５】以上説明したように製作されたセラミック
回路基板１は、＜ＳＣ８＞の電気回路検査の工程で、焼
成されたセラミック回路基板１の内部におけるスルホー
ルを含め配線パターンの短絡不良および断線不良等が検
査される。即ち、この電気回路検査工程＜ＳＣ８＞にお
いて、焼成されたセラミック回路基板１の内部における
スルホールを含め配線パターンの短絡不良および断線不
良等が検査される。しかし、上記の如く、高密度の配線
が印刷して形成された多数のグリーンシートを積層して
焼結して製作されているため、セラミック回路基板１の
単体の状態で、穴堀り加工を行って内層配線に傷を付け
ることなく上記短絡欠陥９や断線欠陥を修正することは
不可能である。図６に示す絶縁材塗布工程（ＳＣ９）か
ら電気回路検出検査工程＜ＳＣ２２＞までは、薄膜配線
層２の形成及びセラミック回路基板１の内層に発生して
いるショート配線欠陥やオープン配線欠陥についての修
正実施プロセスであり、その詳細フローは図８及び図９
に示されている。

【００３６】図１０は、図８及び図９に示す、工程Ｇ１
から工程Ｇ６までの薄膜配線層２の形成及び修正工程を
経て生産される多層配線回路基板の一例の断面の推移を
示すものである。すなわち、工程Ｇ１における工程（Ｓ
Ｃ９）は、セラミック回路基板１の裏面に形成された金
属パターン１０１を保護する目的で、絶縁層１０２およ
び絶縁層１０３を塗布してベークする絶縁材塗布・ベー
ク工程を示す。次に工程Ｇ１における工程＜ＳＣ１０＞
は、表面における厚膜接続パッド４のショート／オープ
ン検査および絶縁層１０２、１０３のピンホール検査か
らなるパターン検査である。救済修正工程［ＳＣ１０−
１］は、絶縁層１０２、１０３のピンホールの穴埋めや
表面における厚膜接続パッド４のショート／オープン救
済である。パターン検査工程〈ＳＣ１０−２〉は、上記
救済後の確認検査である。

【００３７】次に工程Ｇ２における工程（ＳＣ１１）
は、セラミック回路基板４の厚膜接続パッド４を有する
表面に第１の絶縁層１０を２度に分けて絶縁層１０４お
よび絶縁層１０５を塗布してベークして形成する絶縁材
塗布・ベーク工程を示す。このように第１の絶縁層１０
を２度に分けて形成するのは、ピンホールを防止するた
めである。その後工程Ｇ２における工程（ＳＣ１２）
は、第１の絶縁層１０に厚膜接続パッド４に対応するよ
うに同心状にコンタクトホール５をホトリソのプロセス
により形成する絶縁層パターン形成工程を示す。その後
工程Ｇ２における工程〈ＳＣ１３〉は、コンタクトホー
ル５の検査および第１の絶縁層１０上のピンホールの検
査を行うパターン検査工程を示す。救済修正（絶縁樹脂
微量塗布）工程［ＳＣ１３−１］は、図２、図３および
図１１に示すように、短絡不良（短絡欠陥）９を起こし
ている内部配線３ｂにつながっている厚膜接続パッド４
ｄに対応するコンタクトホール５ｄの内部を、インジェ
クションノズルをマニュピュレータでｘ−ｙ−ｚ方向に
微動できるように構成された絶縁樹脂微量供給機により
ポリイミド樹脂等の絶縁用樹脂を超微量供給して絶縁物
６として埋め、レーザ光による局所加熱で固化（加熱キ
ュアー）し、上記厚膜接続パッド４ｄを次工程で形成す
る上層部の配線（中間パッド７ｄ）と切り離す。図１１
には、厚膜接続パッド４ｋに対応するコンタクトホール
５ｋの内部を、インジェクションノズルをマニュピュレ
ータでｘ−ｙ−ｚ方向に微動できるように構成された絶
縁樹脂微量供給機によりポリイミド樹脂等の絶縁用樹脂
を超微量供給して絶縁物６として埋め、レーザ光による
局所加熱で固化（加熱キュアー）し、上記厚膜接続パッ
ド４ｋを次工程で形成する上層部の配線（中間パッド７
ｋ）と切り離す場合も示す。即ち、図１１では、修正を
要する厚膜接続パッドが２個ある場合を示す。なお、こ
の工程［ＳＣ１３−１］においてスポット露光によって
コンタクトホール５ｄを形成させない（コンタクトホー
ル５ｄの穴明けを行わない）ことによっても厚膜接続パ
ッド４ｄを次工程で形成する上層部の配線（中間パッド
７ｄ）と切り離すことができる。パターン検査工程〈Ｓ
Ｃ１３−２〉は、厚膜接続パッド４ｄに対応するコンタ
クトホール５ｄが絶縁物６で埋められたかを検査する工
程である。

【００３８】次に工程Ｇ３における工程（ＳＣ１４）
は、絶縁物６で埋められていないコンタクトホール５お
よび第１の絶縁層１０の表面に、スパッタリング方法に
よってＣｒ等の導電膜を成膜し、その後決められた回路
パターンである中間パッド（矩形形状に近い形状のもの
と円形形状に近い形状のものとがある。）７および中間
パッドの間に互いに交叉しないように延ばした修正用ラ
インパターン８についてはマスク等を用いて決められた
パターンで露光し、補修導体ライン１５についてはスポ
ット露光を行い、その後現像してエッチングを施すこと
によって中間パッド７および修正用ラインパターン（引
出用ラインパターン）８が形成されると共に中間パッド
７ｄと修正用ラインパターン８ｄまたは８ｅとの間にお
いて補修導体ライン１５がエッチングされずに残ること
によってつながる（接続される）回路パターン形成工程
を示す。該回路パターン形成工程（ＳＣ１４）におい
て、中間パッド（矩形形状に近い形状のものと円形形状
に近い形状のものとがある。）７には図５に示すように
パターン７’を有し、中間パッド７は厚膜接続パッド４
と基本的には同心状に積み重ねて形成される。即ち、回
路パターン形成工程（ＳＣ１４）において、全てのコン
タクトホール５の位置に、薄膜プロセスにより、中間パ
ッド７を形成すると共に修正用ラインパターン８及び接
続導体ライン１５を形成することによってセラミック回
路基板１内の欠陥を修正することができる。図１２に
は、図１１に対応させて絶縁物６によって厚膜接続パッ
ド４ｄから切り離された中間パッド７ｄと修正用ライン
パターン８ｅとの間において補修導体ライン（Ｃｒ等の
金属パターン）１５を用いて接続すると共に絶縁物６に
よって厚膜接続パッド４ｋから切り離された中間パッド
７ｋと修正用ラインパターン８ｅ’との間において補修
導体ライン１５を用いて接続し、修正用ラインパターン
８ｅと修正用ラインパターン８ｅ’との間に集束された
スリット状のレーザ光を照射することによって修正用ラ
インパターン８ｅと修正用ラインパターン８ｅ’との間
を切り離し、各々修正用ラインパターン８ｅ、８ｅ’を
本来接続されるべき相手の修正用ラインパターンと接続
する。これによってセラミック回路基板１内において生
じた短絡欠陥を薄膜配線層２において接続修正すること
ができる。即ち図１２には、図１１に示すように、２個
の中間パッド７ｄ、７ｋが、１本の修正用ラインパター
ン８ｅに対して集束されたスリット状のレーザ光を照射
することによって切断された各線分パターン８ｅ、８
ｅ’に、接続導体ライン１５、１５’によりそれぞれ接
続されることを示す。上記工程Ｇ３における工程〈ＳＣ
１５〉は、回路パターンである中間パッド７、修正用ラ
インパターン８および補修導体ライン１５について検査
するパターン検査工程である。救済修正工程［ＳＣ１５
−１］は、このパターン検査工程〈ＳＣ１５〉におい
て、中間パッド７、修正用ラインパターン８および補修
導体ライン（Ｃｒ等の金属パターン）１５についてショ
ート不良や異物が検出された場合、集束されたレーザ光
を照射することによって除去することができる。パター
ン検査工程〈ＳＣ１５−２〉は、救済修正工程［ＳＣ１
５−１］で修正されたことを確認する。

【００３９】次に図９に示すように、工程Ｇ４における
工程（ＳＣ１６）は、回路パターンである中間パッド７
および修正用ラインパターン８等の上に第２の絶縁層１
１を塗布してベークして形成する絶縁材塗布・ベーク工
程を示す。その後工程Ｇ４における工程（ＳＣ１７）
は、第２の絶縁層１１に全ての中間パッド７に対応する
ように同心状にコンタクトホール１８をホトリソのプロ
セスにより形成する絶縁層形成工程を示す。即ち工程Ｇ
４において、第２の絶縁層１１上の全中間パッド７の位
置にコンタクトホール１８が形成される。その後工程Ｇ
４における工程〈ＳＣ１８〉は、コンタクトホール１８
の検査および第２の絶縁層１１上のピンホールの検査を
行うパターン検査工程を示す。救済修正工程［ＳＣ１８
−１］は、コンタクトホール１８内の中間パッド７上に
異物等が付着していたり、第２の絶縁層１１の上に金属
やレジスト等の異物が存在した場合には、エキシマレー
ザ光等を用いて中間パッド７を傷つけることなく（中間
パッド７にダメージを及ぼすことなく）異物のみを除去
修正する。パターン検査工程〈ＳＣ１８−２〉は、救済
修正工程［ＳＣ１８−１］において修正されたことを確
認する。

【００４０】次に工程Ｇ５における工程（ＳＣ１９）
は、中間パッド７と基本的には同心状に端子接続パッド
１２を無電解めっきにより下地にはＮｉめっきを施し、
その上にＡｕめっきを施して形成する回路パターン形成
工程を示す。即ち回路パターン形成工程（ＳＣ１９）に
おいて、ＬＳＩチップ１４の端子がろう材等の接合部材
１３によって接続される端子接続パッド（通常円形に近
い形状をしている。）１２が形成される。なお、中間パ
ッド７と端子接続パッド１２とは同心状にして接続され
る。当然端子接続パッド１２の間の第２の絶縁層１１上
のめっきは取り除かれる。そして工程〈ＳＣ２０〉にお
いて、端子接続パッド１２等についてパターン検査が行
われる。このパターン検査工程〈ＳＣ２０〉において、
端子接続パッド１２等にレジスト等の異物が付着された
りしていた場合には、救済修正工程［ＳＣ２０−１］に
おいて、エキシマレーザ光等を照射して端子接続パッド
１２を傷つけることなく（端子接続パッド１２にダメー
ジを及ぼすことなく）異物のみを除去修正する。また上
記の如くＣｒ等の導電膜の状態で、修正用ラインパター
ン（引出用ラインパターン）８ｂ（８’）と相手の修正
用ラインパターン（引出用ラインパターン）８ｅ
（８”）とを接続することができない場合には、図１に
示すように、集束されたエキシマレーザ光を照射して第
２の絶縁層１１に穴をあけて接続すべき２つの修正用引
出しパターン８ｂ（８’），８ｅ（８”）の端部（パッ
ド）を露出させ、これら２つの端部（パッド）の間を修
正用線材３２でボンディング接続し、この端部を絶縁樹
脂微量供給機によりポリイミド樹脂等の絶縁用樹脂を超
微量供給して絶縁物で封止することによって欠陥を修正
することができる。その後、パターン検査工程〈ＳＣ２
０−２〉において、修正されたことを確認する。

【００４１】なお、上記工程Ｇ１，Ｇ２，Ｇ３，Ｇ４，
Ｇ５におけるパターン検査工程〈ＳＣ１０〉，〈ＳＣ１
３〉，〈ＳＣ１５〉〈ＳＣ１８〉〈ＳＣ２０〉におい
て、異物と判定されたもの（特に導体パターン上に存在
する異物や、絶縁膜上に存在する金属やレジスト等の異
物）は全て各救済修正工程［ＳＣ１０−１］，［ＳＣ１
３−１］，［ＳＣ１５−１］，［ＳＣ１８−１］，［Ｓ
Ｃ２０−１］のところでエキシマレーザ光を照射するこ
とにより任意の面積・厚さに対応させて除去修正を行
う。次いで、工程Ｇ６における工程（ＳＣ２１）は、セ
ラミック回路基板１の裏面に金属パターン１０１の保護
のために形成した絶縁層１０２、１０３を除去し、入出
力ピン３３を立てる絶縁除去・入出力ピン立て工程を示
す。これによって多層配線回路基板３１が完成する。そ
の後、工程〈ＳＣ２２〉において、電気回路検査（セラ
ミック回路基板１を含めた導通ネットパターンを電気的
に検査する。）を行って、多層配線回路基板３１の生産
プロセスを終える。このようにして完成した多層配線回
路基板３１に対して工程（ＳＣ２３）において、製造、
検査されたＬＳＩチップ等の電子部品１４を、ろう材等
の接合部材１３を用いて搭載し、工程（ＳＣ２４）にお
いて加熱リフローすることにより多層配線回路基板モジ
ュール（マルチチップモジュール）が得られる。

【００４２】なお、図６に示すように、ＬＳＩチップ１
４は、工程ＳＬ１〜ＳＬｎを経て製造される。工程（Ｓ
Ｌ１）は、回路パターンニング工程を示す。工程〈ＳＬ
２〉は、回路パターンニングの検査工程を示す。工程
（ＳＬ３）は、露光・感光工程を示す。工程〈ＳＬ４〉
は、検査工程を示す。工程（ＳＬ５）は、エッチング工
程を示す。工程〈ＳＬ６〉は、検査工程を示す。・・・
工程〈ＳＬｎ〉は、ＬＳＩチップの電気回路機能検査工
程を示す。次に図７に示す工程〈ＳＣ２５〉は、多層配
線回路基板モジュール（マルチチップモジュール）の機
能検査工程を示す。この機能検査工程〈ＳＣ２５〉で判
定されたショート（短絡）や開モード（断線）について
は、多層配線回路基板モジュール（マルチチップモジュ
ール）の組立プロセスの品質を上げることにより（即ち
ゴミ対策や作業不安定からくる不良発生を防ぐことによ
り）合格率を１００に限りなく近づけることが可能とな
る。もし、万が一この機能検査工程〈ＳＣ２５〉でショ
ート（短絡）や開モード（断線）が生じた場合は、次の
ようにして修正する必要がある。即ち、図１３に示す実
施例に基づいて修正することができる。しかし、顧客要
求や設計の根本的変更が生じた場合には、機能検査工程
〈ＳＣ２５〉における機能が満たされなくなり、図７に
示す工程（ＳＣ２５−１）〜工程〈ＳＣ２５−６〉を経
て要求機能を満たす再生も、配線接続と配線切断とを現
物のもので電気回路を充足させる範囲内で可能となる。
即ち顧客要求や設計の根本的変更が、ＬＳＩチップの中
身と現在組立中の多層配線回路基板３１における薄膜配
線層２における配線接続と配線切断との組合せで可能で
あれば要求機能を満たす再生も実現することができる。

【００４３】図１３に特殊な再生実施例を示す。図１４
で示されるマルチチップモジュールのＬＳＩチップ１４
ａを、図７に示す部品外し工程（ＳＣ２５−１）におい
てろう材等の接合部材１３をレーザ光を照射して局部加
熱して外し、露出した端子接続パッド１２ａの周辺で修
正用ラインパターン８ａと中間パッド７ａ上の絶縁物
（第２の絶縁層１１の一部）をエキシマレーザ加工によ
り部分的に除去して、中間パッド７ａの一部と修正用ラ
インパターン８ａの一部を露出させ、金箔等の接合金属
箔１２０で修正用ラインパターン８ａと中間パッド７ａ
とを超音波加熱により冶金的に接合する。エキシマレー
ザ加工による幅１０μｍ程度のスリットでろう材広がり
防止のためのダム１２１を作り、ＬＳＩチップ１４ａの
エリアの再取付け時のろう材（はんだ）による金箔等の
接合金属箔１２０（例えばＡｕ箔のくわれ）の拡散を防
ぐ。そして、絶縁樹脂微量供給機によりポリイミド樹脂
等の絶縁用樹脂を超微量供給して、絶縁樹脂１０９’を
充填して加熱キュアーによって固化する。そして、図１
に示すように、このように接続された修正用ラインパタ
ーン８ａと相手の修正用ラインパターンと前記と同様に
補修用線材３２を用いて接続することができる。またこ
の後、検査工程〈ＳＣ２５−３〉を経て、部品搭載工程
（ＳＣ２５−４）と局部加熱リフロー工程（ＳＣ２５−
５）によりＬＳＩチップ１４ａをろう材等の接合部材１
３により多層配線回路基板３１の表面に搭載して実装
し、マイクロチップモジュールを構成することができ
る。その後検査工程〈ＳＣ２５−６〉を行って修正もし
くは機能変更が完了する。

【００４４】次に顧客要求や設計の根本的論理変更（機
能充足／変更）が生じた場合について、図１５を用いて
説明する。即ち、代表的な論理変更（機能充足／変更）
として、ＬＳＩチンプ４ｂに形成されている空きパッド
（空き端子）（図１５（ｂ）にで示す。）を用いて
論理変更を行う場合について説明する。図１５（ｂ）に
示すように、論理変更前は、例えばＬＳＩチップ１４ｂ
のパッド（端子）と入出力ピン（イ）との間で接続さ
れ、ＬＳＩチップ１４ｂのパッドと入出力ピン（ロ）
との間で接続されていたものとする。これに対して、例
えば、ＬＳＩチップ１４ｂに存在する空きパッドを用
いて、ＬＳＩチップ１４ｂにおいて、入出力ピン（イ）
に接続する信号を空きパッドに繋げる論理変更を行
う。このためには、先ず図７に示す工程〈ＳＣ２５〉を
用いて、論理変更前のＬＳＩチップを外し、上記のよう
に論理変更された新しいＬＳＩチップ１４ｂと交換する
ことになる。一方多層配線回路基板３１には各ＬＳＩチ
ップ１４に対応させて通りぬけスルーライン１５１が数
本形成されている。また空きパッドにおける中間パッ
ド７と修正用ラインパターン（引出用ラインパターン）
８ｔとは、薄膜層２を形成する際回路パターン形成工程
（ＳＣ１４）において接続して形成しておくものとす
る。もし、空きパッドにおける中間パッド７と修正用
ラインパターン（引出用ラインパターン）８ｔとの間で
接続されていない場合には、図１３に示す方法で接続す
る必要がある。

【００４５】まず図７に示す工程（２５−１）におい
て、論理変更前のＬＳＩチップを取り外す。そして工程
（２５−２）において次に説明する回路修正作業を行
う。即ち、多層配線回路基板３１の表面上において、空
きパッドに接続された修正用ラインパターン（引出用
ラインパターン）８ｔの露出した端子と通りぬけスルー
ライン１５１の露出した端子との間において、前記補修
用線材３２の接続と同様に補修用線材（例えばポリウレ
タン被覆Ａｕ線）１５２を用いて接続する。更に多層配
線回路基板３１の裏面上において、通りぬけスルーライ
ン１５１の露出した端子と入出力ピン（イ）の端子との
間において、前記補修用線材３２の接続と同様に補修用
線材１５３を用いて接続する。しかしＬＳＩチップ１４
ｂのパッドと入出力ピン（イ）との間で接続された状
態であるので、通常切り離す必要がある。一方、入出力
ピン３３が取り付けられている端子とセラミック回路基
板１の導体との間の接続は、図１５（ｂ）に示すように
入出力ピン３３が取り付けられる位置から横にシフトし
ている。そのため、１５４の個所（領域に）例えば、エ
キシマレーザ光を照射することによって、入出力ピン３
３が取り付けられている端子の部分を切断することによ
って、ＬＳＩチップ１４ｂのパッドと入出力ピン
（イ）との間の接続を切り離すことができる。そして切
断した後、この切断した個所に、絶縁樹脂微量供給機に
よりポリイミド樹脂等の絶縁用樹脂を超微量供給して、
絶縁樹脂を充填して加熱キュアーによって固化して保護
膜を形成することができる。当然ＬＳＩチップ１４ｂの
パッドと入出力ピン（イ）との間の接続を切り離す必
要がない場合には、この切断作業をする必要がない。以
上が回路修正作業である。次に工程〈２５−３〉におい
て回路修正作業の確認検査を行い、その後工程（２５−
４）において論理変更されたＬＳＩチップ１４ｂを搭載
し、工程（２５−５）においてレーザ光等を用いて局部
加熱し、ＬＳＩチップ１４ｂをろう材等の接合部材１３
により多層配線回路基板３１の表面に搭載して実装し、
論理変更作業が終了する。

【００４６】上記論理変更において、例えばＬＳＩチッ
プ１４ｂのパッドと入出力ピン（イ）とを接続した状
態で、ＬＳＩチップ１４ｂの空きパッドを使ってプリ
ント回路基板３５との間において新たな論理（配線）を
追加したい場合で、通りぬけスルーライン１５１が残っ
ていて使用できる場合には、通りぬけスルーライン１５
１における多層配線回路基板３１の裏面において露出し
た端子とプリント回路基板３５上の所望の端子との間に
おいて補修用線材を用いて接続すれば可能となる。当然
空きパッドを使った論理変更が行われた新たなＬＳＩチ
ップと交換することになる。

【００４７】また上記論理変更において、多層配線回路
基板３１に形成された通りぬけスルーライン１５１を使
用できない場合には、多層配線回路基板３１の表面にお
いて空きパッドに接続された修正用ラインパターン８
ｔの露出した端子とプリント回路基板３５上の所望の端
子との間において補修用線材を用いて接続すれば良い。
また上記論理変更において、ＬＳＩチップ１４ｂにおい
て空きパッドが残っていなく、空きパッドを使用するこ
とができない最後の方法として、図１６に示す方法によ
って行うことができる。即ち、顧客要求や設計の根本的
論理変更が生じた場合、ＬＳＩチップ１４におけるバン
プ（端子）５２を線材５８を介して多層配線回路基板３
１と絶縁コート５４により絶縁した状態でプリント回路
基板３５のパターン５３へ接続する。５０、５１は、Ｌ
ＳＩチップ１４のバンプ（端子）を示す。５０’、５
１’、５２’は、ＬＳＩチップ１４のバンプ５０、これ
は図７に示す部品搭載工程（ＳＣ２３）において生じる
主に設計的な変更や機能検査工程〈ＳＣ２５〉において
判明したりして生じる主に設計的な変更の一実施例を示
す。この実施例は、セラミック回路基板１を介さずにＬ
ＳＩチップ１４のバンプ５２を、線材５８によりプリン
ト回路基板３５のパターン５３へ接続して機能変更を実
現するものである。このように図１６に示す救済方法
は、緊急度が高い場合に行うものである。当初より布線
なしで製品を出荷しようとすると１〜３ケ月のオーダで
日程が遅れてしまうところを、図１６に示す救済方法を
採れば、即機能変更等の救済を実施することができ、日
程短縮に大きな効果を奏する。

【００４８】またＬＳＩチップ間において、空きパッド
を使って論理変更を行う場合について説明する。この場
合、多層配線回路基板３１の表面において、各ＬＳＩチ
ップの空きパッドにつながった修正用ラインパターン
（引出用ラインパターン）間で図１に示す補修用線材３
２を用いて接続することによってＬＳＩチップ間で論理
変更を行うことができる。この場合、論理変更前におい
てＬＳＩチップで使用していたパッドについて、論理変
更後のＬＳＩチップにおいて、セラミック回路基板１内
の導体（配線）と接続したままの状態では、支障をきた
す場合には空きパッド（切り離されたパッド）にするか
またはこの部分の接合材１３を無くすか等の対策が必要
となる。また上記の如く空きパッドが修正用ラインパタ
ーン（引出用ラインパターン）につながっていない場合
には、図１３に示す方法で接続する必要がある。

【００４９】また顧客からの要求または設計変更に基づ
く機能充足／変更（論理変更）がセラミック回路基板１
上に薄膜層２を形成する前に分かった場合には、セラミ
ック回路基板１の内部に製造プロセスによって生じた欠
陥を修正するのと同様に、図１０〜図１２に示すように
薄膜層２を形成しながら修復できるようにすることが出
来る。例えば図１３に示す方法をとる必要がなくなる。

【００５０】一方、図１５に示す方法は、セラミック回
路基板１を製造した際生じた欠陥を修正することにも利
用することができる。即ち表面の厚膜接続パッド４と入
出力ピン３３を取り付ける端子との間におけるセラミッ
ク回路基板１の内部に生じた配線パターン間（配線層
間）におけるオープン欠陥（断線欠陥）やショート欠陥
（短絡欠陥）を通りぬけスルーライン１５１を用いて修
復することができる。

【００５１】例えばパッドに対応する厚膜接続パッド
と入出力ピン（イ）に対応する端子との間においてオー
プン欠陥が存在する場合には、中間パッド７および修正
用ラインパターン（引出用ラインパターン）８を形成す
る際、パッドに対応する中間パッドとそれに隣接する
修正用ラインパターン（引出用ラインパターン）８との
間で補修用導体ライン１５を用いて接続し、その後端子
接続パッド１２を形成した後、修正用ラインパターン８
の表面に露出している端子と所望の通りぬけスルーライ
ン１５１における表面に露出している端子との間におい
て補修用線材１５２の両端をボンディング接続し、更に
通りぬけスルーライン１５１における裏面に露出してい
る端子と入出力ピン（イ）が取り付けられる端子（この
端子は、セラミック回路基板１の裏面に形成された厚膜
接続端子１５５と接続される。）との間において補修用
線材１５３の両端をボンディング接続することによって
修復することができる。なお、表面側における修正用ラ
インパターン８と通りぬけスルーライン１５１との間の
接続は、図５に示すように補修用導体ライン１５を用い
て接続するのと同様にＣｒ等の導電膜をエッチングによ
って除去しないことによって実現することができる。ま
た裏面側においても、入出力ピン（イ）が取り付けられ
る端子と通りぬけスルーライン１５１との間の接続は、
図５に示すように補修用導体ライン１５を用いて接続す
るのと同様に導電膜をエッチングによって除去させない
ことによって実現することができる。ただし、入出力ピ
ン（イ）が取り付けられる端子のパターンがセラミック
回路基板１を製造する際、形成される場合には補修用線
材１５３によるボンディング接続をとるしかない。

【００５２】ショート欠陥についても、中間パッド７と
厚膜接続パッド４との間に絶縁物６を介在させ、必要に
応じて入出力ピン３３が取り付けられる端子においてエ
キシマレーザ光を用いて切断（カット）することによっ
て、上記と同様に通りぬけスルーライン１５１を用いて
修復することができる。

【００５３】以上説明した本発明の実施の形態を分類整
理してまとめると次のようになる。即ち、本発明に係る
マルチチップモジュールの修正には、製造プロセス上生
じた欠陥（製造プロセス欠陥）の修正と顧客の要求や設
計変更に基づく機能充足／変更（論理変更）とがある。 （１）まず製造プロセス欠陥の修正について、図１７及
び図１８を用いて説明する。まずセラミック回路基板１
の内部で露出不可の導体配線のオープン箇所Ｏ、および
ショート箇所Ｓが存在する。この修復の場合は図１８に
おける１８ｃが対応する。オープン箇所Ｏについては、
オープン箇所Ｏに関係する配線パターンａ，ｂに対応し
て薄膜層２において中間パッドから引出し露出している
修正用ラインパターン（引出用ラインパターン）Ａ−
Ａ’（８’），Ｂ−Ｂ’（８”）で、Ａ’とＢ’との間
を図１に示すように被覆線（補修用線材）３２の両端を
ボンディングし、接続修復する。ショート箇所Ｓについ
ては、ショート箇所Ｓに関係する配線パターンｃ／ｄ，
ｅ／ｆに対応して薄膜層２において絶縁物６の介在によ
りショートを回避して中間パッドから引出し露出してい
る修正用ラインパターン（引出用ラインパターン）Ｃ−
Ｃ’／Ｄ−Ｄ’（８’／８”），Ｅ−Ｅ’／Ｆ−Ｆ’
（８’／８”）で、Ｃ’とＤ’，Ｅ’とＦ’との間を図
１に示すように被覆線（補修用線材）３２の両端をボン
ディングし、接続修復する。

【００５４】これらはいずれも、セラミック回路基板１
における表面の厚膜接続パッド４の間についてである
が、セラミック回路基板１における表面の厚膜接続パッ
ド４と裏面の入出力ピン３３が取り付けられる端子との
間においても通りぬけスルーライン１５１を用いること
によって同様に修復させることができる。次に図１８に
おいて１８ａで示すように露出している製造プロセス欠
陥を修復する場合について説明する。これは、図８及び
図９に示すようにセラミック回路基板１上に各工程Ｇ１
〜Ｇ５により順次パターンを形成しながら各パターン検
査工程〈ＳＣ１０〉〈ＳＣ１３〉〈ＳＣ１５〉〈ＳＣ１
８〉〈ＳＣ２０〉において見付かる欠陥（オープン欠
陥、ショート欠陥）を各救済修正工程［１０−１］［１
３−１］［１５−１］［１８−１］［２０−１］が相当
する。これらはいずれも露出しているので、レジスト等
の異物が存在することによって生じるオープン欠陥につ
いては、レジスト等の異物のみが剥がれるように非常に
エネルギー密度の小さいエキシマレーザ光等を照射する
ことによって中間パッドのような導体パターンを傷つけ
ることなく、レジスト等の異物を除去することにより、
パッド等の導体パターン層間においてレジスト等の異物
が存在することがなくなり、導体パターン間接続が可能
となる。また導体パターンが断線して生じるオープン欠
陥については、例えば図１３に示すＡｕ箔等の接合金属
箔１２０を用いて超音波加熱により冶金的に接合した
り、またはエネルギービームＣＶＤもしくは金属イオン
を照射することによって導体膜を局所成膜することによ
って表面において接続することも可能である。また金属
等の異物が存在することによって生じるショート欠陥に
ついては、エネルギー密度の高いレーザ光等を照射する
ことによって、金属等の異物を除去して修復することが
できる。また導体パターン自身にショート欠陥が存在す
る場合には、ショート欠陥のみに集束投影されたレーザ
光を照射して表面でカットして修復させることができ
る。

【００５５】次に図１８において１８ｂで示すように内
部に生じた製造プロセス欠陥で、この製造プロセス欠陥
を露出させることが可能な場合における製造プロセス欠
陥を修復させる場合について説明する。即ち、セラミッ
ク回路基板１上に薄膜層２を形成した後、電気回路検出
検査工程〈ＳＣ２２〉において見付かった例えば薄膜層
２における製造プロセス欠陥やＬＳＩチップ１４を搭載
した後行う機能検査工程〈ＳＣ２５〉において見付かっ
た例えば薄膜層２における製造プロセス欠陥を修復する
場合に相当する。オープン欠陥については、例えば図１
３に示す方法を用いて修復させるかまたは図１３に示す
方法で接合金属泊１２０の代わりにエネルギービームＣ
ＶＤもしくは金属イオンを照射することによって導体膜
を局所成膜することに替えて修復させることができる。
ショート欠陥については、このショート欠陥部を露出可
能な場合には、ショート欠陥領域に集束投影されたレー
ザ光を照射して穴掘りを行い、続いてショート欠陥をカ
ットし、その後この穴内に絶縁物を充填固化することに
よって修復させることができる。この修復作業を行う場
合に、ＬＳＩチップ１４を取り外し、ＬＳＩチップ１４
を搭載する必要がある場合には、この作業を行うものと
する。また露出不可の場合には、図１８において１８ｃ
で示す修復作業を行うことになる。

【００５６】（２）顧客の要求や設計変更に基づく機能
充足／変更（論理変更）について図１９を用いて説明す
る。通常の機能充足／変更（論理変更）は、論理変更で
あるため、論理接続と論理切離とからなる。ところで、
セラミック回路基板１の内部で論理変更ができないの
で、図１９に１９ｃで示すＬＳＩチップ（素子）１４内
で論理変更をすることになる。そのため、ＬＳＩチップ
（素子）を搭載した後、論理変更する場合には、搭載さ
れていた論理変更前のＬＳＩチップを取外し、新たに論
理変更されたＬＳＩチップ（素子）を搭載することにな
る。新たなＬＳＩチップ（素子）は、機能素子内部の入
出力パッド間において通常論理接続と論理切離（カッ
ト）とからなる機能充足／変更（論理変更）が行なわれ
る。但し、論理の追加もしくは削除の場合には、論理変
更は論理の接続もしくは論理の切離のみからなる場合も
ある。そして、この論理変更は、図１５に示すように空
きパッドを用いて行われる場合が多い。

【００５７】空きパッドを用いる場合、通常図１９に１
９ａで示す露出した箇所での論理変更が行なわれる。例
えば各ＬＳＩチップの空きパッドに接続された修正用ラ
インパターン（引出用ラインパターン）８’、８”の端
子の間で図１に示すように補修用線材３２の両端をボン
ディング接続し、また図１５に示すように空きパッドに
接続された修正用ラインパターン８の端子と所望の通り
ぬけスルーライン１５１における表面に露出している端
子との間において補修用線材１５２の両端をボンディン
グ接続し、更に通りぬけスルーライン１５１における裏
面に露出している端子と入出力ピンが取り付けられる端
子との間において補修用線材１５３の両端をボンディン
グ接続し、入出力ピンが取り付けられる端子においてエ
キシマレーザ光を用いて切断（カット）することによっ
て露出した箇所での論理変更が行なわれる。

【００５８】更に図１９に１９ｂで示す露出した箇所で
の論理変更が必要とする場合がある。即ち、露出した箇
所での論理変更とは、例えば中間パッド７と修正用ライ
ンパターン８とを例えば図１３に示す方法を用いて接続
するかまたは図１３に示す方法で接合金属泊１２０の代
わりにエネルギービームＣＶＤもしくは金属イオンを照
射することによって導体膜を局所成膜することにより接
続し、１９ｃで示す露出した箇所での論理変更（中間パ
ッド７に接続された各修正用ラインパターン８の端子の
間で補修用線材３２を用いてボンディング接続したり、
修正用ラインパターン８の端子と所望の通りぬけスルー
ライン１５１における表面に露出している端子との間に
おいて補修用線材１５２を用いてボンディング接続し、
更に通りぬけスルーライン１５１における裏面に露出し
ている端子と入出力ピンが取り付けられる端子との間に
おいて補修用線材１５３の両端をボンディング接続し、
入出力ピンが取り付けられる端子においてエキシマレー
ザ光を用いて切断（カット）すること）を併用すること
を意味する。

【００５９】このようにセラミック回路基板１の内部で
論理変更ができないので、論理変更されたＬＳＩチップ
（素子）１４と交換することを基本とするものである。
次に本発明に係るマルチチップモジュールの多層配線回
路基板の生産に用いる生産システムについて、図２０及
び図２１を用いて説明する。

【００６０】図２０に示すように、厚膜工程１３１０
（図６において工程（ＳＣ１）〜工程（ＳＣ７）が対応
する。）、厚膜検査工程１３２０（図６において工程
〈ＳＣ８〉が対応する。）、薄膜工程１３３０（図８お
よび図９に示す工程Ｇ１〜Ｇ５（工程（ＳＣ９）〜工程
〈ＳＣ２０〉）が対応する。）、薄膜検査工程１３４０
（図８および図９に示す工程〈ＳＣ１０〉〈ＳＣ１３〉
〈ＳＣ１５〉〈ＳＣ１８〉〈ＳＣ２０〉〈ＳＣ２２〉、
図７に示す〈ＳＣ２５〉が対応する。）、修正工程１３
５０（図８および図９に示す工程［ＳＣ１０−１］［Ｓ
Ｃ１３−１］［ＳＣ１５−１］［ＳＣ１８−１］［ＳＣ
２０−１］、図７に示す［ＳＣ２５−２］が対応す
る。）の各工程では、それぞれに適した生産機器１３１
０ａ乃至１３５０ｃ（厚膜工程１３１０には、グリーン
シートにスルーホールを形成する穴明機１３１０ａ、グ
リーンシートに導体パターンを印刷する印刷機１３１０
ｂ、および積層されたグリーンシートを焼結してセラミ
ック回路基板を形成する焼結炉１３１０ｎ等が設置され
る。検査工程１３２０には、導通検査を行なう導通検査
機１３２０ａ等が設置される。薄膜工程１３３０には、
ポリイミド樹脂等の高分子樹脂を塗布して絶縁膜（絶縁
層）を形成する高分子塗布機１３３０ａ、回路パターン
等を露光する露光機１３３０ｂ、および現像機１３３０
ｍ等が設置される。検査工程１３４０には、異物等も含
めて回路パターンを検査するパターン検査機１３４０ａ
および配線（電導体）の導通を検査する導通検査機１３
４０ｂ等が設置される。修正工程１３５０には、絶縁膜
への穴掘り加工、異物除去加工および配線パターンを切
断する切断加工等を行なうエキシマレーザ加工機１５３
０ａ、超微量の絶縁樹脂を注入供給する絶縁樹脂微量注
入機１３５０ｂおよびエッチング除去をやめるためのス
ポット露光を行なうスポット露光機１３５０ｃ等が設置
される。）が用いられる。これらの生産機器１３１０ａ
乃至１３５０ｃは、図２１に示すように、図２０の各工
程１３１０ないし１３５０対応のクライエントコンピュ
ータ１４１０乃至１４５０、それらに対するサーバコン
ピュータ１４６０、さらに全生産を統括制御するホスト
コンピュータ１４７０からなる階層構成の生産性御コン
ピュータシステムによって制御される。本発明の特徴
は、図２０の修正工程１３５０を生産システムに融合さ
せた点にある。この修正工程１３５０の代表的な生産機
器は、エキシマレーザ加工機１３５０ａと、絶縁樹脂微
量供給機１３５０ｂである。

【００６１】エキシマレーザ加工機１３５０ａの動作を
図２２フローチャートに示す。エキシマレーザ加工機１
３５０ａは、近年著しく発展しており、材料や物質に応
じて、単位ショット数エネルギと除去率を設定すること
により、加工対象エリアも、面積で１μｍ角、厚さ（深
さ）方向で０．１μｍ程度の微細加工が可能であり、本
発明に係る多層配線回路基板３１における薄膜層２に対
する絶縁膜への穴掘り加工、異物除去加工および配線パ
ターンを切断する切断加工等に有効に使用することがで
きる。エキシマレーザ加工機１３５０ａの動作を、図２
２のフローチャートに従って説明する。即ち、ワークテ
ーブルに、修正対象の多層配線回路基板３１がワークと
してローディングされると、制御部は、そのワーク番号
を生産制御コンピュータシステムに送り、生産制御コン
ピュータシステムから、修正個所の位置座標、加工条件
などの情報を受信する（１６０１）。次いで、１つの修
正個所についての位置座標及び加工条件のデータを読み
出して（１６０３）、ワークテーブルを駆動、制御し
て、加工対象エリアの位置決めを行い（１６０４）、上
記加工条件に応じて、加工条件の設定を行い（１６０
５）、レーザを印加して、所要の加工を行う（１６０
６）。次の修正個所に移動して上記動作を繰り返して所
望の加工条件に設定されたエキシマレーザビームがワー
クの修正個所に照射される。上記の加工動作を、全ての
修正個所について順次行い、終了すると（１６０７）、
当該ワークをアンローディングする（１６０８）。

【００６２】また、図２３には、絶縁樹脂微量注入機
（絶縁樹脂微量供給機）１３５０ｂの基本構成を示す。
前記したように本発明に係る多層配線回路基板３１の薄
膜層２を形成する際の隣接層のパッド間（厚膜接続パッ
ド４と中間パッド７との間）の絶縁物６による絶縁分離
を実現するには、コンタクトホール５にｐｌ（ピコ リ
ットル）オーダの絶縁樹脂を供給できることが必要であ
る。そこで、ポリイミド樹脂等の絶縁樹脂の超微量供給
を、ｆｌ（フェムト リットル）オーダの超微量域の液
量供給（液量注入）を制御できるマイクロマニュピュレ
ータで構成した絶縁樹脂微量注入機１３５０ａを用いて
実現した。図２３において、絶縁樹脂微量注入機１３５
０ｂは、大きくは、制御部１７１０と加工部１７２０と
からなる。制御部１７１０において、１７１１は、前述
の生産制御コンピュータシステムと情報をやり取りする
通信コントローラであり、１７１２は、加工部１７２０
を制御する装置制御インタフェースである。加工部１７
２０において、１７２１は上述したマイクロマニュピュ
レータの微小移動機構部、１７２２は塗布量制御部を有
するインジェクション部、１７２３はワークの多層配線
回路基板を載せるワークテーブル、１７２４はワークの
樹脂注入個所を画像によりモニタするビデオモニタであ
る。また、１７２５は、インジェクション部１７２２に
取り付けるガラスノズルの先端製作部である。

【００６３】次に図２３に示す絶縁樹脂微量注入機１３
５０ａの動作を、図２４に示すフローチャートに従って
説明する。即ち、ワークテーブル１７２３に、修正対象
の多層配線回路基板（セラミック回路基板１上に薄膜層
の一部が形成されたもの）３１がワークとしてローディ
ングされると（１８０１）、制御部１７１０は、そのワ
ーク番号を生産制御コンピュータシステムに送り、生産
制御コンピュータシステムから、修正個所の位置座標情
報を受信する（１８０２）。次いで、装置制御インタフ
ェース１７１２は、１つの修正個所についての位置座標
データを読み出して（１８０３）、ワークテーブル１７
２３を駆動制御して、対象エリアの位置決めを行い（１
８０４）、ノズルの位置決めを行い（１８０５）、絶縁
樹脂の供給、注入を行った後（１８０６）、ノズルを退
避する（１８０７）。上記の動作を、全ての修正個所に
ついて順次行い、終了すると（１８０８）、当該ワーク
をアンローディングする（１８０９）。以上本発明を、
セラミック回路基板を用いた多層配線回路モジュール
（マルチチップモジュール）に適用した実施例につき詳
細に説明したが、本発明は、これに限らず、液晶モジュ
ールや、シリコン多層配線回路基板上に薄膜プロセスを
用いて配線を形成し、その上にベアチップを搭載するシ
リコン多層配線回路基板モジュール等にも同様に適用す
ることができる。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
製造プロセス欠陥救済や機能変更の必要が生じたとき
に、新たに多層配線回路基板を作り直すことなく、元の
（元と同種の）多層配線回路基板を有効活用して、所定
の品質と所要の機能を達成するマルチチップモジュール
を短期間で開発、生産可能とすることができる効果を奏
する。また本発明によれば、製造プロセス欠陥救済や機
能変更の必要が生じたときに、新たに多層配線回路基板
を作り直すことなく、元の（元と同種の）多層配線回路
基板を有効活用して、開発や生産の歩留まりを高め、必
要最小限の数と種類の多層配線回路基板で所要の数と種
類のマルチチップモジュールの生産を可能とし、多層配
線回路基板やマルチチップモジュールの不良品や不要廃
棄物を極力出さないか、激減させることができる効果を
奏する。

【図面の簡単な説明】

【図１】本発明に係る製造プロセス欠陥を修正したマル
チチップモジュールを製造プロセス欠陥を修正したプリ
ント回路基板に実装した状態及び機能充足／変更（論理
変更）を行ったマルチチップモジュールを製造プロセス
欠陥を修正したプリント回路基板に実装した状態を示す
斜視図である。

【図２】本発明に係る製造プロセス欠陥を修正した一実
施例の多層配線回路基板の薄膜層上に電子部品（ＬＳＩ
チップ）を搭載した状態を示す断面図である。

【図３】本発明に係る製造プロセス欠陥を修正していく
第１の実施例である各修正生産工程における多層配線回
路基板の内薄膜層を主に示す断面図である。

【図４】比較例における修正パターン部分の平面図と、
修正パターンを施された多層配線回路基板の部分断面図
である。

【図５】本発明に係る一実施例を実施した場合の修正パ
ターン部分の平面図と、修正パターンを施された多層配
線回路基板の薄膜層を示す部分断面図である。

【図６】本発明に係るセラミック回路基板上に薄膜層を
形成してなる多層配線回路基板上にＬＳＩを搭載した多
層配線回路基板回路モジュール（マルチチップモジュー
ル）を作るまでの生産フローを示す図である。

【図７】本発明に係る多層配線回路基板回路モジュール
（マルチチップモジュール）を多層プリント回路基板に
搭載するまでの生産フローを示す図である。

【図８】図６の修正工程の前半の詳細なフロー図であ
る。

【図９】図６の修正工程の後半の詳細なフロー図であ
る。

【図１０】本発明に係る製造プロセス欠陥を修正してい
く第２の実施例である各修正生産工程における多層配線
回路基板の内薄膜層を主に示す断面図である。

【図１１】本発明に係る製造プロセス欠陥を修正する
際、厚膜接続パッド上のスルーホールに絶縁物を形成す
る実施例を示す平面図と断面図である。

【図１２】本発明に係る製造プロセス欠陥を修正する
際、絶縁物で絶縁された中間パッドと修正用ラインパタ
ーン（引出用ラインパターン）との補修導体ラインを用
いて接続する実施例を示す平面図及び断面図である。

【図１３】本発明に係る製造プロセス欠陥を修正する際
および機能充足／変更（論理変更）を行う際、接合金属
箔を用いて中間パッドと修正用ラインパターン（引出用
ラインパターン）との間において接続する実施例を示す
平面図及び断面図である。

【図１４】本発明に係る製造プロセス欠陥を修正する際
および機能充足／変更（論理変更）を行う際、ＬＳＩチ
ップを取外して、接合金属箔を用いて中間パッドと修正
用ラインパターン（引出用ラインパターン）との間にお
いて接続する実施例を示す斜視図である。

【図１５】本発明に係るＬＳＩチップのパッドと入出力
ピンとの間において製造プロセス欠陥の修正および機能
充足／変更（論理変更）を行う実施例を示す表面、断
面、裏面を示す図である。

【図１６】本発明に係るＬＳＩチップのパッドとプリン
ト回路基板との間において製造プロセス欠陥の修正およ
び機能充足／変更（論理変更）を行う実施例を示す斜視
図である。

【図１７】本発明に係るセラミック回路基板において生
じた製造プロセス欠陥の修正方法を説明するための斜視
図である。

【図１８】本発明に係る製造プロセス欠陥の修正方法を
表形式でまとめて示した図である。

【図１９】本発明に係る顧客要求や設計変更に伴って行
う機能充足／変更（論理変更）方法を表形式でまとめて
示した図である。

【図２０】本発明に係る生産システムの一実施例を示す
制御機器側のブロック図である。

【図２１】本発明に係る生産システムの一実施例を示す
生産制御コンピュータシステム側のブロック図である。

【図２２】本発明に係るエキシマレーザ加工機の動作フ
ローを示す図である。

【図２３】本発明に係る生産システムに用いられている
絶縁樹脂微量注入機の一実施例の構成を示すブロック図
である。

【図２４】図２３に示す絶縁樹脂微量注入機の動作フロ
ーを示す図である。

【符号の説明】

１…セラミックス回路基板、 ２…薄膜配線層、 ３…
内部配線パターン ４…厚膜接続パッド、 ５、２５…コンタクトホール ６…絶縁物、 ７…中間パッド ８、８’、８”…修正用ラインパターン（引出用ライン
パターン） ９…短絡不良（ショート欠陥）、 １０…第１の絶縁層 １１…第２の絶縁層、 １２…端子接続パッド、 １３
…接合材 １４…電子部品（ＬＳＩチップ、素子）、 １５…補修
導体ライン ３１…多層配線回路基板、 ３２、３７、１５２、１５
３…補修用線材 ３３…入出力ピン、 ３４…コネクタ、 ３５…プリン
ト回路基板 ３６ａ、３６ｂ…オープン回路欠陥パターン、 ３９、
４０…回路パターン ４１…ショート回路欠陥、 １０９…絶縁樹脂、 １２
０…接合金属箔 １２１…ダム、 １５１…通りぬけスルーライン、 １
５４…切断領域 １５５…厚膜接続端子 １３１０…厚膜工程、 １３２０…厚膜検査工程、 １
３３０…薄膜工程 １３４０…薄膜検査工程、 １３５０…修正工程、 １３５０ａ…エキシマレーザ加工機、 １３５０ｂ…絶
縁樹脂微量注入機 １４１０〜１４５０…クライエントコンピュータ １４６０…サーバコンピュータ、 １４７０…ホストコ
ンピュータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 憲一 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 福田 洋 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 渋谷 務 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 高岡 勇 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 荻原 衛 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 佐藤 重匡 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 臼井 充 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (56)参考文献 特開 昭63−102399（ＪＰ，Ａ) 特開 平６−209169（ＪＰ，Ａ) 特開 平５−259651（ＪＰ，Ａ) 特開 昭63−213399（ＪＰ，Ａ) 特開 昭61−131497（ＪＰ，Ａ) 実開 昭62−84974（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05K 3/46 H01L 23/522 H05K 3/22

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１の多層立体回路を製作する第１の多層
   立体回路製作工程と、該第１の多層立体回路製作工程で
   製作された第１の多層立体回路を検査して、第１の多層
   立体回路の内層に存在する製造プロセスに伴う欠陥箇所
   を検出する第１の検査工程と、上記第１の多層立体回路
   上に、上記第１の検査工程で検出された欠陥箇所を修正
   するように、多数の本来導電接続される積み重ねバッド
   群のうち少なくとも一つの積み重ねパッド群の上下に隣
   合う層のパッド間を絶縁体で電気的に絶縁し、該絶縁さ
   れた上の層の中間パッドを修正用ラインパターンに導電
   接続して構成される修正回路を組み込んで積層接続して
   第２の多層立体回路を形成する第２の多層立体回路形成
   工程と、該第２の多層立体回路形成工程で形成された第
   ２の多層立体回路および上記第１の多層立体回路を検査
   する第２の検査工程とを有して第１および第２の多層立
   体回路からなる多層立体回路基板を製作する多層立体回
   路基板製作工程と、 該多層立体回路基板製作工程で製作された多層立体回路
   基板の表面に複数のチップ部品を搭載接続してマルチチ
   ップモジュールを得るチップ部品搭載接続工程とを有す
   ることを特徴とするマルチチップモジュールの生産方
   法。
2. 【請求項２】請求項１に記載のマルチチップモジュール
   の生産方法により製造したことを特徴とするマルチチッ
   プモジュール。