JP3119996B2 - マルチスキャンディスプレイ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号を表示するデ
ィスプレイ装置に係り、特に、パーソナルコンピュー
タ、ワークステーション、マルチメディア機器等の画像
信号表示に好適なマルチスキャンディスプレイ装置に関
する。

【０００２】

【従来の技術】パーソナルコンピュータ及びワークステ
ーション等に使用されるディスプレイ装置には、特定の
機種に専用として設計製作された専用ディスプレイ装置
と、ある一定の範囲の水平・垂直周波数を有する画像信
号であれば表示可能なマルチスキャンディスプレイ装置
とがある。

【０００３】現在市販されているパーソナルコンピュー
タには、アーキテクチャの異なる機種が多くあり、同じ
アーキテクチャの中においても複数の画像信号モードが
あって、それぞれ解像度（縦横の画素数）、水平周波
数、垂直周波数が異なっている。マルチスキャンディス
プレイ装置は、１台のディスプレイ装置で複数の画像信
号の方式に対応可能な様に設計製造されており、通常工
場出荷時に予め複数の方式の画像信号を画面に表示する
ためのパラメータ（水平ドット数、垂直ライン数、ドッ
トクロック、Ａ／Ｄ変換用クロックフェーズ、水平位
置、垂直位置）がプリセットされている。

【０００４】この様なマルチスキャンディスプレイ装置
の従来例の構成を図５に示す。図５において、従来のマ
ルチスキャンディスプレイ装置は、画像信号入力端子１
４と、アナログ／ディジタル切換スイッチ（以下、Ａ／
Ｄ切換スイッチと略す）１５と、増幅器１６と、アナロ
グ／ディジタル変換器（以下、ＡＤＣと略す）１７と、
メモリコントロール回路４と、フィールドメモリ１１
と、液晶インタフェース（以下、液晶Ｉ／Ｆと略す）１
２と、液晶パネル１３と、位相比較器１と、ローパスフ
ィルタ（以下、ＬＰＦと略す）２と、電圧制御発振器
（以下、ＶＣＯと略す）３と、ＣＰＵ５と、コントロー
ルパネル７と、ＥＥ−ＰＲＯＭで構成された標準パラメ
ータメモリ８と、基準クロック発生器１０とからなる。

【０００５】また、破線で囲われた範囲のメモリコント
ロール回路４は、セレクタ４１と、同期信号制御回路４
２と、クロック制御回路４３と、１／Ｎ分周回路４４
と、フィールドメモリ書込制御回路４５と、フィールド
メモリ読出制御回路４６と、液晶表示タイミング生成回
路４７とからなる。

【０００６】上記構成の従来のマルチスキャンディスプ
レイ装置は、以下のように動作する。まず、画像信号入
力端子１４に画像信号が入力される。使用者が設定する
Ａ／Ｄ切換スイッチ１５は、セレクタ４１の切換信号を
発生する。また、Ａ／Ｄ切換スイッチ１５は、入力され
た画像信号がディジタル信号であれば直接セレクタ４１
に出力し、アナログ信号であれば増幅器１６へ出力す
る。増幅器１６はアナログ画像信号をＡＤ変換可能なレ
ベルまで増幅し、ＡＤＣ１７へ出力する。ＡＤＣ１７
は、クロック制御回路４３より位相調整されたタイミン
グで入力信号の各色について８ビットのディジタルデー
タに変換し、セレクタ４１へ３色計２４ビットのデータ
として出力する。

【０００７】メモリコントロール回路４のセレクタ４１
は、Ａ／Ｄ切換スイッチ１５からのディジタル画像信号
とＡＤＣ１７からのディジタル画像信号とをＡ／Ｄ切換
スイッチ１５の指示に従って切り換えてフィールドメモ
リ１１へ出力する。

【０００８】セレクタ４１から送られるディジタル信号
は、フィールドメモリ書込制御回路４５から送られる書
込アドレス及び書込指示に従って、フィールドメモリ１
１に書き込まれる。また、フィールドメモリ読出制御回
路４６は、フィールドメモリ１１の読出アドレス及び液
晶パネル１３に適合した読出タイミングを指示し、この
読出アドレスに従って読み出された内容は、液晶Ｉ／Ｆ
１２へ送られる。液晶Ｉ／Ｆ１２は、液晶表示タイミン
グ生成回路４７からの表示タイミング信号に基づいて、
液晶パネル１３の駆動形態に従った信号変換を行って、
液晶パネル１３の駆動信号を生成する。

【０００９】同期信号制御回路４２は、画像信号入力端
子１４から水平同期信号（ＨＳＹＮＣ）及び垂直同期信
号（ＶＳＹＮＣ）を入力する。また、同期信号制御回路
４２は、水平周期カウンタを内蔵し、ＣＰＵ５から入力
画像信号のステータス読み出しに応じて、水平周期カウ
ンタによる水平周期計数値を出力する。

【００１０】ドットクロック生成回路は、位相比較器１
と、ＬＰＦ２と、ＶＣＯ３と、１／Ｎ分周回路４４とか
ら構成されたＰＬＬとなっている。また、１／Ｎ分周回
路４４の分周比ＮはＣＰＵ５から設定可能であり、いわ
ゆるプログラマブル分周器となっている。ドットクロッ
クは、画素データ１ドット毎に対応したタイミング信号
であり、通常パソコンからは直接出力されないため、入
力される画像信号をサンプリングして生成する必要があ
る。

【００１１】上記ドットクロック生成において、ＶＣＯ
３の発振出力は、１／Ｎ分周回路４４で分周されフィー
ドバック信号（ＨＳＹＮＣＦ）となって、位相比較器１
に与えられる。また、入力水平同期信号（ＨＳＹＮＣ）
も位相比較器１に与えられる。位相比較器１は、ＨＳＹ
ＮＣとＨＳＹＮＣＦとの比較を行い、２つの入力に位相
差がある場合は、その位相差に応じた出力電圧を出力す
る。

【００１２】位相比較器１の出力は、ＬＰＦ２により低
域成分のみ通過して、再びＶＣＯ３に戻される。こうし
て、水平同期信号に同期し、水平同期信号のＮ倍の周波
数をもつ信号がＶＣＯ３の出力に得られる。ところで、
ＣＰＵ５は、入力画像信号の水平同期信号及び垂直同期
信号の周期を知らされているので、これらの周期から１
ライン当たりのドット数Ｎを判断し、１／Ｎ分周回路４
４に分周比Ｎを設定している。このため、ＶＣＯ３の出
力に得られた水平同期信号のＮ倍の周波数をもつ信号
は、入力画像信号の画素毎のタイミングを示す信号とな
り、入力画像信号をＡ／Ｄ変換するＡＤＣ１７のサンプ
リングクロック及びフィールドメモリ１１の書き込みク
ロックとして使用される。

【００１３】次に、上記構成の従来のマルチスキャンデ
ィスプレイ装置における入力画像信号の判別方法につい
て説明する。図６及び７は、ＣＰＵ５が内蔵するプログ
ラムから入力画像信号の判定及びこの判定に基づくスキ
ャンパラメータの切換部分を抜き出し、フローチャート
で示したものである。

【００１４】まず最初に、入力画像信号のステータスが
読み込まれる（ステップＳ１００）。このステータス
は、入力画像信号の有無、アナログ／ディジタル切換ス
イッチ１５の状態、入力画像信号がインターレース信号
かノンインターレース信号かを示すインターレースフラ
グ及び同期信号制御回路４２が内蔵する水平同期カウン
タの値を含む。

【００１５】次いで、入力画像信号の有無が調べられる
（ステップＳ１０１）。入力画像信号がなければ、モー
ド判別外又は非対応機種からの画像信号であるとして、
ＬＣＤの表示を停止する（Ｓ１０７）。入力画像信号が
あれば、次いで、アナログ／ディジタル切換スイッチ１
５の状態が判定される（ステップＳ１０２）。

【００１６】ディジタル入力であれば、インターレース
フラグが調べられる（ステップＳ１０３）。インターレ
ースフラグがセットされていれば、モード判別外又は非
対応機種からの画像信号であるとして、ＬＣＤの表示を
停止する（Ｓ１０７）。インターレースフラグがセット
されていなければ、次いで、水平周期カウンタの値が調
べられる（ステップＳ１０４）。

【００１７】ステップＳ１０４において、水平周期カウ
ンタの値がそれぞれ１６進表示で、“０Ｃ”，“０
９”，“０８”，“０６”のとき、入力画像信号のモー
ドは、それぞれＣＧＡ（６４０×２００ドット）、ＥＧ
Ａ（６４０×３５０ドット）、ＥＧＡ（６４０×３５０
ドット）、ＪＥＧＡ（６４０×４８０ドット）であると
判断し、ステップＳ１０８へ移る。水平周期カウンタの
値がその他の値であるとき、モード判別外又は非対応機
種として、ステップＳ１０７へ移る。

【００１８】ステップＳ１０２において、アナログ入力
であれば、次いで、インターレースフラグが調べられる
（ステップＳ１０５）。インターレースフラグがセット
されていれば、入力画像信号は、ＰＣであると判断す
る。インターレースフラグがセットされていなければ、
水平周期カウンタの値を調べる（ステップＳ１０６）。

【００１９】ステップＳ１０６において、水平周期カウ
ンタの値がそれぞれ１６進表示で、“０５”，“０
６”，“０７”，“０８”のとき、入力画像信号のモー
ドは、それぞれＶＧＡ，ＶＧＡ，ＰＣ９８，ＰＣ９８と
判断し、ステップＳ１０８へ移る。水平周期カウンタの
値がその他の値であるとき、モード判別外又は非対応機
種として、ステップＳ１０７へ移る。

【００２０】ステップＳ１０８において、今回判断され
た入力画像信号のモードが、前回判断された入力画像信
号のモードと同じか異なるかが判断される。前回と同じ
モードであれば、前回設定されたモードが継続している
ので今回の処理は必要がなく、その他の処理へ移る。前
回のモードと異なっていれば、ＬＣＤの表示を停止し
（ステップＳ１０９）、入力画像信号の番号を設定し
（ステップＳ１１０）、判別した画像信号の番号に応じ
て、モードＬＥＤを点滅、点灯または消灯する（ステッ
プＳ１１１）。

【００２１】次いで、前記設定された画像信号番号に応
じたパラメータアドレスを読み出し（ステップＳ１１
２）、このアドレスを使用して標準パラメータメモリ８
（ＥＥ−ＰＲＯＭで構成）からパラメータを読み出し、
ＣＰＵ５の内部ＲＡＭへ格納する（ステップＳ１１
３）。ついで、ＣＰＵ５の内部ＲＡＭからメモリコント
ロール回路４の各部へパラメータを設定し（ステップＳ
１１４）、この設定されたパラメータに従ってＬＣＤ１
３の表示が開始される（ステップＳ１１５）。

【００２２】

【発明が解決しようとする課題】しかしながら、上記従
来のマルチスキャンディスプレイ装置においては、予め
標準パラメータメモリに記憶された画像信号のみ表示が
可能であり、標準パラメータメモリに設定されていない
画像信号が入力された場合には、表示画面上にこの入力
画像信号を表示できないという問題点があった。

【００２３】以上の問題点に鑑み、本発明の課題は、予
め標準パラメータメモリにパラメータが設定されていな
いモードの画像信号が入力されたときでも、入力された
画像信号に応じて、使用者が不揮発性メモリにパラメー
タを設定し、以後使用者が設定したモードと同じ画像信
号が入力されたとき、使用者の設定したパラメータを使
用して画像信号を表示可能なマルチスキャンディスプレ
イ装置を提供することである。

【００２４】

【課題を解決するための手段】上記課題を解決するた
め、本発明は次の構成を有する。すなわち、本発明は、
走査方式及び信号伝送方式のいずれか一方または双方が
互いに異なる複数の画像信号の何れでも画面に表示可能
なマルチスキャンディスプレイ装置において、製造工程
において設定されかつそれぞれ異なる方式の画像信号を
画面に表示するための複数組の標準パラメータを記憶す
る標準パラメータ記憶手段と、使用者がユーザー設定パ
ラメータを入力するパラメータ入力手段と、前記ユーザ
ー設定パラメータを記憶するための少なくとも１つの記
憶場所を有する不揮発性のユーザー設定パラメータ記憶
手段と、入力された画像信号に適合するパラメータを前
記標準パラメータ記憶手段及び前記ユーザー設定パラメ
ータ記憶手段から検索する検索手段と、前記検索された
パラメータに基づいて画像信号の表示を制御する制御手
段と、を備えることを特徴とするマルチスキャンディス
プレイ装置である。

【００２５】また本発明においては、前記ユーザー設定
パラメータは、水平画素数、垂直画素数、ドットクロッ
ク周波数、フェーズ、水平位置及び垂直位置をそれぞれ
含むことができる。また本発明においては、複数のバン
ドを有しドットクロックを発生する電圧制御発振器と、
前記ドットクロックを分周するドットクロック分周器
と、前記分周されたドットクロックと水平同期信号とを
位相比較する位相比較器と、前記位相比較器出力の低域
信号を通過させ前記電圧制御発振器の制御電圧とする低
域濾波器と、前記制御電圧をアナログ／ディジタル変換
するアナログ／ディジタル変換器と、前記パラメータ入
力手段により制御されるドットクロック周波数が前記バ
ンドの端部にあるとき、前記制御電圧のディジタル変換
値に基づいて前記バンドを隣接するバンドに切り換える
バンド切換手段と、を更に備えることができる。さらに
本発明においては、前記画面を液晶パネルとすることが
できる。

【００２６】

【作用】本発明は上記構成により、標準パラメータに設
定されてない画像信号を入力する場合、使用者が入力画
像信号に応じたパラメータをユーザー設定パラメータ記
憶手段に記憶させることができ、以後このユーザー設定
パラメータ記憶手段と従来の標準パラメータ記憶手段と
を検索し、入力画像信号に適合した表示制御パラメータ
を読み出すことができる。

【００２７】

【実施例】次に、図面を参照して本発明の一実施例を詳
細に説明する。図１は、本発明に係るマルチスキャンデ
ィスプレイ装置の構成を示すブロック図である。なお、
図５に示した従来技術の構成要素と同様の構成要素に
は、同じ符号を付与している。図１において、本実施例
のマルチスキャンディスプレイ装置は、画像信号入力端
子１４と、Ａ／Ｄ切換スイッチ１５と、増幅器１６と、
ＡＤＣ１７と、メモリコントロール回路４と、フィール
ドメモリ１１と、液晶Ｉ／Ｆ１２と、液晶パネル１３
と、位相比較器１と、ＬＰＦ２と、ＶＣＯ３と、ＣＰＵ
５と、ＡＤＣ６と、コントロールパネル７と、ＥＥ−Ｐ
ＲＯＭで構成された標準パラメータメモリ８と、同じく
ＥＥ−ＰＲＯＭで構成されたユーザー設定パラメータメ
モリ９と、基準クロック発生器１０とからなる。

【００２８】また、メモリコントロール回路４は、セレ
クタ４１と、同期信号制御回路４２と、クロック制御回
路４３と、１／Ｎ分周回路４４と、フィールドメモリ書
込制御回路４５と、フィールドメモリ読出制御回路４６
と、液晶表示タイミング生成回路４７とからなる。

【００２９】上記構成の本実施例において、本発明にお
いて追加された構成要素は、ＡＤＣ６と、ユーザー設定
パラメータメモリ９と、ＣＰＵ５に内蔵された２つのサ
ブプログラム、すなわち、ユーザー設定パラメータの入
力手段及び標準パラメータとユーザー設定パラメータの
双方から入力画像信号に応じたパラメータを検索する手
段である。その他の構成要素は、従来技術と同じ構成要
素を使用しているので、同じ説明は省略する。

【００３０】さて、本実施例のドットクロック生成回路
は、位相比較器１と、ＬＰＦ２と、ＶＣＯ３と、プログ
ラマブルな１／Ｎ分周回路４４とから構成されたＰＬＬ
となっている。そして、ＶＯＣ３は、図２に示すよう
に、それぞれＰＬＬ電圧１〜４Ｖにより制御される２３
〜３５ＭＨｚ，１４．５〜２５．５ＭＨｚ，７．５〜１
７．５ＭＨｚからなる３バンド構成となっている。そし
て、このＰＬＬ電圧は、ＡＤＣ６によりアナログ／ディ
ジタル変換されて、ＣＰＵ５に読み込まれるようになっ
ている。

【００３１】ＶＣＯ３のバンド選択は、後述するフロー
チャートにおいて、パラメータが設定されてない画像信
号が入力されたときに、コントロールパネル７のキース
イッチに含まれるドットクロック調整ボタン（ドットク
ロック上昇用とドットクロック低下用）を使用してドッ
トクロックを合わせ込む際に使用される。すなわち、ド
ットクロックボタンを押す毎に、ＰＬＬ電圧が上下し、
ＣＰＵ５はそれぞれ変更後のＰＬＬ電圧をチェックし、
ＰＬＬ電圧が、１〜４Ｖの範囲の端部（例えば、１．２
Ｖ以下、３．５Ｖ以上）になると、隣接するバンドに切
り換える。隣接バンドがない場合には、切換は起こらな
い。

【００３２】ドットクロックの合わせ込みが終わると、
次いで、水平ドット数、垂直ライン数、クロック、フェ
ーズ、水平位置、垂直位置の各パラメータもコントロー
ルパネル７に設けられたキースイッチからそれぞれ設定
され、ＣＰＵ５がコントロールパネル７から読み込んだ
各パラメータは、ユーザー設定パラメータメモリ（ＥＥ
−ＰＲＯＭで構成）９に書き込まれる。

【００３３】次いで、本実施例のマルチスキャンディス
プレイ装置における入力画像信号の判別方法について説
明する。図３及び４は、ＣＰＵ５が内蔵するプログラム
から入力画像信号の判定及びこの判定に基づくスキャン
パラメータの切換部分を抜き出し、フローチャートで示
したものである。

【００３４】まず最初に、入力画像信号のステータスが
読み込まれる（ステップＳ１０）。このステータスは、
入力画像信号の有無、アナログ／ディジタル切換スイッ
チ１５の状態、入力画像信号がインターレース信号かノ
ンインターレース信号かを示すインターレースフラグ及
び同期信号制御回路４２が内蔵する水平同期カウンタの
値を含む。

【００３５】次いで、入力画像信号の有無が調べられる
（ステップＳ１１）。入力画像信号がなければ、モード
判別外の画像信号であるとして、ドットクロック調整モ
ードへ移る（ステップＳ１７）。入力画像信号があれ
ば、次いで、アナログ／ディジタル切換スイッチ１５の
状態が判定される（ステップＳ１２）。

【００３６】ディジタル入力であれば、インターレース
フラグが調べられる（ステップＳ１３）。インターレー
スフラグがセットされていれば、非標準画像信号である
として、ドットクロック調整モードへ移る（ステップＳ
１７）。インターレースフラグがセットされていなけれ
ば、次いで、水平周期カウンタの値が調べられる（ステ
ップＳ１４）。

【００３７】ステップＳ１４において、水平周期カウン
タの値がそれぞれ１６進表示で、“０Ｃ”，“０９”，
“０８”，“０６”のとき、入力画像信号のモードは、
それぞれＣＧＡ（６４０×２００ドット）、ＥＧＡ（６
４０×３５０ドット）、ＥＧＡ（６４０×３５０ドッ
ト）、ＪＥＧＡ（６４０×４８０ドット）であると判断
し、ステップＳ２５へ移る。水平周期カウンタの値がそ
れ以外であれば、ユーザーによるパラメータ設定を可能
とするため、ステップＳ１７へ移る。

【００３８】ステップＳ１２において、アナログ入力で
あれば、次いで、インターレースフラグが調べられる
（ステップＳ１５）。インターレースフラグがセットさ
れていれば、入力画像信号は、ＰＣであると判断する。
インターレースフラグがセットされていなければ、水平
周期カウンタの値を調べる（ステップＳ１６）。

【００３９】ステップＳ１６において、水平周期カウン
タの値がそれぞれ１６進表示で、“０５”，“０６”，
“０７”，“０８”のとき、入力画像信号のモードは、
それぞれＶＧＡ，ＶＧＡ，ＰＣ９８，ＰＣ９８と判断
し、ステップＳ２５へ移る。水平周期カウンタの値がそ
れ以外であれば、ユーザーによるパラメータ設定を可能
とするため、ステップＳ１７へ移る。

【００４０】ステップＳ１７ではドットクロック調整モ
ードが設定され、次いで、ＶＣＯ３のＰＬＬ電圧がチェ
ックされる（ステップＳ１８）。ＰＬＬ電圧のチェック
において、まず３．５Ｖ以上か否かがチェックされる
（ステップＳ１９）。３．５Ｖ以上であれば、上位の隣
接するバンドへＶＣＯ３の発振周波数範囲を切り換え、
最上位のバンドであれば切換はしない（ステップＳ２
０）。３．５Ｖ未満の時は続いて１．２Ｖ以下か否かが
チェックされる（ステップＳ２１）。１．２Ｖ以下であ
れば、下位の隣接するバンドへＶＣＯ３の発振周波数範
囲を切り換え、最下位のバンドであれば切換はしない
（ステップＳ２２）。１．２〜３．５Ｖの範囲内であれ
ば、バンド切換は行わずに、ステップＳ２３へ移る。

【００４１】バンド切換の後、ステップＳ２３では、水
平ドット数、垂直ライン数、クロック、Ａ／Ｄ変換クロ
ックフェーズ、水平位置、垂直位置の各パラメータがコ
ントロールパネルから設定され、ＣＰＵ５がその内部に
読み込む。次いで、これらのパラメータをユーザー設定
パラメータメモリ９に書き込み、この書き込みアドレス
に対応する入力画像信号番号を設定し（ステップＳ２
４）、次いで、ステップＳ２５へ移る。

【００４２】ステップＳ２５において、今回判断された
入力画像信号のモードが、前回判断された入力画像信号
のモードと同じか異なるかが判断される。前回と同じモ
ードであれば、前回設定されたモードが継続しているの
で今回の処理は必要がなく、その他の処理へ移る。前回
のモードと異なっていれば、ＬＣＤの表示を停止し（ス
テップＳ２６）、ユーザー設定画像信号番号を含む入力
画像信号の番号を設定し（ステップＳ２７）、判別した
画像信号の番号に応じて、モードＬＥＤを点滅、点灯ま
たは消灯する（ステップＳ２８）。

【００４３】次いで、前記設定された画像信号番号に応
じたパラメータアドレスを読み出し（ステップＳ２
９）、このアドレスを使用して標準パラメータメモリ８
及びユーザー設定パラメータメモリ９からパラメータを
読み出し、ＣＰＵ５の内部ＲＡＭへ格納する（ステップ
Ｓ３０）。次いで、ＣＰＵ５の内部ＲＡＭからメモリコ
ントロール回路４の各部へパラメータを設定し（ステッ
プＳ３１）、この設定されたパラメータに従ってＬＣＤ
１３の表示が開始される（ステップＳ３２）。

【００４４】

【発明の効果】以上説明したように本発明によれば、ユ
ーザー設定パラメータ入力手段及びユーザー設定パラメ
ータ記憶手段により、標準パラメータ記憶手段に設定さ
れてない画像信号入力時にも、一旦ユーザー設定パラメ
ータ記憶手段に登録すると、次回からは自動的にパラメ
ータを検索して、入力映像信号に適合したパラメータを
使用することができ、非標準画像信号を適正な表示モー
ドで表示することができるマルチスキャンディスプレイ
装置を提供することができるという効果がある。

【図面の簡単な説明】

【図１】本発明に係るマルチスキャンディスプレイ装置
の一実施例の構成を示すブロック図である。

【図２】実施例に使用される電圧制御発振器（ＶＣＯ）
のバンド切換を説明するためのドットクロック−ＰＬＬ
電圧対応を示すグラフである。

【図３】実施例の動作を説明するフローチャートの前半
部である。

【図４】実施例の動作を説明するフローチャートの後半
部である。

【図５】従来のマルチスキャンディスプレイ装置の構成
例を示すブロック図である。

【図６】従来例の動作を説明するフローチャートの前半
部である。

【図７】従来例の動作を説明するフローチャートの後半
部である。

【符号の説明】

１ 位相比較器 ２ ローパスフィルタ（ＬＰＦ） ３ 電圧制御発振器（ＶＣＯ） ４ メモリコントロール回路 ４１ セレクタ ４２ 同期信号制御回路 ４３ クロック制御回路 ４４ プログラマブル１／Ｎ分周回路 ４５ フィールドメモリ書き込み制御回路 ４６ フィールドメモリ読み出し制御回路 ４７ 液晶表示タイミング生成回路 ５ ＣＰＵ ６ アナログ／ディジタル変換器（ＡＤＣ） ７ コントロールパネル ８ 標準パラメータメモリ ９ ユーザー設定パラメータメモリ １０ 基準クロック発生器 １１ フィールドメモリ １２ 液晶インタフェース １３ 液晶パネル １４ 画像信号入力端子 １５ アナログ／ディジタル切換スイッチ １６ 増幅器 １７ アナログ／ディジタル変換器（ＡＤＣ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 5/12 Ｈ０４Ｎ 3/14 Ｈ０４Ｎ 3/14 5/05 5/05 5/46 5/46 Ｇ０９Ｇ 5/00 ５２０Ｔ (56)参考文献 特開 平５−35240（ＪＰ，Ａ) 特開 平４−349491（ＪＰ，Ａ) 特開 平２−181783（ＪＰ，Ａ) 特開 平６−161369（ＪＰ，Ａ) 実願 平２−66251号（実開 平４− 24793号）の願書に添付した明細書及び 図面の内容を撮影したマイクロフィルム （ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/18 G09G 1/16 G09G 3/20 G09G 3/36 G09G 5/00 G09G 5/12 H04N 3/14 H04N 5/05 H04N 5/46

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 走査方式及び信号伝送方式のいずれか一
   方または双方が互いに異なる複数の画像信号の何れでも
   画面に表示可能なマルチスキャンディスプレイ装置にお
   いて、 製造工程において設定されかつそれぞれ異なる方式の画
   像信号を画面に表示するための複数組の標準パラメータ
   を記憶する標準パラメータ記憶手段と、 使用者がユーザー設定パラメータを入力するパラメータ
   入力手段と、 前記ユーザー設定パラメータを記憶するための少なくと
   も１つの記憶場所を有する不揮発性のユーザー設定パラ
   メータ記憶手段と、 入力された画像信号に適合するパラメータを前記標準パ
   ラメータ記憶手段及び前記ユーザー設定パラメータ記憶
   手段から検索する検索手段と、 前記検索されたパラメータに基づいて画像信号の表示を
   制御する制御手段と、 を備え、 前記ユーザー設定パラメータは、水平画素数、垂直画素
   数、ドットクロック周波数、アナログ／ディジタル変換
   サンプリングクロックの位相、水平位置及び垂直位置を
   それぞれ含む ことを特徴とするマルチスキャンディスプ
   レイ装置。
2. 【請求項２】 請求項１において、複数のバンドを有しドットクロックを発生する電圧制御
   発振器と、 前記ドットクロックを分周するドットクロック分周器
   と、 前記分周されたドットクロックと水平同期信号とを位相
   比較する位相比較器と、 前記位相比較器出力の低域信号を通過させ前記電圧制御
   発振器の制御電圧とする低域濾波器と、 前記制御電圧をアナログ／ディジタル変換するアナログ
   ／ディジタル変換器と、 前記パラメータ入力手段により制御されるドットクロッ
   ク周波数が前記バンドの端部にあるとき、前記制御電圧
   のディジタル変換値に基づいて前記バンドを隣接するバ
   ンドに切り換えるバンド切換手段と、を更に備える こと
   を特徴とするマルチスキャンディスプレイ装置。
3. 【請求項３】 請求項１または請求項２において、前記
   画面を液晶パネルとしたことを特徴とするマルチスキャ
   ンディスプレイ装置。