JPH07334141A - マルチスキャンディスプレイ装置 - Google Patents
マルチスキャンディスプレイ装置Info
- Publication number
- JPH07334141A JPH07334141A JP6127803A JP12780394A JPH07334141A JP H07334141 A JPH07334141 A JP H07334141A JP 6127803 A JP6127803 A JP 6127803A JP 12780394 A JP12780394 A JP 12780394A JP H07334141 A JPH07334141 A JP H07334141A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- parameter
- parameters
- display device
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
発性メモリにパラメータを設定し、以後使用者が設定し
たモードと同じ画像信号が入力されたとき、使用者の設
定したパラメータを使用して画像信号を表示する。 【構成】 工場出荷時に予め設定される標準パラメータ
記憶手段8と、使用者がユーザー設定パラメータを入力
するパラメータ入力手段7と、ユーザー設定パラメータ
を記憶する不揮発性のユーザー設定パラメータ記憶手段
9と、入力された画像信号に適合するパラメータを標準
パラメータ記憶手段8及びユーザー設定パラメータ記憶
手段9から検索する検索手段及び前記検索されたパラメ
ータに基づいて画像信号の表示を制御する制御手段とを
プログラムとして内蔵するCPU5と、を備えるマルチ
スキャンディスプレイ装置。
Description
ィスプレイ装置に係り、特に、パーソナルコンピュー
タ、ワークステーション、マルチメディア機器等の画像
信号表示に好適なマルチスキャンディスプレイ装置に関
する。
ーション等に使用されるディスプレイ装置には、特定の
機種に専用として設計製作された専用ディスプレイ装置
と、ある一定の範囲の水平・垂直周波数を有する画像信
号であれば表示可能なマルチスキャンディスプレイ装置
とがある。
タには、アーキテクチャの異なる機種が多くあり、同じ
アーキテクチャの中においても複数の画像信号モードが
あって、それぞれ解像度(縦横の画素数)、水平周波
数、垂直周波数が異なっている。マルチスキャンディス
プレイ装置は、1台のディスプレイ装置で複数の画像信
号の方式に対応可能な様に設計製造されており、通常工
場出荷時に予め複数の方式の画像信号を画面に表示する
ためのパラメータ(水平ドット数、垂直ライン数、ドッ
トクロック、A/D変換用クロックフェーズ、水平位
置、垂直位置)がプリセットされている。
の従来例の構成を図5に示す。図5において、従来のマ
ルチスキャンディスプレイ装置は、画像信号入力端子1
4と、アナログ/ディジタル切換スイッチ(以下、A/
D切換スイッチと略す)15と、増幅器16と、アナロ
グ/ディジタル変換器(以下、ADCと略す)17と、
メモリコントロール回路4と、フィールドメモリ11
と、液晶インタフェース(以下、液晶I/Fと略す)1
2と、液晶パネル13と、位相比較器1と、ローパスフ
ィルタ(以下、LPFと略す)2と、電圧制御発振器
(以下、VCOと略す)3と、CPU5と、コントロー
ルパネル7と、EE−PROMで構成された標準パラメ
ータメモリ8と、基準クロック発生器10とからなる。
ロール回路4は、セレクタ41と、同期信号制御回路4
2と、クロック制御回路43と、1/N分周回路44
と、フィールドメモリ書込制御回路45と、フィールド
メモリ読出制御回路46と、液晶表示タイミング生成回
路47とからなる。
レイ装置は、以下のように動作する。まず、画像信号入
力端子14に画像信号が入力される。使用者が設定する
A/D切換スイッチ15は、セレクタ41の切換信号を
発生する。また、A/D切換スイッチ15は、入力され
た画像信号がディジタル信号であれば直接セレクタ41
に出力し、アナログ信号であれば増幅器16へ出力す
る。増幅器16はアナログ画像信号をAD変換可能なレ
ベルまで増幅し、ADC17へ出力する。ADC17
は、クロック制御回路43より位相調整されたタイミン
グで入力信号の各色について8ビットのディジタルデー
タに変換し、セレクタ41へ3色計24ビットのデータ
として出力する。
は、A/D切換スイッチ15からのディジタル画像信号
とADC17からのディジタル画像信号とをA/D切換
スイッチ15の指示に従って切り換えてフィールドメモ
リ11へ出力する。
は、フィールドメモリ書込制御回路45から送られる書
込アドレス及び書込指示に従って、フィールドメモリ1
1に書き込まれる。また、フィールドメモリ読出制御回
路46は、フィールドメモリ11の読出アドレス及び液
晶パネル13に適合した読出タイミングを指示し、この
読出アドレスに従って読み出された内容は、液晶I/F
12へ送られる。液晶I/F12は、液晶表示タイミン
グ生成回路47からの表示タイミング信号に基づいて、
液晶パネル13の駆動形態に従った信号変換を行って、
液晶パネル13の駆動信号を生成する。
子14から水平同期信号(HSYNC)及び垂直同期信
号(VSYNC)を入力する。また、同期信号制御回路
42は、水平周期カウンタを内蔵し、CPU5から入力
画像信号のステータス読み出しに応じて、水平周期カウ
ンタによる水平周期計数値を出力する。
と、LPF2と、VCO3と、1/N分周回路44とか
ら構成されたPLLとなっている。また、1/N分周回
路44の分周比NはCPU5から設定可能であり、いわ
ゆるプログラマブル分周器となっている。ドットクロッ
クは、画素データ1ドット毎に対応したタイミング信号
であり、通常パソコンからは直接出力されないため、入
力される画像信号をサンプリングして生成する必要があ
る。
3の発振出力は、1/N分周回路44で分周されフィー
ドバック信号(HSYNCF)となって、位相比較器1
に与えられる。また、入力水平同期信号(HSYNC)
も位相比較器1に与えられる。位相比較器1は、HSY
NCとHSYNCFとの比較を行い、2つの入力に位相
差がある場合は、その位相差に応じた出力電圧を出力す
る。
域成分のみ通過して、再びVCO3に戻される。こうし
て、水平同期信号に同期し、水平同期信号のN倍の周波
数をもつ信号がVCO3の出力に得られる。ところで、
CPU5は、入力画像信号の水平同期信号及び垂直同期
信号の周期を知らされているので、これらの周期から1
ライン当たりのドット数Nを判断し、1/N分周回路4
4に分周比Nを設定している。このため、VCO3の出
力に得られた水平同期信号のN倍の周波数をもつ信号
は、入力画像信号の画素毎のタイミングを示す信号とな
り、入力画像信号をA/D変換するADC17のサンプ
リングクロック及びフィールドメモリ11の書き込みク
ロックとして使用される。
ィスプレイ装置における入力画像信号の判別方法につい
て説明する。図6及び7は、CPU5が内蔵するプログ
ラムから入力画像信号の判定及びこの判定に基づくスキ
ャンパラメータの切換部分を抜き出し、フローチャート
で示したものである。
読み込まれる(ステップS100)。このステータス
は、入力画像信号の有無、アナログ/ディジタル切換ス
イッチ15の状態、入力画像信号がインターレース信号
かノンインターレース信号かを示すインターレースフラ
グ及び同期信号制御回路42が内蔵する水平同期カウン
タの値を含む。
(ステップS101)。入力画像信号がなければ、モー
ド判別外又は非対応機種からの画像信号であるとして、
LCDの表示を停止する(S107)。入力画像信号が
あれば、次いで、アナログ/ディジタル切換スイッチ1
5の状態が判定される(ステップS102)。
フラグが調べられる(ステップS103)。インターレ
ースフラグがセットされていれば、モード判別外又は非
対応機種からの画像信号であるとして、LCDの表示を
停止する(S107)。インターレースフラグがセット
されていなければ、次いで、水平周期カウンタの値が調
べられる(ステップS104)。
ンタの値がそれぞれ16進表示で、“0C”,“0
9”,“08”,“06”のとき、入力画像信号のモー
ドは、それぞれCGA(640×200ドット)、EG
A(640×350ドット)、EGA(640×350
ドット)、JEGA(640×480ドット)であると
判断し、ステップS108へ移る。水平周期カウンタの
値がその他の値であるとき、モード判別外又は非対応機
種として、ステップS107へ移る。
であれば、次いで、インターレースフラグが調べられる
(ステップS105)。インターレースフラグがセット
されていれば、入力画像信号は、PCであると判断す
る。インターレースフラグがセットされていなければ、
水平周期カウンタの値を調べる(ステップS106)。
ンタの値がそれぞれ16進表示で、“05”,“0
6”,“07”,“08”のとき、入力画像信号のモー
ドは、それぞれVGA,VGA,PC98,PC98と
判断し、ステップS108へ移る。水平周期カウンタの
値がその他の値であるとき、モード判別外又は非対応機
種として、ステップS107へ移る。
た入力画像信号のモードが、前回判断された入力画像信
号のモードと同じか異なるかが判断される。前回と同じ
モードであれば、前回設定されたモードが継続している
ので今回の処理は必要がなく、その他の処理へ移る。前
回のモードと異なっていれば、LCDの表示を停止し
(ステップS109)、入力画像信号の番号を設定し
(ステップS110)、判別した画像信号の番号に応じ
て、モードLEDを点滅、点灯または消灯する(ステッ
プS111)。
じたパラメータアドレスを読み出し(ステップS11
2)、このアドレスを使用して標準パラメータメモリ8
(EE−PROMで構成)からパラメータを読み出し、
CPU5の内部RAMへ格納する(ステップS11
3)。ついで、CPU5の内部RAMからメモリコント
ロール回路4の各部へパラメータを設定し(ステップS
114)、この設定されたパラメータに従ってLCD1
3の表示が開始される(ステップS115)。
来のマルチスキャンディスプレイ装置においては、予め
標準パラメータメモリに記憶された画像信号のみ表示が
可能であり、標準パラメータメモリに設定されていない
画像信号が入力された場合には、表示画面上にこの入力
画像信号を表示できないという問題点があった。
め標準パラメータメモリにパラメータが設定されていな
いモードの画像信号が入力されたときでも、入力された
画像信号に応じて、使用者が不揮発性メモリにパラメー
タを設定し、以後使用者が設定したモードと同じ画像信
号が入力されたとき、使用者の設定したパラメータを使
用して画像信号を表示可能なマルチスキャンディスプレ
イ装置を提供することである。
め、本発明は次の構成を有する。すなわち、本発明は、
走査方式及び信号伝送方式のいずれか一方または双方が
互いに異なる複数の画像信号の何れでも画面に表示可能
なマルチスキャンディスプレイ装置において、製造工程
において設定されかつそれぞれ異なる方式の画像信号を
画面に表示するための複数組の標準パラメータを記憶す
る標準パラメータ記憶手段と、使用者がユーザー設定パ
ラメータを入力するパラメータ入力手段と、前記ユーザ
ー設定パラメータを記憶するための少なくとも1つの記
憶場所を有する不揮発性のユーザー設定パラメータ記憶
手段と、入力された画像信号に適合するパラメータを前
記標準パラメータ記憶手段及び前記ユーザー設定パラメ
ータ記憶手段から検索する検索手段と、前記検索された
パラメータに基づいて画像信号の表示を制御する制御手
段と、を備えることを特徴とするマルチスキャンディス
プレイ装置である。
パラメータは、水平画素数、垂直画素数、ドットクロッ
ク周波数、フェーズ、水平位置及び垂直位置をそれぞれ
含むことができる。また本発明においては、複数のバン
ドを有しドットクロックを発生する電圧制御発振器と、
前記ドットクロックを分周するドットクロック分周器
と、前記分周されたドットクロックと水平同期信号とを
位相比較する位相比較器と、前記位相比較器出力の低域
信号を通過させ前記電圧制御発振器の制御電圧とする低
域濾波器と、前記制御電圧をアナログ/ディジタル変換
するアナログ/ディジタル変換器と、前記パラメータ入
力手段により制御されるドットクロック周波数が前記バ
ンドの端部にあるとき、前記制御電圧のディジタル変換
値に基づいて前記バンドを隣接するバンドに切り換える
バンド切換手段と、を更に備えることができる。さらに
本発明においては、前記画面を液晶パネルとすることが
できる。
定されてない画像信号を入力する場合、使用者が入力画
像信号に応じたパラメータをユーザー設定パラメータ記
憶手段に記憶させることができ、以後このユーザー設定
パラメータ記憶手段と従来の標準パラメータ記憶手段と
を検索し、入力画像信号に適合した表示制御パラメータ
を読み出すことができる。
細に説明する。図1は、本発明に係るマルチスキャンデ
ィスプレイ装置の構成を示すブロック図である。なお、
図5に示した従来技術の構成要素と同様の構成要素に
は、同じ符号を付与している。図1において、本実施例
のマルチスキャンディスプレイ装置は、画像信号入力端
子14と、A/D切換スイッチ15と、増幅器16と、
ADC17と、メモリコントロール回路4と、フィール
ドメモリ11と、液晶I/F12と、液晶パネル13
と、位相比較器1と、LPF2と、VCO3と、CPU
5と、ADC6と、コントロールパネル7と、EE−P
ROMで構成された標準パラメータメモリ8と、同じく
EE−PROMで構成されたユーザー設定パラメータメ
モリ9と、基準クロック発生器10とからなる。
クタ41と、同期信号制御回路42と、クロック制御回
路43と、1/N分周回路44と、フィールドメモリ書
込制御回路45と、フィールドメモリ読出制御回路46
と、液晶表示タイミング生成回路47とからなる。
いて追加された構成要素は、ADC6と、ユーザー設定
パラメータメモリ9と、CPU5に内蔵された2つのサ
ブプログラム、すなわち、ユーザー設定パラメータの入
力手段及び標準パラメータとユーザー設定パラメータの
双方から入力画像信号に応じたパラメータを検索する手
段である。その他の構成要素は、従来技術と同じ構成要
素を使用しているので、同じ説明は省略する。
は、位相比較器1と、LPF2と、VCO3と、プログ
ラマブルな1/N分周回路44とから構成されたPLL
となっている。そして、VOC3は、図2に示すよう
に、それぞれPLL電圧1〜4Vにより制御される23
〜35MHz,14.5〜25.5MHz,7.5〜1
7.5MHzからなる3バンド構成となっている。そし
て、このPLL電圧は、ADC6によりアナログ/ディ
ジタル変換されて、CPU5に読み込まれるようになっ
ている。
チャートにおいて、パラメータが設定されてない画像信
号が入力されたときに、コントロールパネル7のキース
イッチに含まれるドットクロック調整ボタン(ドットク
ロック上昇用とドットクロック低下用)を使用してドッ
トクロックを合わせ込む際に使用される。すなわち、ド
ットクロックボタンを押す毎に、PLL電圧が上下し、
CPU5はそれぞれ変更後のPLL電圧をチェックし、
PLL電圧が、1〜4Vの範囲の端部(例えば、1.2
V以下、3.5V以上)になると、隣接するバンドに切
り換える。隣接バンドがない場合には、切換は起こらな
い。
次いで、水平ドット数、垂直ライン数、クロック、フェ
ーズ、水平位置、垂直位置の各パラメータもコントロー
ルパネル7に設けられたキースイッチからそれぞれ設定
され、CPU5がコントロールパネル7から読み込んだ
各パラメータは、ユーザー設定パラメータメモリ(EE
−PROMで構成)9に書き込まれる。
プレイ装置における入力画像信号の判別方法について説
明する。図3及び4は、CPU5が内蔵するプログラム
から入力画像信号の判定及びこの判定に基づくスキャン
パラメータの切換部分を抜き出し、フローチャートで示
したものである。
読み込まれる(ステップS10)。このステータスは、
入力画像信号の有無、アナログ/ディジタル切換スイッ
チ15の状態、入力画像信号がインターレース信号かノ
ンインターレース信号かを示すインターレースフラグ及
び同期信号制御回路42が内蔵する水平同期カウンタの
値を含む。
(ステップS11)。入力画像信号がなければ、モード
判別外の画像信号であるとして、ドットクロック調整モ
ードへ移る(ステップS17)。入力画像信号があれ
ば、次いで、アナログ/ディジタル切換スイッチ15の
状態が判定される(ステップS12)。
フラグが調べられる(ステップS13)。インターレー
スフラグがセットされていれば、非標準画像信号である
として、ドットクロック調整モードへ移る(ステップS
17)。インターレースフラグがセットされていなけれ
ば、次いで、水平周期カウンタの値が調べられる(ステ
ップS14)。
タの値がそれぞれ16進表示で、“0C”,“09”,
“08”,“06”のとき、入力画像信号のモードは、
それぞれCGA(640×200ドット)、EGA(6
40×350ドット)、EGA(640×350ドッ
ト)、JEGA(640×480ドット)であると判断
し、ステップS25へ移る。水平周期カウンタの値がそ
れ以外であれば、ユーザーによるパラメータ設定を可能
とするため、ステップS17へ移る。
あれば、次いで、インターレースフラグが調べられる
(ステップS15)。インターレースフラグがセットさ
れていれば、入力画像信号は、PCであると判断する。
インターレースフラグがセットされていなければ、水平
周期カウンタの値を調べる(ステップS16)。
タの値がそれぞれ16進表示で、“05”,“06”,
“07”,“08”のとき、入力画像信号のモードは、
それぞれVGA,VGA,PC98,PC98と判断
し、ステップS25へ移る。水平周期カウンタの値がそ
れ以外であれば、ユーザーによるパラメータ設定を可能
とするため、ステップS17へ移る。
ードが設定され、次いで、VCO3のPLL電圧がチェ
ックされる(ステップS18)。PLL電圧のチェック
において、まず3.5V以上か否かがチェックされる
(ステップS19)。3.5V以上であれば、上位の隣
接するバンドへVCO3の発振周波数範囲を切り換え、
最上位のバンドであれば切換はしない(ステップS2
0)。3.5V未満の時は続いて1.2V以下か否かが
チェックされる(ステップS21)。1.2V以下であ
れば、下位の隣接するバンドへVCO3の発振周波数範
囲を切り換え、最下位のバンドであれば切換はしない
(ステップS22)。1.2〜3.5Vの範囲内であれ
ば、バンド切換は行わずに、ステップS23へ移る。
平ドット数、垂直ライン数、クロック、A/D変換クロ
ックフェーズ、水平位置、垂直位置の各パラメータがコ
ントロールパネルから設定され、CPU5がその内部に
読み込む。次いで、これらのパラメータをユーザー設定
パラメータメモリ9に書き込み、この書き込みアドレス
に対応する入力画像信号番号を設定し(ステップS2
4)、次いで、ステップS25へ移る。
入力画像信号のモードが、前回判断された入力画像信号
のモードと同じか異なるかが判断される。前回と同じモ
ードであれば、前回設定されたモードが継続しているの
で今回の処理は必要がなく、その他の処理へ移る。前回
のモードと異なっていれば、LCDの表示を停止し(ス
テップS26)、ユーザー設定画像信号番号を含む入力
画像信号の番号を設定し(ステップS27)、判別した
画像信号の番号に応じて、モードLEDを点滅、点灯ま
たは消灯する(ステップS28)。
じたパラメータアドレスを読み出し(ステップS2
9)、このアドレスを使用して標準パラメータメモリ8
及びユーザー設定パラメータメモリ9からパラメータを
読み出し、CPU5の内部RAMへ格納する(ステップ
S30)。次いで、CPU5の内部RAMからメモリコ
ントロール回路4の各部へパラメータを設定し(ステッ
プS31)、この設定されたパラメータに従ってLCD
13の表示が開始される(ステップS32)。
ーザー設定パラメータ入力手段及びユーザー設定パラメ
ータ記憶手段により、標準パラメータ記憶手段に設定さ
れてない画像信号入力時にも、一旦ユーザー設定パラメ
ータ記憶手段に登録すると、次回からは自動的にパラメ
ータを検索して、入力映像信号に適合したパラメータを
使用することができ、非標準画像信号を適正な表示モー
ドで表示することができるマルチスキャンディスプレイ
装置を提供することができるという効果がある。
の一実施例の構成を示すブロック図である。
のバンド切換を説明するためのドットクロック−PLL
電圧対応を示すグラフである。
部である。
部である。
例を示すブロック図である。
部である。
部である。
Claims (4)
- 【請求項1】 走査方式及び信号伝送方式のいずれか一
方または双方が互いに異なる複数の画像信号の何れでも
画面に表示可能なマルチスキャンディスプレイ装置にお
いて、 製造工程において設定されかつそれぞれ異なる方式の画
像信号を画面に表示するための複数組の標準パラメータ
を記憶する標準パラメータ記憶手段と、 使用者がユーザー設定パラメータを入力するパラメータ
入力手段と、 前記ユーザー設定パラメータを記憶するための少なくと
も1つの記憶場所を有する不揮発性のユーザー設定パラ
メータ記憶手段と、 入力された画像信号に適合するパラメータを前記標準パ
ラメータ記憶手段及び前記ユーザー設定パラメータ記憶
手段から検索する検索手段と、 前記検索されたパラメータに基づいて画像信号の表示を
制御する制御手段と、 を備えることを特徴とするマルチスキャンディスプレイ
装置。 - 【請求項2】 請求項1において、 前記ユーザー設定パラメータは、水平画素数、垂直画素
数、ドットクロック周波数、アナログ/ディジタル変換
サンプリングクロックの位相、水平位置及び垂直位置を
それぞれ含むことを特徴とするマルチスキャンディスプ
レイ装置。 - 【請求項3】 請求項1または請求項2において、 複数のバンドを有しドットクロックを発生する電圧制御
発振器と、 前記ドットクロックを分周するドットクロック分周器
と、 前記分周されたドットクロックと水平同期信号とを位相
比較する位相比較器と、 前記位相比較器出力の低域信号を通過させ前記電圧制御
発振器の制御電圧とする低域濾波器と、 前記制御電圧をアナログ/ディジタル変換するアナログ
/ディジタル変換器と、 前記パラメータ入力手段により制御されるドットクロッ
ク周波数が前記バンドの端部にあるとき、前記制御電圧
のディジタル変換値に基づいて前記バンドを隣接するバ
ンドに切り換えるバンド切換手段と、を更に備えること
を特徴とするマルチスキャンディスプレイ装置。 - 【請求項4】 請求項1ないし請求項3の何れかにおい
て、 前記画面を液晶パネルとしたことを特徴とするマルチス
キャンディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06127803A JP3119996B2 (ja) | 1994-06-09 | 1994-06-09 | マルチスキャンディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06127803A JP3119996B2 (ja) | 1994-06-09 | 1994-06-09 | マルチスキャンディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07334141A true JPH07334141A (ja) | 1995-12-22 |
JP3119996B2 JP3119996B2 (ja) | 2000-12-25 |
Family
ID=14969068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06127803A Expired - Lifetime JP3119996B2 (ja) | 1994-06-09 | 1994-06-09 | マルチスキャンディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3119996B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6320574B1 (en) | 1997-02-24 | 2001-11-20 | Genesis Microchip, Corp. | Circuit and method for generating pixel data elements from analog image data and associated synchronization signals |
JP2001352462A (ja) * | 2000-06-08 | 2001-12-21 | Sony Corp | 画像処理装置および画像処理方法、並びに記録媒体 |
US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
US6741229B1 (en) * | 1999-07-09 | 2004-05-25 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
JP2005043914A (ja) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | 表示制御装置 |
JP2006227442A (ja) * | 2005-02-18 | 2006-08-31 | Sharp Corp | 映像信号処理装置、及び該装置を備えた映像表示装置 |
JP2008165037A (ja) * | 2006-12-28 | 2008-07-17 | Funai Electric Co Ltd | 表示装置 |
JP2010170144A (ja) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | 表示制御方法及び装置 |
JP2014123043A (ja) * | 2012-12-21 | 2014-07-03 | Canon Inc | 表示装置、画像処理装置、及びその制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IN2014MN02308A (ja) * | 2012-04-17 | 2015-10-09 | Volvo Lastvagnar Ab |
-
1994
- 1994-06-09 JP JP06127803A patent/JP3119996B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441860B1 (en) * | 1996-05-07 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
USRE41192E1 (en) * | 1997-02-24 | 2010-04-06 | Genesis Microchip Inc. | Method and system for displaying an analog image by a digital display device |
USRE43573E1 (en) | 1997-02-24 | 2012-08-14 | Genesis Microchip (Delaware) Inc. | Method and system for displaying an analog image by a digital display device |
USRE42615E1 (en) | 1997-02-24 | 2011-08-16 | Genesis Microchip (Delaware) Inc. | Method and system for displaying an analog image by a digital display device |
US6320574B1 (en) | 1997-02-24 | 2001-11-20 | Genesis Microchip, Corp. | Circuit and method for generating pixel data elements from analog image data and associated synchronization signals |
USRE40859E1 (en) | 1997-02-24 | 2009-07-21 | Genesis Microchip (Delaware) Inc. | Method and system for displaying an analog image by a digital display device |
US6741229B1 (en) * | 1999-07-09 | 2004-05-25 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
JP2001352462A (ja) * | 2000-06-08 | 2001-12-21 | Sony Corp | 画像処理装置および画像処理方法、並びに記録媒体 |
JP2010170144A (ja) * | 2000-07-26 | 2010-08-05 | Renesas Electronics Corp | 表示制御方法及び装置 |
JP2005043914A (ja) * | 2000-07-26 | 2005-02-17 | Hitachi Ltd | 表示制御装置 |
JP2006227442A (ja) * | 2005-02-18 | 2006-08-31 | Sharp Corp | 映像信号処理装置、及び該装置を備えた映像表示装置 |
JP2008165037A (ja) * | 2006-12-28 | 2008-07-17 | Funai Electric Co Ltd | 表示装置 |
JP2014123043A (ja) * | 2012-12-21 | 2014-07-03 | Canon Inc | 表示装置、画像処理装置、及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3119996B2 (ja) | 2000-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078317A (en) | Display device, and display control method and apparatus therefor | |
US5754253A (en) | Apparatus for generating a plurality of quasi-moving PIP/POP screens | |
JP2531426B2 (ja) | マルチスキャン型液晶ディスプレイ装置 | |
USRE41600E1 (en) | Video signal converting apparatus and a display device having the same | |
CN100479506C (zh) | 具有包括计算机的多信号源的视频显示设备 | |
US6219023B1 (en) | Video signal converting apparatus with display mode conversion and a display device having the same | |
JPH07334141A (ja) | マルチスキャンディスプレイ装置 | |
JPH10319932A (ja) | ディスプレイ装置 | |
KR100283574B1 (ko) | 모니터 화면 사이즈 제어 회로 및 그 제어방법 | |
US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
JP2596977B2 (ja) | マルチスキャン型crtディスプレイ装置 | |
JPH0981079A (ja) | プロジェクション装置 | |
JPH0934400A (ja) | 画像表示装置 | |
KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
KR100516066B1 (ko) | 액정 표시 장치의 디스플레이 모드 자동 설정 방법 | |
JPH0944118A (ja) | インターフェイス回路 | |
JP3301196B2 (ja) | 走査変換装置 | |
JPH08125943A (ja) | 信号変換回路 | |
JP2001075533A (ja) | 投射型表示装置 | |
JPH10288972A (ja) | サンプリングクロック発生装置 | |
JPH07219486A (ja) | 液晶表示装置 | |
JPH0750386B2 (ja) | オートスキャンディスプレイモニタ | |
KR950002663B1 (ko) | Hdtv수상기의 화면 수직 이동장치와 수직 이동 제어방법 | |
JP2002314891A (ja) | テレビジョン受信装置 | |
JP2002055666A (ja) | 映像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |