KR100483532B1 - 멀티싱크를구현하는피엘엘시스템 - Google Patents

멀티싱크를구현하는피엘엘시스템 Download PDF

Info

Publication number
KR100483532B1
KR100483532B1 KR1019970073376A KR19970073376A KR100483532B1 KR 100483532 B1 KR100483532 B1 KR 100483532B1 KR 1019970073376 A KR1019970073376 A KR 1019970073376A KR 19970073376 A KR19970073376 A KR 19970073376A KR 100483532 B1 KR100483532 B1 KR 100483532B1
Authority
KR
South Korea
Prior art keywords
variable
mode
control signal
pass filter
low pass
Prior art date
Application number
KR1019970073376A
Other languages
English (en)
Other versions
KR19990053686A (ko
Inventor
이승준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970073376A priority Critical patent/KR100483532B1/ko
Publication of KR19990053686A publication Critical patent/KR19990053686A/ko
Application granted granted Critical
Publication of KR100483532B1 publication Critical patent/KR100483532B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

이 발명은 멀티 싱크를 구현하는 피엘엘 시스템에 관한 것으로, 멀티 싱크 기술에 사용되는 피엘엘 시스템에 있어서,
기준신호를 입력받아 모드를 검출하고, 입력 모드에 맞는 저항 및 커패시터 값을 설정하는 모드 검출부와; 상기 모드 검출부의 제어신호에 따라 가변이 되는 소자로 이루어지는 로우패스필터를 포함하는 구성되어, 피엘엘 시스템의 로우패스필터의 소자값을 모드에 따라 가변이 되도록 하여 안정된 동위상을 클럭신호를 생성함으로써, 멀티 싱크 구현이 용이하도록 하는 장점을 가진, 멀티 싱크를 구현하는 피엘엘 시스템에 관한 것이다.

Description

멀티 싱크를 구현하는 피엘엘 시스템
이 발명은 멀티 싱크를 구현하는 피엘엘 시스템에 관한 것으로, 더욱 상세하게 말하자면, 멀티 싱크 기술을 평판 디스플레이 장치에 적용할 수 있도록 로우패스필터의 값을 모드에 따라 조정하는, 멀티 싱크를 구현하는 피엘엘 시스템에 관한 것이다.
일반적으로, 정보 및 화상을 표시하는 디스플레이 소자에는 씨알티(CRT: Cathode Ray Tube), 피디피(PDP:Plasma Display Panel), 액정표시장치(LCD: Liquid Crystal Display) 등이 있다.
이중 액티브 매트릭스 방식을 이용하는 액정표시장치 등의 평판 디스플레이는 초경량, 초박형 등의 장점을 바탕으로 급속히 씨알티 시장을 잠식해가고 있다.
이와 같은 평판 디스플레이를 모니터용으로 적용하는데는 노트북 컴퓨터용과는 여러면에서 다른 점이 있다. 광시야각, 고휘도 등 특성적인 측면과 플러그 앤 플레이 구현이 가능한 시스템 측면 등이 있다.
이 중 시스템 측면을 생각해 보면, 일반 노트북 컴퓨터용과는 달리 모니터용 평판 디스플레이는 여러 브이지에이(VGA) 모드를 디스플레이할 수 있어야 한다. 즉, 해상도가 엑스지에이(XGA, 1024*768)로 고정된 평판 디스플레이의 경우, 데스크탑으로 출력가능한 브이지에이(VGA, 640*480), 슈퍼브이지에이(SVGA, 800*600), 엑스지에이 등의 신호를 디스플레이할 수 있어야 한다. 이를 가능하게 하는 기술을 멀티 싱크(Multi-sync)기술이라고 하며, 이 기술을 적용하는 데에 있어서, 평판 디스플레이에서는 씨알티와 달리 많은 어려움이 존재한다.
모니터 어플리케이션용 평판 디스플레이의 입력신호는 엘브이디에스(LVDS) 방식과 아날로그 인터페이스 방식으로 크게 나뉜다.
이중에서 아날로그 인터페이스 방식은 기존 씨알티 방식과 호환이 가능하고 별도의 부가장치가 필요없기 때문에 일반적으로 사용되고 있다.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.
도1은 일반적인 컴퓨터의 구성도이고,
도2는 아날로그 인터페이스 입력신호의 구성도이고,
도3은 일반적인 피엘엘 회로의 기본 구성도이고,
도4는 도3의 로우패스필터의 구성도이다.
도1에 도시된 바와 같은 컴퓨터에 있어서, 아날로그 인터페이스 방식의 신호는 9핀 커넥터의 경우, 도2와 같이 수평동기신호(HS), 수직동기신호(VS),레드(R), 그린(G), 블루(B) 신호를 기본으로 한다.
모니터에 입력된 싱크신호(HS, VS)를 기준으로 레드, 그린, 블루 신호에 맞는 위상의 클럭생성은 피엘엘회로에서 가능하게 한다. 피엘엘 회로의 기본 구성은 도3과 같으며, 기본 동작을 설명하면 다음과 같다.
먼저, 입력된 기준신호(HS)와 전압제어발진기(4)에서 분주회로(2)를 거친 분주된 클럭 신호와의 위상차를 위상비교기(3)에서 비교한다. 검출된 위상차는 로우패스필터(1)에서 직류량으로 변환되어 전압제어발진기(4)로 입력된다. 즉, 기준신호(HS)와 분주된 클럭 신호와의 위상차가 전압제어발진기(4)에 피드백되어 클럭의 주파수 및 위상을 제어함으로써 입력된 레드, 그린, 블루 데이터와 동위상의 클럭을 만드는 것을 가능하게 한다.
피엘엘회로에서 데이터와 안정된 동위상의 클럭을 유지하기 위해 가장 민감한 부분이 로우패스필터(1) 부분이다. 도4는 일반적인 로우패스필터의 구성도이다. 여기서 저항(R)은 위상 게인(Gain)의 함수로 표현되며, 식 R=0.33V/위상게인으로 계산된다. 제1커패시터(C1)는 루프의 댐핑을 결정하고, 식 C1=(50/2∏*기준주파수*R)로 나타낸다. 제2커패시터(C2)는 고주파 노이즈 제거용으로 식 C2=C1/100으로 설정된다.
모니터용 어플리케이션은 멀티 싱크 기술을 이용하여 다양한 브이지에이 모드를 디스플레이할 수 있어야 하는데, 상기한 피엘엘회로의 분주회로(2)와 로우패스필터(1)가 안정된 동위상의 클럭신호를 얻는데 문제가 된다.
분주회로(2)의 경우에는 브이지에이 모드 디텍트를 통하여 분주값을 조정함으로써 해결이 가능하다.
그러나, 로우패스필터(1)의 경우는 저항과 커패시터 값이 고정되어 있기 때문에 조정이 불가능한 단점이 있다.
그러므로 본 발명의 목적은 종래의 단점을 해결하고자 하는 것으로, 피엘엘 시스템의 로우패스필터의 소자값을 모드에 따라 가변이 되도록 하여 멀티 싱크 구현이 용이하도록 하는, 멀티 싱크를 구현하는 피엘엘 시스템을 제공하는 것이다.
상기 목적을 달성하기 위한 이 발명의 구성은,
멀티 싱크 기술에 사용되는 피엘엘 시스템에 있어서,
기준신호를 입력받아 모드를 검출하고, 입력 모드에 맞는 저항 및 커패시터 값을 설정하는 모드 검출부와;
상기 모드 검출부의 제어신호에 따라 가변이 되는 소자로 이루어지는 로우패스필터를 포함하는 것을 특징으로 한다.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
도5는 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템의 구성도이고,
도6은 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템에서 로우패스 필터 부분의 상세도이다.
도5에 도시되어 있듯이, 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템의 구성은,
위상비교기(53), 분주회로(54) 및 전압제어발진기(55)를 구비하는 피엘엘 시스템에 있어서,
기준신호(HS)를 입력받아 모드를 검출하고, 입력 모드에 맞는 저항 및 커패시터 값을 설정하는 모드 검출회로(5)와;
상기 모드 검출회로(51)의 제어신호에 따라 가변이 되는 소자로 이루어지는 로우패스필터(52)로 이루어진다.
도6에 도시되어 있듯이, 상기한 로우패스필터(52)의 구성은,
상기 위상비교기(53)의 출력단에 연결되고, 상기 모드검출회로(51)의 제어신호(제1제어신호)에 따라 가변이 되는 가변 커패시터(56)와;
상기 가변 커패시터(56)와 병렬 연결되고, 상기 모드검출회로(51)의 제어신호(제1제어신호)에 따라 가변이 되는 제1가변 저항(57)과;
상기 가변 커패시터(56)와 직렬 연결되고, 상기 모드검출회로(51)의 제어신호(제2제어신호)에 따라 가변이 되는 제2가변 저항(58)과;
상기 가변 커패시터(56)와 병렬 연결되는 제2커패시터(C2)로 이루어진다.
상기 구성에 의한 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템의 동작이 시작된다.
동작이 시작되면, 기준신호(HS)가 위상비교기(53) 및 모드검출회로(51)로 입력된다.
그러면, 모드검출회로(51)는 입력된 기준신호(HS)로부터 어떤 브이지에이 모드인지를 검출하여 각 모드에 맞는 소자값을 만들기 위해 제어신호(제1제어신호, 제2제어신호)를 출력한다. 이때, 각 모드별로 소자값은 미리 테스트를 통해 기준주파수에 맞게 최적의 값을 입력해 놓아야 한다.
다음, 가변 커패시터(56), 제1가변 저항(57) 및 제2가변 저항(58)은 모드검출회로(51)의 제어신호(제1제어신호, 제2제어신호)에 따라 소자값이 변환된다.
이와 같이, 가변이 된 로우패스필터(52)로 인해 피엘엘 시스템은 안정된 동위상을 클럭신호로 만든다.
상기한 과정의 제1가변저항(57), 제2가변저항(58) 및 가변커패시터(56)는 디지탈 방식에 의하여 가변되며, 이는 모드검출회로(51)의 디지털 제어신호(제1 및 제2 제어신호)에 따라 가변된다는 것을 의미한다.
이상에서와 같이, 이 발명의 실시예에서, 피엘엘 시스템의 로우패스필터의 소자값을 모드에 따라 가변이 되도록 하여 안정된 동위상을 클럭신호를 생성함으로써, 멀티 싱크 구현이 용이하도록 하는 장점을 가진, 멀티 싱크를 구현하는 피엘엘 시스템을 제공할 수 있다.
도1은 일반적인 컴퓨터의 구성도.
도2는 아날로그 인터페이스 입력신호의 구성도.
도3은 일반적인 피엘엘 회로의 기본 구성도.
도4는 도3의 로우패스필터의 구성도.
도5는 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템의 구성도.
도6은 이 발명의 실시예에 따른 멀티 싱크를 구현하는 피엘엘 시스템에서 로우패스 필터 부분의 상세도.

Claims (3)

  1. 멀티 싱크를 구현하는 피엘엘 시스템으로서,
    입력되는 직류 전압에 따라 출력 클록의 주파수를 제어하는 전압 제어 발진기,
    상기 전압 제어 발진기로부터 상기 출력 클록을 받아 분주하는 분주 회로,
    기준 신호와 상기 분주 회로로부터의 분주된 클록의 위상을 비교하는 위상 비교기,
    복수의 가변 소자를 포함하며, 상기 위상 비교기로부터의 위상차를 상기 직류 전압으로 변환하여 상기 전압 제어 발진기로 내보내는 로우 패스 필터, 그리고
    상기 기준 신호를 입력받아 모드를 검출하고, 상기 모드에 따라 상기 가변 소자의 값을 변경하는 제어 신호를 생성하여 상기 로우 패스 필터에 내보내는 모드 검출부
    를 포함하는 피엘엘 시스템.
  2. 제1항에 있어서,
    상기 로우 패스 필터는,
    상기 위상 비교기의 출력단에 연결되고, 상기 모드 검출부의 제1 제어 신호에 따라 가변되는 가변 커패시터,
    상기 가변 커패시터와 병렬로 연결되고, 상기 모드 검출부의 상기 제1 제어 신호에 따라 가변되는 제1 가변 저항,
    상기 가변 커패시터와 직렬로 연결되고, 상기 모드 검출부의 제2 제어 신호에 따라 가변되는 제2 가변 저항, 그리고
    상기 가변 커패시터와 병렬로 연결되는 제2커패시터
    를 포함하는 피엘엘 시스템.
  3. 제2항에서,
    상기 제1 및 제2 제어 신호는 디지탈 신호인 피엘엘 시스템.
KR1019970073376A 1997-12-24 1997-12-24 멀티싱크를구현하는피엘엘시스템 KR100483532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970073376A KR100483532B1 (ko) 1997-12-24 1997-12-24 멀티싱크를구현하는피엘엘시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970073376A KR100483532B1 (ko) 1997-12-24 1997-12-24 멀티싱크를구현하는피엘엘시스템

Publications (2)

Publication Number Publication Date
KR19990053686A KR19990053686A (ko) 1999-07-15
KR100483532B1 true KR100483532B1 (ko) 2005-08-17

Family

ID=37304068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073376A KR100483532B1 (ko) 1997-12-24 1997-12-24 멀티싱크를구현하는피엘엘시스템

Country Status (1)

Country Link
KR (1) KR100483532B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954109B2 (en) * 2003-08-18 2005-10-11 Nokia Corporation Provision of local oscillator signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07261715A (ja) * 1994-03-24 1995-10-13 Sony Corp タイミングジェネレータ
JPH08186778A (ja) * 1994-12-28 1996-07-16 Casio Comput Co Ltd 表示制御回路及び液晶テレビジョン
JPH09198013A (ja) * 1996-01-18 1997-07-31 Alpine Electron Inc 液晶ディスプレイ装置の駆動方法及び液晶ディスプレイ装置
JPH09292863A (ja) * 1996-04-17 1997-11-11 Samsung Electron Co Ltd 表示モードの変換機能を有する液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07261715A (ja) * 1994-03-24 1995-10-13 Sony Corp タイミングジェネレータ
JPH08186778A (ja) * 1994-12-28 1996-07-16 Casio Comput Co Ltd 表示制御回路及び液晶テレビジョン
JPH09198013A (ja) * 1996-01-18 1997-07-31 Alpine Electron Inc 液晶ディスプレイ装置の駆動方法及び液晶ディスプレイ装置
JPH09292863A (ja) * 1996-04-17 1997-11-11 Samsung Electron Co Ltd 表示モードの変換機能を有する液晶表示装置

Also Published As

Publication number Publication date
KR19990053686A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JP2531426B2 (ja) マルチスキャン型液晶ディスプレイ装置
EP0805430B1 (en) Video adapter and digital image display apparatus
US6078317A (en) Display device, and display control method and apparatus therefor
USRE41564E1 (en) Video signal converting apparatus and a display device having the same
KR0162529B1 (ko) 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법
US6577322B1 (en) Method and apparatus for converting video signal resolution
TW426839B (en) Matrix addressable display with delay locked loop controller
US5959691A (en) Digital display apparatus having image size adjustment
KR100596586B1 (ko) 액정 디스플레이 장치의 화면상태 자동조정장치 및 그 방법
KR100433520B1 (ko) Ｏｕｔ－ｏｆ 레인지 모드 디스플레이 장치 및 방법
US6300982B1 (en) Flat panel display apparatus and method having on-screen display function
JP2000338923A (ja) 画像表示装置
KR100483532B1 (ko) 멀티싱크를구현하는피엘엘시스템
US6552700B2 (en) Monitor adjustment by data manipulation
KR100510148B1 (ko) 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
JP2000125225A (ja) 輝度補正装置
KR100207315B1 (ko) 평판 디스플레이 장치
JP3228179B2 (ja) 表示装置
KR890004992B1 (ko) 비디오신호를 입력신호로 하는 전자발광 모니터 구동회로
KR100598411B1 (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
JPH10288972A (ja) サンプリングクロック発生装置
KR20000007611A (ko) 샘플링 주파수 및 샘플링 위치 조정장치와 조정방법
KR20010081557A (ko) 평면 모니터의 동기신호 안정화장치
JPH11184437A (ja) 信号処理回路および液晶ディスプレイ装置
JP2000020007A (ja) フラットパネルディスプレイとその自動調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee