JP3063828B2 - 集積回路の自動概略配線方法 - Google Patents
集積回路の自動概略配線方法Info
- Publication number
- JP3063828B2 JP3063828B2 JP9075609A JP7560997A JP3063828B2 JP 3063828 B2 JP3063828 B2 JP 3063828B2 JP 9075609 A JP9075609 A JP 9075609A JP 7560997 A JP7560997 A JP 7560997A JP 3063828 B2 JP3063828 B2 JP 3063828B2
- Authority
- JP
- Japan
- Prior art keywords
- grid
- wiring
- grids
- boundary
- cost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は大規模集積回路（Ｌ
ＳＩ）や論理回路を設計開発する計算機援用設計（ＣＡ
Ｄ）に関し、特に、ＬＳＩのチップやプリント基板上に
部品セルを、全体での配線長などが最小になるように自
動配置・配線する方法の中の、集積回路チップを格子に
分割し、各ネットの配線経路を分割格子単位で決定する
集積回路の自動概略配線方法に関する。
ＳＩ）や論理回路を設計開発する計算機援用設計（ＣＡ
Ｄ）に関し、特に、ＬＳＩのチップやプリント基板上に
部品セルを、全体での配線長などが最小になるように自
動配置・配線する方法の中の、集積回路チップを格子に
分割し、各ネットの配線経路を分割格子単位で決定する
集積回路の自動概略配線方法に関する。
【０００２】
【従来の技術】この種の自動配置・配線方法は、フロア
プラン処理、配置処理、概略配線処理、および詳細配線
処理の４つの段階で行われる。
プラン処理、配置処理、概略配線処理、および詳細配線
処理の４つの段階で行われる。
【０００３】以下、図７および図８を参照して、従来の
自動配置・配線方法について説明する。
自動配置・配線方法について説明する。
【０００４】まず、フロアプラン処理では、図８（ａ）
に示すように、マクロセルの配置、基本セルを配置する
領域の決定を行う（ステップＳ１）。このフロアプラン
処理は半自動で行われる。次に、配線可能か否かを判断
する（ステップＳ２）。配線不可能と判断された場合に
は、ステップＳ１に戻ってフロアプラン処理を再実行す
る。もし、ステップＳ２で配線可能と判断された場合に
は、ステップＳ３の配置処理に移って、基本セルの配置
を行う（図８（ｂ）参照）。そして、配線可能か否かを
判断する（ステップＳ４）。ここで、配線不可能と判断
された場合には、まず配置処理が良くなかったとして、
ステップＳ３に戻って配置処理を再実行する。ステップ
Ｓ４で、所定回数、配線不可能と判断された場合には、
フロアプラン処理が良くなかったとして、ステップＳ１
に戻ってフロアプラン処理をやり直す。
に示すように、マクロセルの配置、基本セルを配置する
領域の決定を行う（ステップＳ１）。このフロアプラン
処理は半自動で行われる。次に、配線可能か否かを判断
する（ステップＳ２）。配線不可能と判断された場合に
は、ステップＳ１に戻ってフロアプラン処理を再実行す
る。もし、ステップＳ２で配線可能と判断された場合に
は、ステップＳ３の配置処理に移って、基本セルの配置
を行う（図８（ｂ）参照）。そして、配線可能か否かを
判断する（ステップＳ４）。ここで、配線不可能と判断
された場合には、まず配置処理が良くなかったとして、
ステップＳ３に戻って配置処理を再実行する。ステップ
Ｓ４で、所定回数、配線不可能と判断された場合には、
フロアプラン処理が良くなかったとして、ステップＳ１
に戻ってフロアプラン処理をやり直す。
【０００５】ステップＳ４で配線可能と判断された場合
には、ステップＳ５′の概略配線処理に移って、チップ
を格子に分割し、各ネットの配線経路を分割格子単位で
決定する（図８（ｃ）参照）。ここで、「ネット」と
は、あるゲートの出力端から別のゲートの入力端への経
路のことをいう。ネット情報はどの端子を結ぶかを示す
情報である。この概略配線処理は、後述するように、格
子境界の配線容量（配線混雑度）のみを考慮に入れて
（のみに基づいて）行われる。次に、配線可能か否かを
判断する（ステップＳ６′）。ここで、配線不可能と判
断された場合には、ステップＳ５′に戻って概略配線処
理を再実行する。この概略配線処理を、所定回数、再実
行してもステップＳ６′において配線不可能と判断され
た場合には、配置処理が良くなかったとして、ステップ
Ｓ３に戻って配置処理を再実行する。この配置処理を、
所定回数、再実行してもステップＳ６′において配線不
可能と判断された場合には、フロアプラン処理が良くな
かったとして、ステップＳ１に戻ってフロアプラン処理
をやり直す。
には、ステップＳ５′の概略配線処理に移って、チップ
を格子に分割し、各ネットの配線経路を分割格子単位で
決定する（図８（ｃ）参照）。ここで、「ネット」と
は、あるゲートの出力端から別のゲートの入力端への経
路のことをいう。ネット情報はどの端子を結ぶかを示す
情報である。この概略配線処理は、後述するように、格
子境界の配線容量（配線混雑度）のみを考慮に入れて
（のみに基づいて）行われる。次に、配線可能か否かを
判断する（ステップＳ６′）。ここで、配線不可能と判
断された場合には、ステップＳ５′に戻って概略配線処
理を再実行する。この概略配線処理を、所定回数、再実
行してもステップＳ６′において配線不可能と判断され
た場合には、配置処理が良くなかったとして、ステップ
Ｓ３に戻って配置処理を再実行する。この配置処理を、
所定回数、再実行してもステップＳ６′において配線不
可能と判断された場合には、フロアプラン処理が良くな
かったとして、ステップＳ１に戻ってフロアプラン処理
をやり直す。
【０００６】ステップＳ６′で配線可能と判断された場
合には、ステップＳ７の詳細配線処理に移って、各分割
格子に対して、格子内の詳細な配線経路を決定する（図
８（ｄ）参照）。次に、ショート、未配線がないか否か
を判断する（ステップＳ８）。ここで、ショートまたは
未配線があった場合には、ステップＳ７に戻って詳細配
線処理を再実行する。この詳細配線処理を、所定回数、
再実行してもステップＳ８においてショートまたは未配
線がある場合には、概略配線処理が良くなかったとし
て、ステップＳ５′に戻って概略配線処理を再実行す
る。この概略配線処理を、所定回数、再実行してもステ
ップＳ８においてショートまたは未配線がある場合に
は、配置処理が良くなかったとして、ステップＳ３に戻
って配置処理を再実行する。この配置処理を、所定回
数、再実行してもステップＳ８においてショートまたは
未配線がある場合には、フロアプラン処理が良くなかっ
たとして、ステップＳ１に戻ってフロアプラン処理をや
り直す。
合には、ステップＳ７の詳細配線処理に移って、各分割
格子に対して、格子内の詳細な配線経路を決定する（図
８（ｄ）参照）。次に、ショート、未配線がないか否か
を判断する（ステップＳ８）。ここで、ショートまたは
未配線があった場合には、ステップＳ７に戻って詳細配
線処理を再実行する。この詳細配線処理を、所定回数、
再実行してもステップＳ８においてショートまたは未配
線がある場合には、概略配線処理が良くなかったとし
て、ステップＳ５′に戻って概略配線処理を再実行す
る。この概略配線処理を、所定回数、再実行してもステ
ップＳ８においてショートまたは未配線がある場合に
は、配置処理が良くなかったとして、ステップＳ３に戻
って配置処理を再実行する。この配置処理を、所定回
数、再実行してもステップＳ８においてショートまたは
未配線がある場合には、フロアプラン処理が良くなかっ
たとして、ステップＳ１に戻ってフロアプラン処理をや
り直す。
【０００７】そして、ショート、未配線がなくたったと
き（ステップＳ８のｙｅｓ）に、自動配置・配線処理を
終了する。
き（ステップＳ８のｙｅｓ）に、自動配置・配線処理を
終了する。
【０００８】次に、図９を参照して、従来の概略配線処
理（ステップＳ５′）とその後の配線可能判断処理（ス
テップＳ６′）について説明する。尚、この従来の概略
配線処理は特開平３−２７８４４６号公報（発明の名
称：「半導体装置の自動配線方法」）に開示されている
もの実質的に同一の処理である。
理（ステップＳ５′）とその後の配線可能判断処理（ス
テップＳ６′）について説明する。尚、この従来の概略
配線処理は特開平３−２７８４４６号公報（発明の名
称：「半導体装置の自動配線方法」）に開示されている
もの実質的に同一の処理である。
【０００９】まず、図１０（ａ）に示すように、チップ
を矩形の格子に分割する（ステップＳ５１）。ここで、
図１０（ａ）において、黒塗り四角は端子を示し、多数
の点で示す部分は端子間を接続する概略経路を示してい
る。なお、「格子」は単位配線領域とも呼ばれる。互い
に隣接する格子と格子との境界は「格子境界」と呼ばれ
る。すなわち、各格子には上下左右の４つの格子境界が
ある。次に、各格子境界に対して何本通過できるかを示
す配線容量を計算する（ステップＳ５２）。
を矩形の格子に分割する（ステップＳ５１）。ここで、
図１０（ａ）において、黒塗り四角は端子を示し、多数
の点で示す部分は端子間を接続する概略経路を示してい
る。なお、「格子」は単位配線領域とも呼ばれる。互い
に隣接する格子と格子との境界は「格子境界」と呼ばれ
る。すなわち、各格子には上下左右の４つの格子境界が
ある。次に、各格子境界に対して何本通過できるかを示
す配線容量を計算する（ステップＳ５２）。
【００１０】図１１を参照して、配線容量の計算方法に
ついて説明する。図１１において、特定の１つの格子を
実線で示し、配線トラックを点線で示している。ここ
で、「配線トラック」とは、配線をすることが可能な通
路のことをいう。また、配線禁止の領域を斜線ブロック
で示している。尚、実際には配線は複数層に渡って行わ
れる。すなわち、実際には各層毎に別々に配線トラック
や配線禁止領域が存在する。しかしながら、この例では
説明を簡単にするために１層配線を例に挙げて説明す
る。図１１に示す例では、左右方向に５本の配線トラッ
クが存在し、上下方向にも５本の配線トラックが存在す
る。したがって、もし格子内および格子境界上に配線禁
止領域がなければ、各格子境界の配線容量は５に等しく
なる。ここで、「配線容量」とは、配線境界を通過でき
る配線トラックの本数のことをいう。
ついて説明する。図１１において、特定の１つの格子を
実線で示し、配線トラックを点線で示している。ここ
で、「配線トラック」とは、配線をすることが可能な通
路のことをいう。また、配線禁止の領域を斜線ブロック
で示している。尚、実際には配線は複数層に渡って行わ
れる。すなわち、実際には各層毎に別々に配線トラック
や配線禁止領域が存在する。しかしながら、この例では
説明を簡単にするために１層配線を例に挙げて説明す
る。図１１に示す例では、左右方向に５本の配線トラッ
クが存在し、上下方向にも５本の配線トラックが存在す
る。したがって、もし格子内および格子境界上に配線禁
止領域がなければ、各格子境界の配線容量は５に等しく
なる。ここで、「配線容量」とは、配線境界を通過でき
る配線トラックの本数のことをいう。
【００１１】しかしながら、図１１に示すように、実際
には配線禁止領域が存在するので、各格子境界の配線容
量は５以下となる。図１１の例において、格子境界上で
白丸“○”で示す記号は、通過可能トラックを表してお
り、上側の格子境界の配線容量は３に、下側の格子境界
の配線容量は４に、左側の格子境界の配線容量は４に、
および右側の格子境界の配線容量は３にそれぞれ等し
い。ここで、配線容量の決定方法は、前述した特開平３
−２７８４４６号公報に開示されている方法によって行
われる。すなわち、配線容量は、格子の内部の障害物
（配線禁止領域）などの分布から見積つもられた配線可
能な配線の本数として求められ、概略配線では、この見
積り値を各格子境界で越えないように配線経路が選択さ
れる。
には配線禁止領域が存在するので、各格子境界の配線容
量は５以下となる。図１１の例において、格子境界上で
白丸“○”で示す記号は、通過可能トラックを表してお
り、上側の格子境界の配線容量は３に、下側の格子境界
の配線容量は４に、左側の格子境界の配線容量は４に、
および右側の格子境界の配線容量は３にそれぞれ等し
い。ここで、配線容量の決定方法は、前述した特開平３
−２７８４４６号公報に開示されている方法によって行
われる。すなわち、配線容量は、格子の内部の障害物
（配線禁止領域）などの分布から見積つもられた配線可
能な配線の本数として求められ、概略配線では、この見
積り値を各格子境界で越えないように配線経路が選択さ
れる。
【００１２】図９に戻って、次に、格子境界の配線容量
と既に決定している概略経路から、格子境界を配線があ
と何本通過できるかを示す配線混雑度を計算する（ステ
ップＳ５４）。概略経路が図１０（ａ）に示すような場
合、図１０（ｂ）に通過する境界を矢印で示し、図１０
（ｃ）に通過格子を太実線のブロックで示している。ま
た、この配線混雑度の計算は未配線ネット１ネット毎に
行われる。
と既に決定している概略経路から、格子境界を配線があ
と何本通過できるかを示す配線混雑度を計算する（ステ
ップＳ５４）。概略経路が図１０（ａ）に示すような場
合、図１０（ｂ）に通過する境界を矢印で示し、図１０
（ｃ）に通過格子を太実線のブロックで示している。ま
た、この配線混雑度の計算は未配線ネット１ネット毎に
行われる。
【００１３】図１１に加えて、図１２および図１３を参
照して、配線混雑度の計算方法について説明する。図１
２に既に決定している概略経路を示す。この例では、概
略経路は、上側の格子境界を２本通過し、下側の格子境
界を１本通過し、左側の格子境界を２本通過し、左側の
格子境界を３本通過している。図１１と図１２とから、
配線混雑度は図１３に示すようになる。すなわち、配線
混雑度は［概略経路の通過本数］ー［配線容量］によっ
て計算される。例えば、上側の格子境界では、概略経路
の通過本数が２本で、配線容量が３に等しいので、その
配線混雑度は−１となる。したがって、配線混雑度の値
が大き（零に近）ければ大き（零に近）い程、配線が混
雑していることを示している。具体的には、配線混雑度
が０では、その格子境界は既に一杯でそれ以上配線する
ことができないことを示している。
照して、配線混雑度の計算方法について説明する。図１
２に既に決定している概略経路を示す。この例では、概
略経路は、上側の格子境界を２本通過し、下側の格子境
界を１本通過し、左側の格子境界を２本通過し、左側の
格子境界を３本通過している。図１１と図１２とから、
配線混雑度は図１３に示すようになる。すなわち、配線
混雑度は［概略経路の通過本数］ー［配線容量］によっ
て計算される。例えば、上側の格子境界では、概略経路
の通過本数が２本で、配線容量が３に等しいので、その
配線混雑度は−１となる。したがって、配線混雑度の値
が大き（零に近）ければ大き（零に近）い程、配線が混
雑していることを示している。具体的には、配線混雑度
が０では、その格子境界は既に一杯でそれ以上配線する
ことができないことを示している。
【００１４】図９に戻って、次に、距離のコスト、格子
境界の配線混雑度のコストその他折れ曲がりのコストな
どに基づいてコストが最小である経路を決定する（ステ
ップＳ５６′）。上記ステップＳ５４およびＳ５６′を
未配線ネットがなくなるまで、繰り返す（ステップＳ５
７）。すなわち、ステップＳ５４，Ｓ５６′，Ｓ５７の
組み合わせは、配線容量を考慮に入れて未配線ネットが
なくなるまでコストが最小である経路を決定するステッ
プとして動作する。
境界の配線混雑度のコストその他折れ曲がりのコストな
どに基づいてコストが最小である経路を決定する（ステ
ップＳ５６′）。上記ステップＳ５４およびＳ５６′を
未配線ネットがなくなるまで、繰り返す（ステップＳ５
７）。すなわち、ステップＳ５４，Ｓ５６′，Ｓ５７の
組み合わせは、配線容量を考慮に入れて未配線ネットが
なくなるまでコストが最小である経路を決定するステッ
プとして動作する。
【００１５】未配線ネットがなくなると（ステップＳ５
７のｎｏ）、通過する配線数が配線容量を越えている格
子境界が存在するか否かを判断する（ステップＳ６
１）。換言すれば、上記配線混雑度が正の値をもつ格子
境界が存在するか否かを判断する。ここで、通過する配
線数が配線容量を越えている（配線混雑度が正の値をも
つ）格子境界が存在するなら（ステップＳ６１のｙｅ
ｓ）、その通過する配線数が配線容量を越えている（配
線混雑度が正の値をもつ）格子境界を通過するネットを
ひき剥がし（ステップＳ６２）、ステップＳ５４に戻
る。一方、通過する配線数が配線容量を越えている（配
線混雑度が正の値をもつ）格子境界が存在しないなら、
概略配線処理を終了する。
７のｎｏ）、通過する配線数が配線容量を越えている格
子境界が存在するか否かを判断する（ステップＳ６
１）。換言すれば、上記配線混雑度が正の値をもつ格子
境界が存在するか否かを判断する。ここで、通過する配
線数が配線容量を越えている（配線混雑度が正の値をも
つ）格子境界が存在するなら（ステップＳ６１のｙｅ
ｓ）、その通過する配線数が配線容量を越えている（配
線混雑度が正の値をもつ）格子境界を通過するネットを
ひき剥がし（ステップＳ６２）、ステップＳ５４に戻
る。一方、通過する配線数が配線容量を越えている（配
線混雑度が正の値をもつ）格子境界が存在しないなら、
概略配線処理を終了する。
【００１６】上述したように、従来では、格子境界の配
線容量のみを考慮に入れて（配線混雑度のみに基づい
て）概略配線処理を行っている。
線容量のみを考慮に入れて（配線混雑度のみに基づい
て）概略配線処理を行っている。
【００１７】
【発明が解決しようとする課題】しかしながら、従来の
概略配線処理では、格子境界の配線容量のみを考慮に入
れて（配線混雑度のみに基づいて）概略配線処理を行っ
ているので、次に述べるような問題点がある。
概略配線処理では、格子境界の配線容量のみを考慮に入
れて（配線混雑度のみに基づいて）概略配線処理を行っ
ているので、次に述べるような問題点がある。
【００１８】図１４を参照して、従来の概略配線処理に
おける問題点について説明する。図１４（ａ）に示すよ
うに、左右方向に３本の配線トラックが存在し、上下方
向にも３本の配線トラックが存在する格子について考え
る。そして、この格子には、左右方向の中央の配線トラ
ックと上下方向の中央の配線トラックとが交差する点
（以下、中央交差点と呼ぶ）を含む領域が、斜線ブロッ
クで示す配線禁止領域であったとする。このような場
合、各格子境界の配線容量はすべて３に等しい。
おける問題点について説明する。図１４（ａ）に示すよ
うに、左右方向に３本の配線トラックが存在し、上下方
向にも３本の配線トラックが存在する格子について考え
る。そして、この格子には、左右方向の中央の配線トラ
ックと上下方向の中央の配線トラックとが交差する点
（以下、中央交差点と呼ぶ）を含む領域が、斜線ブロッ
クで示す配線禁止領域であったとする。このような場
合、各格子境界の配線容量はすべて３に等しい。
【００１９】この図１４（ａ）に示す格子を、図１４
（ｂ）に示すように、概略経路として左右に３本の配線
を通過させたいとする。この場合、格子境界の配線混雑
度は図１４（ｃ）のようになり、正の値をもつものが存
在しない。換言すれば、格子境界を通過するネットの本
数は配線容量を越えていないので配線できると判断され
る。しかしながら、実際には中央交差点を通過するよう
に配線することができないので、概略配線処理において
配線できると判断されたとしても、図１４（ｄ）に示す
ように、次の詳細配線処理において配線エラーが発生
（図７のステップＳ８のｎｏ）してしまう。何故なら
ば、図１４（ｄ）に示すように、２つのネットがショー
トしてしまうからである。そのため、再び概略配線処理
（図７のステップＳ５´）或いはそれ以前の配置処理
（図７のステップＳ３）やフロアプラン処理（図７のス
テップＳ１）をやり直さなければならなくなる。換言す
れば、概略配線処理で配線できると判断（図７のステッ
プＳ６′のｙｅｓ）されても、詳細配線処理で配線不可
となる（図７のステップＳ８のｎｏ）確率が高くなる。
この結果、配置・配線処理に長時間を要してしまう。
（ｂ）に示すように、概略経路として左右に３本の配線
を通過させたいとする。この場合、格子境界の配線混雑
度は図１４（ｃ）のようになり、正の値をもつものが存
在しない。換言すれば、格子境界を通過するネットの本
数は配線容量を越えていないので配線できると判断され
る。しかしながら、実際には中央交差点を通過するよう
に配線することができないので、概略配線処理において
配線できると判断されたとしても、図１４（ｄ）に示す
ように、次の詳細配線処理において配線エラーが発生
（図７のステップＳ８のｎｏ）してしまう。何故なら
ば、図１４（ｄ）に示すように、２つのネットがショー
トしてしまうからである。そのため、再び概略配線処理
（図７のステップＳ５´）或いはそれ以前の配置処理
（図７のステップＳ３）やフロアプラン処理（図７のス
テップＳ１）をやり直さなければならなくなる。換言す
れば、概略配線処理で配線できると判断（図７のステッ
プＳ６′のｙｅｓ）されても、詳細配線処理で配線不可
となる（図７のステップＳ８のｎｏ）確率が高くなる。
この結果、配置・配線処理に長時間を要してしまう。
【００２０】したがって、本発明の課題は、詳細配線処
理で配線不可となる確率を格段に減らして、配置・配線
処理を短時間で行えるようにした自動概略配線方法を提
供することにある。
理で配線不可となる確率を格段に減らして、配置・配線
処理を短時間で行えるようにした自動概略配線方法を提
供することにある。
【００２１】
【課題を解決するための手段】本発明者は、従来の概略
配線処理において配線できると判断されても、詳細配線
処理で配線不可となる確率が高くなるのは、概略配線処
理において、判断基準として格子境界の配線容量（配線
混雑度）のみを使用しているためであると思料した。そ
こで、本発明者は、格子境界の配線容量（配線混雑度）
以外の他の判断基準を見つけるために鋭意検討を重ね
た。その検討の結果、本発明者は、新しい判断基準とし
て、利用可能なグリッド数（グリッド使用率）を使用す
ることに想到した。
配線処理において配線できると判断されても、詳細配線
処理で配線不可となる確率が高くなるのは、概略配線処
理において、判断基準として格子境界の配線容量（配線
混雑度）のみを使用しているためであると思料した。そ
こで、本発明者は、格子境界の配線容量（配線混雑度）
以外の他の判断基準を見つけるために鋭意検討を重ね
た。その検討の結果、本発明者は、新しい判断基準とし
て、利用可能なグリッド数（グリッド使用率）を使用す
ることに想到した。
【００２２】ここで、「グリッド」とは、各格子内の上
下方向の配線トラックと左右方向の配線トラックとが交
差する交差点のことをいう。また、「利用可能なグリッ
ド数」とは、ある格子内で利用可能な（すなわち、配線
禁止領域を除く）グリッドの数のことをいう。尚、利用
可能なグリッド数は未使用領域の面積に対応するので、
利用可能なグリッド数の代わりに未使用領域の面積を使
用しても良い。
下方向の配線トラックと左右方向の配線トラックとが交
差する交差点のことをいう。また、「利用可能なグリッ
ド数」とは、ある格子内で利用可能な（すなわち、配線
禁止領域を除く）グリッドの数のことをいう。尚、利用
可能なグリッド数は未使用領域の面積に対応するので、
利用可能なグリッド数の代わりに未使用領域の面積を使
用しても良い。
【００２３】
【００２４】
【００２５】本発明によれば、集積回路チップ上で概略
配線を自動的に行う方法において、前記チップを複数個
の格子に分割し、分割格子の各格子境界の配線混雑度と
各分割格子内のグリッド使用率とに基づいて、各ネット
の配線経路を分割格子単位で決定する集積回路の自動概
略配線方法が得られる。
配線を自動的に行う方法において、前記チップを複数個
の格子に分割し、分割格子の各格子境界の配線混雑度と
各分割格子内のグリッド使用率とに基づいて、各ネット
の配線経路を分割格子単位で決定する集積回路の自動概
略配線方法が得られる。
【００２６】
【００２７】
【００２８】本発明によれば、集積回路チップ上で集積
回路の配置・配線を自動的に行う方法であって、マクロ
セルの配置と基本セルを配置する領域の決定とを行うフ
ロアプラン処理と、前記基本セルの配置を行う配置処理
と、前記チップを複数個の格子に分割して各ネットの配
線経路を分割格子単位で決定する概略配線処理と、各分
割格子に対して、格子内の詳細な配線経路を決定する詳
細配線処理とを含む集積回路の自動配置・配線方法にお
いて、前記概略配線処理が、前記各ネットの配線経路
を、分割格子の各格子境界の配線混雑度ばかりでなく各
分割格子内のグリッド使用率にも基づいて、決定するこ
とを特徴とする集積回路の自動配置・配線方法が得られ
る。
回路の配置・配線を自動的に行う方法であって、マクロ
セルの配置と基本セルを配置する領域の決定とを行うフ
ロアプラン処理と、前記基本セルの配置を行う配置処理
と、前記チップを複数個の格子に分割して各ネットの配
線経路を分割格子単位で決定する概略配線処理と、各分
割格子に対して、格子内の詳細な配線経路を決定する詳
細配線処理とを含む集積回路の自動配置・配線方法にお
いて、前記概略配線処理が、前記各ネットの配線経路
を、分割格子の各格子境界の配線混雑度ばかりでなく各
分割格子内のグリッド使用率にも基づいて、決定するこ
とを特徴とする集積回路の自動配置・配線方法が得られ
る。
【００２９】本発明によれば、集積回路チップ上で概略
配線を自動的に行う方法において、前記チップを格子に
分割するステップと、各格子の各格子境界に対して配線
が何本通過できるかを示す配線容量を計算するステップ
と、各格子に対して配線に利用可能なグリッド数を計算
するステップと、前記配線容量および前記利用可能グリ
ッド数を考慮に入れて、未配線ネットがなくなるまで、
コストが最小である経路を決定するステップと、を含む
集積回路の自動概略配線方法が得られる。上記集積回路
の自動概略配線方法は、通過する配線数が前記配線容量
を越えている格子境界が存在するか否かを判断するステ
ップと、前記通過する配線数が前記配線容量を越えてい
る格子境界を通過するネットをひき剥がして前記経路決
定ステップをやり直すステップと、見積もりグリッド使
用数が前記利用可能グリッド数を越えている格子が存在
するか否かを判断するステップと、前記見積もりグリッ
ド使用数が前記利用可能グリッド数を越えている格子を
通過するネットをひき剥がして前記経路決定ステップを
やり直すステップと、をさらに含むことが好ましい。ま
た、上記集積回路の自動概略配線方法において、前記経
路決定ステップが、前記格子境界の配線容量と既に決定
している概略経路とから、前記格子境界をあと配線が何
本通過できるかを示す配線混雑度を計算するサブステッ
プと、各格子の前記利用可能グリッド数と前記既に決定
している概略経路に対する見積もりグリッド使用数とか
ら格子内のグリッド使用率を計算するサブステップと、
前記コストとして、少なくとも格子境界の前記配線混雑
度のコストと前記グリッド使用率のコストとを使用し
て、前記コストが最小である経路を決定するサブステッ
プと、を含み、前記未配線ネットがなくなるまで、前記
配線混雑度計算サブステップ、前記グリッド使用率計算
サブステップ、および前記経路決定サブステップを繰り
返すことが好ましい。さらに、前記経路決定サブステッ
プが、前記コストとして距離のコストをも使用しても良
く、又は、前記コストとして距離のコストと折れ曲がり
のコストをも使用しても良い。
配線を自動的に行う方法において、前記チップを格子に
分割するステップと、各格子の各格子境界に対して配線
が何本通過できるかを示す配線容量を計算するステップ
と、各格子に対して配線に利用可能なグリッド数を計算
するステップと、前記配線容量および前記利用可能グリ
ッド数を考慮に入れて、未配線ネットがなくなるまで、
コストが最小である経路を決定するステップと、を含む
集積回路の自動概略配線方法が得られる。上記集積回路
の自動概略配線方法は、通過する配線数が前記配線容量
を越えている格子境界が存在するか否かを判断するステ
ップと、前記通過する配線数が前記配線容量を越えてい
る格子境界を通過するネットをひき剥がして前記経路決
定ステップをやり直すステップと、見積もりグリッド使
用数が前記利用可能グリッド数を越えている格子が存在
するか否かを判断するステップと、前記見積もりグリッ
ド使用数が前記利用可能グリッド数を越えている格子を
通過するネットをひき剥がして前記経路決定ステップを
やり直すステップと、をさらに含むことが好ましい。ま
た、上記集積回路の自動概略配線方法において、前記経
路決定ステップが、前記格子境界の配線容量と既に決定
している概略経路とから、前記格子境界をあと配線が何
本通過できるかを示す配線混雑度を計算するサブステッ
プと、各格子の前記利用可能グリッド数と前記既に決定
している概略経路に対する見積もりグリッド使用数とか
ら格子内のグリッド使用率を計算するサブステップと、
前記コストとして、少なくとも格子境界の前記配線混雑
度のコストと前記グリッド使用率のコストとを使用し
て、前記コストが最小である経路を決定するサブステッ
プと、を含み、前記未配線ネットがなくなるまで、前記
配線混雑度計算サブステップ、前記グリッド使用率計算
サブステップ、および前記経路決定サブステップを繰り
返すことが好ましい。さらに、前記経路決定サブステッ
プが、前記コストとして距離のコストをも使用しても良
く、又は、前記コストとして距離のコストと折れ曲がり
のコストをも使用しても良い。
【００３０】
【００３１】
【００３２】本発明によれば、集積回路チップ上で概略
配線を自動的に行う集積回路の自動概略配線を、コンピ
ュータで実行させるためのプログラムを記録した記録媒
体において、前記チップを複数個の格子に分割する処理
と、分割格子の各格子境界の配線混雑度と各分割格子内
のグリッド使用率とに基づいて、各ネットの配線経路を
分割格子単位で決定する処理と、を前記コンピュータに
実行させるプログラムを記録した、前記コンピュータが
読取可能な記録媒体が得られる。
配線を自動的に行う集積回路の自動概略配線を、コンピ
ュータで実行させるためのプログラムを記録した記録媒
体において、前記チップを複数個の格子に分割する処理
と、分割格子の各格子境界の配線混雑度と各分割格子内
のグリッド使用率とに基づいて、各ネットの配線経路を
分割格子単位で決定する処理と、を前記コンピュータに
実行させるプログラムを記録した、前記コンピュータが
読取可能な記録媒体が得られる。
【００３３】
【００３４】
【００３５】本発明によれば、集積回路チップ上で集積
回路の配置・配線を自動的に行う方法であって、マクロ
セルの配置と基本セルを配置する領域の決定とを行うフ
ロアプラン処理と、前記基本セルの配置を行う配置処理
と、前記チップを複数個の格子に分割して各ネットの配
線経路を分割格子単位で決定する概略配線処理と、各分
割格子に対して、格子内の詳細な配線経路を決定する詳
細配線処理とを含む集積回路の自動配置・配線方法を、
コンピュータで実行させるためのプログラムを記録した
記録媒体において、前記概略配線処理が、前記各ネット
の配線経路を、分割格子の各格子境界の配線混雑度ばか
りでなく各分割格子内のグリッド使用率にも基づいて、
決定することを特徴とする、前記コンピュータが読取可
能な記録媒体が得られる。
回路の配置・配線を自動的に行う方法であって、マクロ
セルの配置と基本セルを配置する領域の決定とを行うフ
ロアプラン処理と、前記基本セルの配置を行う配置処理
と、前記チップを複数個の格子に分割して各ネットの配
線経路を分割格子単位で決定する概略配線処理と、各分
割格子に対して、格子内の詳細な配線経路を決定する詳
細配線処理とを含む集積回路の自動配置・配線方法を、
コンピュータで実行させるためのプログラムを記録した
記録媒体において、前記概略配線処理が、前記各ネット
の配線経路を、分割格子の各格子境界の配線混雑度ばか
りでなく各分割格子内のグリッド使用率にも基づいて、
決定することを特徴とする、前記コンピュータが読取可
能な記録媒体が得られる。
【００３６】本発明によれば、集積回路チップ上で概略
配線を自動的に行う集積回路の自動概略配線を、コンピ
ュータで実行でさせるためのプログラムを記録した記録
媒体において、前記チップを格子に分割する処理と、各
格子の各格子境界に対して配線が何本通過できるかを示
す配線容量を計算する処理と、各格子に対して配線に利
用可能なグリッド数を計算する処理と、前記配線容量お
よび前記利用可能グリッド数を考慮に入れて、未配線ネ
ットがなくなるまで、コストが最小である経路を決定す
る処理と、を前記コンピュータに実行させるプログラム
を記録した、前記コンピュータが読取可能な記録媒体が
得られる。この記録媒体において、通過する配線数が前
記配線容量を越えている格子境界が存在するか否かを判
断する処理と、前記通過する配線数が前記配線容量を越
えている格子境界を通過するネットをひき剥がして前記
経路決定処理をやり直す処理と、見積もりグリッド使用
数が前記利用可能グリッド数を越えている格子が存在す
るか否かを判断する処理と、前記見積もりグリッド使用
数が前記利用可能グリッド数を越えている格子を通過す
るネットをひき剥がして前記経路決定処理をやり直す処
理と、をさらに前記コンピュータに実行させるプログラ
ムを記録するようにすることが好ましい。また、前記経
路決定処理が、前記格子境界の配線容量と既に決定して
いる概略経路とから、前記格子境界をあと配線が何本通
過できるかを示す配線混雑度を計算するサブ処理と、各
格子の前記利用可能グリッド数と前記既に決定している
概略経路に対する見積もりグリッド使用数とから格子内
のグリッド使用率を計算するサブ処理と、前記コストと
して、少なくとも格子境界の前記配線混雑度のコストと
前記グリッド使用率のコストとを使用して、前記コスト
が最小である経路を決定するサブ処理と、を含み、前記
未配線ネットがなくなるまで、前記配線混雑度計算サブ
処理、前記グリッド使用率計算サブ処理、および前記経
路決定サブ処理を繰り返すようにすることが好ましい。
さらに、前記経路決定サブ処理が、前記コストとして距
離のコストをも使用したり、又は、前記コストとして距
離のコストと折れ曲がりのコストをも使用することが望
ましい。
配線を自動的に行う集積回路の自動概略配線を、コンピ
ュータで実行でさせるためのプログラムを記録した記録
媒体において、前記チップを格子に分割する処理と、各
格子の各格子境界に対して配線が何本通過できるかを示
す配線容量を計算する処理と、各格子に対して配線に利
用可能なグリッド数を計算する処理と、前記配線容量お
よび前記利用可能グリッド数を考慮に入れて、未配線ネ
ットがなくなるまで、コストが最小である経路を決定す
る処理と、を前記コンピュータに実行させるプログラム
を記録した、前記コンピュータが読取可能な記録媒体が
得られる。この記録媒体において、通過する配線数が前
記配線容量を越えている格子境界が存在するか否かを判
断する処理と、前記通過する配線数が前記配線容量を越
えている格子境界を通過するネットをひき剥がして前記
経路決定処理をやり直す処理と、見積もりグリッド使用
数が前記利用可能グリッド数を越えている格子が存在す
るか否かを判断する処理と、前記見積もりグリッド使用
数が前記利用可能グリッド数を越えている格子を通過す
るネットをひき剥がして前記経路決定処理をやり直す処
理と、をさらに前記コンピュータに実行させるプログラ
ムを記録するようにすることが好ましい。また、前記経
路決定処理が、前記格子境界の配線容量と既に決定して
いる概略経路とから、前記格子境界をあと配線が何本通
過できるかを示す配線混雑度を計算するサブ処理と、各
格子の前記利用可能グリッド数と前記既に決定している
概略経路に対する見積もりグリッド使用数とから格子内
のグリッド使用率を計算するサブ処理と、前記コストと
して、少なくとも格子境界の前記配線混雑度のコストと
前記グリッド使用率のコストとを使用して、前記コスト
が最小である経路を決定するサブ処理と、を含み、前記
未配線ネットがなくなるまで、前記配線混雑度計算サブ
処理、前記グリッド使用率計算サブ処理、および前記経
路決定サブ処理を繰り返すようにすることが好ましい。
さらに、前記経路決定サブ処理が、前記コストとして距
離のコストをも使用したり、又は、前記コストとして距
離のコストと折れ曲がりのコストをも使用することが望
ましい。
【００３７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００３８】図１に本発明の第１の実施の形態に係る集
積回路の自動配置・配線方法を示す。図１に示す集積回
路の自動配置・配線方法を実現するプログラムは、記録
媒体（図示せず）に記録されていても良い。ここで、
「記録媒体」とは、プログラムを記録したコンピュータ
読み取り可能な記録媒体のことをいい、具体的には、Ｃ
Ｄ−ＲＯＭ，フレキシブルディスクなどの磁気ディス
ク、半導体メモリなどを含む。さらに、記録媒体はプロ
グラムを記録した紙でも良い。この場合には、コンピュ
ータはＯＣＲ（光学的文字読取装置）のような読取装置
と、この読取装置で読み取った文字（コード）をコンピ
ュータが認識できる機械言語に翻訳するコンパイラを備
えていれば良い。
積回路の自動配置・配線方法を示す。図１に示す集積回
路の自動配置・配線方法を実現するプログラムは、記録
媒体（図示せず）に記録されていても良い。ここで、
「記録媒体」とは、プログラムを記録したコンピュータ
読み取り可能な記録媒体のことをいい、具体的には、Ｃ
Ｄ−ＲＯＭ，フレキシブルディスクなどの磁気ディス
ク、半導体メモリなどを含む。さらに、記録媒体はプロ
グラムを記録した紙でも良い。この場合には、コンピュ
ータはＯＣＲ（光学的文字読取装置）のような読取装置
と、この読取装置で読み取った文字（コード）をコンピ
ュータが認識できる機械言語に翻訳するコンパイラを備
えていれば良い。
【００３９】図示の自動配置・配線方法は、概略配線処
理が後述するように変更されている点を除いて、図７に
示したものと同様の構成を有する。したがって、概略配
線処理およびその後の配線可能判断処理をそれぞれステ
ップＳ５およびステップＳ６で示してある。
理が後述するように変更されている点を除いて、図７に
示したものと同様の構成を有する。したがって、概略配
線処理およびその後の配線可能判断処理をそれぞれステ
ップＳ５およびステップＳ６で示してある。
【００４０】ステップＳ５の概略配線処理は、後述する
ように、格子境界の配線容量ばかりでなく利用可能グリ
ッド数をも考慮に入れて（配線混雑度ばかりでなくグリ
ッド使用率にも基づいて）行われる。
ように、格子境界の配線容量ばかりでなく利用可能グリ
ッド数をも考慮に入れて（配線混雑度ばかりでなくグリ
ッド使用率にも基づいて）行われる。
【００４１】図２を参照して、本発明に係る概略配線処
理（ステップＳ５）とその後の配線可能判断処理（ステ
ップＳ６）について説明する。図示の概略配線処理であ
るステップＳ５は、ステップＳ５２とステップＳ５４と
の間にステップＳ５３が挿入され、ステップＳ５６′が
ステップＳ５６に変更され、ステップＳ５４とステップ
Ｓ５６との間にステップＳ５５が挿入されている点を除
いて図９に示した従来の概略配線処理（ステップＳ
５′）と同様である。また、図示の配線可能判断処理で
あるステップＳ６は、ステップＳ６３とステップＳ６４
が付加されている点を除いて図９に示した従来の配線可
能判断処理（ステップＳ６′）と同様である。
理（ステップＳ５）とその後の配線可能判断処理（ステ
ップＳ６）について説明する。図示の概略配線処理であ
るステップＳ５は、ステップＳ５２とステップＳ５４と
の間にステップＳ５３が挿入され、ステップＳ５６′が
ステップＳ５６に変更され、ステップＳ５４とステップ
Ｓ５６との間にステップＳ５５が挿入されている点を除
いて図９に示した従来の概略配線処理（ステップＳ
５′）と同様である。また、図示の配線可能判断処理で
あるステップＳ６は、ステップＳ６３とステップＳ６４
が付加されている点を除いて図９に示した従来の配線可
能判断処理（ステップＳ６′）と同様である。
【００４２】ステップＳ５３では、各格子に対して配線
に利用可能なグリッド数を計算する。
に利用可能なグリッド数を計算する。
【００４３】図３を参照して、利用可能グリッド数の計
算方法について説明する。図３は図１１と同様の図であ
り、特定の１つの格子を実線で示し、配線トラックを点
線で示し、配線禁止の領域を斜線ブロックで示してい
る。
算方法について説明する。図３は図１１と同様の図であ
り、特定の１つの格子を実線で示し、配線トラックを点
線で示し、配線禁止の領域を斜線ブロックで示してい
る。
【００４４】図３に示す例でも、左右方向に５本の配線
トラックが存在し、上下方向に５本の配線トラックが存
在する。したがって、グリッド総数は５×５＝２５個に
等しい。尚、実際の格子では、左右方向および上下方向
に共に２０本程度の配線トラックが存在する。したがっ
て、グリッド総数は２０×２０＝４００個にもなる。
トラックが存在し、上下方向に５本の配線トラックが存
在する。したがって、グリッド総数は５×５＝２５個に
等しい。尚、実際の格子では、左右方向および上下方向
に共に２０本程度の配線トラックが存在する。したがっ
て、グリッド総数は２０×２０＝４００個にもなる。
【００４５】図３に示すように、配線禁止領域が存在す
るので、実際に利用可能なグリッド数は上記グリッド総
数すなわち２５以下となる。図３には、格子内の利用可
能なグリッドを白丸“○”で示してある。したがって、
実際に利用可能なグリッド数は、上記グリッド総数、２
５から配線禁止領域に含まれるグリッドの数、７を差し
引いた値、（２５−７）＝１８に等しい。
るので、実際に利用可能なグリッド数は上記グリッド総
数すなわち２５以下となる。図３には、格子内の利用可
能なグリッドを白丸“○”で示してある。したがって、
実際に利用可能なグリッド数は、上記グリッド総数、２
５から配線禁止領域に含まれるグリッドの数、７を差し
引いた値、（２５−７）＝１８に等しい。
【００４６】図２に戻って、ステップＳ５５では、各格
子の利用可能グリッド数と既に決定している概略経路に
対する見積もりグリッド使用数から格子内のグリッド使
用率を計算する。
子の利用可能グリッド数と既に決定している概略経路に
対する見積もりグリッド使用数から格子内のグリッド使
用率を計算する。
【００４７】図４および図５を参照して、見積もりグリ
ッド使用数とグリッド使用率の計算方法について説明す
る。図４（ａ）乃至（ｄ）において、特定の１つの格子
を実線で示し、配線トラックを点線で示している。図４
（ａ）に示すように、左右方向にｘ本の配線トラックが
存在し、上下方向にｙ本の配線トラックが存在している
と仮定する。この状態において、通過パターンとして
は、図４（ｂ）〜（ｄ）に示すような、３つの場合が考
えられる。
ッド使用数とグリッド使用率の計算方法について説明す
る。図４（ａ）乃至（ｄ）において、特定の１つの格子
を実線で示し、配線トラックを点線で示している。図４
（ａ）に示すように、左右方向にｘ本の配線トラックが
存在し、上下方向にｙ本の配線トラックが存在している
と仮定する。この状態において、通過パターンとして
は、図４（ｂ）〜（ｄ）に示すような、３つの場合が考
えられる。
【００４８】図４（ｂ）は左右方向に１本の配線がなさ
れる通過パターン（以下、左右通過パターンと呼ぶ）を
示している。このような左右通過パターンでは、１本の
配線がこの格子を通過するのにｙ個のグリッドを使用す
るとみなすことができる。
れる通過パターン（以下、左右通過パターンと呼ぶ）を
示している。このような左右通過パターンでは、１本の
配線がこの格子を通過するのにｙ個のグリッドを使用す
るとみなすことができる。
【００４９】図４（ｃ）は上下方向に１本の配線がなさ
れる通過パターン（以下、上下通過パターンと呼ぶ）を
示している。このような上下通過パターンでは、１本の
配線がこの格子を通過するのにｘ個のグリッドを使用す
るとみなすことができる。
れる通過パターン（以下、上下通過パターンと呼ぶ）を
示している。このような上下通過パターンでは、１本の
配線がこの格子を通過するのにｘ個のグリッドを使用す
るとみなすことができる。
【００５０】図４（ｄ）は格子内部で１本の配線が直角
に折れ曲がる（隣接する２つの格子境界を通過する）通
過パターン（以下、隣接通過パターンと呼ぶ）を示して
いる。図４（ｄ）は右側と下側の格子境界を通過する１
つの通過パターン（以下、右下通過パターンと呼ぶ）の
例示しているが、残り３つの通過パターン（下側と左側
の格子境界を通過する通過パターン（以下、左下通過パ
ターンと呼ぶ）、左側と上側の格子境界を通過する通過
パターン（以下、左上通過パターンと呼ぶ）、および上
側と右側の格子境界を通過する通過パターン（以下、右
上通過パターンと呼ぶ）も同様である。このような隣接
通過パターンでは、１本の配線がこの格子を通過するの
に（ｘ／２＋ｙ／２）個のグリッドを使用するとみなす
ことができる。
に折れ曲がる（隣接する２つの格子境界を通過する）通
過パターン（以下、隣接通過パターンと呼ぶ）を示して
いる。図４（ｄ）は右側と下側の格子境界を通過する１
つの通過パターン（以下、右下通過パターンと呼ぶ）の
例示しているが、残り３つの通過パターン（下側と左側
の格子境界を通過する通過パターン（以下、左下通過パ
ターンと呼ぶ）、左側と上側の格子境界を通過する通過
パターン（以下、左上通過パターンと呼ぶ）、および上
側と右側の格子境界を通過する通過パターン（以下、右
上通過パターンと呼ぶ）も同様である。このような隣接
通過パターンでは、１本の配線がこの格子を通過するの
に（ｘ／２＋ｙ／２）個のグリッドを使用するとみなす
ことができる。
【００５１】このような前提の下に、図５に示す例にお
ける、見積もり使用グリッド数とグリッド使用率を計算
してみよう。図５の例では、左右方向に５本の配線トラ
ックが存在し、上下方向に５本の配線トラックが存在し
ている。そして、右上通過パターンである通過経路１を
２本通過し、左右通過パターンである通過経路２を１本
通過し、左下通過パターンである通過経路３を１本通過
している。この例では、通過経路毎の見積もり使用グリ
ッド数は次のように求めることができる。通過経路１：
（５／２＋５／２）×２＝１０、通過経路２：５×１＝
５、通過経路３：（５／２＋５／２）×１＝５。
ける、見積もり使用グリッド数とグリッド使用率を計算
してみよう。図５の例では、左右方向に５本の配線トラ
ックが存在し、上下方向に５本の配線トラックが存在し
ている。そして、右上通過パターンである通過経路１を
２本通過し、左右通過パターンである通過経路２を１本
通過し、左下通過パターンである通過経路３を１本通過
している。この例では、通過経路毎の見積もり使用グリ
ッド数は次のように求めることができる。通過経路１：
（５／２＋５／２）×２＝１０、通過経路２：５×１＝
５、通過経路３：（５／２＋５／２）×１＝５。
【００５２】したがって、格子内の見積もり使用グリッ
ド数は次のようになる。１０＋５＋５＝２０。
ド数は次のようになる。１０＋５＋５＝２０。
【００５３】「グリッド使用率」は［格子内の見積もり
使用グリッド数］と［格子内の利用可能グリッド数］と
の比［格子内の見積もり使用グリッド数］／［格子内の
利用可能グリッド数］として定義される。したがって、
図３に示すように格子内の利用可能グリッド数が１８
で、図５に示すように格子内の見積もり使用グリッド数
が２０の場合、グリッド使用率は２０／１８＝１．１１
となる。
使用グリッド数］と［格子内の利用可能グリッド数］と
の比［格子内の見積もり使用グリッド数］／［格子内の
利用可能グリッド数］として定義される。したがって、
図３に示すように格子内の利用可能グリッド数が１８
で、図５に示すように格子内の見積もり使用グリッド数
が２０の場合、グリッド使用率は２０／１８＝１．１１
となる。
【００５４】格子内の見積もり使用グリッド数が格子内
の利用可能グリッド数を越えている場合（すなわち、グ
リッド利用率が１より大きい場合）には、配線できない
と判断することができる。
の利用可能グリッド数を越えている場合（すなわち、グ
リッド利用率が１より大きい場合）には、配線できない
と判断することができる。
【００５５】図２に戻って、ステップＳ５６では、距離
のコスト、格子境界の配線混雑度のコスト、グリッド使
用率のコスト、その他折れ曲がりのコストなどに基づい
てコストが最小である経路を決定する。ステップＳ５４
〜Ｓ５６を未配線ネットがなくなるまで繰り返す（ステ
ップＳ５７）。すなわち、ステップＳ５４〜Ｓ５７の組
み合わせは、配線容量ばかりでなく利用可能グリッド数
をも考慮に入れて（配線混雑度ばかりでなくグリッド使
用率にも基づいて）、未配線ネットがなくなるまでコス
トが最小である経路を決定するステップとして動作す
る。
のコスト、格子境界の配線混雑度のコスト、グリッド使
用率のコスト、その他折れ曲がりのコストなどに基づい
てコストが最小である経路を決定する。ステップＳ５４
〜Ｓ５６を未配線ネットがなくなるまで繰り返す（ステ
ップＳ５７）。すなわち、ステップＳ５４〜Ｓ５７の組
み合わせは、配線容量ばかりでなく利用可能グリッド数
をも考慮に入れて（配線混雑度ばかりでなくグリッド使
用率にも基づいて）、未配線ネットがなくなるまでコス
トが最小である経路を決定するステップとして動作す
る。
【００５６】ステップＳ６３はステップＳ６１でｎｏと
判断されたときに実行される。ステップ６３では、見積
もりグリッド使用数が利用可能グリッド数を越えている
格子が存在するか否かを判断する。換言すれば、グリッ
ド使用率が１を越えている格子が存在するか否かを判断
する。ここで、見積もりグリッド使用数が利用可能グリ
ッド数を越えている（グリッド使用率が１を越えてい
る）格子が存在するなら（ステップＳ６３のｙｅｓ）、
その見積もりグリッド使用数が利用可能グリッド数を越
えている（グリッド使用率が１を越えている）格子を通
過するネットをひき剥がし（ステップＳ６４）、ステッ
プＳ５４に戻る。一方、見積もりグリッド使用数が利用
可能グリッド数を越えている（グリッド使用率が１を越
えている）格子が存在しないなら、概略配線処理を終了
する。
判断されたときに実行される。ステップ６３では、見積
もりグリッド使用数が利用可能グリッド数を越えている
格子が存在するか否かを判断する。換言すれば、グリッ
ド使用率が１を越えている格子が存在するか否かを判断
する。ここで、見積もりグリッド使用数が利用可能グリ
ッド数を越えている（グリッド使用率が１を越えてい
る）格子が存在するなら（ステップＳ６３のｙｅｓ）、
その見積もりグリッド使用数が利用可能グリッド数を越
えている（グリッド使用率が１を越えている）格子を通
過するネットをひき剥がし（ステップＳ６４）、ステッ
プＳ５４に戻る。一方、見積もりグリッド使用数が利用
可能グリッド数を越えている（グリッド使用率が１を越
えている）格子が存在しないなら、概略配線処理を終了
する。
【００５７】このように、本発明に係る概略配線処理で
は、格子境界の配線容量ばかりでなく格子内の利用可能
グリッド数をも考慮に入れて（格子境界の配線混雑度ば
かりでなく格子内のグリッド使用率にも基づいて）概略
配線処理を行っているので、次にのべるように詳細配線
処理で配線不可となる確率を格段に減らして、配置・配
線処理を短時間で行えるとう利点がある。
は、格子境界の配線容量ばかりでなく格子内の利用可能
グリッド数をも考慮に入れて（格子境界の配線混雑度ば
かりでなく格子内のグリッド使用率にも基づいて）概略
配線処理を行っているので、次にのべるように詳細配線
処理で配線不可となる確率を格段に減らして、配置・配
線処理を短時間で行えるとう利点がある。
【００５８】図６を参照して、本発明に係る概略配線処
理の利点について説明する。図６は図１４と同様の図で
ある。すなわち、図６（ａ）に示すように、左右方向に
３本の配線トラックが存在し、上下方向にも３本の配線
トラックが存在する格子について考える。そして、この
格子には、中央交差点である１個のグリッドを含む領域
が、斜線ブロックで示す配線禁止領域であったとする。
このような場合、各格子境界の配線容量は３に等しい。
また、利用可能グリッド数は、グリッド総数３×３＝９
から配線禁止領域内のグリッドである１を差し引いた値
である、８に等しい。
理の利点について説明する。図６は図１４と同様の図で
ある。すなわち、図６（ａ）に示すように、左右方向に
３本の配線トラックが存在し、上下方向にも３本の配線
トラックが存在する格子について考える。そして、この
格子には、中央交差点である１個のグリッドを含む領域
が、斜線ブロックで示す配線禁止領域であったとする。
このような場合、各格子境界の配線容量は３に等しい。
また、利用可能グリッド数は、グリッド総数３×３＝９
から配線禁止領域内のグリッドである１を差し引いた値
である、８に等しい。
【００５９】この図６（ａ）に示す格子を、図６（ｂ）
に示すように、概略経路として左右に３本の配線を通過
させたいとする。この場合、格子境界の配線混雑度は図
６（ｃ）のようになり、正の値をもつものが存在しな
い。この配線混雑度のみに基づくと、格子境界を通過す
るネットの本数は配線容量を越えていないので、配線で
きると判断される。本発明では、引き続いて、図６
（ｄ）に示すように、グリッド使用率が計算される。こ
の例の場合、１本あたりの見積もりグリッド使用数は３
であるので、格子内の見積もりグリッド使用数は３×３
＝９に等しい。したがって、グリッド使用率は、９／８
＝１．１２となる。このように格子を通過するネットの
見積もりグリッド使用数（この例の場合、９）が格子内
の利用可能グリッド数（この例の場合、８）を越えてい
る（すなわち、グリッド使用率が１を越えている）の
で、配線できないと判断される。
に示すように、概略経路として左右に３本の配線を通過
させたいとする。この場合、格子境界の配線混雑度は図
６（ｃ）のようになり、正の値をもつものが存在しな
い。この配線混雑度のみに基づくと、格子境界を通過す
るネットの本数は配線容量を越えていないので、配線で
きると判断される。本発明では、引き続いて、図６
（ｄ）に示すように、グリッド使用率が計算される。こ
の例の場合、１本あたりの見積もりグリッド使用数は３
であるので、格子内の見積もりグリッド使用数は３×３
＝９に等しい。したがって、グリッド使用率は、９／８
＝１．１２となる。このように格子を通過するネットの
見積もりグリッド使用数（この例の場合、９）が格子内
の利用可能グリッド数（この例の場合、８）を越えてい
る（すなわち、グリッド使用率が１を越えている）の
で、配線できないと判断される。
【００６０】このように、概略配線処理において事前に
配線できないと判断するので、図６（ｅ）に示すよう
に、次の詳細配線処理において配線エラーとなるのを未
然に防ぐことができる。したがって、概略配線処理で配
線できると判断（図１のステップＳ６のｙｅｓ）され
と、詳細配線処理で配線不可となる（図１のステップＳ
８のｎｏ）確率を格段に減らすことができる。この結
果、配置・配線処理を短時間で行うことができる。
配線できないと判断するので、図６（ｅ）に示すよう
に、次の詳細配線処理において配線エラーとなるのを未
然に防ぐことができる。したがって、概略配線処理で配
線できると判断（図１のステップＳ６のｙｅｓ）され
と、詳細配線処理で配線不可となる（図１のステップＳ
８のｎｏ）確率を格段に減らすことができる。この結
果、配置・配線処理を短時間で行うことができる。
【００６１】本発明は上述した実施形態に限定せず、本
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能である。例えば、上述した実施の形態では、利用可能
なグリッド数を使用しているが、その代わりに各格子内
の未使用領域の面積を使用しても良いのは勿論である。
また、コストとしては、上述したものを全てのコストを
使用する必要はなく、少なくとも格子境界の配線混雑度
のコストとグリッド使用率のコストを使用しても良い。
発明の趣旨を逸脱しない範囲内で種々の変更・変形が可
能である。例えば、上述した実施の形態では、利用可能
なグリッド数を使用しているが、その代わりに各格子内
の未使用領域の面積を使用しても良いのは勿論である。
また、コストとしては、上述したものを全てのコストを
使用する必要はなく、少なくとも格子境界の配線混雑度
のコストとグリッド使用率のコストを使用しても良い。
【００６２】
【発明の効果】以上説明したように本発明は、格子境界
の配線容量ばかりでなく格子内の利用可能グリッド数を
も考慮に入れて（配線混雑度ばかりでなくグリッド使用
率にも基づいて）、各ネットの配線経路を決定している
ので、詳細配線処理で配線不可となる確率を格段に減ら
すことができる。その結果、配置・配線処理を短時間で
行えるという利点がある。
の配線容量ばかりでなく格子内の利用可能グリッド数を
も考慮に入れて（配線混雑度ばかりでなくグリッド使用
率にも基づいて）、各ネットの配線経路を決定している
ので、詳細配線処理で配線不可となる確率を格段に減ら
すことができる。その結果、配置・配線処理を短時間で
行えるという利点がある。
【図１】本発明の一実施の形態による集積回路の自動配
置・配線方法を示すフローチャートである。
置・配線方法を示すフローチャートである。
【図２】図１中の概略配線処理とその後の配線可能判断
処理を示すフローチャートである。
処理を示すフローチャートである。
【図３】利用可能グリッド数の計算方法を説明するため
の図である。
の図である。
【図４】見積もりグリッド使用数の計算方法を説明する
ための図である。
ための図である。
【図５】見積もりグリッド使用数とグリッド使用率の計
算例を示す図である。
算例を示す図である。
【図６】本発明に係る概略配線処理の利点を説明するた
めの図である。
めの図である。
【図７】従来の集積回路の自動配置・配線方法を示すフ
ローチャートである。
ローチャートである。
【図８】図７の自動配置・配線方法で実施される、フロ
アプラン、配置、概略配線、および詳細配線の結果の一
例を示す図である。
アプラン、配置、概略配線、および詳細配線の結果の一
例を示す図である。
【図９】図１中の概略配線処理とその後の配線可能判断
処理を示すフローチャートである。
処理を示すフローチャートである。
【図１０】概略経路、通過格子境界、および通過格子の
一例を示す図である。
一例を示す図である。
【図１１】配線容量の計算方法を説明するための図であ
る。
る。
【図１２】既に決定している概略経路の一例を示す図で
ある。
ある。
【図１３】配線混雑度の一例を示す図である。
【図１４】従来の概略配線処理における問題点を説明す
るための図である。
るための図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−278446（ＪＰ，Ａ) 特開 昭63−272094（ＪＰ，Ａ) 特開 平７−29980（ＪＰ，Ａ) 特開 平２−292845（ＪＰ，Ａ) 特開 平４−192544（ＪＰ，Ａ) 特開 平６−45446（ＪＰ，Ａ) 特開 平４−67651（ＪＰ，Ａ) 特開 平５−67178（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/118
Claims (14)
- 【請求項１】 集積回路チップ上で概略配線を自動的に
行う方法において、前記チップを複数個の格子に分割
し、分割格子の各格子境界の配線混雑度と各分割格子内
のグリッド使用率とに基づいて、各ネットの配線経路を
分割格子単位で決定する集積回路の自動概略配線方法。 - 【請求項２】 集積回路チップ上で集積回路の配置・配
線を自動的に行う方法であって、マクロセルの配置と基
本セルを配置する領域の決定とを行うフロアプラン処理
と、前記基本セルの配置を行う配置処理と、前記チップ
を複数個の格子に分割して各ネットの配線経路を分割格
子単位で決定する概略配線処理と、各分割格子に対し
て、格子内の詳細な配線経路を決定する詳細配線処理と
を含む集積回路の自動配置・配線方法において、 前記概略配線処理が、前記各ネットの配線経路を、分割
格子の各格子境界の配線混雑度ばかりでなく各分割格子
内のグリッド使用率にも基づいて、決定することを特徴
とする集積回路の自動配置・配線方法。 - 【請求項３】 集積回路チップ内で概略配線を自動的に
行う方法において、前記チップを格子に分割するステッ
プと、 各格子の各格子境界に対して配線が何本通過できるかを
示す配線容量を計算するステップと、 各格子に対して配線に利用可能なグリッド数を計算する
ステップと、 前記配線容量および前記利用可能グリッド数に基づい
て、未配線ネットがなくなるまで、コストが最小である
経路を決定するステップと、 を含む集積回路の自動概略配線方法。 - 【請求項４】 通過する配線数が前記配線容量を越えて
いる格子境界が存在するか否かを判断するステップと、 前記通過する配線数が前記配線容量を越えている格子境
界を通過するネットをひき剥がして前記経路決定ステッ
プをやり直すステップと、 見積もりグリッド使用数が前記利用可能グリッド数を越
えている格子が存在するか否かを判断するステップと、 前記見積もりグリッド使用数が前記利用可能グリッド数
を越えている格子を通過するネットをひき剥がして前記
経路決定ステップをやり直すステップと、 をさらに含む請求項３に記載の集積回路の自動概略配線
方法。 - 【請求項５】 前記経路決定ステップが、 前記格子境界の配線容量と既に決定している概略経路と
から、前記格子境界をあと配線が何本通過できるかを示
す配線混雑度を計算するサブステップと、 各格子の前記利用可能グリッド数と前記既に決定してい
る概略経路に対する見積もりグリッド使用数とから格子
内のグリッド使用率を計算するサブステップと、 前記コストとして、少なくとも格子境界の前記配線混雑
度のコストと前記グリッド使用率のコストとを使用し
て、前記コストが最小である経路を決定するサブステッ
プと、 を含み、前記未配線ネットがなくなるまで、前記配線混
雑度計算サブステップ、前記グリッド使用率計算サブス
テップ、および前記経路決定サブステップを繰り返すこ
とを特徴とする、請求項３に記載の集積回路の自動概略
配線方法。 - 【請求項６】 前記経路決定サブステップが、前記コス
トとして距離のコストをも使用する、請求項５に記載の
集積回路の自動概略配線方法。 - 【請求項７】 前記経路決定サブステップが、前記コス
トとして距離のコストと折れ曲がりのコストをも使用す
る、請求項５に記載の集積回路の自動概略配線方法。 - 【請求項８】 集積回路チップ上で概略配線を自動的に
行う集積回路の自動概略配線を、コンピュータで実行さ
せるためのプログラムを記録した記録媒体において、 前記チップを複数個の格子に分割する処理と、 分割格子の各格子境界の配線混雑度と各分割格子内のグ
リッド使用率とに基づいて、各ネットの配線経路を分割
格子単位で決定する処理と、 を前記コンピュータに実行させるプログラムを記録し
た、前記コンピュータが読取可能な記録媒体。 - 【請求項９】 集積回路チップ上で集積回路の配置・配
線を自動的に行う方法であって、マクロセルの配置と基
本セルを配置する領域の決定とを行うフロアプラン処理
と、前記基本セルの配置を行う配置処理と、前記チップ
を複数個の格子に分割して各ネットの配線経路を分割格
子単位で決定する概略配線処理と、各分割格子に対し
て、格子内の詳細な配線経路を決定する詳細配線処理と
を含む集積回路の自動配置・配線方法を、コンピュータ
に実行させるためのプログラムを記録した記録媒体にお
いて、 前記概略配線処理が、前記各ネットの配線経路を、分割
格子の各格子境界の配線混雑度ばかりでなく各分割格子
内のグリッド使用率にも基づいて、決定することを特徴
とする、前記コンピュータが読取可能な記録媒体。 - 【請求項１０】 集積回路チップ内で概略配線を自動的
に行う集積回路の自動概略配線を、コンピュータで実行
させるためのプログラムを記録した記録媒体において、 前記チップを格子に分割する処理と、 各格子の各格子境界に対して配線が何本通過できるかを
示す配線容量を計算する処理と、 各格子に対して配線に利用可能なグリッド数を計算する
処理と、 前記配線容量および前記利用可能グリッド数に基づい
て、未配線ネットがなくなるまで、コストが最小である
経路を決定する処理と、 を前記コンピュータに実行させるプログラムを記録し
た、前記コンピュータが読取可能な記録媒体。 - 【請求項１１】 通過する配線数が前記配線容量を越え
ている格子境界が存在するか否かを判断する処理と、 前記通過する配線数が前記配線容量を越えている格子境
界を通過するネットをひき剥がして前記経路決定ステッ
プをやり直す処理と、 見積もりグリッド使用数が前記利用可能グリッド数を越
えている格子が存在するか否かを判断する処理と、 前記見積もりグリッド使用数が前記利用可能グリッド数
を越えている格子を通過するネットをひき剥がして前記
経路決定処理をやり直す処理と、 をさらに前記コンピュータに実行させるプログラムを記
録した、請求項１０に記載の前記コンピュータが読取可
能な記録媒体。 - 【請求項１２】 前記経路決定処理が、 前記格子境界の配線容量と既に決定している概略経路と
から、前記格子境界をあと配線が何本通過できるかを示
す配線混雑度を計算するサブ処理と、 各格子の前記利用可能グリッド数と前記既に決定してい
る概略経路に対する見積もりグリッド使用数とから格子
内のグリッド使用率を計算するサブ処理と、 前記コストとして、少なくとも格子境界の前記配線混雑
度のコストと前記グリッド使用率のコストとを使用し
て、前記コストが最小である経路を決定するサブ処理
と、 を含み、前記未配線ネットがなくなるまで、前記配線混
雑度計算サブ処理、前記グリッド使用率計算サブ処理、
および前記経路決定サブ処理を繰り返すことを特徴とす
る、請求項１０に記載の前記コンピュータが読取可能な
記録媒体。 - 【請求項１３】 前記経路決定サブ処理が、前記コスト
として距離のコストをも使用する、請求項１２に記載の
前記コンピュータが読取可能な記録媒体。 - 【請求項１４】 前記経路決定サブ処理が、前記コスト
として距離のコストと折れ曲がりのコストをも使用す
る、請求項１２に記載の前記コンピュータが読取可能な
記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075609A JP3063828B2 (ja) | 1997-03-27 | 1997-03-27 | 集積回路の自動概略配線方法 |
| US09/048,587 US6378121B2 (en) | 1997-03-27 | 1998-03-27 | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075609A JP3063828B2 (ja) | 1997-03-27 | 1997-03-27 | 集積回路の自動概略配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270563A JPH10270563A (ja) | 1998-10-09 |
| JP3063828B2 true JP3063828B2 (ja) | 2000-07-12 |
Family
ID=13581133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075609A Expired - Fee Related JP3063828B2 (ja) | 1997-03-27 | 1997-03-27 | 集積回路の自動概略配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6378121B2 (ja) |
| JP (1) | JP3063828B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8402413B2 (en) | 2009-03-12 | 2013-03-19 | Fujitsu Limited | Wiring design apparatus and method |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
| JP3453535B2 (ja) * | 1999-08-03 | 2003-10-06 | 松下電器産業株式会社 | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 |
| US6543040B1 (en) * | 2000-03-15 | 2003-04-01 | International Business Machines Corporation | Macro design techniques to accommodate chip level wiring and circuit placement across the macro |
| JP4587520B2 (ja) * | 2000-03-28 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の自動配置配線方法 |
| US6889370B1 (en) * | 2000-06-20 | 2005-05-03 | Unisys Corporation | Method and apparatus for selecting and aligning cells using a placement tool |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| TW451457B (en) * | 2000-07-17 | 2001-08-21 | Taiwan Semiconductor Mfg | Method to optimize the placement design by adjusting the reference routing |
| EP1362373A2 (en) * | 2000-12-06 | 2003-11-19 | Simplex Solutions, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7024650B2 (en) * | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7080336B2 (en) * | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US7003754B2 (en) | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US6516455B1 (en) * | 2000-12-06 | 2003-02-04 | Cadence Design Systems, Inc. | Partitioning placement method using diagonal cutlines |
| US6957410B2 (en) * | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US6826737B2 (en) * | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
| US7055120B2 (en) * | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| US7073150B2 (en) * | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US6915501B2 (en) | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
| US6883154B2 (en) | 2001-01-19 | 2005-04-19 | Cadence Design Systems, Inc. | LP method and apparatus for identifying route propagations |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
| US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
| US6795958B2 (en) * | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US6931616B2 (en) * | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US7398498B2 (en) | 2001-08-23 | 2008-07-08 | Cadence Design Systems, Inc. | Method and apparatus for storing routes for groups of related net configurations |
| US6745379B2 (en) | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
| US7058913B1 (en) * | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US6643838B2 (en) * | 2001-12-17 | 2003-11-04 | Sun Microsystems, Inc. | System and method of placing components for minimizing wire congestion and wire length in performing a function |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
| US6904584B2 (en) * | 2002-05-06 | 2005-06-07 | International Business Machines Corporation | Method and system for placing logic nodes based on an estimated wiring congestion |
| AU2003237005A1 (en) * | 2002-06-28 | 2004-01-19 | Koninklijke Philips Electronics N.V. | Integrated circuit having building blocks |
| GB2393533A (en) * | 2002-09-27 | 2004-03-31 | Zuken Ltd | Routing of interconnected regions e.g. of electrical circuits |
| US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7480885B2 (en) * | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
| US7047513B2 (en) | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
| US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
| US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7089519B1 (en) | 2002-12-31 | 2006-08-08 | Cadence Design System, Inc. | Method and system for performing placement on non Manhattan semiconductor integrated circuits |
| US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
| US20040221253A1 (en) * | 2003-04-30 | 2004-11-04 | James Imper | ASIC routability improvement |
| US7536664B2 (en) * | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| JP4410088B2 (ja) * | 2004-11-29 | 2010-02-03 | 富士通株式会社 | 半導体装置の設計支援方法、プログラム及び装置 |
| US7937681B2 (en) * | 2005-04-25 | 2011-05-03 | Cadence Design Systems, Inc. | Method and mechanism for implementing automated PCB routing |
| US20070157146A1 (en) * | 2006-01-03 | 2007-07-05 | Mediatek Inc. | Method of packing-based macro placement and semiconductor chip using the same |
| US7707536B2 (en) * | 2006-04-28 | 2010-04-27 | Springsoft Usa, Inc. | V-shaped multilevel full-chip gridless routing |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
| US8001514B2 (en) * | 2008-04-23 | 2011-08-16 | Synopsys, Inc. | Method and apparatus for computing a detailed routability estimation |
| JP5309878B2 (ja) | 2008-10-17 | 2013-10-09 | 富士通株式会社 | 配線方法、自動配線装置、及びプログラム |
| JP2011186625A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 半導体集積回路のレイアウト装置及びレイアウト方法 |
| US8495534B2 (en) * | 2010-06-08 | 2013-07-23 | International Business Machines Corporation | Post-placement cell shifting |
| US8835996B2 (en) | 2011-12-28 | 2014-09-16 | United Microelectronics Corporation | Integrated circuit configuration having extension conductor structure and fabricating method thereof |
| US10331840B2 (en) * | 2016-01-15 | 2019-06-25 | International Business Machines Corporation | Resource aware method for optimizing wires for slew, slack, or noise |
| US10229239B2 (en) | 2017-04-03 | 2019-03-12 | International Business Machines Corporation | Capacity model for global routing |
| US10719651B2 (en) * | 2017-12-30 | 2020-07-21 | Arteris, Inc. | Synthesizing topology for an interconnect network of a system-on-chip with intellectual property blocks |
| US11558259B2 (en) | 2019-12-27 | 2023-01-17 | Arteris, Inc. | System and method for generating and using physical roadmaps in network synthesis |
| US11665776B2 (en) | 2019-12-27 | 2023-05-30 | Arteris, Inc. | System and method for synthesis of a network-on-chip for deadlock-free transformation |
| US11657203B2 (en) | 2019-12-27 | 2023-05-23 | Arteris, Inc. | Multi-phase topology synthesis of a network-on-chip (NoC) |
| US10990724B1 (en) | 2019-12-27 | 2021-04-27 | Arteris, Inc. | System and method for incremental topology synthesis of a network-on-chip |
| US11418448B2 (en) | 2020-04-09 | 2022-08-16 | Arteris, Inc. | System and method for synthesis of a network-on-chip to determine optimal path with load balancing |
| US11601357B2 (en) | 2020-12-22 | 2023-03-07 | Arteris, Inc. | System and method for generation of quality metrics for optimization tasks in topology synthesis of a network |
| US11281827B1 (en) | 2020-12-26 | 2022-03-22 | Arteris, Inc. | Optimization of parameters for synthesis of a topology using a discriminant function module |
| US11449655B2 (en) | 2020-12-30 | 2022-09-20 | Arteris, Inc. | Synthesis of a network-on-chip (NoC) using performance constraints and objectives |
| US11956127B2 (en) | 2021-03-10 | 2024-04-09 | Arteris, Inc. | Incremental topology modification of a network-on-chip |
| CN112883682B (zh) * | 2021-03-15 | 2022-04-29 | 北京华大九天科技股份有限公司 | 集成电路的总体布线方法及设备和存储介质 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731693B2 (ja) | 1987-04-30 | 1995-04-10 | 横河電機株式会社 | プリント基板の自動配線方法 |
| JP2543155B2 (ja) * | 1988-04-21 | 1996-10-16 | 松下電器産業株式会社 | ブロック形状最適化方法 |
| JPH02292845A (ja) | 1989-05-08 | 1990-12-04 | Hitachi Ltd | 配線経路決定装置 |
| JP2818247B2 (ja) | 1990-03-28 | 1998-10-30 | 株式会社東芝 | 半導体装置の自動配線方法 |
| JP2885897B2 (ja) | 1990-07-09 | 1999-04-26 | 株式会社東芝 | 自動配線方式 |
| US5361214A (en) | 1990-07-09 | 1994-11-01 | Kabushiki Kaisha Toshiba | Method for automatically determining wiring routes |
| JPH04192544A (ja) | 1990-11-27 | 1992-07-10 | Sharp Corp | 半導体集積回路装置とそのレイアウト方法 |
| JPH0567178A (ja) | 1991-07-10 | 1993-03-19 | Toshiba Corp | 自動配線処理方法 |
| JP3219500B2 (ja) * | 1991-12-27 | 2001-10-15 | 株式会社東芝 | 自動配線方法 |
| JPH0645446A (ja) | 1992-07-24 | 1994-02-18 | New Japan Radio Co Ltd | 配置配線方法 |
| JPH0729980A (ja) | 1993-06-24 | 1995-01-31 | Mitsubishi Electric Corp | 半導体集積回路装置における集積回路素子の配置方法及び半導体集積回路装置 |
| WO1996024904A1 (en) * | 1995-02-07 | 1996-08-15 | Silicon Valley Research, Inc. | Integrated circuit layout |
| JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
| US5825659A (en) * | 1995-06-16 | 1998-10-20 | Lsi Logic Corporation | Method for local rip-up and reroute of signal paths in an IC design |
| US5923569A (en) * | 1995-10-17 | 1999-07-13 | Matsushita Electric Industrial Co., Ltd. | Method for designing layout of semiconductor integrated circuit semiconductor integrated circuit obtained by the same method and method for verifying timing thereof |
| US5847965A (en) * | 1996-08-02 | 1998-12-08 | Avant| Corporation | Method for automatic iterative area placement of module cells in an integrated circuit layout |
| JP2858566B2 (ja) * | 1996-08-15 | 1999-02-17 | 日本電気株式会社 | 自動配線方法 |
| US5980093A (en) * | 1996-12-04 | 1999-11-09 | Lsi Logic Corporation | Integrated circuit layout routing using multiprocessing |
-
1997
- 1997-03-27 JP JP9075609A patent/JP3063828B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-27 US US09/048,587 patent/US6378121B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8402413B2 (en) | 2009-03-12 | 2013-03-19 | Fujitsu Limited | Wiring design apparatus and method |
| US8667447B2 (en) | 2009-03-12 | 2014-03-04 | Fujitsu Limited | Wiring design apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010014965A1 (en) | 2001-08-16 |
| JPH10270563A (ja) | 1998-10-09 |
| US6378121B2 (en) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| US6598206B2 (en) | Method and system of modifying integrated circuit power rails | |
| US4615011A (en) | Iterative method for establishing connections and resulting product | |
| US6182272B1 (en) | Metal layer assignment | |
| US6539529B2 (en) | Method and apparatus for designing integrated circuits and storage medium for storing the method | |
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| US6305004B1 (en) | Method for improving wiring related yield and capacitance properties of integrated circuits by maze-routing | |
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| JP2007026170A (ja) | 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 | |
| US6182271B1 (en) | Cell placement method and apparatus for integrated circuit and storage medium having cell placement program for integrated circuit stored thereon | |
| KR100910421B1 (ko) | 집적회로를 자동으로 배선하는 방법 및 시스템, 집적회로를 자동으로 배선하기 위한 하나 이상의 명령어로 구성된 하나 이상의 시퀀스를 갖는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체 및 집적회로 레이아웃을 자동으로 검증하는 방법 | |
| US6260184B1 (en) | Design of an integrated circuit by selectively reducing or maintaining power lines of the device | |
| JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
| JP2938068B2 (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 | |
| JP3027949B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
| JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP3068892B2 (ja) | 自動配線方法 | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| JP2943282B2 (ja) | 集積回路設計装置 | |
| JPH0567178A (ja) | 自動配線処理方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000405 |
|
| LAPS | Cancellation because of no payment of annual fees |