JP2921454B2 - 集積回路の配線方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路の配線方法
に関し、特にＣＡＤによる自動配線設計を行う集積回路
の配線方法に関する。

【０００２】

【従来の技術】半導体集積回路（以下ＬＳＩ）の自動配
線設計では、予めレイアウト設計されたスタンダードセ
ルあるいはマクロセルを用いて予め設定した配線ルール
にしたがい半導体基板へのセルの配置並びにセルの端子
間の配線等を行う。

【０００３】ここでスタンダードセルとは、ＡＮＤゲー
ト，ＯＲゲート，フリップフロップ（ＦＦ）等の機能ブ
ロックを予め設計し、ライブラリに登録しておき、これ
を列状に並べ、列間のチャネルを使って配線するスタン
ダードセル方式のカスタムＬＳＩの単位機能セルであ
り、基本的には高さをほぼそろえてある。また、マクロ
セルとは、ＡＮＤゲート，ＯＲゲート，フリップフロッ
プ（ＦＦ）等の機能ブロックを組合せて配線パターンを
付加することにより、さらに高度の論理機能ブロック等
を実現したものであり、内部配線パターンは予め設計さ
れ、論理機能や電気的特性データと共にライブラリに登
録する。レイアウト設計では、これらのマクロセルの配
置を最適に決め、相互配線を許された領域内で行う。

【０００４】しかし、実際の回路では、ブロックやマク
ロセルの形状，端子位置，配線領域等の全ての配線条件
を上記配線ルールに適合するように設定することが困難
であり、自動配線の実行において上記配線ルールに不適
合の理由で配線不能と判定される未配線が発生する。上
記自動配線の終了後発生した上記未配線は、設計者が既
配線情報，配線禁止情報等を参照しながらインタラクテ
ィブに修正する必要がある。

【０００５】この種のインタラクティブな配線修正方法
の一例である特開平４−１４８５５１号公報記載の従来
の集積回路の配線方法は、配線情報の記憶手段、配線情
報の表示手段、配線禁止情報の表示手段、未配線情報の
表示手段、配線可能チャネルの表示手段、配線修正実行
手段、修正結果の表示手段を有している。

【０００６】次に、従来の配線方法の配線レイアウトを
表示するＣＲＴ画像の例を示す説明図である図３を参照
して従来の集積回路の配線方法の動作について説明する
と、まず、（Ａ）に示す自動配線後の修正前の表示画面
上に、既配線情報１と、配線禁止情報２と、未配線情報
３と、配置禁止情報９とを表示する。

【０００７】設計者はこれらの表示情報より、回路中の
機能ブロック４と機能ブロック５の端子７とを結ぶ配線
経路を見つけ出しマウスなどの座標入力装置を使用して
予め決められた縦と横の配線格子６の上を通過するよう
に位置決めおよび配線層の設定を行う。上記位置決めを
行う時に縦と横の配線格子６上に配線の通過位置が定ま
らない時は一番近い配線格子に配線の通過位置を定め
る。また、位置決めを行う時に配置禁止９上に配線の通
過座標が存在する時は、この座標は配線通過座標として
認めないようにする。図３（Ｂ）に示すように入力装置
より座標を入力後、もしブロック間の配線８が完結して
いればこの配線修正を終了していることになる。

【０００８】この従来の配線方法では、１回の配線修正
で、取り扱うことの出来る配線は１本のみであり、修正
後は配線経路と配線の層はユーザーの指定する一意に決
定される。しかし、自動配線した領域ではこの自動配線
の実行に配線領域を優先的に使用してしまうので、残さ
れた上記修正のための配線可能領域は非常に小さく限定
されてしまう。

【０００９】自動配線後のＣＲＴ画像の例を示す説明図
である図４を参照を参照すると、図４（Ａ）に示すよう
に、修正用の配線可能領域のみを経由する修正後の端子
１１，１２間の配線経路１３は配線不能の最短経路の配
線１４に比較して極めて長大となり、最悪の場合には配
線不可能となる。また、図４（Ｂ）に示すように、内部
の配線密度が高いマクロセル１５ではこのマクロセル内
の配線領域は殆んど消費されているため、通過可能性の
高い外部配線を回避する必要がある。この場合、マクロ
セル１５を避けて、マクロセル１６，１７間の接続配線
を行おうとしても迂回経路がないので、未配線１８を生
じてしまう。

【００１０】

【発明が解決しようとする課題】上述した従来の集積回
路の配線方法は、自動配線実行領域ではこの自動配線の
実行に配線領域を優先的に使用してしまうので、残され
た修正のための配線可能領域は非常に小さく限定され、
上記修正用の配線可能領域のみを経由する配線経路は極
めて長大となり、最悪の場合は配線不可能となるという
欠点があった。

【００１１】また、通過可能性の高い外部配線を回避す
る必要がある高配線密度のマクロセルを挟んで配置され
た複数のマクロセル間の接続配線が、適当な迂回経路が
ないため未配線部分を生じてしまうという欠点があっ
た。

【００１２】さらに、自動配線終了後の配線修正を一括
して行う方法が無いため配線の１本ずつをインタラクテ
ィブに修正を行う必要があり、多くの時間がかかるとい
う欠点があった。

【００１３】

【課題を解決するための手段】本発明の集積回路の配線
方法は、半導体チップ上に予め形成した複数の回路素子
または機能回路ブロックの集合から成るマクロセルを予
め定めた領域内に配列し予め定めた第１の配線ピッチで
設定した縦および横方向の配線経路候補である配線格子
パターン上に設計対象回路の設計情報にしたがって自動
配線を行ない所定の配線パターンを生成する集積回路の
配線方法において、前記マクロセルを全て配置した状態
でこのマクロセルを表示する第１のステップと、前記第
１のピッチの予め定めた複数本数の前記配線格子パター
ンを１単位として一括した第２のピッチの概略配線格子
パターンおよびこの概略配線格子パターンで示す概略配
線領域を設定し表示する第２のステップと、配線実行の
制御対象の複数の配線を選択配線として選択する第３の
ステップと、前記選択配線の配線実行を禁止する領域で
ある選択配線禁止領域を指定する第４のステップと、前
記選択配線の全ての配線の配線実行が可能か否かをチエ
ックする第５のステップと、前記選択配線の全配線を１
単位とし概略配線として前記概略配線格子パターン上に
配線実行する第６のステップと、前記選択配線禁止領域
を記憶する第７のステップと、前記選択配線以外の全て
の配線を概略配線する第８のステップと、前記選択配線
を含む全ての配線を前記配線格子パターン上に配線実行
する詳細配線を行う第９のステップとを含むことを特徴
とするものである。

【００１４】

【発明の実施の形態】次に、本発明の実施の形態をフロ
ーチャートで示す図１を参照すると、この図に示す本実
施の形態の集積回路の配線方法は、ブロックとマクロセ
ルを全て配置した状態でマクロセルを表示するステップ
Ｓ１と、ブロックを表示するステップＳ２と、概略配線
格子およびこの概略の配線格子上を配線する概略の配線
領域を表示するステップＳ３と、修正制御対象の複数の
配線を選択するステップＳ４と、選択配線に対して配線
禁止領域を指定するステップＳ５と、選択配線の配線禁
止領域をチェックするステップＳ６と、配線禁止領域を
記憶するステップＳ７と、特定の配線について概略の配
線を行うステップＳ８と、回路全体の配線について概略
の配線を行うステップＳ９と、回路全体についての全て
の詳細な配線を行うステップＳ１０とを含む。

【００１５】次に、図１を参照して本実施の形態の動作
について説明すると、まず、ステップＳ１〜Ｓ２によっ
てマクロセルおよびブロックを複数本の格子を１単位と
して一括した格子である概略配線格子とともにＣＲＴ等
の表示装置に表示する。設計者はＣＲＴ上に表示された
情報を見てマウスなどの入力装置で座標情報などの情報
を入力することができる。

【００１６】本実施の形態は、配線の混雑化により配線
不可能となる予測領域の配線を禁止する。ここで指定さ
れる配線禁止領域は特定の配線すなわち選択配線のみに
対して有効になる。

【００１７】最初に設計者は、ステップＳ４により複数
のマクロセル間、マクロセルとブロック間、または複数
のブロック間の複数の配線を選択配線として選択する。
次にステップＳ５で、設計者はマウスなどの入力装置よ
り複数の上記選択配線に対してのみ配線を禁止する領域
すなわち選択配線禁止領域を概略配線格子単位で作成す
る。この配線禁止領域内においてはステップＳ４で指定
した全ての上記選択配線について配線実行を禁止する。

【００１８】ここで、既指定の選択配線が詳細な配線情
報を有する場合にはその詳細配線情報の削除ステップ
（図示省略）によってこれを削除する。

【００１９】配線禁止領域と同一領域内に選択配線が所
属するマクロセルやブロックの端子が存在したり、マク
ロセルやブロック間の配線可能領域が全て使用済の状態
では配線不可能となってしまう。このため、ステップＳ
６で選択配線禁止領域が選択配線の配線予定領域を占拠
していないことをチェックし、全ての選択配線が配線可
能であること確認する。ステップＳ６で、配線不可能と
判定した場合は、最初のステップＳ１〜Ｓ３に戻り概略
格子のピッチすなわち複数配線数を低減するなどの処理
をして再度ＣＲＴ表示装置に表示させ、処理を再実行す
る。配線可能と判定すると、ステップＳ７でこの配線禁
止領域をＩＣメモリや磁気ディスク等の記憶装置に選択
配線に対してのみの配線禁止情報ファイルＦ１として保
存する。さらに、別の複数の選択配線に対して配線禁止
情報を作成する場合には、再度ステップＳ１〜Ｓ３に戻
り、同様に処理を行う。数回にわたって設定した特定の
複数の選択配線に対する配線禁止情報の設定を終了する
と、ステップＳ７で全てを配線禁止情報ファイルＦ１に
追加する。

【００２０】ステップＳ８で、今まで設定した選択配線
に対する配線禁止情報ファイルＦ１の内容を読み込み、
設定回数分だけ選択配線に対する概略の配線を実行す
る。最後に、回路全体の残りの配線についての概略配線
をステップＳ９で実行し、回路全体についての全ての詳
細な配線をステップＳ１０で行い、最終配線情報ファイ
ルＦ２を作成する。

【００２１】次に、本実施の形態の配線方法による配線
レイアウトを表示するＣＲＴ画像の例を示す説明図であ
る図２を参照すると、まず、ステップＳ１〜Ｓ３実行後
の概略の配線領域を示す図２（Ａ）では、表示画面上に
高配線密度のマクロセル１９と、概略配線格子２０と、
マクロセルの両側にそれぞれ位置し相互間の配線を予定
しているマクロセル２１，２２と、設計者の設定した概
略配線領域２３と、端子２４，２５と、配線の接続表示
２７とを表示する。また、詳細な配線（ステップＳ１
１）後の配線領域を示す図２（Ｂ）では、表示画面上に
マクロセル１９，２１，２２と、端子２４，２５とに加
えて実際に実行した詳細な配線後の配線２６を表示す
る。

【００２２】高配線密度のマクロセル１９上には内部配
線が低配線密度のマクロセルと比較して多いため、修正
用に使用可能な配線格子が非常に少なくなっている。そ
のため、マクロセル１９の上を通過するような他の配線
は配線不可能となってしまう。マクロセル１９の両側の
マクロセル２１，２２間の相互間配線は、設計者が配線
に対して何も操作を行なわなければ、自動配線プログラ
ムが最短経路で配線を実行しようとするので、マクロセ
ル１９上で配線不可能となってしまう。

【００２３】本実施の形態では、ステップＳ３により設
定した概略配線格子２０を使用して配線実行を制御す
る。概略配線格子２０は一般的に配線の前段階で複数の
選択配線の概略の配線位置を自動的に決定するために使
用され、配線格子を数本単位で指定する。概略配線領域
２３の指定のために概略配線格子２０で囲まれる領域を
制御の単位とする。

【００２４】設計者は、概略配線経路を決定するための
マクロセルを選択するためにマウスなどの入力装置（以
下マウス）より相互間配線予定のマクロ２１，２２を指
定する。また高密度内部配線のマクロセル１９を配線禁
止領域として指定する（ステップＳ５）。指定したマク
ロセル２１，２２において相互接続関係がある端子２
４，２５の間には接続関係を示す複数の配線（選択配
線）の接続表示２７をＣＲＴ上に表示する。設計者は端
子２４，２５の位置と配線の接続表示２７とから概略配
線格子２０で囲まれる概略配線領域２３をマウスにより
入力する。入力後、指定した概略配線領域２３に存在す
る配線格子の数が上記選択配線の数の総和よりも少ない
場合、領域２３の幅Ｗを太くして再度、概略配線領域２
３を設定する（ステップＳ６，Ｓ７）。

【００２５】次に、マクロ２１，２２相互間の概略配線
領域２３の決定後、マクロ２１，２２間に対してのみ概
略配線領域２３内で概略の配線位置２８を優先して決定
する。次にマクロ２１，２２の概略配線位置２８を固定
して回路全体の概略の配線位置と詳細な配線位置２６を
決定する（ステップＳ８）。

【００２６】本実施の形態では、従来の配線方法と異な
り、設計者は接続対象の複数の配線すなわち選択配線の
概略位置の指定後、概略配線領域２３の中で自動配線を
行う。そのため、従来の方法よりも指定した選択配線を
構成する複数分だけ修正時間を短縮できる。また、自動
配線実行前に、この配線修正を使用すると事前に混雑す
ると予測される配線領域を避けて指定した配線を実行で
きる。

【００２７】従来の方法と比較すると、本実施の形態は
複数の配線についての修正が一度に可能であり、配線自
体も特定な配線に対しての概略の配線をするステップと
詳細の配線をするステップとにより自動配線を行うので
時間的に比較的短時間で修正可能である点が優れてい
る。

【００２８】また、従来の方法は自動配線後の高密度の
配線パターンの間に経路を見つけて修正対象の配線を結
合させていたが、本実施の形態では、全ての配線の完了
前でもマクロセルやブロックが全て配置されていれば配
線可能であり、かつ配線が混雑しそうな領域を避けて先
だって配線を行うことが可能である点が優れている。

【００２９】

【発明の効果】以上説明したように、本発明の集積回路
の配線方法は、概略配線格子パターンおよび概略配線領
域を設定し表示するステップと、配線実行の制御対象の
複数の配線を選択配線として選択するステップと、選択
配線禁止領域を指定するステップと、選択配線の全ての
配線の配線実行の可能性をチエックするステップと、概
略配線を行うステップとを含むことにより、複数の指定
配線に対して配線対象領域もしくは配線禁止領域を設定
し、上記複数の指定配線から成る概略配線を実行させる
ことができるため、配線経路の途中に存在する配線の困
難な領域を回避して配線したり、指定配線の複数本数分
だけ配線修正時間を短縮できるという効果がある。

【図面の簡単な説明】

【図１】本発明の集積回路の配線方法の一実施の形態を
示すフローチャートである。

【図２】本実施の形態の集積回路の配線方法における表
示装置の表示画面の一例を示す説明図である。

【図３】従来の集積回路の配線方法における表示装置の
表示画面の一例を示す説明図である。

【図４】従来の集積回路の配線方法における配線不可能
の事例を示す説明図である。

【符号の説明】

１ 既配線情報 ２ 配線禁止情報 ３ 未配線情報 ４，５ 機能ブロック ６ 配線格子 ７，１１，１２，２４，２５ 端子 ８，１０，２６ 配線 ９ 配置禁止情報 １３，１４ 配線経路 １５〜１７，１９，２１，２２ マクロセル １８ 未配線 ２０ 概略配線格子 ２３ 概略配線領域 ２７ 配線接続表示 ２８ 概略配線位置

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 半導体チップ上に予め形成した複数の回
   路素子または機能回路ブロックの集合から成るマクロセ
   ルを予め定めた領域内に配列し予め定めた第１の配線ピ
   ッチで設定した縦および横方向の配線経路候補である配
   線格子パターン上に設計対象回路の設計情報にしたがっ
   て自動配線を行ない所定の配線パターンを生成する集積
   回路の配線方法において、 前記マクロセルを全て配置した状態でこのマクロセルを
   表示する第１のステップと、 前記第１のピッチの予め定めた複数本数の前記配線格子
   パターンを１単位として一括した第２のピッチの概略配
   線格子パターンおよびこの概略配線格子パターンで示す
   概略配線領域を設定し表示する第２のステップと、 配線実行の制御対象の複数の配線を選択配線として選択
   する第３のステップと、 前記選択配線の配線実行を禁止する領域である選択配線
   禁止領域を指定する第４のステップと、 前記選択配線の全ての配線の配線実行が可能か否かをチ
   エックする第５のステップと、 前記選択配線の全配線を１単位とし概略配線として前記
   概略配線格子パターン上に配線実行する第６のステップ
   と、 前記選択配線禁止領域を記憶する第７のステップと、 前記選択配線以外の全ての配線を概略配線する第８のス
   テップと、 前記選択配線を含む全ての配線を前記配線格子パターン
   上に配線実行する詳細配線を行う第９のステップとを含
   むことを特徴とする集積回路の配線方法。
2. 【請求項２】 特定の領域内で前記選択配線の配線実行
   の優先性を付与することを特徴とする請求項１記載の集
   積回路の配線方法。