JPH0645446A - 配置配線方法 - Google Patents
配置配線方法Info
- Publication number
- JPH0645446A JPH0645446A JP4217507A JP21750792A JPH0645446A JP H0645446 A JPH0645446 A JP H0645446A JP 4217507 A JP4217507 A JP 4217507A JP 21750792 A JP21750792 A JP 21750792A JP H0645446 A JPH0645446 A JP H0645446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- information
- unit areas
- elements
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 実行速度の向上及び処理の効率を上げること
ができ、更にオペレーションによる入力ミスや経験不足
による誤りを防ぐことができるようにした配置配線方法
を提供すること。 【構成】 行列状に二次元に複数の単位領域を集合さ
せ、その単位領域の個々に、素子情報、配線情報、空き
情報を持たせ、この単位領域によって配置配線を規則化
する。また単位領域の追加によって、一旦作成した配置
配線に対してそれを修正して再配置、再配線する。
ができ、更にオペレーションによる入力ミスや経験不足
による誤りを防ぐことができるようにした配置配線方法
を提供すること。 【構成】 行列状に二次元に複数の単位領域を集合さ
せ、その単位領域の個々に、素子情報、配線情報、空き
情報を持たせ、この単位領域によって配置配線を規則化
する。また単位領域の追加によって、一旦作成した配置
配線に対してそれを修正して再配置、再配線する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＡＤ装置を使用し
て、ＬＳＩ等の集積回路の素子の自動配置、素子間を接
続する自動配線、それらの再配置、再配線を行うための
配置配線方法に関するものである。
て、ＬＳＩ等の集積回路の素子の自動配置、素子間を接
続する自動配線、それらの再配置、再配線を行うための
配置配線方法に関するものである。
【０００２】
【従来の技術】従来では、ＣＡＤ装置を使用して、回路
記述（ＶＨＤＬ、ネットリスト等）からマニュアルによ
って回路データの作成を行うとき、回路の構成を理解
し、素子の配置及び配線等を一つ一つ行っている。この
処理において、例えば２点間の自動配線を行うとき、そ
の間に存在する障害物（配置した素子、別の配線等）を
避けるために、膨大な計算やパターン認識が必要となっ
てくる。
記述（ＶＨＤＬ、ネットリスト等）からマニュアルによ
って回路データの作成を行うとき、回路の構成を理解
し、素子の配置及び配線等を一つ一つ行っている。この
処理において、例えば２点間の自動配線を行うとき、そ
の間に存在する障害物（配置した素子、別の配線等）を
避けるために、膨大な計算やパターン認識が必要となっ
てくる。
【０００３】例えば、図６に示すように、素子１〜６が
予め配置されているとき、素子１の端子１ａと素子４の
端子４ａの間を配線する場合に、その配線７は図６に示
す経路を通る配線となり、この配線は可能なものの、か
なりのパターン認識とそれに伴う処理が必要となってく
る。また、図７に示すように、素子８〜１２が配置され
ているとき、点１３と点１４の間を配線する場合、素子
８〜１２の配置（位置関係）に制限（ルール）がなく、
実質的に配線は無理となる。
予め配置されているとき、素子１の端子１ａと素子４の
端子４ａの間を配線する場合に、その配線７は図６に示
す経路を通る配線となり、この配線は可能なものの、か
なりのパターン認識とそれに伴う処理が必要となってく
る。また、図７に示すように、素子８〜１２が配置され
ているとき、点１３と点１４の間を配線する場合、素子
８〜１２の配置（位置関係）に制限（ルール）がなく、
実質的に配線は無理となる。
【０００４】
【発明が解決しようとする課題】このように、従来の配
置配線方法では、無限に近い計算やパターン認識が必要
となり、処理工程が多すぎるために、実行速度や拡張性
の面からみて、無駄が多すぎるという問題があった。
置配線方法では、無限に近い計算やパターン認識が必要
となり、処理工程が多すぎるために、実行速度や拡張性
の面からみて、無駄が多すぎるという問題があった。
【０００５】本発明の目的は、実行速度の向上及び処理
の効率を上げることができ、更にオペレーションによる
入力ミスや経験不足による誤りを防ぐことができるよう
にした配置配線方法を提供することである。
の効率を上げることができ、更にオペレーションによる
入力ミスや経験不足による誤りを防ぐことができるよう
にした配置配線方法を提供することである。
【０００６】
【課題を解決するための手段】このために本発明は、１
個の単位領域に１個の素子情報、１個の配線情報、又は
空き情報の何れかのみを割り付け、複数の単位領域を行
列状に二次元に集合させてＣＡＤ装置によって自動的に
素子配置及び配線を行う配置配線方法であって、素子情
報を割り付けた２個の単位領域の間の配線を、該２個の
単位領域の間の隣合った空き単位領域を配線領域として
割り付けて行い、空き単位領域がないときに１行又は１
列の単位領域追加を行って、該追加した単位領域の１又
は複数を配線領域とするように構成した。
個の単位領域に１個の素子情報、１個の配線情報、又は
空き情報の何れかのみを割り付け、複数の単位領域を行
列状に二次元に集合させてＣＡＤ装置によって自動的に
素子配置及び配線を行う配置配線方法であって、素子情
報を割り付けた２個の単位領域の間の配線を、該２個の
単位領域の間の隣合った空き単位領域を配線領域として
割り付けて行い、空き単位領域がないときに１行又は１
列の単位領域追加を行って、該追加した単位領域の１又
は複数を配線領域とするように構成した。
【０００７】
【作用】本発明では、行列状に二次元に集合した複数の
単位領域の個々が、素子情報、配線情報、空き情報を持
つので、この単位領域によって配置配線が規則化され、
また単位領域の追加によって、一旦作成した配置配線に
対してそれを修正して再配置、再配線することが容易と
なる。
単位領域の個々が、素子情報、配線情報、空き情報を持
つので、この単位領域によって配置配線が規則化され、
また単位領域の追加によって、一旦作成した配置配線に
対してそれを修正して再配置、再配線することが容易と
なる。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の処理のフローチャート、図２は当該
処理を行うためのハードウエア構成図、図３は単位領域
の集合説明図、図４と図５は再度配置の説明図である。
１はその一実施例の処理のフローチャート、図２は当該
処理を行うためのハードウエア構成図、図３は単位領域
の集合説明図、図４と図５は再度配置の説明図である。
【０００９】本実施例では、素子配置及び配線を行う２
次元領域を、図３に示すように、升目状に配列した複数
の単位領域Ａからなる領域と定義付けて、その単位領域
Ａに、素子情報、配線情報、又は空き情報を持たせるよ
うにする。つまり、その単位領域Ａは、素子部分、配線
部分、或いは単なる空き領域のいずれかとなる。
次元領域を、図３に示すように、升目状に配列した複数
の単位領域Ａからなる領域と定義付けて、その単位領域
Ａに、素子情報、配線情報、又は空き情報を持たせるよ
うにする。つまり、その単位領域Ａは、素子部分、配線
部分、或いは単なる空き領域のいずれかとなる。
【００１０】ＣＡＤ装置は、図２に示すように、ローカ
ルＣＰＵ１５、そのＣＰＵ１５に対して接続されたモニ
タ１６、操作用マウス１７、キーボート１８、データ格
納用ディスク１９、ワークメモリ２０、ローカルＣＰＵ
１５では重い処理を実行するための処理専用のサーバ２
１、バス２２等からなる。
ルＣＰＵ１５、そのＣＰＵ１５に対して接続されたモニ
タ１６、操作用マウス１７、キーボート１８、データ格
納用ディスク１９、ワークメモリ２０、ローカルＣＰＵ
１５では重い処理を実行するための処理専用のサーバ２
１、バス２２等からなる。
【００１１】さて、図１に示すように、作成すべき回路
をコンピュータ用語で記述したＶＨＤＬ、ネットリスト
等の「回路記述情報」を入力して「基本データベース」
を作成し、この「基本データベース」に基づいて、「素
子情報」（個々の素子の種別、当該素子の端子数等）、
単位領域Ａを配列して各単位領域Ａにアドレスを付与し
た「配列パターン情報」、「ネット（接続）情報」等の
データを作成する。
をコンピュータ用語で記述したＶＨＤＬ、ネットリスト
等の「回路記述情報」を入力して「基本データベース」
を作成し、この「基本データベース」に基づいて、「素
子情報」（個々の素子の種別、当該素子の端子数等）、
単位領域Ａを配列して各単位領域Ａにアドレスを付与し
た「配列パターン情報」、「ネット（接続）情報」等の
データを作成する。
【００１２】そして、これら「素子情報」、「配列パタ
ーン情報」、及び「ネット情報」の各データを取り込ん
で、まず「素子配置処理」を行う。この結果、「素子配
置リスト」のデータが作成される。この「素子配置リス
ト」は、どの素子をどのアドレスの単位領域Ａに割り当
てるかを決めたリストである。
ーン情報」、及び「ネット情報」の各データを取り込ん
で、まず「素子配置処理」を行う。この結果、「素子配
置リスト」のデータが作成される。この「素子配置リス
ト」は、どの素子をどのアドレスの単位領域Ａに割り当
てるかを決めたリストである。
【００１３】次に、「素子情報」、「素子配置リス
ト」、及び「ネット情報」の各データを取り込んで、
「配線処理」を行う。この「配線処理」は接続すべき素
子を各々割り当てた一方の単位領域Ａから他方の単位領
域Ａまでの間を、隣合った空き単位領域Ａを接続するこ
とで行う。この結果、これらの空き単位領域Ａが配線領
域として機能するようになる。
ト」、及び「ネット情報」の各データを取り込んで、
「配線処理」を行う。この「配線処理」は接続すべき素
子を各々割り当てた一方の単位領域Ａから他方の単位領
域Ａまでの間を、隣合った空き単位領域Ａを接続するこ
とで行う。この結果、これらの空き単位領域Ａが配線領
域として機能するようになる。
【００１４】なお、このとき配線すべき両単位領域Ａの
間に空き単位領域Ａが存在しないときは、「素子配置リ
スト」に対して、前記したように一旦決められた素子配
置に関して、配線のために、素子配置を変更する処理及
び単位領域Ａの割込み追加を行う。
間に空き単位領域Ａが存在しないときは、「素子配置リ
スト」に対して、前記したように一旦決められた素子配
置に関して、配線のために、素子配置を変更する処理及
び単位領域Ａの割込み追加を行う。
【００１５】例えば、図４に示すように、単位領域Ａ
１、Ａ２、Ａ３に素子３１、３２、３３がマッピング
（割り当て）されているとき、廻り込み処理を行わない
場合（本実施例では行わない）には、素子３１と素子３
３を接続するための空き単位領域Ａがない。
１、Ａ２、Ａ３に素子３１、３２、３３がマッピング
（割り当て）されているとき、廻り込み処理を行わない
場合（本実施例では行わない）には、素子３１と素子３
３を接続するための空き単位領域Ａがない。
【００１６】そこで、図５に示すように、単位領域Ａを
縦方向に一列分だけ追加（網掛で示した。）する。この
とき、素子３２、３３は隣のアドレスの単位領域Ａ
２’、Ａ３’に移動する。このように単位領域Ａが追加
されると、「配列パターン情報」に対して、単位領域Ａ
の追加により増加した内容にデータ変更が行われる。ま
た「素子配置リスト」に対しても、素子配置アドレスの
内容についてデータ変更が行われる。
縦方向に一列分だけ追加（網掛で示した。）する。この
とき、素子３２、３３は隣のアドレスの単位領域Ａ
２’、Ａ３’に移動する。このように単位領域Ａが追加
されると、「配列パターン情報」に対して、単位領域Ａ
の追加により増加した内容にデータ変更が行われる。ま
た「素子配置リスト」に対しても、素子配置アドレスの
内容についてデータ変更が行われる。
【００１７】そして、このようにデータ変更された、或
いはデータ変更が必要なかった「配列パターン情報」、
「素子配置リスト」に基づいて「配線処理」が行われる
と、「配列パターン情報」のデータに基づいて「回路出
力処理」が行われ、最終的に「回路データ」が得られ
る。
いはデータ変更が必要なかった「配列パターン情報」、
「素子配置リスト」に基づいて「配線処理」が行われる
と、「配列パターン情報」のデータに基づいて「回路出
力処理」が行われ、最終的に「回路データ」が得られ
る。
【００１８】なお、ここでは、単位領域Ａの１個に１個
の素子、又は１本の配線の一部を割り当てたが、１個の
素子を複数の単位領域Ａに割り当てることもできる。こ
のときは、この複数単位領域Ａに分離制限を加える必要
がある。
の素子、又は１本の配線の一部を割り当てたが、１個の
素子を複数の単位領域Ａに割り当てることもできる。こ
のときは、この複数単位領域Ａに分離制限を加える必要
がある。
【００１９】また、上記ではマニュアルエディトについ
ては説明しなかったが、これは必要に応じて、素子配置
処理において行えば良い。
ては説明しなかったが、これは必要に応じて、素子配置
処理において行えば良い。
【００２０】
【発明の効果】以上から本発明によれば、配線処理に廻
り込み処理を行う必要がないので、その処理のための時
間が不要となり、処理速度、処理効率が向上する。ま
た、配線経路の割り出しは、接続すべき素子間の単位領
域を調べることにより行われるので、その領域は特定の
範囲に制限され、この点でも処理速度が向上する。更に
操作が簡単となるので、オペレーションによる入力ミス
や経験不足による誤りを防ぐこともできる。
り込み処理を行う必要がないので、その処理のための時
間が不要となり、処理速度、処理効率が向上する。ま
た、配線経路の割り出しは、接続すべき素子間の単位領
域を調べることにより行われるので、その領域は特定の
範囲に制限され、この点でも処理速度が向上する。更に
操作が簡単となるので、オペレーションによる入力ミス
や経験不足による誤りを防ぐこともできる。
【図１】 本発明の一実施例の処理のフローチャートで
ある。
ある。
【図２】 当該処理を行うためのハードウエア構成図で
ある。
ある。
【図３】 単位領域の集合説明図である。
【図４】 再度配置の説明図である。
【図５】 再度配置の説明図である。
【図６】 従来の配線方法の説明図である。
【図７】 従来の配線方法の説明図である。
Ａ、Ａ１〜Ａ３：単位領域、１〜６：素子、７：配線、
８〜１２：素子、１３、１４：点、３１、〜３３：素
子。
８〜１２：素子、１３、１４：点、３１、〜３３：素
子。
Claims (1)
- 【請求項１】 １個の単位領域に１個の素子情報、１個
の配線情報、又は空き情報の何れかのみを割り付け、複
数の単位領域を行列状に二次元に集合させてＣＡＤ装置
によって自動的に素子配置及び配線を行う配置配線方法
であって、 素子情報を割り付けた２個の単位領域の間の配線を、該
２個の単位領域の間の隣合った空き単位領域を配線領域
として割り付けて行い、空き単位領域がないときに１行
又は１列の単位領域追加を行って、該追加した単位領域
の１又は複数を配線領域とすることを特徴とする配置配
線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217507A JPH0645446A (ja) | 1992-07-24 | 1992-07-24 | 配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217507A JPH0645446A (ja) | 1992-07-24 | 1992-07-24 | 配置配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645446A true JPH0645446A (ja) | 1994-02-18 |
Family
ID=16705322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4217507A Withdrawn JPH0645446A (ja) | 1992-07-24 | 1992-07-24 | 配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378121B2 (en) | 1997-03-27 | 2002-04-23 | Nec Corporation | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor |
| JP2008090446A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
-
1992
- 1992-07-24 JP JP4217507A patent/JPH0645446A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6378121B2 (en) | 1997-03-27 | 2002-04-23 | Nec Corporation | Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor |
| JP2008090446A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0153392B1 (ko) | Lsi용 상호접속 배선 설계 방법 | |
| US6336209B1 (en) | Information processing system that processes portions of an application program using programmable logic circuits | |
| Saucier et al. | Multi-level synthesis on PALs | |
| JPH0645446A (ja) | 配置配線方法 | |
| US5315534A (en) | Computer process for interconnecting logic circuits utilizing softwire statements | |
| US5394337A (en) | Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same | |
| US6189129B1 (en) | Figure operation of layout for high speed processing | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JPS63308676A (ja) | 木構造を用いたフロアプラン処理方式 | |
| JPH01232475A (ja) | 平行線結線方法 | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JP2974398B2 (ja) | 自動配線方式 | |
| Asano | Generalized Manhattan path algorithm with applications | |
| JP2557856B2 (ja) | Ｃａｄシステム | |
| JP2675022B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2536640B2 (ja) | 配線処理方式 | |
| Mays | A brief survey of computer-aided integrated circuit layout | |
| Farlow | Machine aids to the design of ceramic substrates containing integrated circuit chips | |
| JPH06266804A (ja) | 自動配線設計方式 | |
| JP2687699B2 (ja) | 集積回路の並列配線処理方法 | |
| JPH06131419A (ja) | 自動図形配置装置及び自動図形配置方法 | |
| JPH07202000A (ja) | 並列処理によるｌｓｉ配線方式 | |
| JPH04304656A (ja) | 自動マクロ最適順序化方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| Protsko et al. | Automatic generation of data flow diagrams from a requirements specification language |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |