JP2968642B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2968642B2 JP2968642B2 JP4152432A JP15243292A JP2968642B2 JP 2968642 B2 JP2968642 B2 JP 2968642B2 JP 4152432 A JP4152432 A JP 4152432A JP 15243292 A JP15243292 A JP 15243292A JP 2968642 B2 JP2968642 B2 JP 2968642B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- transistor
- output terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路装置に利用さ
れ、特に、モールドパッケージなどで封止する集積回路
装置に関する。
れ、特に、モールドパッケージなどで封止する集積回路
装置に関する。
【０００２】
【従来の技術】図４は従来例の要部を示す回路図、およ
び図５はその概要を示す構成図である。
び図５はその概要を示す構成図である。
【０００３】従来の集積回路装置５４は、図４および図
５に示すように、入出力端子４２には接続していない独
立したトランジスタ特性測定用のチェックトランジスタ
４１を有している。そして、チェックトランジスタ４１
のドレイン、ソースおよびゲートは、それぞれドレイン
電極パッド６１、ソース電極パッド６２およびゲート電
極パッド６３に接続してあり、測定用の針を接続させる
ことでトランジスタの特性を測定できる構造となってい
る。
５に示すように、入出力端子４２には接続していない独
立したトランジスタ特性測定用のチェックトランジスタ
４１を有している。そして、チェックトランジスタ４１
のドレイン、ソースおよびゲートは、それぞれドレイン
電極パッド６１、ソース電極パッド６２およびゲート電
極パッド６３に接続してあり、測定用の針を接続させる
ことでトランジスタの特性を測定できる構造となってい
る。
【０００４】なお、図４および図５において、４４はＶ
ＤＤ端子、４５はＧＮＤ端子、４７は入力バッファ、お
よび４８は出力バッファである。
ＤＤ端子、４５はＧＮＤ端子、４７は入力バッファ、お
よび４８は出力バッファである。
【０００５】次に、トランジスタ特性の測定方法を説明
する。図６は、ＮチャネルＭＯＳトランジスタ特性測定
方法の説明図である。
する。図６は、ＮチャネルＭＯＳトランジスタ特性測定
方法の説明図である。
【０００６】チェックトランジスタ４１のしきい値電圧
（トランジスタが「オフ」状態から「オン」状態になる
ときのゲート電圧）ＶT を測定する場合の例を説明する
と、ソース電極パッド６２を接地し０Ｖとし、ドレイン
電極パッド６１に直流電源７１を用いて一定電圧（５
Ｖ）を印加する。この状態でゲート電極パッド６３に可
変直流電源７４を用いて０Ｖからゲート電圧を上げてい
き、直流電流計７２で電流が流れ始める（例えば１μ
Ａ）時のゲート電圧を直流電圧計７３で読みとる。この
ときのゲート電圧がしきい値電圧ＶT である。なお、各
電極パッド６１、６２および６３との接続は約２０μｍ
φの小さな針で行う。
（トランジスタが「オフ」状態から「オン」状態になる
ときのゲート電圧）ＶT を測定する場合の例を説明する
と、ソース電極パッド６２を接地し０Ｖとし、ドレイン
電極パッド６１に直流電源７１を用いて一定電圧（５
Ｖ）を印加する。この状態でゲート電極パッド６３に可
変直流電源７４を用いて０Ｖからゲート電圧を上げてい
き、直流電流計７２で電流が流れ始める（例えば１μ
Ａ）時のゲート電圧を直流電圧計７３で読みとる。この
ときのゲート電圧がしきい値電圧ＶT である。なお、各
電極パッド６１、６２および６３との接続は約２０μｍ
φの小さな針で行う。
【０００７】
【発明が解決しようとする課題】この従来の集積回路装
置では、入出力端子にチェックトランジスタが接続され
ていないので、モールドパッケージなどで封止するとト
ランジスタ特性の測定ができなくなる課題があった。ま
た、チェックトランジスタの電極パッドは、ボンディン
グする必要がないため、例えば約４０μｍ□の必要最低
限の大きさで構成されており、トランジスタ特性測定用
の針を接続させることが困難である課題があった。
置では、入出力端子にチェックトランジスタが接続され
ていないので、モールドパッケージなどで封止するとト
ランジスタ特性の測定ができなくなる課題があった。ま
た、チェックトランジスタの電極パッドは、ボンディン
グする必要がないため、例えば約４０μｍ□の必要最低
限の大きさで構成されており、トランジスタ特性測定用
の針を接続させることが困難である課題があった。
【０００８】本発明の目的は、前記の課題を解決するこ
とにより、チェックトランジスタ特性を測定する際に簡
単に測定用の針を接続させることができ、またパッケー
ジ封止後においても簡単にトランジスタ特性を測定でき
る集積回路装置を提供することにある。
とにより、チェックトランジスタ特性を測定する際に簡
単に測定用の針を接続させることができ、またパッケー
ジ封止後においても簡単にトランジスタ特性を測定でき
る集積回路装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、同一基板上に
形成された特性チェック用のチェックトランジスタと、
入出力端子、電源端子および接地端子とを有する集積回
路装置において、前記チェックトランジスタは前記電源
端子と前記接地端子間に接続され、切換信号により前記
入出力端子を接続された回路から電気的に切り離し前記
入出力端子をＰチャネルトランジスタとＮチャネルトラ
ンジスタとがソース同士またはドレイン同士が接続され
て構成された電子スイッチを介して前記チェックトラン
ジスタの制御電極に電気的に接続するテスト切換回路
と、前記テスト切換回路に前記切換信号を入力する外部
端子とを備えたことを特徴とする。
形成された特性チェック用のチェックトランジスタと、
入出力端子、電源端子および接地端子とを有する集積回
路装置において、前記チェックトランジスタは前記電源
端子と前記接地端子間に接続され、切換信号により前記
入出力端子を接続された回路から電気的に切り離し前記
入出力端子をＰチャネルトランジスタとＮチャネルトラ
ンジスタとがソース同士またはドレイン同士が接続され
て構成された電子スイッチを介して前記チェックトラン
ジスタの制御電極に電気的に接続するテスト切換回路
と、前記テスト切換回路に前記切換信号を入力する外部
端子とを備えたことを特徴とする。
【００１０】
【作用】テスト切換回路は、テスト端子を兼ねる入力端
子から与えられた切換信号により、入出力端子（入力端
子と出力端子とが別々でもよい）を接続された回路から
電気的に切り離し、例えば、チェックトランジスタがＮ
チャネルＭＯＳトランジスタの場合、そのドレイン電極
が電源端子に、ソース電極が接地端子にそれぞれ接続さ
れたＭＯＳトランジスタのゲートに電気的に接続する。
子から与えられた切換信号により、入出力端子（入力端
子と出力端子とが別々でもよい）を接続された回路から
電気的に切り離し、例えば、チェックトランジスタがＮ
チャネルＭＯＳトランジスタの場合、そのドレイン電極
が電源端子に、ソース電極が接地端子にそれぞれ接続さ
れたＭＯＳトランジスタのゲートに電気的に接続する。
【００１１】これにより、入出力端子よりチェックトラ
ンジスタに対してテスト電圧を与え、電源端子−接地端
子間に現われる電流または電圧を測定することで、トラ
ンジスタ特性が簡単に測定できる。
ンジスタに対してテスト電圧を与え、電源端子−接地端
子間に現われる電流または電圧を測定することで、トラ
ンジスタ特性が簡単に測定できる。
【００１２】そして、このとき、測定用の針を接続させ
る各端子用のパッドは、ボンディング用の大きい面積
（約１００μｍ□）を有しているために簡単に接続させ
ることができる。さらに、パッケージ封止後においても
各外部端子を用いて同様にトランジスタ特性を簡単に測
定することができる。
る各端子用のパッドは、ボンディング用の大きい面積
（約１００μｍ□）を有しているために簡単に接続させ
ることができる。さらに、パッケージ封止後においても
各外部端子を用いて同様にトランジスタ特性を簡単に測
定することができる。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の第一実施例の要部を示す回
路図、および図２はその概要を示す構成図である。
路図、および図２はその概要を示す構成図である。
【００１５】本第一実施例は、ＮチャネルＭＯＳトラン
ジスタからなるチェックトランジスタ１と、入出力端子
２と、電源端子としてのＶＤＤ端子４と、接地端子とし
てのＧＮＤ端子５と、ＰチャネルＭＯＳトランジスタお
よびＮチャネルＭＯＳトランジスタを含み入力が入出力
端子２に接続された入力バッファ７と、ＰチャネルＭＯ
Ｓトランジスタ、ＮチャネルＯＳトランジスタ、ナンド
ゲートおよびノアゲートを含み出力が入出力端子２に接
続された出力バッファ８とを有する集積回路装置１４に
おいて、本発明の特徴とするところの、チェックトラン
ジスタ１のドレインは電源端子としてのＶＤＤ端子４に
接続され、ソースは接地端子としてのＧＮＤ端子５に接
続され、切換信号１３により、入出力端子２を接続され
た入力バッファ７および出力バッファ８から電気的に切
り離し、チェックトランジスタ１の制御電極としてのゲ
ートに電気的に接続するテスト切換回路としての、電子
スイッチ６および６ａ、ナンドゲート９、ならびにイン
バータゲート１０、１１および１２と、切換信号１３を
外部から入力するための外部端子としてのテスト端子３
とを有している。
ジスタからなるチェックトランジスタ１と、入出力端子
２と、電源端子としてのＶＤＤ端子４と、接地端子とし
てのＧＮＤ端子５と、ＰチャネルＭＯＳトランジスタお
よびＮチャネルＭＯＳトランジスタを含み入力が入出力
端子２に接続された入力バッファ７と、ＰチャネルＭＯ
Ｓトランジスタ、ＮチャネルＯＳトランジスタ、ナンド
ゲートおよびノアゲートを含み出力が入出力端子２に接
続された出力バッファ８とを有する集積回路装置１４に
おいて、本発明の特徴とするところの、チェックトラン
ジスタ１のドレインは電源端子としてのＶＤＤ端子４に
接続され、ソースは接地端子としてのＧＮＤ端子５に接
続され、切換信号１３により、入出力端子２を接続され
た入力バッファ７および出力バッファ８から電気的に切
り離し、チェックトランジスタ１の制御電極としてのゲ
ートに電気的に接続するテスト切換回路としての、電子
スイッチ６および６ａ、ナンドゲート９、ならびにイン
バータゲート１０、１１および１２と、切換信号１３を
外部から入力するための外部端子としてのテスト端子３
とを有している。
【００１６】そして、電子スイッチ６はＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタとがソ
ース同士ならびにドレイン同士接続されて構成され、こ
れら共通接続点の一方は入出力端子２に他方はチェック
トランジスタ１のゲートにそれぞれ接続され、Ｎチャネ
ルＭＯＳトランジスタのゲートはテスト端子３に接続さ
れ、ＰチャネルＭＯＳトランジスタのゲートはインバー
タゲート１０の出力に接続され、インバータゲート１０
の入力はテスト端子３に接続される。電子スイッチ６ａ
はＮチャネルＭＯＳトランジスタからなり、そのドレイ
ンはチェックトランジスタ１のゲートに、ソースはＧＮ
Ｄ端子５にゲートはインバータ１０の出力にそれぞれ接
続される。ナンドゲート９は２入力で一方の入力はイン
バータゲート１０の出力に他方は入出力切換信号にそれ
ぞれ接続され、出力は出力バッファ８の一方の入力に接
続される。インバータゲート１１は入力がナンドゲート
９に出力は入力バッファ７および出力バッファ８の他方
の入力にそれぞれ接続される。インバータゲート１２は
入力がテスト端子３に出力が入力バッファ７にそれぞれ
接続される。
ＳトランジスタとＮチャネルＭＯＳトランジスタとがソ
ース同士ならびにドレイン同士接続されて構成され、こ
れら共通接続点の一方は入出力端子２に他方はチェック
トランジスタ１のゲートにそれぞれ接続され、Ｎチャネ
ルＭＯＳトランジスタのゲートはテスト端子３に接続さ
れ、ＰチャネルＭＯＳトランジスタのゲートはインバー
タゲート１０の出力に接続され、インバータゲート１０
の入力はテスト端子３に接続される。電子スイッチ６ａ
はＮチャネルＭＯＳトランジスタからなり、そのドレイ
ンはチェックトランジスタ１のゲートに、ソースはＧＮ
Ｄ端子５にゲートはインバータ１０の出力にそれぞれ接
続される。ナンドゲート９は２入力で一方の入力はイン
バータゲート１０の出力に他方は入出力切換信号にそれ
ぞれ接続され、出力は出力バッファ８の一方の入力に接
続される。インバータゲート１１は入力がナンドゲート
９に出力は入力バッファ７および出力バッファ８の他方
の入力にそれぞれ接続される。インバータゲート１２は
入力がテスト端子３に出力が入力バッファ７にそれぞれ
接続される。
【００１７】次に、本第一実施例の動作について説明す
る。
る。
【００１８】入出力端子２は通常の入出力端子とトラン
ジスタ特性測定端子としての機能を備えており、これら
の機能の切り換えはテスト端子３からの切換信号１３に
よって行う。切換信号１３が「Ｈ」レベル（ＶＤＤレベ
ル）の場合には、電子スイッチ６は「オン」状態、電子
スイッチ６ａ、入力バッファ７および出力バッファ８は
「オフ」状態となり、入出力端子機能は切り離され、チ
ェックトランジスタ１のゲートに入出力端子２より電圧
が印加可能となる。この状態でＶＤＤ端子４またはＧＮ
Ｄ端子５に直流電流計を接続することにより、トランジ
スタ特性を測定することができる。
ジスタ特性測定端子としての機能を備えており、これら
の機能の切り換えはテスト端子３からの切換信号１３に
よって行う。切換信号１３が「Ｈ」レベル（ＶＤＤレベ
ル）の場合には、電子スイッチ６は「オン」状態、電子
スイッチ６ａ、入力バッファ７および出力バッファ８は
「オフ」状態となり、入出力端子機能は切り離され、チ
ェックトランジスタ１のゲートに入出力端子２より電圧
が印加可能となる。この状態でＶＤＤ端子４またはＧＮ
Ｄ端子５に直流電流計を接続することにより、トランジ
スタ特性を測定することができる。
【００１９】入出力端子２、テスト端子３、ＶＤＤ端子
４およびＧＮＤ端子５はボンディング用のパッドであり
面積が大きいため、測定用の針を簡単に接続できる。ま
た、モールドパッケージなどで封止した後でもボンディ
ングワイヤーを介して外部リードと接続されるのでトラ
ンジスタ特性を簡単に測定することができる。
４およびＧＮＤ端子５はボンディング用のパッドであり
面積が大きいため、測定用の針を簡単に接続できる。ま
た、モールドパッケージなどで封止した後でもボンディ
ングワイヤーを介して外部リードと接続されるのでトラ
ンジスタ特性を簡単に測定することができる。
【００２０】一方、テスト端子３からの切換信号１３が
「Ｌ」レベル（ＧＮＤレベル）の場合には、電子スイッ
チ６は「オフ」状態、電子スイッチ６ａは「オン」状態
となり、チェックトランジスタ１は「オフ」状態とな
る。そして、入力バッファ７および出力バッファ８は入
出力端子２に接続され、入出力端子２は通常の入出力端
子機能として働くことが可能となる。
「Ｌ」レベル（ＧＮＤレベル）の場合には、電子スイッ
チ６は「オフ」状態、電子スイッチ６ａは「オン」状態
となり、チェックトランジスタ１は「オフ」状態とな
る。そして、入力バッファ７および出力バッファ８は入
出力端子２に接続され、入出力端子２は通常の入出力端
子機能として働くことが可能となる。
【００２１】また、集積回路装置は大量生産されるのが
一般的で、必ず合否判定のテストをＬＳＩテスター等を
使ってウェハー状態とパッケージ封止後にテストするこ
とになっている。本発明の集積回路装置は、テストプロ
グラムにトランジスタ特性測定項目を追加することによ
り、トランジスタ特性を測定することができるため、従
来の集積回路装置では困難であったウェハー状態とパッ
ケージ封止後のトランジスタ特性の分布の変動が簡単に
分るようになる。
一般的で、必ず合否判定のテストをＬＳＩテスター等を
使ってウェハー状態とパッケージ封止後にテストするこ
とになっている。本発明の集積回路装置は、テストプロ
グラムにトランジスタ特性測定項目を追加することによ
り、トランジスタ特性を測定することができるため、従
来の集積回路装置では困難であったウェハー状態とパッ
ケージ封止後のトランジスタ特性の分布の変動が簡単に
分るようになる。
【００２２】図３は本発明の第二実施例の概要を示す構
成図である。
成図である。
【００２３】本第二実施例は、本発明を高電圧検出回路
３５を有する集積回路装置３４に適用した場合を示す。
３５を有する集積回路装置３４に適用した場合を示す。
【００２４】本第二実施例は、本発明の特徴とするとこ
ろの、ＮチャネルＭＯＳトランジスタからなるチェック
トランジスタ２１のドレインはＶＤＤ端子２４に接続さ
れ、ソースはＧＮＤ端子２５に接続され、切換信号３３
により、入力バッファ２７および出力バッファ２８を入
出力端子２２から電気的に切り離し、チェックトランジ
スタ２１のゲートを入出力端子２２に電気的に接続する
ためのテスト切換回路としての、電子スイッチ２６およ
び２６ａ、ならびにインバータゲート２９ａおよび３０
ａを有している。そして、高電圧検出回路３５の入力端
子２３がテスト端子を兼ねている。
ろの、ＮチャネルＭＯＳトランジスタからなるチェック
トランジスタ２１のドレインはＶＤＤ端子２４に接続さ
れ、ソースはＧＮＤ端子２５に接続され、切換信号３３
により、入力バッファ２７および出力バッファ２８を入
出力端子２２から電気的に切り離し、チェックトランジ
スタ２１のゲートを入出力端子２２に電気的に接続する
ためのテスト切換回路としての、電子スイッチ２６およ
び２６ａ、ならびにインバータゲート２９ａおよび３０
ａを有している。そして、高電圧検出回路３５の入力端
子２３がテスト端子を兼ねている。
【００２５】なお、高電圧検出回路３５は、ノンドープ
のＮチャネルＭＯＳトランジスタを上にしその下に順に
ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳ
トランジスタを直列に接続したもので、切換信号３３
は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳ
トランジスタの共通接続点からインバータゲート３６お
よび３７を介して取り出される。
のＮチャネルＭＯＳトランジスタを上にしその下に順に
ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳ
トランジスタを直列に接続したもので、切換信号３３
は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳ
トランジスタの共通接続点からインバータゲート３６お
よび３７を介して取り出される。
【００２６】次に、本第二実施例の動作について説明す
る。
る。
【００２７】入力端子２３にＶＤＤの約２倍の高電圧を
印加すると、切換信号３３はＶＤＤレベルの信号とな
り、これにより、入力バッファ２７、出力バッファ２８
は入出力端子２２から電気的に切り離される。一方、電
子スイッチ２６は「オン」状態、電子スイッチ２６ａは
「オフ」状態となり、チェックトランジスタ２１のゲー
トは入出力端子２２に電気的に接続され、動作状態とな
る。
印加すると、切換信号３３はＶＤＤレベルの信号とな
り、これにより、入力バッファ２７、出力バッファ２８
は入出力端子２２から電気的に切り離される。一方、電
子スイッチ２６は「オン」状態、電子スイッチ２６ａは
「オフ」状態となり、チェックトランジスタ２１のゲー
トは入出力端子２２に電気的に接続され、動作状態とな
る。
【００２８】すなわち、入力端子２３にＶＤＤの約２倍
の高電圧を印加することにより、入出力端子２２はトラ
ンジスタ特性測定端子へと切り換わる。そして、入力端
子２３の電位がＧＮＤ電位〜ＶＤＤ電位の場合、入出力
端子２２は通常の入出力端子となる。
の高電圧を印加することにより、入出力端子２２はトラ
ンジスタ特性測定端子へと切り換わる。そして、入力端
子２３の電位がＧＮＤ電位〜ＶＤＤ電位の場合、入出力
端子２２は通常の入出力端子となる。
【００２９】以上説明したように、本第二実施例では、
従来の集積回路装置と同じ端子数で、本発明の集積回路
装置が構成できる利点がある。
従来の集積回路装置と同じ端子数で、本発明の集積回路
装置が構成できる利点がある。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
通常の入出力端子をチェックトランジスタの特性測定端
子として利用する手段を備えているので、トランジスタ
特性の測定が、パッケージ封止前ばかりでなくパッケー
ジ封止後にも簡単にでき、その効果は大である。
通常の入出力端子をチェックトランジスタの特性測定端
子として利用する手段を備えているので、トランジスタ
特性の測定が、パッケージ封止前ばかりでなくパッケー
ジ封止後にも簡単にでき、その効果は大である。
【図１】本発明の第一実施例の要部を示す回路図。
【図２】その概要を示す構成図。
【図３】本発明の第二実施例の概要を示す構成図。
【図４】従来例の要部を示す回路図。
【図５】その概要を示す構成図。
【図６】トランジスタ特性測定方法の説明図。
１、２１、４１ チェックトランジスタ ２、２２、４２ 入出力端子 ３ テスト端子 ４、２４、４４ ＶＤＤ端子 ５、２５、４５ ＧＮＤ端子 ６、６ａ、２６、２６ａ 電子スイッチ ７、２７、４７ 入力バッファ ８、２８、４８ 出力バッファ ９ ナンドゲート ９ａ、１０、１０ａ、１１、１２、２９ａ、３０ａ、３
６、３７ インバータゲート １３、３３ 切換信号 １４、３４、５４ 集積回路装置 ３５ 高電圧検出回路 ６１ ドレイン電極パッド ６２ ソース電極パッド ６３ ゲート電極パッド ７１ 直流電源 ７２ 直流電流計 ７３ 直流電圧計 ７４ 直流可変電源
６、３７ インバータゲート １３、３３ 切換信号 １４、３４、５４ 集積回路装置 ３５ 高電圧検出回路 ６１ ドレイン電極パッド ６２ ソース電極パッド ６３ ゲート電極パッド ７１ 直流電源 ７２ 直流電流計 ７３ 直流電圧計 ７４ 直流可変電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66
Claims (1)
- 【請求項１】 同一基板上に形成された特性チェック用
のチェックトランジスタと、 入出力端子、電源端子および接地端子とを有する集積回
路装置において、 前記チェックトランジスタは前記電源端子と前記接地端
子間に接続され、 切換信号により前記入出力端子を接続された回路から電
気的に切り離し前記入出力端子をＰチャネルトランジス
タとＮチャネルトランジスタとがソース同士またはドレ
イン同士が接続されて構成された電子スイッチを介して
前記チェックトランジスタの制御電極に電気的に接続す
るテスト切換回路と、 前記テスト切換回路に前記切換信号を入力する外部端子
とを備えたことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152432A JP2968642B2 (ja) | 1992-06-11 | 1992-06-11 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152432A JP2968642B2 (ja) | 1992-06-11 | 1992-06-11 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05340992A JPH05340992A (ja) | 1993-12-24 |
| JP2968642B2 true JP2968642B2 (ja) | 1999-10-25 |
Family
ID=15540405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152432A Expired - Fee Related JP2968642B2 (ja) | 1992-06-11 | 1992-06-11 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968642B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10029835C1 (de) * | 2000-06-16 | 2001-10-25 | Infineon Technologies Ag | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung |
-
1992
- 1992-06-11 JP JP4152432A patent/JP2968642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05340992A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US20050242827A1 (en) | Contact pad arrangement on a die | |
| KR940004408B1 (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
| US6489799B1 (en) | Integrated circuit device having process parameter measuring circuit | |
| JP2968642B2 (ja) | 集積回路装置 | |
| US5159369A (en) | Integrated circuit for electrostatic discharge testing | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| KR920001084B1 (ko) | 반도체 집적회로 | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP3052312B2 (ja) | 出力バッファ回路 | |
| JPH0254546A (ja) | 半導体集積回路 | |
| JP2665054B2 (ja) | 半導体集積回路 | |
| JPH03255968A (ja) | 回路素子の特性評価測定用回路 | |
| JPH08220191A (ja) | 半導体装置 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| JPH0582652A (ja) | 半導体集積回路装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH05114636A (ja) | 半導体装置 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JPS6218051A (ja) | 集積回路 | |
| JPH09326473A (ja) | 電圧モニター回路 | |
| JPH04138387A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |