JPH05114636A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05114636A JPH05114636A JP27422291A JP27422291A JPH05114636A JP H05114636 A JPH05114636 A JP H05114636A JP 27422291 A JP27422291 A JP 27422291A JP 27422291 A JP27422291 A JP 27422291A JP H05114636 A JPH05114636 A JP H05114636A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- transistor
- pch
- nch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】プルアップ抵抗、プルダウン抵抗を含む全端子
に、プルアップ抵抗側にはPchのMOSトランジスタ
をVDD電源18と直列に、またプルダウン抵抗側にはN
chのMOSトランジスタをVSS電源19と直列に設け
た。そしてそれらの制御トランジスタは、外部からのコ
ントロール信号がHiの時Pchトランジスタ、Nch
トランジスタともONし、コントロール信号がLoの時
はPchトランジスタ、NchトランジスタともOFF
するように回路機能をもたせた半導体集積回路。 【効果】プルアップ抵抗、プルダウン抵抗の機能を外部
端子により停止させることにより、検査の効率アップ、
品質、信頼性の向上を図れる。
に、プルアップ抵抗側にはPchのMOSトランジスタ
をVDD電源18と直列に、またプルダウン抵抗側にはN
chのMOSトランジスタをVSS電源19と直列に設け
た。そしてそれらの制御トランジスタは、外部からのコ
ントロール信号がHiの時Pchトランジスタ、Nch
トランジスタともONし、コントロール信号がLoの時
はPchトランジスタ、NchトランジスタともOFF
するように回路機能をもたせた半導体集積回路。 【効果】プルアップ抵抗、プルダウン抵抗の機能を外部
端子により停止させることにより、検査の効率アップ、
品質、信頼性の向上を図れる。
Description
【0001】
【産業上の利用分野】本発明は半導体装置(以下ICと
呼ぶ)の検査方法の改良に関するものである。
呼ぶ)の検査方法の改良に関するものである。
【0002】
【従来の技術】従来、図2のようなプルアップ抵抗付き
入力端子をもつICの検査も、プルアップ抵抗を持たな
いICの検査と同様に、各端子に機能をチェックするた
めのテストパターンを入力し、期待される出力パターン
を検定する機能チェック(以後AC測定と呼ぶ)と、電
圧印加時に回路に流れる電流チェック(以後DC測定と
呼ぶ)の双方を行なうことによりICの良否を判定して
いた。
入力端子をもつICの検査も、プルアップ抵抗を持たな
いICの検査と同様に、各端子に機能をチェックするた
めのテストパターンを入力し、期待される出力パターン
を検定する機能チェック(以後AC測定と呼ぶ)と、電
圧印加時に回路に流れる電流チェック(以後DC測定と
呼ぶ)の双方を行なうことによりICの良否を判定して
いた。
【0003】
【発明が解決しようとする課題】しかし従来の技術で
は、プルアップ抵抗付き入力端子を持つICの検査を行
なう場合、AC測定時には特に問題はないが、DC測定
時に、入力端子にLowレベルを与えたとき、プルアッ
プ抵抗を介して電流が流れ、その電流がトランジスタの
OFFリークに上乗せされるため、ICの信頼性を確保
するのに重要なトランジスタのOFFリークを正確に測
定できないという問題点がある。
は、プルアップ抵抗付き入力端子を持つICの検査を行
なう場合、AC測定時には特に問題はないが、DC測定
時に、入力端子にLowレベルを与えたとき、プルアッ
プ抵抗を介して電流が流れ、その電流がトランジスタの
OFFリークに上乗せされるため、ICの信頼性を確保
するのに重要なトランジスタのOFFリークを正確に測
定できないという問題点がある。
【0004】本発明はこのような問題点を解決するもの
で、その目的とするところは、プルアップ抵抗もしくは
プルダウン抵抗に直列にスイッチを付加し、検査時に必
要に応じスイッチをOFFする事により、プルアップ抵
抗もしくはプルダウン抵抗に流れる電流を遮断し、IC
のOFFリークのみの測定を可能にし、ICの品質、信
頼性の向上を図ることである。
で、その目的とするところは、プルアップ抵抗もしくは
プルダウン抵抗に直列にスイッチを付加し、検査時に必
要に応じスイッチをOFFする事により、プルアップ抵
抗もしくはプルダウン抵抗に流れる電流を遮断し、IC
のOFFリークのみの測定を可能にし、ICの品質、信
頼性の向上を図ることである。
【0005】
【課題を解決するための手段】本発明の半導体装置は、
半導体集積回路に使用されている、プルアップ抵抗もし
くはプルダウン抵抗の機能を停止させるスイッチを、同
一半導体基板上に内蔵することを特徴とする。
半導体集積回路に使用されている、プルアップ抵抗もし
くはプルダウン抵抗の機能を停止させるスイッチを、同
一半導体基板上に内蔵することを特徴とする。
【0006】
【実施例】以下、本発明を実施例に基づき説明してい
く。
く。
【0007】図1は、本発明の半導体装置の入力端子部
分の回路図である。ICの内部ゲート11に接続されて
いる入力端子17は、VDD電源18に接続されているP
ch側の静電気保護ダイオード14とVSS電源19に接
続されているNch側の静電気保護ダイオード15およ
び静電気保護抵抗16で構成されている静電気保護回路
を持ち、また、入力端子17をプルアップするためのプ
ルアップ抵抗12とプルアップ抵抗に直列に接続された
プルアップ制御トランジスタ13を持つ。このプルアッ
プ制御トランジスタ13はPchのMOSトランジスタ
でできておりゲートにコントロール信号Hiを与えるこ
とによりプルアップ抵抗12を電気的にVDD電源18か
ら切り離す役目をする。
分の回路図である。ICの内部ゲート11に接続されて
いる入力端子17は、VDD電源18に接続されているP
ch側の静電気保護ダイオード14とVSS電源19に接
続されているNch側の静電気保護ダイオード15およ
び静電気保護抵抗16で構成されている静電気保護回路
を持ち、また、入力端子17をプルアップするためのプ
ルアップ抵抗12とプルアップ抵抗に直列に接続された
プルアップ制御トランジスタ13を持つ。このプルアッ
プ制御トランジスタ13はPchのMOSトランジスタ
でできておりゲートにコントロール信号Hiを与えるこ
とによりプルアップ抵抗12を電気的にVDD電源18か
ら切り離す役目をする。
【0008】実際のアプリケーションでは、プルアップ
抵抗、プルダウン抵抗を含む端子は複数存在するため、
プルアップ抵抗、プルダウン抵抗を持つ全端子に、プル
アップ抵抗側にはプルアップ抵抗と直列にPchのMO
SトランジスタをVDD電源18と接続し、またプルダウ
ン抵抗側にはプルダウン抵抗と直列にNchのMOSト
ランジスタをVSS電源19と接続した。そしてそれらの
制御トランジスタには、外部からのコントロール信号が
Hiの時Pchトランジスタ、Nchトランジスタがと
もにONし、コントロール信号がLoの時はPchトラ
ンジスタ、NchトランジスタがともにOFFするよう
に回路機能をもたせた。これによりプルアップ抵抗とプ
ルダウン抵抗を、外部端子からの制御により同時にそれ
ぞれの電源と接続したり、切り離したりすることができ
るようになった。
抵抗、プルダウン抵抗を含む端子は複数存在するため、
プルアップ抵抗、プルダウン抵抗を持つ全端子に、プル
アップ抵抗側にはプルアップ抵抗と直列にPchのMO
SトランジスタをVDD電源18と接続し、またプルダウ
ン抵抗側にはプルダウン抵抗と直列にNchのMOSト
ランジスタをVSS電源19と接続した。そしてそれらの
制御トランジスタには、外部からのコントロール信号が
Hiの時Pchトランジスタ、Nchトランジスタがと
もにONし、コントロール信号がLoの時はPchトラ
ンジスタ、NchトランジスタがともにOFFするよう
に回路機能をもたせた。これによりプルアップ抵抗とプ
ルダウン抵抗を、外部端子からの制御により同時にそれ
ぞれの電源と接続したり、切り離したりすることができ
るようになった。
【0009】ICの検査を行なう場合、AC測定は、外
部からのコントロール信号がHiもしくはLoのどちら
の状態でも行なうことができるが、コントロール信号が
Loの状態ではプルアップ抵抗、プルダウン抵抗が切り
離された状態にあり、入力状態が不定となるため機能評
価ができない場合がある。これを避けるためプルアップ
抵抗を持つ端子、プルダウン抵抗を持つ端子入力につい
ては入力状態が不定とならないように入力状態を固定す
る必要がある。また、DC測定をする場合、外部からの
コントロール信号がHiの場合には、例えば、プルアッ
プされた入力端子では、プルアップ抵抗に直列に接続さ
れている制御トランジスタはONしているため、入力端
子の信号がLoの状態になった時、電源VDDからプルア
ップ抵抗を通して入力端子に流れる電流がVDD側の電流
計を流れる電流に上乗せされ、ICの信頼性を確保する
ために必要なOFFリークを分離して測定できない。こ
のような場合は、本発明により、外部からのコントロー
ル信号をLoにし、プルアップ抵抗を電気的に切り離し
DC測定を行なう。こうすることによりICのOFFリ
ークを分離し測定することができる。また、入力端子の
リークも分離して測定することができる。
部からのコントロール信号がHiもしくはLoのどちら
の状態でも行なうことができるが、コントロール信号が
Loの状態ではプルアップ抵抗、プルダウン抵抗が切り
離された状態にあり、入力状態が不定となるため機能評
価ができない場合がある。これを避けるためプルアップ
抵抗を持つ端子、プルダウン抵抗を持つ端子入力につい
ては入力状態が不定とならないように入力状態を固定す
る必要がある。また、DC測定をする場合、外部からの
コントロール信号がHiの場合には、例えば、プルアッ
プされた入力端子では、プルアップ抵抗に直列に接続さ
れている制御トランジスタはONしているため、入力端
子の信号がLoの状態になった時、電源VDDからプルア
ップ抵抗を通して入力端子に流れる電流がVDD側の電流
計を流れる電流に上乗せされ、ICの信頼性を確保する
ために必要なOFFリークを分離して測定できない。こ
のような場合は、本発明により、外部からのコントロー
ル信号をLoにし、プルアップ抵抗を電気的に切り離し
DC測定を行なう。こうすることによりICのOFFリ
ークを分離し測定することができる。また、入力端子の
リークも分離して測定することができる。
【0010】
【発明の効果】上述のように本発明の半導体装置によれ
ば、ICのプルアップ抵抗、プルダウン抵抗の機能を停
止できることから、ICのOFFリークや入力リークの
測定が可能となり、品質、信頼性の大幅な向上が期待で
きる。
ば、ICのプルアップ抵抗、プルダウン抵抗の機能を停
止できることから、ICのOFFリークや入力リークの
測定が可能となり、品質、信頼性の大幅な向上が期待で
きる。
【図1】本発明の実施例である半導体装置の入力部の回
路図。
路図。
【図2】従来の半導体装置の入力部の回路図。
11 ICの内部ゲート 12 プルアップ抵抗 13 プルアップ制御トランジスタ 14 Pch側静電気保護ダイオード 15 Nch側静電気保護ダイオード 16 静電気保護抵抗 17 入力端子 18 VDD電源供給線 19 VSS電源供給線 21 ICの内部ゲート 22 プルアップ抵抗 23 Pch側静電気保護ダイオード 24 Nch側静電気保護ダイオード 25 静電気保護抵抗 26 入力端子 27 VDD電源供給線 28 VSS電源供給線
Claims (1)
- 【請求項1】 半導体集積回路に使用されている、プル
アップ抵抗、プルダウン抵抗の機能を停止させるスイッ
チを、同一半導体基板上に内蔵することを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27422291A JPH05114636A (ja) | 1991-10-22 | 1991-10-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27422291A JPH05114636A (ja) | 1991-10-22 | 1991-10-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05114636A true JPH05114636A (ja) | 1993-05-07 |
Family
ID=17538728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27422291A Pending JPH05114636A (ja) | 1991-10-22 | 1991-10-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05114636A (ja) |
-
1991
- 1991-10-22 JP JP27422291A patent/JPH05114636A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5570034A (en) | Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits | |
US5721495A (en) | Circuit for measuring quiescent current | |
KR100358609B1 (ko) | 반도체기판에집적된전자회로의검사방법,전자회로및집적회로 | |
Mallarapu et al. | Iddq testing on a custom automotive IC | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
JPH05114636A (ja) | 半導体装置 | |
US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
JPH0354841A (ja) | BiCMOS半導体装置 | |
JP2968642B2 (ja) | 集積回路装置 | |
JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
Peters et al. | Realistic defect coverages of voltage and current tests | |
JP2963234B2 (ja) | 高速デバイス試験方法 | |
JPH05273298A (ja) | 半導体集積回路装置及びそのテスト方法 | |
Muhtaroglu et al. | I/O self-leakage test | |
JPS63186462A (ja) | 半導体集積回路 | |
TAKAGI et al. | Lead open detection based on supply current of CMOS LSIs | |
JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
Miura et al. | A low-loss built-in current sensor | |
JPS6337268A (ja) | 半導体装置の試験装置 | |
JPS63223577A (ja) | 半導体集積回路 | |
JPS58111533A (ja) | 入力回路 | |
JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
JPH0560841A (ja) | 半導体装置 | |
KR19990048279A (ko) | 전압측정에 의한 누설전류 검사방법 및 장치 |