JPH03255968A - 回路素子の特性評価測定用回路 - Google Patents
回路素子の特性評価測定用回路Info
- Publication number
- JPH03255968A JPH03255968A JP2054515A JP5451590A JPH03255968A JP H03255968 A JPH03255968 A JP H03255968A JP 2054515 A JP2054515 A JP 2054515A JP 5451590 A JP5451590 A JP 5451590A JP H03255968 A JPH03255968 A JP H03255968A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sample
- integrated circuit
- external
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 17
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 238000011156 evaluation Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 abstract description 4
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は半導体集積回路装置に関し、特に、集積回路を
構成する回路素子と同等に形成されたサンプル回路素子
の電気的特性評価測定手段を含む半導体集積回路装置に
関するものである。
構成する回路素子と同等に形成されたサンプル回路素子
の電気的特性評価測定手段を含む半導体集積回路装置に
関するものである。
[従来の技術]
半導体集積回路において、その動作速度や消費電力など
の性能は、その集積回路に用いられているスイッチング
素子、抵抗素子、容量素子などの回路素子の電気的な特
性に依存する。たとえば、絶縁ゲート型電界効果トラン
ジスタ(以下、MOSFETと称す)を多数用いた集積
回路では、MOSFETのしきい値電圧VTH’P電流
伝達係数βに依存して、その集積回路の電気的特性がか
なり大きく変化する。
の性能は、その集積回路に用いられているスイッチング
素子、抵抗素子、容量素子などの回路素子の電気的な特
性に依存する。たとえば、絶縁ゲート型電界効果トラン
ジスタ(以下、MOSFETと称す)を多数用いた集積
回路では、MOSFETのしきい値電圧VTH’P電流
伝達係数βに依存して、その集積回路の電気的特性がか
なり大きく変化する。
したがって、実際の半導体集積回路の製造工程において
は、回路素子の電気的特性を表わすパラメータが所定の
範囲内に収まるように管理されるよう意図されている。
は、回路素子の電気的特性を表わすパラメータが所定の
範囲内に収まるように管理されるよう意図されている。
具体的には、集積回路を構成する回路素子と同等に形成
された評価用のサンプル回路素子としてのMOSFET
、抵抗素子。
された評価用のサンプル回路素子としてのMOSFET
、抵抗素子。
容量素子などが、同一の半導体チップ上でその集積回路
と分離された箇所に設けられている。それらのサンプル
回路素子の各々には専用の電極パッドが設けられており
、これらの電極パッドに測定針を接触させてサンプル回
路素子の電気的パラメータを測定している。
と分離された箇所に設けられている。それらのサンプル
回路素子の各々には専用の電極パッドが設けられており
、これらの電極パッドに測定針を接触させてサンプル回
路素子の電気的パラメータを測定している。
これらの測定は、各サンプル回路素子の電極パッドに測
定針を接触させる必要性から、多数の集積回路が形成さ
れたウェハの状態で行なわれるか、または、各集積回路
チップに分割された状態で行なわれる。しかし、生産性
の観点から、これらの測定はすべてのチップに対して行
なわれるのではなくて、抜取り検査として行なわれるの
が一般的である。これらのチップは、外部端子へ電気的
に接続された後に、モールド樹脂によって封止されて半
導体集積回路装置として完成する。完成された半導体集
積回路装置は、電気的検査、外観検査。
定針を接触させる必要性から、多数の集積回路が形成さ
れたウェハの状態で行なわれるか、または、各集積回路
チップに分割された状態で行なわれる。しかし、生産性
の観点から、これらの測定はすべてのチップに対して行
なわれるのではなくて、抜取り検査として行なわれるの
が一般的である。これらのチップは、外部端子へ電気的
に接続された後に、モールド樹脂によって封止されて半
導体集積回路装置として完成する。完成された半導体集
積回路装置は、電気的検査、外観検査。
信頼性検査などの最終的な検査を受けて、これらの検査
に合格したものが使用者に向けて出荷される。
に合格したものが使用者に向けて出荷される。
[発明が解決しようとする課題]
このような最終的な電気的検査は、通常はサンプル回路
素子について測定されるのではなくて、集積回路自体の
動作特性について検査される。ところが、半導体チップ
をモールド樹脂で封止した場合、その樹脂による半導体
チップへの機械的な応力や静電容量の付加などによって
、回路素子自体の電気的特性が変化することがある。し
たがって、たとえチップ段階でサンプル回路素子の電気
的特性を測定したとしても、樹脂封止されて完成された
集積回路自体の動作に不良が生じた場合に、それが回路
素子自体の不良によるものか他の原因によるものかの判
断が困難となる。
素子について測定されるのではなくて、集積回路自体の
動作特性について検査される。ところが、半導体チップ
をモールド樹脂で封止した場合、その樹脂による半導体
チップへの機械的な応力や静電容量の付加などによって
、回路素子自体の電気的特性が変化することがある。し
たがって、たとえチップ段階でサンプル回路素子の電気
的特性を測定したとしても、樹脂封止されて完成された
集積回路自体の動作に不良が生じた場合に、それが回路
素子自体の不良によるものか他の原因によるものかの判
断が困難となる。
このような場合に、サンプル回路素子の電極パッドに対
応して外部端子を設け、半導体チップの樹脂封止後にも
サンプル回路素子の電気的特性を測定できるようにする
ことが可能である。しかし、そのためには、サンプル回
路素子専用の電極パッドの数に対応した数だけの外部端
子を追加しなければならず、サンプル回路素子の種類や
数が多いときには、実際上そのように多くの外部端子を
追加することは困難である。
応して外部端子を設け、半導体チップの樹脂封止後にも
サンプル回路素子の電気的特性を測定できるようにする
ことが可能である。しかし、そのためには、サンプル回
路素子専用の電極パッドの数に対応した数だけの外部端
子を追加しなければならず、サンプル回路素子の種類や
数が多いときには、実際上そのように多くの外部端子を
追加することは困難である。
このような先行技術における課題に鑑み、本発明の目的
は、外部端子数をあまり増大させることなく、集積回路
装置の完成後にもサンプル回路素子の電気的特性の測定
可能な集積回路装置を提供することである。
は、外部端子数をあまり増大させることなく、集積回路
装置の完成後にもサンプル回路素子の電気的特性の測定
可能な集積回路装置を提供することである。
[課題を解決するための手段]
本発明によれば、集積回路を構成する回路素子と同等に
形成されたサンプル回路素子の特性評価測定用回路は、
集積回路自体に必要な1対の外部端子と、その1対の外
部端子間で直列に接続されたサンプル回路素子および特
性評価測定を能動化するためのスイッチング素子とを含
み、スイッチング素子は特性評価測定用回路のために設
けられたテスト端子を介して活性化され得ることを特徴
としている。
形成されたサンプル回路素子の特性評価測定用回路は、
集積回路自体に必要な1対の外部端子と、その1対の外
部端子間で直列に接続されたサンプル回路素子および特
性評価測定を能動化するためのスイッチング素子とを含
み、スイッチング素子は特性評価測定用回路のために設
けられたテスト端子を介して活性化され得ることを特徴
としている。
[作用コ
本発明においては、集積回路を構成する回路素子と同等
に形成された各サンプル回路素子の内部電極はもともと
集積回路に必要な外部端子に接続され、特性評価測定を
能動化するためのスイッチング素子は1つのテスト端子
を介して活性化され得るので、外部端子数をあまり増大
させることなく、集積回路装置の完成後にも種々のサン
プル回路素子の電気的特性を測定し得る集積回路装置を
提供することができる。
に形成された各サンプル回路素子の内部電極はもともと
集積回路に必要な外部端子に接続され、特性評価測定を
能動化するためのスイッチング素子は1つのテスト端子
を介して活性化され得るので、外部端子数をあまり増大
させることなく、集積回路装置の完成後にも種々のサン
プル回路素子の電気的特性を測定し得る集積回路装置を
提供することができる。
[実施例コ
第1図は本発明の好ましい一実施例によるサンプル回路
素子の特性評価測定用回路を備えた半導体集積回路装置
の主要部を示す回路図である。外部接地端子1.第1の
外部入力端子2aおよび第2の外部入力端子2bは、も
ともと本来の集積回路5の動作のために必要なものであ
る。外部接地端子1は、内部接地線9を介して集積回路
5に接続されている。第1の外部入力端子2aは、第1
の保護抵抗3aと第1の内部人力信号線4aを介して、
集積回路5中の第1の入力回路5aに接続されている。
素子の特性評価測定用回路を備えた半導体集積回路装置
の主要部を示す回路図である。外部接地端子1.第1の
外部入力端子2aおよび第2の外部入力端子2bは、も
ともと本来の集積回路5の動作のために必要なものであ
る。外部接地端子1は、内部接地線9を介して集積回路
5に接続されている。第1の外部入力端子2aは、第1
の保護抵抗3aと第1の内部人力信号線4aを介して、
集積回路5中の第1の入力回路5aに接続されている。
同様に、第2の外部入力端子2bは、第2の保護抵抗3
bと第2の内部入力信号線4bを介して、集積回路5中
の第2の入力回路5bに接続されている。第1と第2の
保護抵抗3a、3bは、それぞれ第1と第2の外部入力
端子2a。
bと第2の内部入力信号線4bを介して、集積回路5中
の第2の入力回路5bに接続されている。第1と第2の
保護抵抗3a、3bは、それぞれ第1と第2の外部入力
端子2a。
2bへ過大の静電ノイズが不測的に加わっても、集積回
路5の内部回路の破損を防止し得るように設けられてい
る。
路5の内部回路の破損を防止し得るように設けられてい
る。
第1の内部入力信号線4aと内部接地線9との間に、n
チャンネル型MOSFETからなるスイッチング素子6
aと、集積回路に組込まれているnチャンネル型MOS
FETと同等に形成されたサンプルMOSFET7aと
が直列に接続されている。スイッチング素子6aのゲー
ト電極は外部テスト端子10に接続されており、サンプ
ルMOSFETのゲート電極は第2の内部入力信号線4
bに接続されている。したがって、高レベルである信号
“1”をテスト信号として外部テスト端子10に与えれ
ば、スイッチング素子6aが導通状態となり、もともと
集積回路5に必要な外部接地端子1と第1および第2の
外部入力端子2a、2bとを介して、サンプルMO8F
ETの非飽和領域と飽和領域におけるしきい値電圧vT
Hや電流伝達係数βなどの電気的特性を表わす種々のパ
ラメータを測定することが可能となる。なお、スイッチ
ング素子6aは、サンプルMO5FET7aの測定に影
響を与えないようにするために、たとえばそのサンプル
MO5FE77aのゲート幅の約10倍以上のゲート幅
を有するような比較的大きなトランジスタサイズで形成
されなければならない。
チャンネル型MOSFETからなるスイッチング素子6
aと、集積回路に組込まれているnチャンネル型MOS
FETと同等に形成されたサンプルMOSFET7aと
が直列に接続されている。スイッチング素子6aのゲー
ト電極は外部テスト端子10に接続されており、サンプ
ルMOSFETのゲート電極は第2の内部入力信号線4
bに接続されている。したがって、高レベルである信号
“1”をテスト信号として外部テスト端子10に与えれ
ば、スイッチング素子6aが導通状態となり、もともと
集積回路5に必要な外部接地端子1と第1および第2の
外部入力端子2a、2bとを介して、サンプルMO8F
ETの非飽和領域と飽和領域におけるしきい値電圧vT
Hや電流伝達係数βなどの電気的特性を表わす種々のパ
ラメータを測定することが可能となる。なお、スイッチ
ング素子6aは、サンプルMO5FET7aの測定に影
響を与えないようにするために、たとえばそのサンプル
MO5FE77aのゲート幅の約10倍以上のゲート幅
を有するような比較的大きなトランジスタサイズで形成
されなければならない。
ところで、先行技術によれば、サンプルMO8FETの
電気的特性を測定するためには、そのサンプルMO8F
ETのソース電極か外部接地端子を集積回路と共用する
としても、ドレイン電極とゲート電極のための付加的な
2つの外部端子を必要とする。これに対して、第1図の
実施例では、サンプルMOSFE77aのソース電極が
外部接地端子1を集積回路5と共用するのみならず、ド
レイン電極は第1の外部入力端子2aを集積回路5と共
用し、かつゲート電極は第2の外部入力端子2bを集積
回路5と共用している。したがって、第1図の実施例で
は1つの外部テスト端子10を追加するだけでよく、先
行技術より少ない外部端子数でサンプルMOSFETの
特性評価測定が可能となっている。
電気的特性を測定するためには、そのサンプルMO8F
ETのソース電極か外部接地端子を集積回路と共用する
としても、ドレイン電極とゲート電極のための付加的な
2つの外部端子を必要とする。これに対して、第1図の
実施例では、サンプルMOSFE77aのソース電極が
外部接地端子1を集積回路5と共用するのみならず、ド
レイン電極は第1の外部入力端子2aを集積回路5と共
用し、かつゲート電極は第2の外部入力端子2bを集積
回路5と共用している。したがって、第1図の実施例で
は1つの外部テスト端子10を追加するだけでよく、先
行技術より少ない外部端子数でサンプルMOSFETの
特性評価測定が可能となっている。
サンプルMOSFET7aの特性評価測定の終了後は、
外部テスト端子10に与えられる信号が低レベルの“○
”になるので、スイッチング素子6aが非導通状態とな
る。したがって、サンプルMOSFE77aは集積回路
5から電気的に分離され、集積回路5は本来の通常動作
が可能となる。
外部テスト端子10に与えられる信号が低レベルの“○
”になるので、スイッチング素子6aが非導通状態とな
る。したがって、サンプルMOSFE77aは集積回路
5から電気的に分離され、集積回路5は本来の通常動作
が可能となる。
なお、第1図の実施例において、スイッチング素子6a
とサンプルMO3FE77aの位置を入替えても同様の
効果が得られることが明らかであろう。また、第1図の
実施例ではnチャンネル型のMOSFETについて説明
されたが、pチャンネル型MO3FETやバイポーラト
ランジスタについても同様に本発明が適用され得ること
が当業者にとって明らかであろう。
とサンプルMO3FE77aの位置を入替えても同様の
効果が得られることが明らかであろう。また、第1図の
実施例ではnチャンネル型のMOSFETについて説明
されたが、pチャンネル型MO3FETやバイポーラト
ランジスタについても同様に本発明が適用され得ること
が当業者にとって明らかであろう。
第2図は、本発明のもう1つの実施例を示しており、第
1図と同一の参照符号は同一内容または相当部分を表わ
している。この実施例においては、サンプルMO8FE
T7bのゲート電極は第2の外部入力端子2bではなく
て第3の外部入力端子2cに接続されている。また、外
部接地端子1と第2の外部入力端子2bとの間には、第
2のスイッチング素子6bとサンプル抵抗素子7cが直
列に接続されている。第1と第2のスイッチング素子6
a、6bのゲート電極は単一の外部テスト端子10へ共
通に接続されている。外部テスト端子10ヘテスト信号
を印加すれば、第1と第2のスイッチング素子6a、6
bの双方が導通状態となる。したがって、サンプルMO
3FET7bの特性評価測定は、外部接地端子1.第1
の外部入力端子2aおよび第3の外部入力端子2Cを介
して可能となると同時に、サンプル抵抗素子7Cの特性
評価測定は外部接地端子1と第2の外部入力端子2bを
介して可能となる。
1図と同一の参照符号は同一内容または相当部分を表わ
している。この実施例においては、サンプルMO8FE
T7bのゲート電極は第2の外部入力端子2bではなく
て第3の外部入力端子2cに接続されている。また、外
部接地端子1と第2の外部入力端子2bとの間には、第
2のスイッチング素子6bとサンプル抵抗素子7cが直
列に接続されている。第1と第2のスイッチング素子6
a、6bのゲート電極は単一の外部テスト端子10へ共
通に接続されている。外部テスト端子10ヘテスト信号
を印加すれば、第1と第2のスイッチング素子6a、6
bの双方が導通状態となる。したがって、サンプルMO
3FET7bの特性評価測定は、外部接地端子1.第1
の外部入力端子2aおよび第3の外部入力端子2Cを介
して可能となると同時に、サンプル抵抗素子7Cの特性
評価測定は外部接地端子1と第2の外部入力端子2bを
介して可能となる。
ところで、先行技術によれば、サンプルMO8FETと
サンプル抵抗素子の両者の特性評価測定を行なうために
は、それら2つのサンプル素子のそれぞれの1つの内部
電極が外部接地端子を集積回路と共用するとしても、3
つの付加的な外部端子を必要とする。これに対して、第
2図の実施例では、単一の外部テスト端子10を付加す
るだけでよい。たとえ第3の外部入力端子2Cが集積回
路5との共用ではなくてサンプルMO8FET7bのゲ
ート電極のために専用に設けられたとしても、追加する
外部端子は2つで済むことになる。
サンプル抵抗素子の両者の特性評価測定を行なうために
は、それら2つのサンプル素子のそれぞれの1つの内部
電極が外部接地端子を集積回路と共用するとしても、3
つの付加的な外部端子を必要とする。これに対して、第
2図の実施例では、単一の外部テスト端子10を付加す
るだけでよい。たとえ第3の外部入力端子2Cが集積回
路5との共用ではなくてサンプルMO8FET7bのゲ
ート電極のために専用に設けられたとしても、追加する
外部端子は2つで済むことになる。
第3図は本発明のさらにもう1つの実施例を示している
。この実施例においてはサンプルMO5FET7dのド
レインがそのゲートに接続されており、外部接地端子1
と第1の外部入力端子2aを介して飽和領域におけるし
きい値電圧vToや電流伝達係数βなどを測定すること
ができる。また、外部接地端子1と第2の外部入力端子
2bとの間には第2のスイッチング素子6bとサンプル
容量素子7dが直列に接続されている。したがって、外
部接地端子1と第2の外部入力端子2bを介して、サン
プル容量素子7dの特性評価測定をすることができる。
。この実施例においてはサンプルMO5FET7dのド
レインがそのゲートに接続されており、外部接地端子1
と第1の外部入力端子2aを介して飽和領域におけるし
きい値電圧vToや電流伝達係数βなどを測定すること
ができる。また、外部接地端子1と第2の外部入力端子
2bとの間には第2のスイッチング素子6bとサンプル
容量素子7dが直列に接続されている。したがって、外
部接地端子1と第2の外部入力端子2bを介して、サン
プル容量素子7dの特性評価測定をすることができる。
以上の実施例では、外部入力端子と外部接地端子との間
にスイッチング素子とサンプル回路素子を直列に接続す
る例について説明したが、2つの外部入力端子の間、外
部電源端子と外部入力端子との間、さらには外部出力端
子と外部接地端子との間などのように、いかなる外部端
子間においても設は得ることが当業者にてとって容易に
理解されよう。
にスイッチング素子とサンプル回路素子を直列に接続す
る例について説明したが、2つの外部入力端子の間、外
部電源端子と外部入力端子との間、さらには外部出力端
子と外部接地端子との間などのように、いかなる外部端
子間においても設は得ることが当業者にてとって容易に
理解されよう。
また、テスト端子10は外部端子として説明されたが、
外部端子の増設が許されない場合には、たとえば成る特
定の外部入力端子に集積回路が通常使用する範囲外の電
圧を印加したときにテスト信号を発生する回路を設け、
そのテスト信号を内部テスト端子に与えるようにするこ
とによって外部テスト端子をも省き得ることが当業者に
とって理解されよう。また、そのテスト信号を発生する
回路は、集積回路が通常使用するタイミング以外のタイ
ミング条件の信号を与えたときにテスト信号を発生する
ようにしてもよい。
外部端子の増設が許されない場合には、たとえば成る特
定の外部入力端子に集積回路が通常使用する範囲外の電
圧を印加したときにテスト信号を発生する回路を設け、
そのテスト信号を内部テスト端子に与えるようにするこ
とによって外部テスト端子をも省き得ることが当業者に
とって理解されよう。また、そのテスト信号を発生する
回路は、集積回路が通常使用するタイミング以外のタイ
ミング条件の信号を与えたときにテスト信号を発生する
ようにしてもよい。
[発明の効果コ
以上のように、本発明によれば、集積回路を構成する回
路素子と同等に形成された各サンプル回路素子の内部電
極はもともと集積回路に必要な外部端子に接続され、特
性評価測定を能動化するためのスイッチング素子は1つ
のテスト端子を介して活性化され得るので、外部端子数
をあまり増大させることなく、集積回路装置の完成後に
も種々のサンプル回路素子の電気的特性を測定し得る集
積回路装置を提供することができる。
路素子と同等に形成された各サンプル回路素子の内部電
極はもともと集積回路に必要な外部端子に接続され、特
性評価測定を能動化するためのスイッチング素子は1つ
のテスト端子を介して活性化され得るので、外部端子数
をあまり増大させることなく、集積回路装置の完成後に
も種々のサンプル回路素子の電気的特性を測定し得る集
積回路装置を提供することができる。
第1図は、本発明の一実施例による回路素子の特性評価
測定用回路を含む集積回路の主要部を示す回路図である
。 第2図は、本発明のもう1つの実施例の主要部を示す回
路図である。 第3図は、本発明のさらにもう1つの実施例の主要部を
示す回路図である。 図において、1は外部接地端子、2a〜2Cは外部入力
端子、:3a、3bは保護抵抗器、4a。 4bは内部入力信号線、5は集積回路、5a、5bは集
積回路5内の入力回路、6a、6bはスイッチング素子
、7a〜7dはサンプル回路素子、9は内部接地線、そ
して10はテスト端子を表わしている。 なお、各図において、同一符号は同一内容または相当部
分を示す。 も 図 集穆回路 テスト端子 ち3回
測定用回路を含む集積回路の主要部を示す回路図である
。 第2図は、本発明のもう1つの実施例の主要部を示す回
路図である。 第3図は、本発明のさらにもう1つの実施例の主要部を
示す回路図である。 図において、1は外部接地端子、2a〜2Cは外部入力
端子、:3a、3bは保護抵抗器、4a。 4bは内部入力信号線、5は集積回路、5a、5bは集
積回路5内の入力回路、6a、6bはスイッチング素子
、7a〜7dはサンプル回路素子、9は内部接地線、そ
して10はテスト端子を表わしている。 なお、各図において、同一符号は同一内容または相当部
分を示す。 も 図 集穆回路 テスト端子 ち3回
Claims (1)
- 【特許請求の範囲】 集積回路を構成する回路素子と同等に形成されたサン
プル回路素子の特性評価測定用回路であって、 前記集積回路自体に必要な1対の外部端子と、前記1対
の外部端子の間で直列に接続されたサンプル回路素子お
よび前記特性評価測定を能動化するためのスイッチング
素子とを含み、 前記スイッチング素子は前記特性評価測定用回路のため
に設けられたテスト端子を介して活性化され得ることを
特徴とする回路素子の特性評価測定用回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2054515A JPH03255968A (ja) | 1990-03-06 | 1990-03-06 | 回路素子の特性評価測定用回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2054515A JPH03255968A (ja) | 1990-03-06 | 1990-03-06 | 回路素子の特性評価測定用回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03255968A true JPH03255968A (ja) | 1991-11-14 |
Family
ID=12972787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2054515A Pending JPH03255968A (ja) | 1990-03-06 | 1990-03-06 | 回路素子の特性評価測定用回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03255968A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008145253A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法 |
-
1990
- 1990-03-06 JP JP2054515A patent/JPH03255968A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008145253A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法 |
JP4711940B2 (ja) * | 2006-12-08 | 2011-06-29 | 株式会社東芝 | 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970454A (en) | Packaged semiconductor device with test circuits for determining fabrication parameters | |
KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
US20060238972A1 (en) | Circuit having a long device configured for testing | |
JP2776549B2 (ja) | 半導体集積回路 | |
JPH0394177A (ja) | テストピースの抵抗を測定する回路 | |
US4528505A (en) | On chip voltage monitor and method for using same | |
US6489799B1 (en) | Integrated circuit device having process parameter measuring circuit | |
KR100331973B1 (ko) | 반도체 웨이퍼용 특성 평가회로 및 그 평가방법 | |
JP2746172B2 (ja) | 半導体集積回路装置 | |
JPH03255968A (ja) | 回路素子の特性評価測定用回路 | |
US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
JP2968642B2 (ja) | 集積回路装置 | |
JP2975795B2 (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 | |
JP2589876B2 (ja) | 半導体集積回路装置 | |
JP2614017B2 (ja) | 半導体集積回路 | |
JPH0254546A (ja) | 半導体集積回路 | |
KR0147453B1 (ko) | 반도체 집적회로 | |
JP3236072B2 (ja) | テスト回路およびテスト方法 | |
JP3644168B2 (ja) | 半導体集積回路 | |
JPS6393142A (ja) | 半導体集積回路装置 | |
JPH0682534A (ja) | 半導体集積回路装置 | |
JPH11109002A (ja) | 半導体樹脂封止装置 | |
JPS58111533A (ja) | 入力回路 | |
JPH02140947A (ja) | 半導体装置 |