JP2948039B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2948039B2 JP2948039B2 JP4347685A JP34768592A JP2948039B2 JP 2948039 B2 JP2948039 B2 JP 2948039B2 JP 4347685 A JP4347685 A JP 4347685A JP 34768592 A JP34768592 A JP 34768592A JP 2948039 B2 JP2948039 B2 JP 2948039B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- current
- closed loop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の詳細な説明】本発明は、特に電子素子、回路
の高速化、高密度化で増々重要となるＥＭＣ対応の電子
機器に係る電磁放射ノイズのシールド方法及びこれを用
いた回路基板に関する。更に、プラスチック筐体でシー
ルドを行う電子機器において、筐体材料のリサイクル性
を実現するため筐体レベルのシールド機能を不要にする
回路基板に関する。
の高速化、高密度化で増々重要となるＥＭＣ対応の電子
機器に係る電磁放射ノイズのシールド方法及びこれを用
いた回路基板に関する。更に、プラスチック筐体でシー
ルドを行う電子機器において、筐体材料のリサイクル性
を実現するため筐体レベルのシールド機能を不要にする
回路基板に関する。
【０００２】
【従来の技術】電子素子、回路の高速化、高密度化に伴
い、特に電磁放射ノイズ量が増加し、電子機器の誤動作
等が問題になっている。このためＶＣＣＩ規格が制定さ
れノイズ規制が行われている。しかし、ＥＭＣ／ＥＭＩ
対策技術の現状は定性的、経験的なノウハウに頼ってお
り、場合によっては、オーバスペック、開発期間オー
バ、対策費用オーバ等の問題が発生している。
い、特に電磁放射ノイズ量が増加し、電子機器の誤動作
等が問題になっている。このためＶＣＣＩ規格が制定さ
れノイズ規制が行われている。しかし、ＥＭＣ／ＥＭＩ
対策技術の現状は定性的、経験的なノウハウに頼ってお
り、場合によっては、オーバスペック、開発期間オー
バ、対策費用オーバ等の問題が発生している。
【０００３】電子機器の回路基板等が発生源となって放
射されるノイズには２種類ある。一つは電流Ｉが信号ラ
インとグランド層で閉ループを形成して流れることによ
り近傍磁界を発生してノイズを放射する差動モード放射
で、もう一つはグランド層に流れるリターン電流によっ
てグランドインピーダンス等で発生する電位Ｖｎがケー
ブル等に伝導しそこから電界を発生してノイズを放射す
る共通モード放射である。
射されるノイズには２種類ある。一つは電流Ｉが信号ラ
インとグランド層で閉ループを形成して流れることによ
り近傍磁界を発生してノイズを放射する差動モード放射
で、もう一つはグランド層に流れるリターン電流によっ
てグランドインピーダンス等で発生する電位Ｖｎがケー
ブル等に伝導しそこから電界を発生してノイズを放射す
る共通モード放射である。
【０００４】差動モード放射は、小さいループアンテナ
から磁界が輻射源となって発生するモデルで表される。
この時の遠方界における電界強度Ｅｄは、信号ラインと
グランド層で形成される閉ループに流れる電流、そのル
ープ面積、及び周波数の２乗に比例する。従って、ノイ
ズを低減するには、電流値、電流のもつ周波数や高調波
成分の低減、及び電流路で形成されるループ面積の低減
が必要になる。
から磁界が輻射源となって発生するモデルで表される。
この時の遠方界における電界強度Ｅｄは、信号ラインと
グランド層で形成される閉ループに流れる電流、そのル
ープ面積、及び周波数の２乗に比例する。従って、ノイ
ズを低減するには、電流値、電流のもつ周波数や高調波
成分の低減、及び電流路で形成されるループ面積の低減
が必要になる。
【０００５】一方、共通モード放射は、主にグランド電
位で駆動される短いモノポールアンテナから電界が輻射
源となって発生するモデルで表される。この時の遠方界
における電界強度Ｅｃは、グランドに接続されたアンテ
ナ（ケーブル等）の長さ、ケーブルに流れる電流、周波
数に比例する。従って、ノイズを低減するにはこれらの
パラメータ値を減少させる必要がある。
位で駆動される短いモノポールアンテナから電界が輻射
源となって発生するモデルで表される。この時の遠方界
における電界強度Ｅｃは、グランドに接続されたアンテ
ナ（ケーブル等）の長さ、ケーブルに流れる電流、周波
数に比例する。従って、ノイズを低減するにはこれらの
パラメータ値を減少させる必要がある。
【０００６】例えば、両面回路基板の場合、特開昭６２
−２９５４９８号公報のＥＭＩ対策用回路基板に見られ
るように、基板上に絶縁層を介してシールド電極層を形
成することにより基板外部からみた差動モード放射のル
ープ面積を減少させてＥＭＩ対策を実施している。ま
た、実施例に示されている１次元の伝送線路モデルから
も明らかなように、アース（ＧＮＤ）パターンの補強
（低インピーダンス化）効果を用いている。このシール
ド電極層は基本的に多層回路基板における電源層やＧＮ
Ｄ層に相当するため、多層回路基板と同等の伝送特性、
シールド特性を提供できると考えられる。しかし、この
様な従来技術のＥＭＩ対策基板の場合、多層回路基板に
対して基本構成が同レベルにあるためこれ以上の性能を
期待出来ない状況にある。
−２９５４９８号公報のＥＭＩ対策用回路基板に見られ
るように、基板上に絶縁層を介してシールド電極層を形
成することにより基板外部からみた差動モード放射のル
ープ面積を減少させてＥＭＩ対策を実施している。ま
た、実施例に示されている１次元の伝送線路モデルから
も明らかなように、アース（ＧＮＤ）パターンの補強
（低インピーダンス化）効果を用いている。このシール
ド電極層は基本的に多層回路基板における電源層やＧＮ
Ｄ層に相当するため、多層回路基板と同等の伝送特性、
シールド特性を提供できると考えられる。しかし、この
様な従来技術のＥＭＩ対策基板の場合、多層回路基板に
対して基本構成が同レベルにあるためこれ以上の性能を
期待出来ない状況にある。
【０００７】
【発明が解決しようとする課題】従来のシールド方法
は、前述した特開昭６２−２９５４９８号公報に見られ
るように１次元レベルのモデル、理論に基づくものが多
い。このため、電磁ノイズのシールド法として採られて
いる各種方法では実際に起きている現象を正確に予測
（制御）できていない。この結果、シールド対策もノウ
ハウ的であり、その効果も定量的に予測できず大きく期
待できない状況にある。
は、前述した特開昭６２−２９５４９８号公報に見られ
るように１次元レベルのモデル、理論に基づくものが多
い。このため、電磁ノイズのシールド法として採られて
いる各種方法では実際に起きている現象を正確に予測
（制御）できていない。この結果、シールド対策もノウ
ハウ的であり、その効果も定量的に予測できず大きく期
待できない状況にある。
【０００８】本発明の目的は、例えばノイズ発生源を有
する回路基板のような対象に対して３次元構造による効
果的なシールドを実現することにある。
する回路基板のような対象に対して３次元構造による効
果的なシールドを実現することにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、電源層と、グランド層と、該電源層と該
グランド層との間に配置されかつ電子部品と電気的に接
続された信号線と、該電源層と該グランド層とをスルー
ホールと誘電体層とを介して容量結合した少なくとも２
つの層間接続層とを備えた回路基板であって、該回路基
板の断面において該信号線を該電源層と該グランド層と
該誘電体層とで囲うように配置したものである。また、
前記信号線を有する信号層に前記スルーホールと接続す
るパターンを形成したものである。具体的には、以下に
示す２つの手段を有する。
成するために、電源層と、グランド層と、該電源層と該
グランド層との間に配置されかつ電子部品と電気的に接
続された信号線と、該電源層と該グランド層とをスルー
ホールと誘電体層とを介して容量結合した少なくとも２
つの層間接続層とを備えた回路基板であって、該回路基
板の断面において該信号線を該電源層と該グランド層と
該誘電体層とで囲うように配置したものである。また、
前記信号線を有する信号層に前記スルーホールと接続す
るパターンを形成したものである。具体的には、以下に
示す２つの手段を有する。
【００１０】（１）ノイズ発生源からの近傍電磁界エネ
ルギー（ディファレンシャルモード放射ノイズ）をフレ
ーム導体との磁気結合によりマクロ的に吸い上げると同
時にフレーム導体上に共振現象を発生させて共振エネル
ギーに変換し、３次元構造の閉ループ電流路を形成した
フレーム導体上にこの共振エネルギーを基に高周波電流
を流し、効率的に渦電流損や吸収体損（磁性体損、誘電
体損等）に変換してディファレンシャルモード放射ノイ
ズを低減する。
ルギー（ディファレンシャルモード放射ノイズ）をフレ
ーム導体との磁気結合によりマクロ的に吸い上げると同
時にフレーム導体上に共振現象を発生させて共振エネル
ギーに変換し、３次元構造の閉ループ電流路を形成した
フレーム導体上にこの共振エネルギーを基に高周波電流
を流し、効率的に渦電流損や吸収体損（磁性体損、誘電
体損等）に変換してディファレンシャルモード放射ノイ
ズを低減する。
【００１１】（２）この時、共振電流を含む高周波電流
により通常フレーム導体上に電位変動が起こりコモンモ
ード放射ノイズが発生するため、フレーム導体を絶縁層
を介して２重シールド構造とし、内部フレーム導体で打
ち消せないコモンモード放射ノイズを外部フレーム導体
で閉じ込めて低減する。内部フレーム導体のインピーダ
ンスや高周波電流の大きさによってノイズ発生量が十分
小さくなる場合は、外部フレーム導体、つまり２重シー
ルド構造は不要となる。
により通常フレーム導体上に電位変動が起こりコモンモ
ード放射ノイズが発生するため、フレーム導体を絶縁層
を介して２重シールド構造とし、内部フレーム導体で打
ち消せないコモンモード放射ノイズを外部フレーム導体
で閉じ込めて低減する。内部フレーム導体のインピーダ
ンスや高周波電流の大きさによってノイズ発生量が十分
小さくなる場合は、外部フレーム導体、つまり２重シー
ルド構造は不要となる。
【００１２】
【作用】近傍電磁界エネルギー（ディファレンシャルモ
ード放射ノイズ）の発生が高速信号を伝搬させる上で必
然的であると考えると、発生したエネルギーを高速信号
に影響を与えず効率良く渦電流損等に変換するシールド
法が必要になる。
ード放射ノイズ）の発生が高速信号を伝搬させる上で必
然的であると考えると、発生したエネルギーを高速信号
に影響を与えず効率良く渦電流損等に変換するシールド
法が必要になる。
【００１３】シールド効果は、到来した電磁界によりシ
ールド板等のフレーム導体で電流が誘起され、もとの電
磁界を相殺するような電磁界を発生させることにより得
られる。電磁波（電磁界）が導体の表面に到来した時、
一部は表面で反射され、反射されない部分は導体中を進
み減衰していく。前者は反射損失と呼ばれ、効果は電
界、磁界や波動インピーダンスに依存する。後者は、吸
収損失と呼ばれ、近傍電磁界、遠方電磁界や電界、磁界
によらず同様の効果を示す。実際には、数ＭＨｚ以上で
吸収損失が大勢を占め、シールド効果を十分得るために
はある程度の厚みが必要になる。この吸収損失は、電磁
波が導体等の媒質内を伝搬するとき媒質内に誘起した電
流によって生じる渦電流損等である。１次元モデルにお
けるシールド板の吸収損失は単位表皮深さ（浸透深さ）
δ当たり約９ｄＢである。従って、同じ厚さであれば、
周波数が高いほどシールド効果が向上する。しかし、実
際上の問題として、完全な密閉形シールド構造は存在し
ないため材料自体の特性で決まる固有のシールド効果は
得られず、継ぎ目等の開口部によってシールド効果が決
まっている。開口部を有するシールド板の不連続性は、
シールド板上を流れる誘起電流を異なった経路に流れる
ようにするためシールド効果を減少させている。現象的
には、開口部の存在によりシールド板のインピーダンス
が部分的に増加するため、電磁界を相殺する誘起電流が
減少しシールド効果が低下する。１次元モデルの条件下
では、基本的に誘起電流の流れる電流路に対する開口部
の影響をできるだけ小さくすることが重要になる。
ールド板等のフレーム導体で電流が誘起され、もとの電
磁界を相殺するような電磁界を発生させることにより得
られる。電磁波（電磁界）が導体の表面に到来した時、
一部は表面で反射され、反射されない部分は導体中を進
み減衰していく。前者は反射損失と呼ばれ、効果は電
界、磁界や波動インピーダンスに依存する。後者は、吸
収損失と呼ばれ、近傍電磁界、遠方電磁界や電界、磁界
によらず同様の効果を示す。実際には、数ＭＨｚ以上で
吸収損失が大勢を占め、シールド効果を十分得るために
はある程度の厚みが必要になる。この吸収損失は、電磁
波が導体等の媒質内を伝搬するとき媒質内に誘起した電
流によって生じる渦電流損等である。１次元モデルにお
けるシールド板の吸収損失は単位表皮深さ（浸透深さ）
δ当たり約９ｄＢである。従って、同じ厚さであれば、
周波数が高いほどシールド効果が向上する。しかし、実
際上の問題として、完全な密閉形シールド構造は存在し
ないため材料自体の特性で決まる固有のシールド効果は
得られず、継ぎ目等の開口部によってシールド効果が決
まっている。開口部を有するシールド板の不連続性は、
シールド板上を流れる誘起電流を異なった経路に流れる
ようにするためシールド効果を減少させている。現象的
には、開口部の存在によりシールド板のインピーダンス
が部分的に増加するため、電磁界を相殺する誘起電流が
減少しシールド効果が低下する。１次元モデルの条件下
では、基本的に誘起電流の流れる電流路に対する開口部
の影響をできるだけ小さくすることが重要になる。
【００１４】本発明の第一の手段は、電磁界のシールド
現象において誘起電流（渦電流）の発生構造と発生方法
を３次元的に考慮したもので、電磁界を相殺するための
誘起電流と共振電流からなる高周波電流を十分に与え、
最適なシールド条件を提供することを特徴とする。つま
り、１次元モデルでは説明できない３次元構造の閉ルー
プ電流路の形成と導体上の共振現象を用いることによ
り、実効的にインピーダンスを減少させて、電磁界を相
殺する高周波電流の増加を図っている。この時発生する
共振現象は閉ループ導体で形成される電流路の形状等で
周波数領域が関係づけられる。誘起電流を基に共振現象
により増加した高周波電流により、近傍電磁界エネルギ
ーであるディファレンシャルモード放射ノイズを打ち消
し、同時に効率的に渦電流損等を発生させてシールド効
果を向上させている。
現象において誘起電流（渦電流）の発生構造と発生方法
を３次元的に考慮したもので、電磁界を相殺するための
誘起電流と共振電流からなる高周波電流を十分に与え、
最適なシールド条件を提供することを特徴とする。つま
り、１次元モデルでは説明できない３次元構造の閉ルー
プ電流路の形成と導体上の共振現象を用いることによ
り、実効的にインピーダンスを減少させて、電磁界を相
殺する高周波電流の増加を図っている。この時発生する
共振現象は閉ループ導体で形成される電流路の形状等で
周波数領域が関係づけられる。誘起電流を基に共振現象
により増加した高周波電流により、近傍電磁界エネルギ
ーであるディファレンシャルモード放射ノイズを打ち消
し、同時に効率的に渦電流損等を発生させてシールド効
果を向上させている。
【００１５】一方、閉ループ電流路上に共振電流を含む
高周波電流が流れることにより導体（シールド板）上に
電位変動が起こり、部分的に電磁放射ノイズ（コモンモ
ード放射ノイズ）が発生する。この時の高周波電流は、
近傍電磁界エネルギー（ディファレンシャルモード放射
ノイズ）を打ち消すのに必要な分だけあればよい。も
し、高周波電流が余分に流れ、上記した電磁放射ノイズ
（コモンモード放射ノイズ）が大きい場合、これを抑制
するための方法が幾つかある。
高周波電流が流れることにより導体（シールド板）上に
電位変動が起こり、部分的に電磁放射ノイズ（コモンモ
ード放射ノイズ）が発生する。この時の高周波電流は、
近傍電磁界エネルギー（ディファレンシャルモード放射
ノイズ）を打ち消すのに必要な分だけあればよい。も
し、高周波電流が余分に流れ、上記した電磁放射ノイズ
（コモンモード放射ノイズ）が大きい場合、これを抑制
するための方法が幾つかある。
【００１６】一つは、閉ループ電流路で形成される共振
回路のＱを低くして高周波電流（共振電流）を減少させ
る方法がある。例えば、閉ループ電流路を形成する導体
材料の導電率を低くし、電磁放射ノイズ（コモンモード
放射ノイズ及びディファレンシャルモード放射ノイズ）
のシールドに対して適正な共振電流を与えることができ
る。
回路のＱを低くして高周波電流（共振電流）を減少させ
る方法がある。例えば、閉ループ電流路を形成する導体
材料の導電率を低くし、電磁放射ノイズ（コモンモード
放射ノイズ及びディファレンシャルモード放射ノイズ）
のシールドに対して適正な共振電流を与えることができ
る。
【００１７】もう一つは、誘電体や磁性体からなる電波
吸収体を閉ループ電流路内で特にループインピーダンス
の高くなる部分（例えば、多層回路基板の層間接続部近
傍等）に配置し、効率良く電磁放射ノイズを吸収させる
方法である。
吸収体を閉ループ電流路内で特にループインピーダンス
の高くなる部分（例えば、多層回路基板の層間接続部近
傍等）に配置し、効率良く電磁放射ノイズを吸収させる
方法である。
【００１８】本発明の第２の手段は、絶縁層を介した２
重の閉ループ電流路を十分に近接させて形成することに
より、上記した電磁放射（コモンモード放射ノイズ）の
シールドを実現している。つまり、閉ループを形成する
２重シールド構造により内部導体で発生する近傍電界
（コモンモード放射ノイズ）を外部導体で吸収して電磁
放射ノイズをシールドしている。
重の閉ループ電流路を十分に近接させて形成することに
より、上記した電磁放射（コモンモード放射ノイズ）の
シールドを実現している。つまり、閉ループを形成する
２重シールド構造により内部導体で発生する近傍電界
（コモンモード放射ノイズ）を外部導体で吸収して電磁
放射ノイズをシールドしている。
【００１９】
【実施例】図１は、本発明の実施例の一つであり、６層
（Ｓ1、Ｓ2、Ｖ、Ｇ、Ｓ3、Ｓ4）の多層回路基板１に上
下２層の外部グランド層（Ｇo1、Ｇo2）を加えた８層構
造の回路基板２の断面図の一部を示す。
（Ｓ1、Ｓ2、Ｖ、Ｇ、Ｓ3、Ｓ4）の多層回路基板１に上
下２層の外部グランド層（Ｇo1、Ｇo2）を加えた８層構
造の回路基板２の断面図の一部を示す。
【００２０】回路基板２では、シールドに必要となる３
次元的な閉ループ電流路８を形成している。特に、シー
ルドを必要とする高周波領域に対しては閉ループ電流路
８を形成する各層間の接続部でインピーダンスが通常、
数オーム以下になるようにするため、層間におけるパタ
ーン重なり部の面積増加、複数スルーホールの近接配
置、ライン状接続構造等の手段を用いている。
次元的な閉ループ電流路８を形成している。特に、シー
ルドを必要とする高周波領域に対しては閉ループ電流路
８を形成する各層間の接続部でインピーダンスが通常、
数オーム以下になるようにするため、層間におけるパタ
ーン重なり部の面積増加、複数スルーホールの近接配
置、ライン状接続構造等の手段を用いている。
【００２１】例えば、ノイズ発生源の一つとして信号層
(Ｓ2)３の信号ライン４（クロック等の高速信号を伝搬
するライン等）に着目すると、外部グランド層(Ｇo1)
５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び電源層(Ｖ)７
の４層構造により、信号ライン４を３次元的に取り囲む
構造、つまり電気的に閉ループ電流路８を形成してい
る。
(Ｓ2)３の信号ライン４（クロック等の高速信号を伝搬
するライン等）に着目すると、外部グランド層(Ｇo1)
５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び電源層(Ｖ)７
の４層構造により、信号ライン４を３次元的に取り囲む
構造、つまり電気的に閉ループ電流路８を形成してい
る。
【００２２】信号層(Ｓ2)３と電源層(Ｖ)７の場合は、
回路基板２の周辺部でパターン重なり部面積を増加させ
て容量結合により電気的接続を行っている。これは、電
源層(Ｖ)７のベタパターンが閉ループ電流路８と直流的
に絶縁分離される必要があるためである。また、信号層
(Ｓ1)６と信号層(Ｓ2)３の周辺部は、図９（後述）に示
すスルーホール、ライン状接続構造等の手段により低イ
ンピーダンス化を図った構造で接続しているが、容量結
合により電気的接続を行ってもよい。外部グランド層
(Ｇo1)５と信号層(Ｓ1)６の電気的接続は、各層の周辺
部において容量結合やスルーホール、等を用いて行われ
ている。特に、外部グランド層(Ｇo1)５の場合、回路基
板２の表面にＬＳＩ、ＩＣ、チップ等の搭載部品が多数
個搭載される場合があり、閉ループ電流路８の形成が困
難になる場合がある。この様な場合は、外部グランド層
(Ｇo1)５と接続される導体キャップ９で搭載部品１０を
覆って閉ループ電流路８を確保している。導体キャップ
９と外部グランド層(Ｇo1)５の接続部は、はんだや導電
接着剤を用いている。搭載部品１０のリペアが必要にな
る場合は、特に容量結合での電気的接続等を考慮するこ
とにより、導電性の接着剤である必要はない。
回路基板２の周辺部でパターン重なり部面積を増加させ
て容量結合により電気的接続を行っている。これは、電
源層(Ｖ)７のベタパターンが閉ループ電流路８と直流的
に絶縁分離される必要があるためである。また、信号層
(Ｓ1)６と信号層(Ｓ2)３の周辺部は、図９（後述）に示
すスルーホール、ライン状接続構造等の手段により低イ
ンピーダンス化を図った構造で接続しているが、容量結
合により電気的接続を行ってもよい。外部グランド層
(Ｇo1)５と信号層(Ｓ1)６の電気的接続は、各層の周辺
部において容量結合やスルーホール、等を用いて行われ
ている。特に、外部グランド層(Ｇo1)５の場合、回路基
板２の表面にＬＳＩ、ＩＣ、チップ等の搭載部品が多数
個搭載される場合があり、閉ループ電流路８の形成が困
難になる場合がある。この様な場合は、外部グランド層
(Ｇo1)５と接続される導体キャップ９で搭載部品１０を
覆って閉ループ電流路８を確保している。導体キャップ
９と外部グランド層(Ｇo1)５の接続部は、はんだや導電
接着剤を用いている。搭載部品１０のリペアが必要にな
る場合は、特に容量結合での電気的接続等を考慮するこ
とにより、導電性の接着剤である必要はない。
【００２３】回路基板１上に形成される外部グランド層
(Ｇo1)５は、直接導電性塗料（ペースト）や、銅単体あ
るいはＮｉ／Ａｕめっきした銅金属箔等を用いる。ま
た、修正（リペア）や組立性等を考慮して外部グランド
層(Ｇo1)５の強度を上げるためには、最外絶縁層（図番
省略）となる絶縁シートに外部グランド層(Ｇo1)５とな
る上記した金属箔シートや導電性塗料を貼り付け、塗布
あるいは印刷して一体化したシート（通常は、Ｉ／Ｏ
部、部品接続部等が存在するためベタパターン以外のパ
ターンも含む）を予め形成しておいて、これを回路基板
１に装着する方法もある。この場合、電磁放射ノイズの
漏洩しやすい層間接続部等の近傍にシート状の電波吸収
体（強誘電体、磁性体、及びこれらの組合せ）を配置
（図中省略）して、電磁放射ノイズを効率良く吸収させ
ている。同様に、回路基板１の中で層間接続部の近傍に
用いる場合もある。
(Ｇo1)５は、直接導電性塗料（ペースト）や、銅単体あ
るいはＮｉ／Ａｕめっきした銅金属箔等を用いる。ま
た、修正（リペア）や組立性等を考慮して外部グランド
層(Ｇo1)５の強度を上げるためには、最外絶縁層（図番
省略）となる絶縁シートに外部グランド層(Ｇo1)５とな
る上記した金属箔シートや導電性塗料を貼り付け、塗布
あるいは印刷して一体化したシート（通常は、Ｉ／Ｏ
部、部品接続部等が存在するためベタパターン以外のパ
ターンも含む）を予め形成しておいて、これを回路基板
１に装着する方法もある。この場合、電磁放射ノイズの
漏洩しやすい層間接続部等の近傍にシート状の電波吸収
体（強誘電体、磁性体、及びこれらの組合せ）を配置
（図中省略）して、電磁放射ノイズを効率良く吸収させ
ている。同様に、回路基板１の中で層間接続部の近傍に
用いる場合もある。
【００２４】また、上記した導体キャップ９の形成方法
の一つとして、上記した絶縁シートに金属箔シートや導
電性塗料を貼り付け、塗布あるいは印刷して一体化した
シートを用いる場合もある。更に、この一体化シートを
２重に用いることにより局部的な２重シールドを行い、
シールドを強化する場合もある。
の一つとして、上記した絶縁シートに金属箔シートや導
電性塗料を貼り付け、塗布あるいは印刷して一体化した
シートを用いる場合もある。更に、この一体化シートを
２重に用いることにより局部的な２重シールドを行い、
シールドを強化する場合もある。
【００２５】図７、図８は、導体キャップ９とその接続
構造を示す。何れも導体キャップ９を装着することによ
り回路基板のシールドを強化している。図７は、絶縁層
２層４９−１、４９−２で挟み込みこまれ、４方向に裸
の接続リード５０−１、５０−２、５０−３、５０−４
を有するフィルムキャリア等で形成される導体キャップ
５１（９）であり、外部グランド層５（図１）と接続リ
ード５０とをＡu／Ｓnや低融点はんだ、あるいは導電接
着剤等でタブ接続して搭載部品１０を含めた回路基板２
のシールドを強化している。図８の導体キャップ５２
（９）は、外部グランド層５との電気的接続部以外を絶
縁層５３−１、５３−２、５３−３で絶縁された２重構
造の金属箔５４−１、５４−２を用いて一定の構造に成
形されており、Ａu／Ｓnやはんだを熱圧着方式を用いて
外部グランド層５と接続部５５−１、５５−２、５５−
３、５５−４と接続されている。
構造を示す。何れも導体キャップ９を装着することによ
り回路基板のシールドを強化している。図７は、絶縁層
２層４９−１、４９−２で挟み込みこまれ、４方向に裸
の接続リード５０−１、５０−２、５０−３、５０−４
を有するフィルムキャリア等で形成される導体キャップ
５１（９）であり、外部グランド層５（図１）と接続リ
ード５０とをＡu／Ｓnや低融点はんだ、あるいは導電接
着剤等でタブ接続して搭載部品１０を含めた回路基板２
のシールドを強化している。図８の導体キャップ５２
（９）は、外部グランド層５との電気的接続部以外を絶
縁層５３−１、５３−２、５３−３で絶縁された２重構
造の金属箔５４−１、５４−２を用いて一定の構造に成
形されており、Ａu／Ｓnやはんだを熱圧着方式を用いて
外部グランド層５と接続部５５−１、５５−２、５５−
３、５５−４と接続されている。
【００２６】一方、外部グランド層(Ｇo2)１１、信号層
(Ｓ4)１２、信号層(Ｓ3)１３、及びグランド層(Ｇ)１４
からなる４層構造の場合についても、上記した外部グラ
ンド層(Ｇo1)５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び
電源層(Ｖ)７の４層構造と同様の働きがある。
(Ｓ4)１２、信号層(Ｓ3)１３、及びグランド層(Ｇ)１４
からなる４層構造の場合についても、上記した外部グラ
ンド層(Ｇo1)５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び
電源層(Ｖ)７の４層構造と同様の働きがある。
【００２７】図２は、上記した回路基板２において閉ル
ープ電流路８を形成するための各層間のパターン重なり
部面積、あるいはスルーホール等の電気的接続部を示す
平面図の一例である。回路基板２のＡＡ’線は、図１の
断面図を与える切断位置を示す。
ープ電流路８を形成するための各層間のパターン重なり
部面積、あるいはスルーホール等の電気的接続部を示す
平面図の一例である。回路基板２のＡＡ’線は、図１の
断面図を与える切断位置を示す。
【００２８】パターン面積の重なり部やスルーホール等
の電気的接続部は、回路基板２の周辺部１５のほかに、
局部的に閉ループ電流路８を形成しシールドを強化した
部分１６、１７もある。周辺部１５の近傍に対しては特
に電磁波の漏洩を防止するため、各層間に電波吸収体を
配置、形成（図中省略）する場合が有る。
の電気的接続部は、回路基板２の周辺部１５のほかに、
局部的に閉ループ電流路８を形成しシールドを強化した
部分１６、１７もある。周辺部１５の近傍に対しては特
に電磁波の漏洩を防止するため、各層間に電波吸収体を
配置、形成（図中省略）する場合が有る。
【００２９】電気的接続部１７では、ノイズ発生源（図
中省略）に対して２重シールド構造とし、シールド効果
を向上させている。特に、本実施例ではパターン重なり
部の面積が全層でほぼ一致しているが、共振周波数領域
等を考慮した効率的なシールドのためには必ずしもその
必要はない。回路基板２の周辺部１５等におけるパター
ン面積の重なり部では、電気的接続部の低インピーダン
ス化や回路基板２の小型化から必要になるパターン面積
の低減等から、特に回路基板２の絶縁層（図１の）の誘
電率を他のパターン周辺部と比べて数倍程度大きくする
場合もある。また、回路基板２の周辺部１５で各層間を
電気的に接続するには、回路基板２の側面に導電性接着
剤の塗布やチップ状のコンデンサを装着する等の方法も
ある。この場合、層間を電気的に接続するための上記し
た手段が省略あるいは簡略化されるため、回路基板２の
小型化が図れる等のメリットがある。但し、電源層(Ｖ)
７のような場合は、上記したように容量結合により接続
される。
中省略）に対して２重シールド構造とし、シールド効果
を向上させている。特に、本実施例ではパターン重なり
部の面積が全層でほぼ一致しているが、共振周波数領域
等を考慮した効率的なシールドのためには必ずしもその
必要はない。回路基板２の周辺部１５等におけるパター
ン面積の重なり部では、電気的接続部の低インピーダン
ス化や回路基板２の小型化から必要になるパターン面積
の低減等から、特に回路基板２の絶縁層（図１の）の誘
電率を他のパターン周辺部と比べて数倍程度大きくする
場合もある。また、回路基板２の周辺部１５で各層間を
電気的に接続するには、回路基板２の側面に導電性接着
剤の塗布やチップ状のコンデンサを装着する等の方法も
ある。この場合、層間を電気的に接続するための上記し
た手段が省略あるいは簡略化されるため、回路基板２の
小型化が図れる等のメリットがある。但し、電源層(Ｖ)
７のような場合は、上記したように容量結合により接続
される。
【００３０】図３は、上記した外部グランド層(Ｇo1)
５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び電源層(Ｖ)７
の４層構造からなる３次元的な閉ル−プ電流路８を表す
等価モデルである。この時、電源層(Ｖ)７は、着目して
いる信号ライン４を有する信号層(Ｓ2)３に対して反射
板（ミラー効果）の働きをし、リターン電流の通り道と
なる。等価モデルでは、外部グランド層(Ｇo1)５と電源
層(Ｖ)７との間の電気的接続を回路基板２の周辺部１５
における容量成分(Ｃs1)１８と容量成分(Ｃs2)１９で与
えることにより閉ループ電流路８を形成している。容量
成分(Ｃs1)１８や容量成分(Ｃs2)１９に替わり、スルー
ホール等のインピーダンス成分を考慮したモデルもある
が、同様に扱えるので省略する。一定の信号源(ωn)２
０から終端負荷(Ｚr)２２に流れ込む信号電流(ｉs)２１
は、電源層(Ｖ)７にリターン電流２３を流す。この時、
閉ループ信号回路２４から放射される近傍磁界２５は、
磁気結合（誘導結合）により上記した閉ループ電流路８
上に近傍磁界２５を打ち消すように誘起電流(ｉe)２
６、つまり逆極性の近傍磁界２７を発生する。周波数が
高ければ高いほど表皮効果等により結合係数ｋが１に近
づき打ち消し（シールド）効果が増加する。この時、誘
起電流(ｉe)２６の流れる閉ループ電流路８は、トラン
スモデルにおける２次回路となり、短絡負荷に近い状態
で効率よく渦電流損を発生する。
５、信号層(Ｓ1)６、信号層(Ｓ2)３、及び電源層(Ｖ)７
の４層構造からなる３次元的な閉ル−プ電流路８を表す
等価モデルである。この時、電源層(Ｖ)７は、着目して
いる信号ライン４を有する信号層(Ｓ2)３に対して反射
板（ミラー効果）の働きをし、リターン電流の通り道と
なる。等価モデルでは、外部グランド層(Ｇo1)５と電源
層(Ｖ)７との間の電気的接続を回路基板２の周辺部１５
における容量成分(Ｃs1)１８と容量成分(Ｃs2)１９で与
えることにより閉ループ電流路８を形成している。容量
成分(Ｃs1)１８や容量成分(Ｃs2)１９に替わり、スルー
ホール等のインピーダンス成分を考慮したモデルもある
が、同様に扱えるので省略する。一定の信号源(ωn)２
０から終端負荷(Ｚr)２２に流れ込む信号電流(ｉs)２１
は、電源層(Ｖ)７にリターン電流２３を流す。この時、
閉ループ信号回路２４から放射される近傍磁界２５は、
磁気結合（誘導結合）により上記した閉ループ電流路８
上に近傍磁界２５を打ち消すように誘起電流(ｉe)２
６、つまり逆極性の近傍磁界２７を発生する。周波数が
高ければ高いほど表皮効果等により結合係数ｋが１に近
づき打ち消し（シールド）効果が増加する。この時、誘
起電流(ｉe)２６の流れる閉ループ電流路８は、トラン
スモデルにおける２次回路となり、短絡負荷に近い状態
で効率よく渦電流損を発生する。
【００３１】図４は、上記した閉ループ電流路８の共振
回路モデル２８を示す。誘起電流(ｉe)２６の流れる外
部グランド層(Ｇo1)５を抵抗成分(ｒg)２９とインダク
タンス成分(Ｌg)３０に、電源層(Ｖ)７を抵抗成分(ｒv)
３１とインダクタンス成分(Ｌv)３２に、そして外部グ
ランド層(Ｇo1)５と電源層(Ｖ)７の周辺部接続に対して
容量成分(Ｃs1)１８、(Ｃs2)１９を与えて考えている。
この時の共振周波数の領域は、閉ループ電流路８の構造
に依存し、基本的にλ／２で関係付けられる。閉ループ
電流路８が近傍磁界２５のエネルギーを磁気結合により
吸収し共振現象を起こすことにより、上記した特定の周
波数領域において誘起電流(ｉe)２６に共振電流３３
（図５に表示）を加えた高周波電流（２６＋３３）を発
生させ、実効的に誘起電流(ｉe)２６の増加を図ってい
る。この誘起電流(ｉe)２６と共振電流３３からなる高
周波電流（２６＋３３）が近傍磁界２５を打ち消すこと
によりシールド効果を向上させ、同時に共振エネルギ
ー、つまり近傍磁界２５を効率良く渦電流損に変換して
いる。
回路モデル２８を示す。誘起電流(ｉe)２６の流れる外
部グランド層(Ｇo1)５を抵抗成分(ｒg)２９とインダク
タンス成分(Ｌg)３０に、電源層(Ｖ)７を抵抗成分(ｒv)
３１とインダクタンス成分(Ｌv)３２に、そして外部グ
ランド層(Ｇo1)５と電源層(Ｖ)７の周辺部接続に対して
容量成分(Ｃs1)１８、(Ｃs2)１９を与えて考えている。
この時の共振周波数の領域は、閉ループ電流路８の構造
に依存し、基本的にλ／２で関係付けられる。閉ループ
電流路８が近傍磁界２５のエネルギーを磁気結合により
吸収し共振現象を起こすことにより、上記した特定の周
波数領域において誘起電流(ｉe)２６に共振電流３３
（図５に表示）を加えた高周波電流（２６＋３３）を発
生させ、実効的に誘起電流(ｉe)２６の増加を図ってい
る。この誘起電流(ｉe)２６と共振電流３３からなる高
周波電流（２６＋３３）が近傍磁界２５を打ち消すこと
によりシールド効果を向上させ、同時に共振エネルギ
ー、つまり近傍磁界２５を効率良く渦電流損に変換して
いる。
【００３２】図５は、外部グランド層(Ｇo1)５における
高周波電流（２６＋３３）の板厚方向に対する電流密度
分布を示す。
高周波電流（２６＋３３）の板厚方向に対する電流密度
分布を示す。
【００３３】共振現象が発生している場合、前記した閉
ループ電流路８上に誘起電流２６と共振電流３３からな
る高周波電流（２６＋３３）を流すことによりディファ
レンシャルモード放射ノイズを打ち消している。しか
し、共振電流３３を含むことにより高周波電流（２６＋
３３）は外部グランド層(Ｇo1)５の外側にも流れるた
め、外部グランド層(Ｇo1)５の導体上に電位変動を起こ
し、ある程度の電磁放射ノイズ（コモンモード放射ノイ
ズ）が発生する。この時の高周波電流（２６＋３３）
は、近傍電磁界エネルギー（ディファレンシャルモード
放射ノイズ）を打ち消すのに必要な分だけあればよく、
余分に流す必要はない。そこで、コモンモード放射ノイ
ズを抑制するため、前記した閉ループ電流路８で形成さ
れる共振回路モデル２８のＱを低くして余分な共振電流
３３を減少させている。ここでは、閉ル−プ電流路８を
形成する外部グランド層(Ｇo1)５に用いた導体材料の導
電率を低くし（シート抵抗値で数オーム／□程度）、電
磁放射ノイズ（コモンモード放射ノイズとディファレン
シャルモード放射ノイズ）のシールドに対して適正な共
振電流３３を与えている。
ループ電流路８上に誘起電流２６と共振電流３３からな
る高周波電流（２６＋３３）を流すことによりディファ
レンシャルモード放射ノイズを打ち消している。しか
し、共振電流３３を含むことにより高周波電流（２６＋
３３）は外部グランド層(Ｇo1)５の外側にも流れるた
め、外部グランド層(Ｇo1)５の導体上に電位変動を起こ
し、ある程度の電磁放射ノイズ（コモンモード放射ノイ
ズ）が発生する。この時の高周波電流（２６＋３３）
は、近傍電磁界エネルギー（ディファレンシャルモード
放射ノイズ）を打ち消すのに必要な分だけあればよく、
余分に流す必要はない。そこで、コモンモード放射ノイ
ズを抑制するため、前記した閉ループ電流路８で形成さ
れる共振回路モデル２８のＱを低くして余分な共振電流
３３を減少させている。ここでは、閉ル−プ電流路８を
形成する外部グランド層(Ｇo1)５に用いた導体材料の導
電率を低くし（シート抵抗値で数オーム／□程度）、電
磁放射ノイズ（コモンモード放射ノイズとディファレン
シャルモード放射ノイズ）のシールドに対して適正な共
振電流３３を与えている。
【００３４】図６は本発明のもう一つの実施例であり、
６層（Ｓ1、Ｖ、Ｓ2、Ｓ3、Ｇ、Ｓ4）の多層回路基板３
４に上下２層の外部グランド層（Ｇo1、Ｇo2）を加えた
８層構造の回路基板３５の断面図の一部を示す。回路基
板３５では、基板表面に搭載される部品を省略してあ
る。
６層（Ｓ1、Ｖ、Ｓ2、Ｓ3、Ｇ、Ｓ4）の多層回路基板３
４に上下２層の外部グランド層（Ｇo1、Ｇo2）を加えた
８層構造の回路基板３５の断面図の一部を示す。回路基
板３５では、基板表面に搭載される部品を省略してあ
る。
【００３５】回路基板３５では、シールドに必要となる
３次元的な閉ループ電流路を複数個形成している。特
に、シールドを必要とする高周波領域に対しては閉ルー
プ電流路を形成する各層間の接続部でインピーダンスが
通常、数オーム以下になるようにするため、層間におけ
るパターン重なり部の面積増加や複数スルーホール形
成、ライン状接続構造等の手段を用いている。
３次元的な閉ループ電流路を複数個形成している。特
に、シールドを必要とする高周波領域に対しては閉ルー
プ電流路を形成する各層間の接続部でインピーダンスが
通常、数オーム以下になるようにするため、層間におけ
るパターン重なり部の面積増加や複数スルーホール形
成、ライン状接続構造等の手段を用いている。
【００３６】例えば、ノイズ発生源の一つとして信号層
(Ｓ2)４２の信号ライン４７（クロック等の高速信号を
伝搬するライン等）に着目すると、回路基板３４の層構
成のうち電源層(Ｖ)４１、信号層(Ｓ2)４２、信号層(Ｓ
3)４３、グランド層(Ｇ)４４の４層構造により信号ライ
ン４７を電気的に取り囲む構造、つまり３次元的に閉ル
ープ電流路３７を形成している。更に、回路基板３５の
層構成を用いて、外部グランド層(Ｇo1)３９、(Ｇo2)４
６を加えた８層構造により、閉ループ電流路３８を形成
して２重シールドの構造を与えている。このように回路
基板３５の層構成を用いて２重シールドの構造をとるこ
とにより、他の信号ライン（ノイズ発生源）、例えば信
号層(Ｓ1)４０の信号ライン４８−１、信号層(Ｓ4)４５
の信号ライン４８−２等に対しても各々閉ループ電流路
３６−１、３６−２を同時に実現している。特にクロッ
ク等の高速信号を伝搬するラインの場合、これらを積極
的に信号層(Ｓ2)４２や信号層(Ｓ3)４３に配置して２重
シールドの構造とすることにより電磁放射ノイズを大幅
に低減している。
(Ｓ2)４２の信号ライン４７（クロック等の高速信号を
伝搬するライン等）に着目すると、回路基板３４の層構
成のうち電源層(Ｖ)４１、信号層(Ｓ2)４２、信号層(Ｓ
3)４３、グランド層(Ｇ)４４の４層構造により信号ライ
ン４７を電気的に取り囲む構造、つまり３次元的に閉ル
ープ電流路３７を形成している。更に、回路基板３５の
層構成を用いて、外部グランド層(Ｇo1)３９、(Ｇo2)４
６を加えた８層構造により、閉ループ電流路３８を形成
して２重シールドの構造を与えている。このように回路
基板３５の層構成を用いて２重シールドの構造をとるこ
とにより、他の信号ライン（ノイズ発生源）、例えば信
号層(Ｓ1)４０の信号ライン４８−１、信号層(Ｓ4)４５
の信号ライン４８−２等に対しても各々閉ループ電流路
３６−１、３６−２を同時に実現している。特にクロッ
ク等の高速信号を伝搬するラインの場合、これらを積極
的に信号層(Ｓ2)４２や信号層(Ｓ3)４３に配置して２重
シールドの構造とすることにより電磁放射ノイズを大幅
に低減している。
【００３７】図９は、図６の実施例における回路基板３
５の電源層、グランド層を中心とした層間接続部の構造
を示す。３次元的な閉ループ電流路３７、３８（１断面
構造における２重ループを示す）を形成する場合、グラ
ンド層４４と信号層４２のベタパターンからなる接続部
のインピーダンスを低減するため複数スルーホール５６
−１、５６−２、・・・、５６−ｎを出来るだけ連続的
（高密度）に一直線に配置する構造やライン状の仕切り
壁５８を設ける構造（図中では、残りの２辺の接続構造
を省略してある）を用いる。閉ループ電流路３８の場合
は、ライン状の仕切り壁５７−１、５７−２（５７−
３、５７−４は図中省略）を用いている。回路基板３５
上に搭載部品やＩ／Ｏ部等が接続されるが、図中では省
略してある。基本的には、３次元的な閉ループ電流路３
７、３８でのインピーダンス変化が少ない構造としてい
る。一方、電源層４１と信号層４２のベタパターンとの
接続では、パターン重なり部の面積を増加させて容量結
合５９−２、５９−４（５９−１、５９−３は省略）で
対処している。
５の電源層、グランド層を中心とした層間接続部の構造
を示す。３次元的な閉ループ電流路３７、３８（１断面
構造における２重ループを示す）を形成する場合、グラ
ンド層４４と信号層４２のベタパターンからなる接続部
のインピーダンスを低減するため複数スルーホール５６
−１、５６−２、・・・、５６−ｎを出来るだけ連続的
（高密度）に一直線に配置する構造やライン状の仕切り
壁５８を設ける構造（図中では、残りの２辺の接続構造
を省略してある）を用いる。閉ループ電流路３８の場合
は、ライン状の仕切り壁５７−１、５７−２（５７−
３、５７−４は図中省略）を用いている。回路基板３５
上に搭載部品やＩ／Ｏ部等が接続されるが、図中では省
略してある。基本的には、３次元的な閉ループ電流路３
７、３８でのインピーダンス変化が少ない構造としてい
る。一方、電源層４１と信号層４２のベタパターンとの
接続では、パターン重なり部の面積を増加させて容量結
合５９−２、５９−４（５９−１、５９−３は省略）で
対処している。
【００３８】本実施例では、６層、及び６層基板を基に
した８層の回路基板を対象に取り上げたが、両面回路基
板においても外部グランド層を加えた３層、４層の回路
基板とすることにより信号ラインを電気的に取り囲む構
造、つまり３次元的に閉ループ電流路を形成できるため
十分なシールド効果を得ることができる。
した８層の回路基板を対象に取り上げたが、両面回路基
板においても外部グランド層を加えた３層、４層の回路
基板とすることにより信号ラインを電気的に取り囲む構
造、つまり３次元的に閉ループ電流路を形成できるため
十分なシールド効果を得ることができる。
【００３９】また、実施例で示したシールド方法は、対
象を回路基板に限定せず、例えば回路基板に搭載される
部品（ＬＳＩ、ＩＣ、ＭＣＭ等）やモジュール部品に対
しても適用できる。これらを本発明の回路基板に搭載す
ることにより、更にシールド効果を向上させることがで
きる。
象を回路基板に限定せず、例えば回路基板に搭載される
部品（ＬＳＩ、ＩＣ、ＭＣＭ等）やモジュール部品に対
しても適用できる。これらを本発明の回路基板に搭載す
ることにより、更にシールド効果を向上させることがで
きる。
【００４０】本発明は、ノイズ発生源を有する回路基板
のような対象に対して電源層とグランド層とを用いた３
次元構造による効果的なシールドを実現することができ
る。
のような対象に対して電源層とグランド層とを用いた３
次元構造による効果的なシールドを実現することができ
る。
【図面の簡単な説明】
【図１】本発明のシールド方法を用いた多層回路基板の
断面図である。
断面図である。
【図２】多層回路基板の平面図であり、閉ループ電流路
８を形成するための各層間の電気的接続部を示す。
８を形成するための各層間の電気的接続部を示す。
【図３】３次元的な閉ループ電流路８の等価モデル図を
示す。
示す。
【図４】閉ループ電流路８の共振回路モデル図を示す。
【図５】高周波電流の板厚方向に対する電流密度分布図
を示す。
を示す。
【図６】電源層とグランド層との間に信号層を２層挟ん
だ構造の多層回路基板において、本発明のシールド方法
を用いた多層回路基板の断面図を示す。
だ構造の多層回路基板において、本発明のシールド方法
を用いた多層回路基板の断面図を示す。
【図７】テープキャリア方式による導体キャップ５１
（９）とその接続構造の平面図及び断面図を示す。
（９）とその接続構造の平面図及び断面図を示す。
【図８】２重構造の金属箔を成形した導体キャップ５２
（９）とその接続構造の平面図及び断面図を示す。
（９）とその接続構造の平面図及び断面図を示す。
【図９】回路基板３５の閉ループ電流路３７、３８を形
成する層間接続部の構造の斜視図を示す。
成する層間接続部の構造の斜視図を示す。
１、２、３４、３５………………多層回路基板 ８、３７、３８……………………閉ループ電流路 ２５…………………近傍磁界 ２６…………………誘起電流 ３３…………………共振電流 ９、５１、５２……導体キャップ ５６…………………複数スルーホール ５７、５８…………ライン状仕切り壁 ５９…………………容量結合
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 隆 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所マイクロエレクトロニ クス機器開発研究所内 (72)発明者 原 敦 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所マイクロエレクトロニ クス機器開発研究所内 (72)発明者 吉留 等 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 廣田 和夫 神奈川県秦野市堀山下１番地株式会社日 立製作所汎用コンピュータ事業部内 (56)参考文献 特開 平１−138786（ＪＰ，Ａ) 特開 平２−184096（ＪＰ，Ａ) 特開 平２−281699（ＪＰ，Ａ) 特開 平３−42896（ＪＰ，Ａ) 特開 平４−142795（ＪＰ，Ａ) 特開 平４−313300（ＪＰ，Ａ) 実開 昭61−158979（ＪＰ，Ｕ) 実開 平３−126077（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 9/00 H05K 1/02
Claims (2)
- 【請求項１】電源層と、グランド層と、該電源層と該グ
ランド層との間に配置されかつ電子部品と電気的に接続
された信号線と、該電源層と該グランド層とをスルーホ
ールと誘電体層とを介して容量結合した少なくとも２つ
の層間接続層とを備えた回路基板であって、該回路基板
の断面において該信号線を該電源層と該グランド層と該
誘電体層とで囲うように配置したことを特徴とする回路
基板。 - 【請求項２】前記信号線を有する信号層に前記スルーホ
ールと接続するパターンを形成したことを特徴とする請
求項1記載の回路基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347685A JP2948039B2 (ja) | 1992-12-28 | 1992-12-28 | 回路基板 |
| US08/172,413 US5491301A (en) | 1992-12-28 | 1993-12-22 | Shielding method and circuit board employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347685A JP2948039B2 (ja) | 1992-12-28 | 1992-12-28 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204681A JPH06204681A (ja) | 1994-07-22 |
| JP2948039B2 true JP2948039B2 (ja) | 1999-09-13 |
Family
ID=18391882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4347685A Expired - Lifetime JP2948039B2 (ja) | 1992-12-28 | 1992-12-28 | 回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5491301A (ja) |
| JP (1) | JP2948039B2 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3260941B2 (ja) * | 1993-06-18 | 2002-02-25 | 株式会社日立製作所 | 多層配線基板および多層配線基板の製造方法 |
| US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
| US5783050A (en) * | 1995-05-04 | 1998-07-21 | Eltech Systems Corporation | Electrode for electrochemical cell |
| JP2874595B2 (ja) * | 1995-05-11 | 1999-03-24 | 日本電気株式会社 | 高周波回路装置 |
| JP3581971B2 (ja) * | 1996-05-22 | 2004-10-27 | 株式会社ボッシュオートモーティブシステム | 車載用コントロールユニットのｅｍｉ用接地構造 |
| US5994222A (en) * | 1996-06-24 | 1999-11-30 | Tessera, Inc | Method of making chip mountings and assemblies |
| JPH1027987A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ |
| JPH10163268A (ja) * | 1996-12-03 | 1998-06-19 | Seiko Epson Corp | 半導体装置の実装構造、およびそれを用いた通信装置 |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| JP3698896B2 (ja) * | 1998-07-29 | 2005-09-21 | 株式会社日立製作所 | 給電系インピーダンス低減方法および回路基板ならびに電子機器 |
| US6595408B1 (en) * | 1998-10-07 | 2003-07-22 | Micron Technology, Inc. | Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement |
| US6268275B1 (en) | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
| JP3214472B2 (ja) * | 1998-12-04 | 2001-10-02 | 日本電気株式会社 | 多層プリント回路基板 |
| US6326555B1 (en) * | 1999-02-26 | 2001-12-04 | Fujitsu Limited | Method and structure of z-connected laminated substrate for high density electronic packaging |
| JP2001035957A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法 |
| US6288344B1 (en) * | 1999-08-20 | 2001-09-11 | Cardiac Pacemakers, Inc. | Integrated EMI shield utilizing a hybrid edge |
| US6510545B1 (en) * | 2000-01-19 | 2003-01-21 | Sun Microsystems, Inc. | Automated shielding algorithm for dynamic circuits |
| US6437438B1 (en) * | 2000-06-30 | 2002-08-20 | Intel Corporation | Eddy current limiting thermal plate |
| FI20002123A (fi) * | 2000-09-27 | 2002-03-28 | Nokia Mobile Phones Ltd | Matkaviestimen antennijärjestely |
| US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| US6560125B1 (en) * | 2001-12-28 | 2003-05-06 | Motorola, Inc. | Shield for shielding radio components |
| US6717485B2 (en) * | 2002-02-19 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces |
| TWI376756B (en) * | 2003-07-30 | 2012-11-11 | Taiwan Semiconductor Mfg | Ground arch for wirebond ball grid arrays |
| KR20070107747A (ko) | 2005-03-01 | 2007-11-07 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 공통평면의 도전체를 갖는 조절기 |
| JP5068441B2 (ja) * | 2005-10-07 | 2012-11-07 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子回路基板 |
| JP2007150101A (ja) * | 2005-11-29 | 2007-06-14 | Sony Corp | モジュール基板及び撮像装置 |
| KR20070056816A (ko) * | 2005-11-30 | 2007-06-04 | 주식회사 유컴테크놀러지 | 무선주파수인식 시스템 |
| JP4654897B2 (ja) * | 2005-12-09 | 2011-03-23 | イビデン株式会社 | 部品実装用ピンを有するプリント配線板の製造方法 |
| JP2007165383A (ja) * | 2005-12-09 | 2007-06-28 | Ibiden Co Ltd | 部品実装用ピンを形成したプリント基板 |
| JP4848752B2 (ja) * | 2005-12-09 | 2011-12-28 | イビデン株式会社 | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 |
| DE102006024551A1 (de) * | 2006-05-23 | 2007-11-29 | Siemens Ag | Elektrische Einrichtung mit Abschirmung |
| JP2011018873A (ja) * | 2009-05-22 | 2011-01-27 | Sony Ericsson Mobilecommunications Japan Inc | 電磁シールド方法および電磁シールド用フィルム |
| US20120138600A1 (en) * | 2009-08-20 | 2012-06-07 | Panasonic Corporation | Electromagnetic wave heating device |
| JP2012064777A (ja) * | 2010-09-16 | 2012-03-29 | Mitsubishi Electric Corp | ノイズフィルタ、ノイズフィルタ付きケーブル、及びノイズフィルタ付きプリント配線板 |
| JP5919860B2 (ja) * | 2012-02-10 | 2016-05-18 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
| US9831482B2 (en) | 2013-09-06 | 2017-11-28 | Johnson Controls Technology Company | Battery module lid system and method |
| CN103957686A (zh) * | 2014-05-12 | 2014-07-30 | 东莞建仪医疗电子有限公司 | 一种防治电信号受到干扰的方法及其电路结构 |
| JP6330562B2 (ja) * | 2014-08-07 | 2018-05-30 | 株式会社デンソー | 電源装置 |
| JP6330561B2 (ja) * | 2014-08-07 | 2018-05-30 | 株式会社デンソー | 電源装置 |
| US10796585B2 (en) * | 2017-06-12 | 2020-10-06 | United States Of America As Represented By The Administrator Of Nasa | Device for providing real-time rotorcraft noise abatement information |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
-
1992
- 1992-12-28 JP JP4347685A patent/JP2948039B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-22 US US08/172,413 patent/US5491301A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5491301A (en) | 1996-02-13 |
| JPH06204681A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948039B2 (ja) | 回路基板 | |
| JP2867985B2 (ja) | プリント回路基板 | |
| CA2237677C (en) | Printed wiring board | |
| US6091310A (en) | Multi-layer printed board with an inductor providing a high impedance at high frequency | |
| JP3471679B2 (ja) | プリント基板 | |
| JP2003078279A (ja) | プリント基板のシールド方法及びその方法を用いたプリント基板が装着された装置 | |
| CN107801296A (zh) | 能够降低边缘辐射的印刷电路板及终端设备 | |
| JPH0745962A (ja) | 多層プリント板の電波対策パターン | |
| JPH05191056A (ja) | プリント配線基板 | |
| JPH1168313A (ja) | プリント配線基板 | |
| JP2000261150A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| CN109429420B (zh) | 具有电磁屏蔽功能的电路板及其制作方法 | |
| JP2003218541A (ja) | Ｅｍｉ低減構造基板 | |
| JPH11220263A (ja) | プリント配線板 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP4385753B2 (ja) | プリント配線基板 | |
| JP3941590B2 (ja) | 電磁波シールド層を備えるプリント配線板 | |
| JPH1140947A (ja) | 多層プリント配線板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JPH09246776A (ja) | プリント配線板 | |
| JP2002164713A (ja) | 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造 | |
| JP2004266180A (ja) | 配線基板 | |
| JPH088573A (ja) | シールドケース構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |