JP2003218541A - Emi低減構造基板 - Google Patents
Emi低減構造基板Info
- Publication number
- JP2003218541A JP2003218541A JP2002015274A JP2002015274A JP2003218541A JP 2003218541 A JP2003218541 A JP 2003218541A JP 2002015274 A JP2002015274 A JP 2002015274A JP 2002015274 A JP2002015274 A JP 2002015274A JP 2003218541 A JP2003218541 A JP 2003218541A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- structure substrate
- ground
- emi
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】電源層をグランド層によって両側から挟み込む
とともに、両側の該グランド層の端部を互いに接続する
ことによって、電源層とグランド層との間に発生した電
磁界を閉じ込め、該電磁界が外部に放射されることを抑
制することができるようにする。 【解決手段】電源層と、該電源層を両側からを挟み込む
グランド層と、該グランド層の端部を接続する接続体を
有する。
とともに、両側の該グランド層の端部を互いに接続する
ことによって、電源層とグランド層との間に発生した電
磁界を閉じ込め、該電磁界が外部に放射されることを抑
制することができるようにする。 【解決手段】電源層と、該電源層を両側からを挟み込む
グランド層と、該グランド層の端部を接続する接続体を
有する。
Description
【0001】
【発明の属する技術分野】本発明は、EMI(Elec
tro Magnetic Interferenc
e:電磁障害)低減構造基板に関するものである。
tro Magnetic Interferenc
e:電磁障害)低減構造基板に関するものである。
【0002】
【従来の技術】従来、電子回路部品を搭載したプリント
配線板等の基板においては、該基板上に形成された信号
配線層における信号線を通って送信される信号の電流成
分が形成する電磁界によって、電磁波ノイズが発生して
しまう。そこで、電磁波ノイズの発生を防止するため
に、コンピュータに使用されるマザーボード等のように
デジタル回路を搭載した基板の場合、電源層及びグラン
ド(接地、又は、アース)層を信号配線層から独立して
形成された4層以上の多層構造が採用されている。
配線板等の基板においては、該基板上に形成された信号
配線層における信号線を通って送信される信号の電流成
分が形成する電磁界によって、電磁波ノイズが発生して
しまう。そこで、電磁波ノイズの発生を防止するため
に、コンピュータに使用されるマザーボード等のように
デジタル回路を搭載した基板の場合、電源層及びグラン
ド(接地、又は、アース)層を信号配線層から独立して
形成された4層以上の多層構造が採用されている。
【0003】図2は従来の基板の層構造を示す断面図で
ある。
ある。
【0004】図において、101はプリント配線板等の
4層構造基板、102は信号配線層における信号線、す
なわち、信号トレース、103はグランド層としてのグ
ランド用面状導体、104は電源層としての電源用面状
導体、105は樹脂、セラミック等から成り基板の本体
を構成する誘電体(絶縁体)である。
4層構造基板、102は信号配線層における信号線、す
なわち、信号トレース、103はグランド層としてのグ
ランド用面状導体、104は電源層としての電源用面状
導体、105は樹脂、セラミック等から成り基板の本体
を構成する誘電体(絶縁体)である。
【0005】この場合、前記4層構造基板101は、信
号配線層、グランド層、電源層、信号配線層の順に構成
される4層から成る構造を有し、前記グランド用面状導
体103及び電源用面状導体104が給電系として機能
する。そして、面状導体から成るグランド層及び電源層
が両側の信号配線層の中間に介在しているので、信号ト
レース102を通って送信される信号の電流成分が電磁
界を形成しても、電磁波ノイズの発生が抑制されるよう
になっている。
号配線層、グランド層、電源層、信号配線層の順に構成
される4層から成る構造を有し、前記グランド用面状導
体103及び電源用面状導体104が給電系として機能
する。そして、面状導体から成るグランド層及び電源層
が両側の信号配線層の中間に介在しているので、信号ト
レース102を通って送信される信号の電流成分が電磁
界を形成しても、電磁波ノイズの発生が抑制されるよう
になっている。
【0006】
【発明が解決しようとする課題】しかしながら、前記従
来の4層構造基板101においては、前記電源層及びグ
ランド層としてのグランド用面状導体103及び電源用
面状導体104が互いに平行な平板であるため、4層構
造基板101の周囲の端部から外部へ不要に大きい電磁
波ノイズが放射されてしまう。
来の4層構造基板101においては、前記電源層及びグ
ランド層としてのグランド用面状導体103及び電源用
面状導体104が互いに平行な平板であるため、4層構
造基板101の周囲の端部から外部へ不要に大きい電磁
波ノイズが放射されてしまう。
【0007】図3は従来の4層構造基板の端部から電磁
波ノイズが外部へ放射される状態を説明する図である。
なお、図3においては、信号トレース102と、グラン
ド用面状導体103及び電源用面状導体104の外側に
形成された誘電体105が省略されている。
波ノイズが外部へ放射される状態を説明する図である。
なお、図3においては、信号トレース102と、グラン
ド用面状導体103及び電源用面状導体104の外側に
形成された誘電体105が省略されている。
【0008】図3に示されるように、前記従来の4層構
造基板101においては、該4層構造基板101の周囲
の端部から、電磁波ノイズ106が、矢印107で示さ
れるように放射される。これは、給電系の配線回路を通
って流れる電流、信号トレース102を通って流れる信
号のリターン電流の広がり、信号配線層、グランド層及
び電源層の層間を結合するビアホール(又は、バイアホ
ール:Via−hole)、スルーホール(Throu
gh−hole)等によって、前記グランド用面状導体
103及び電源用面状導体104が励振されるためであ
る。そして、前記グランド用面状導体103及び電源用
面状導体104が互いに平行な平板である、すなわち、
平行平板構造を有しているので、前記グランド用面状導
体103及び電源用面状導体104の間の空間におい
て、振幅の大きな波線108で示されるように、空洞共
振が発生する。さらに、4層構造基板101の周囲の端
部において、前記グランド用面状導体103及び電源用
面状導体104の端部が開放されているので、前記グラ
ンド用面状導体103及び電源用面状導体104がスロ
ットアンテナのように振る舞うことになる。そのため、
前記空洞共振の共振周波数において、大きな電磁波ノイ
ズ106が4層構造基板101の周囲の端部から外部へ
向けて、矢印107で示されるように、放射されてしま
う。
造基板101においては、該4層構造基板101の周囲
の端部から、電磁波ノイズ106が、矢印107で示さ
れるように放射される。これは、給電系の配線回路を通
って流れる電流、信号トレース102を通って流れる信
号のリターン電流の広がり、信号配線層、グランド層及
び電源層の層間を結合するビアホール(又は、バイアホ
ール:Via−hole)、スルーホール(Throu
gh−hole)等によって、前記グランド用面状導体
103及び電源用面状導体104が励振されるためであ
る。そして、前記グランド用面状導体103及び電源用
面状導体104が互いに平行な平板である、すなわち、
平行平板構造を有しているので、前記グランド用面状導
体103及び電源用面状導体104の間の空間におい
て、振幅の大きな波線108で示されるように、空洞共
振が発生する。さらに、4層構造基板101の周囲の端
部において、前記グランド用面状導体103及び電源用
面状導体104の端部が開放されているので、前記グラ
ンド用面状導体103及び電源用面状導体104がスロ
ットアンテナのように振る舞うことになる。そのため、
前記空洞共振の共振周波数において、大きな電磁波ノイ
ズ106が4層構造基板101の周囲の端部から外部へ
向けて、矢印107で示されるように、放射されてしま
う。
【0009】そして、前記大きな電磁波ノイズ106に
よる影響を防止するためには、4層構造基板101の端
部において、バイパスキャパシタ、AC終端(キャパシ
タと抵抗の組み合わせ)、ノイズ対策部品等を使用した
り、4層構造基板101の外部にシールド装置を配設す
る必要があった。
よる影響を防止するためには、4層構造基板101の端
部において、バイパスキャパシタ、AC終端(キャパシ
タと抵抗の組み合わせ)、ノイズ対策部品等を使用した
り、4層構造基板101の外部にシールド装置を配設す
る必要があった。
【0010】本発明は、前記従来の基板の問題点を解決
して、電源層をグランド層によって両側から挟み込むと
ともに、両側の該グランド層の端部を互いに接続するこ
とによって、電源層とグランド層との間に発生した電磁
界を閉じ込め、該電磁界が外部に放射されることを抑制
することができるEMI低減構造基板を提供することを
目的とする。
して、電源層をグランド層によって両側から挟み込むと
ともに、両側の該グランド層の端部を互いに接続するこ
とによって、電源層とグランド層との間に発生した電磁
界を閉じ込め、該電磁界が外部に放射されることを抑制
することができるEMI低減構造基板を提供することを
目的とする。
【0011】
【課題を解決するための手段】そのために、本発明のE
MI低減構造基板においては、電源層と、該電源層を両
側から挟み込むグランド層と、該グランド層の端部を接
続する接続体を有する。
MI低減構造基板においては、電源層と、該電源層を両
側から挟み込むグランド層と、該グランド層の端部を接
続する接続体を有する。
【0012】本発明の他のEMI低減構造基板において
は、さらに、前記グランド層の外側に配設された信号配
線層を有する。
は、さらに、前記グランド層の外側に配設された信号配
線層を有する。
【0013】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記信号配線層は、電子回路部品が接
続される。
いては、さらに、前記信号配線層は、電子回路部品が接
続される。
【0014】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記電源層、グランド層及び接続体
は、面状導体から成る。
いては、さらに、前記電源層、グランド層及び接続体
は、面状導体から成る。
【0015】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記接続体は、前記グランド層の端部
を取り囲むように形成されている。
いては、さらに、前記接続体は、前記グランド層の端部
を取り囲むように形成されている。
【0016】本発明の更に他のEMI低減構造基板にお
いては、さらに、4層以上の多層基板である。
いては、さらに、4層以上の多層基板である。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
て図面を参照しながら詳細に説明する。
【0018】図1は本発明の実施の形態におけるEMI
低減構造基板の層構造を示す断面図である。
低減構造基板の層構造を示す断面図である。
【0019】図において、11は電子回路部品を搭載し
たプリント配線板等の基板として電子装置において使用
されるEMI低減構造基板である。なお、該EMI低減
構造基板11は、コンピュータ等の情報処理機器のよう
にデジタル回路を使用する電子装置に適しているが、い
かなる電子装置においても使用することができる。
たプリント配線板等の基板として電子装置において使用
されるEMI低減構造基板である。なお、該EMI低減
構造基板11は、コンピュータ等の情報処理機器のよう
にデジタル回路を使用する電子装置に適しているが、い
かなる電子装置においても使用することができる。
【0020】そして、前記EMI低減構造基板11は、
IC、LSI、抵抗、コンデンサ等の多数の電子回路部
品及び該電子回路部品を結ぶ複雑な形状の多数の信号配
線から成る信号配線層における信号線としての信号トレ
ース12、グランド層としてのグランド用面状導体13
a、電源層としての電源用面状導体14、並びに、樹
脂、セラミック等から成り基板の本体を構成する誘電体
15を有する。なお、前記EMI低減構造基板11は、
実際には、信号配線層、グランド層及び電源層を電気的
に連結するビアホール、スルーホール等を有するが、本
実施の形態においては、前記電子回路部品、複雑な形状
の多数の信号配線、ビアホール、スルーホール等を省略
して、図1に示されるように、モデル化されたものにつ
いて説明する。
IC、LSI、抵抗、コンデンサ等の多数の電子回路部
品及び該電子回路部品を結ぶ複雑な形状の多数の信号配
線から成る信号配線層における信号線としての信号トレ
ース12、グランド層としてのグランド用面状導体13
a、電源層としての電源用面状導体14、並びに、樹
脂、セラミック等から成り基板の本体を構成する誘電体
15を有する。なお、前記EMI低減構造基板11は、
実際には、信号配線層、グランド層及び電源層を電気的
に連結するビアホール、スルーホール等を有するが、本
実施の形態においては、前記電子回路部品、複雑な形状
の多数の信号配線、ビアホール、スルーホール等を省略
して、図1に示されるように、モデル化されたものにつ
いて説明する。
【0021】この場合、前記EMI低減構造基板11
は、信号配線層、グランド層、電源層、グランド層、信
号配線層の順に配設された5層から成る多層構造を有す
る。なお、グランド層を構成するグランド用面状導体1
3aの端部は、接続体としての接続用面状導体13bに
よって、互いに接続されている。ここで、該接続用面状
導体13bは、前記グランド用面状導体13aと同一の
金属から成り、メッキによって形成される。例えば、前
記グランド用面状導体13aが銅から成る場合には、銅
メッキを施すことによって、前記接続用面状導体13b
が形成される。この場合、2層のグランド層としてのグ
ランド用面状導体13aの端部は、前記接続用面状導体
13bによって、取り囲まれるように、ほぼ全周が接続
される。例えば、前記EMI低減構造基板11が全体と
して矩(く)形の平板状の形状を有する場合、該矩形の
4辺における断面がすべて図1に示されるような構造を
有し、前記矩形の4辺に沿って接続用面状導体13bが
延在する。すなわち、EMI低減構造基板11の周囲の
端部全体を取り囲むように、接続用面状導体13bが形
成されている。なお、前記接続用面状導体13bの外側
に誘電体15を配設することもできる。
は、信号配線層、グランド層、電源層、グランド層、信
号配線層の順に配設された5層から成る多層構造を有す
る。なお、グランド層を構成するグランド用面状導体1
3aの端部は、接続体としての接続用面状導体13bに
よって、互いに接続されている。ここで、該接続用面状
導体13bは、前記グランド用面状導体13aと同一の
金属から成り、メッキによって形成される。例えば、前
記グランド用面状導体13aが銅から成る場合には、銅
メッキを施すことによって、前記接続用面状導体13b
が形成される。この場合、2層のグランド層としてのグ
ランド用面状導体13aの端部は、前記接続用面状導体
13bによって、取り囲まれるように、ほぼ全周が接続
される。例えば、前記EMI低減構造基板11が全体と
して矩(く)形の平板状の形状を有する場合、該矩形の
4辺における断面がすべて図1に示されるような構造を
有し、前記矩形の4辺に沿って接続用面状導体13bが
延在する。すなわち、EMI低減構造基板11の周囲の
端部全体を取り囲むように、接続用面状導体13bが形
成されている。なお、前記接続用面状導体13bの外側
に誘電体15を配設することもできる。
【0022】このように、EMI低減構造基板11にお
いては、グランド層としてのグランド用面状導体13a
が、電源層としての電源用面状導体14を両側(図にお
ける上側及び下側)から挟み込み、該電源用面状導体1
4の両側のグランド用面状導体13aの端部が、接続用
面状導体13bによって接続される。すなわち、両側の
グランド用面状導体13aの間に形成される空間は接続
用面状導体13bによって端部が閉じられ、かつ、端部
が閉じられた前記空間の中に電源用面状導体14が閉じ
込められている。
いては、グランド層としてのグランド用面状導体13a
が、電源層としての電源用面状導体14を両側(図にお
ける上側及び下側)から挟み込み、該電源用面状導体1
4の両側のグランド用面状導体13aの端部が、接続用
面状導体13bによって接続される。すなわち、両側の
グランド用面状導体13aの間に形成される空間は接続
用面状導体13bによって端部が閉じられ、かつ、端部
が閉じられた前記空間の中に電源用面状導体14が閉じ
込められている。
【0023】次に、前記構成のEMI低減構造基板の動
作について説明する。
作について説明する。
【0024】図4は本発明の実施の形態におけるEMI
低減構造基板から電磁波ノイズが外部へ放射される状態
を説明する図である。なお、図4においては、信号トレ
ース12と、グランド用面状導体13aの両側に形成さ
れた誘電体15が省略されている。
低減構造基板から電磁波ノイズが外部へ放射される状態
を説明する図である。なお、図4においては、信号トレ
ース12と、グランド用面状導体13aの両側に形成さ
れた誘電体15が省略されている。
【0025】ここで、電磁波ノイズとしての電磁波が外
部へ放射されるメカニズムについて説明する。まず、
「従来の技術」及び「発明が解決しようとする課題」に
おいて説明したような信号配線層、グランド層、電源
層、信号配線層の順に構成される4層から成る構造を有
する4層構造基板101において、電源層とグランド層
との共振によって発生する電磁波ノイズ106の放射に
ついて説明する。
部へ放射されるメカニズムについて説明する。まず、
「従来の技術」及び「発明が解決しようとする課題」に
おいて説明したような信号配線層、グランド層、電源
層、信号配線層の順に構成される4層から成る構造を有
する4層構造基板101において、電源層とグランド層
との共振によって発生する電磁波ノイズ106の放射に
ついて説明する。
【0026】この場合、前記4層構造基板101におけ
るグランド層を構成するグランド用面状導体103及び
電源層を構成する電源用面状導体104は、端部が開放
された平行平板構造を有する。そこで、前記グランド用
面状導体103と電源用面状導体104とから成る平行
平板間の空間を導波管として考えることができるので、
前記平行平板間の空間における電磁界は、内部領域にお
ける電磁界を示す波動方程式である次の式(1)、及
び、開放された開放境界として把握することができる4
層構造基板101の周囲の端部における境界条件を規定
する次の式(2)によって表すことができる。
るグランド層を構成するグランド用面状導体103及び
電源層を構成する電源用面状導体104は、端部が開放
された平行平板構造を有する。そこで、前記グランド用
面状導体103と電源用面状導体104とから成る平行
平板間の空間を導波管として考えることができるので、
前記平行平板間の空間における電磁界は、内部領域にお
ける電磁界を示す波動方程式である次の式(1)、及
び、開放された開放境界として把握することができる4
層構造基板101の周囲の端部における境界条件を規定
する次の式(2)によって表すことができる。
【0027】
【数1】
【0028】ここで、∇はベクトル演算子ナブラ、kは
波数ベクトル、Ez は電場ベクトルのz成分、nは開放
境界としての4層構造基板101の周囲の端部における
外向きの単位法線ベクトルである。なお、式(1)にお
ける∇2 t は、次の式(3)によって定義される。
波数ベクトル、Ez は電場ベクトルのz成分、nは開放
境界としての4層構造基板101の周囲の端部における
外向きの単位法線ベクトルである。なお、式(1)にお
ける∇2 t は、次の式(3)によって定義される。
【0029】
【数2】
【0030】この場合、前記4層構造基板101の外形
寸法が、解析対象である周波数を有する電磁波の波長に
対して、数分の一程度の寸法以上である場合には、前記
外形寸法の影響を無視することができない。そこで、次
の式(4)によって、前記平行平板間の空間において発
生する電磁波の空洞共振の共振周波数fmnを導き出す
ことができる。
寸法が、解析対象である周波数を有する電磁波の波長に
対して、数分の一程度の寸法以上である場合には、前記
外形寸法の影響を無視することができない。そこで、次
の式(4)によって、前記平行平板間の空間において発
生する電磁波の空洞共振の共振周波数fmnを導き出す
ことができる。
【0031】
【数3】
【0032】ここで、a及びbは4層構造基板101の
縦及び横の外形寸法、C0 は真空中におけるの電磁波の
速度、すなわち、光の速度、εr はグランド用面状導体
103と電源用面状導体104とから成る平行平板間の
空間内の誘電体105の誘電率である。
縦及び横の外形寸法、C0 は真空中におけるの電磁波の
速度、すなわち、光の速度、εr はグランド用面状導体
103と電源用面状導体104とから成る平行平板間の
空間内の誘電体105の誘電率である。
【0033】そして、前記平行平板間の空間において、
波線108で示されるように、電磁波の空洞共振が発生
した場合、空間の内部で大きな電磁界が発生する。さら
に、4層構造基板101の周囲の端部において、前記グ
ランド用面状導体103及び電源用面状導体104の端
部が開放されているので、前記4層構造基板101の周
囲の端部から前記電磁界が外部に漏れ出て、電磁波ノイ
ズ106として放射される。この場合、電磁界上におい
ては、4層構造基板101の開放された端部が磁気壁の
ように振る舞うので、前記端部の開放された面に沿って
磁流が流れ、該磁流を放射源として、図3に示されるよ
うに、電磁波ノイズ106の放射が発生する。
波線108で示されるように、電磁波の空洞共振が発生
した場合、空間の内部で大きな電磁界が発生する。さら
に、4層構造基板101の周囲の端部において、前記グ
ランド用面状導体103及び電源用面状導体104の端
部が開放されているので、前記4層構造基板101の周
囲の端部から前記電磁界が外部に漏れ出て、電磁波ノイ
ズ106として放射される。この場合、電磁界上におい
ては、4層構造基板101の開放された端部が磁気壁の
ように振る舞うので、前記端部の開放された面に沿って
磁流が流れ、該磁流を放射源として、図3に示されるよ
うに、電磁波ノイズ106の放射が発生する。
【0034】続いて、本実施の形態におけるEMI低減
構造基板11での電磁界について説明する。ここで、該
EMI低減構造基板11においては、図4に示されるよ
うに、グランド層を構成する二つのグランド用面状導体
13aが、電源層を構成する電源用面状導体14を両側
から挟み込み、さらに、該電源用面状導体14の両側の
グランド用面状導体13aの端部が、接続用面状導体1
3bによって互いに接続されている。
構造基板11での電磁界について説明する。ここで、該
EMI低減構造基板11においては、図4に示されるよ
うに、グランド層を構成する二つのグランド用面状導体
13aが、電源層を構成する電源用面状導体14を両側
から挟み込み、さらに、該電源用面状導体14の両側の
グランド用面状導体13aの端部が、接続用面状導体1
3bによって互いに接続されている。
【0035】この場合、前記電源用面状導体14の両側
に、グランド用面状導体13aと電源用面状導体14か
ら成る平行平板間の空間が、それぞれ、形成されてい
る。そして、前記平行平板間の空間のそれぞれにおい
て、前述されたようにして、電磁波の空洞共振が発生し
た場合、それぞれの空間における電磁波は、共振エネル
ギーを互いに打ち消し合うように振る舞う。そのため、
前記平行平板間の空間に発生した電磁波の空洞共振は、
波線18で示されるように、極めて微弱なものとなり、
空間内に閉じ込められた状態となる。
に、グランド用面状導体13aと電源用面状導体14か
ら成る平行平板間の空間が、それぞれ、形成されてい
る。そして、前記平行平板間の空間のそれぞれにおい
て、前述されたようにして、電磁波の空洞共振が発生し
た場合、それぞれの空間における電磁波は、共振エネル
ギーを互いに打ち消し合うように振る舞う。そのため、
前記平行平板間の空間に発生した電磁波の空洞共振は、
波線18で示されるように、極めて微弱なものとなり、
空間内に閉じ込められた状態となる。
【0036】また、EMI低減構造基板11の周囲の端
部全体を取り囲むように前記接続用面状導体13bが形
成され、グランド用面状導体13aの端部が前記接続用
面状導体13bによって互いに接続されている。これに
より、前記電源用面状導体14の両側に形成された平行
平板間の空間は、端部が閉じられた状態となる。そのた
め、前記平行平板間の空間における電磁波の空洞共振に
よって発生した電磁界がEMI低減構造基板11の端部
から外部に漏れ出て放射することが抑制され、外部へ放
射される電磁波ノイズ16は、前記従来の4層構造基板
101から外部へ放射される電磁波ノイズ106と比較
して、極めて微弱なものとなる。
部全体を取り囲むように前記接続用面状導体13bが形
成され、グランド用面状導体13aの端部が前記接続用
面状導体13bによって互いに接続されている。これに
より、前記電源用面状導体14の両側に形成された平行
平板間の空間は、端部が閉じられた状態となる。そのた
め、前記平行平板間の空間における電磁波の空洞共振に
よって発生した電磁界がEMI低減構造基板11の端部
から外部に漏れ出て放射することが抑制され、外部へ放
射される電磁波ノイズ16は、前記従来の4層構造基板
101から外部へ放射される電磁波ノイズ106と比較
して、極めて微弱なものとなる。
【0037】さらに、電源用面状導体14の両側にグラ
ンド用面状導体13aが配設され、かつ、該グランド用
面状導体13aの端部が接続用面状導体13bによって
互いに接続されているので、グランド層を構成する導体
の面積が、広くなっている。そのため、信号トレース1
2を通って流れる信号のリターン電流は、常にグランド
層を流れ、また、グランド用面状導体13aの端部に偏
在することなく、グランド層全体に広がることになる。
これにより、EMI低減構造基板11の端部からの電磁
波ノイズ16の放射が抑制され、また、EMI低減構造
基板11全体からの電磁波の放射も抑制される。
ンド用面状導体13aが配設され、かつ、該グランド用
面状導体13aの端部が接続用面状導体13bによって
互いに接続されているので、グランド層を構成する導体
の面積が、広くなっている。そのため、信号トレース1
2を通って流れる信号のリターン電流は、常にグランド
層を流れ、また、グランド用面状導体13aの端部に偏
在することなく、グランド層全体に広がることになる。
これにより、EMI低減構造基板11の端部からの電磁
波ノイズ16の放射が抑制され、また、EMI低減構造
基板11全体からの電磁波の放射も抑制される。
【0038】次に、本発明の実施の形態におけるEMI
低減構造基板の実験例について説明する。
低減構造基板の実験例について説明する。
【0039】図5は本発明の実施の形態における比較実
験用基板の表面構成を示す斜視図、図6は本発明の実施
の形態における4層構造基板における放射電界強度を示
す図、図7は本発明の実施の形態におけるEMI低減構
造基板における放射電界強度を示す図、図8は本発明の
実施の形態における4層構造基板における表面近傍の磁
界強度分布を示す図、図9は本発明の実施の形態におけ
る4層構造基板における裏面近傍の磁界強度分布を示す
図、図10は本発明の実施の形態におけるEMI低減構
造基板における表面近傍の磁界強度分布を示す図、図1
1は本発明の実施の形態におけるEMI低減構造基板に
おける裏面近傍の磁界強度分布を示す図である。
験用基板の表面構成を示す斜視図、図6は本発明の実施
の形態における4層構造基板における放射電界強度を示
す図、図7は本発明の実施の形態におけるEMI低減構
造基板における放射電界強度を示す図、図8は本発明の
実施の形態における4層構造基板における表面近傍の磁
界強度分布を示す図、図9は本発明の実施の形態におけ
る4層構造基板における裏面近傍の磁界強度分布を示す
図、図10は本発明の実施の形態におけるEMI低減構
造基板における表面近傍の磁界強度分布を示す図、図1
1は本発明の実施の形態におけるEMI低減構造基板に
おける裏面近傍の磁界強度分布を示す図である。
【0040】ここでは、図5に示されるような表面構成
を有するとともに図1に示されるような断面構造を有す
るEMI低減構造基板11を制作し、また、比較用に、
図5に示されるような表面構成を有するとともに図2に
示されるような断面構造を有する4層構造基板101を
制作した。なお、前記EMI低減構造基板11及び4層
構造基板101の外形寸法は、ともに、230×150
〔mm〕である。
を有するとともに図1に示されるような断面構造を有す
るEMI低減構造基板11を制作し、また、比較用に、
図5に示されるような表面構成を有するとともに図2に
示されるような断面構造を有する4層構造基板101を
制作した。なお、前記EMI低減構造基板11及び4層
構造基板101の外形寸法は、ともに、230×150
〔mm〕である。
【0041】この場合、図5において、22は信号トレ
ースであり、表面に形成された信号トレース22a及び
22bと裏面に形成された信号トレース22cとから成
る。また、23はEMI低減構造基板11(4層構造基
板101)を貫通するビアホールであり、信号トレース
22aと信号トレース22cとを導通するビアホール2
3a、及び、信号トレース22bと信号トレース22c
とを導通するビアホール23bから成る。なお、前記信
号トレース22は、信号トレース22a、22b及び2
2cを合計して、長さが210〔mm〕、特性インピー
ダンスが50〔Ω〕である。
ースであり、表面に形成された信号トレース22a及び
22bと裏面に形成された信号トレース22cとから成
る。また、23はEMI低減構造基板11(4層構造基
板101)を貫通するビアホールであり、信号トレース
22aと信号トレース22cとを導通するビアホール2
3a、及び、信号トレース22bと信号トレース22c
とを導通するビアホール23bから成る。なお、前記信
号トレース22は、信号トレース22a、22b及び2
2cを合計して、長さが210〔mm〕、特性インピー
ダンスが50〔Ω〕である。
【0042】また、24は前記信号トレース22aの端
部に接続される信号入力用SMAコネクタ、25は前記
信号トレース22bの端部に接続される終端部接続用電
極、26は表面に多数形成された接続用電極である。な
お、前記終端部接続用電極25は、容量が5〔pF〕で
ある。
部に接続される信号入力用SMAコネクタ、25は前記
信号トレース22bの端部に接続される終端部接続用電
極、26は表面に多数形成された接続用電極である。な
お、前記終端部接続用電極25は、容量が5〔pF〕で
ある。
【0043】そして、前記構成のEMI低減構造基板1
1及び4層構造基板101の放射電解強度を電波暗室内
において測定した。
1及び4層構造基板101の放射電解強度を電波暗室内
において測定した。
【0044】ここで、図6には比較例として測定した4
層構造基板101の放射電解強度の周波数分布が示され
ている。図6から、4層構造基板101の放射電解強度
は、全般的に高く、周波数が300〔MHz〕周辺の帯
域及び周波数が450〔MHz〕以上の帯域では60
〔dB〕以上であり、約310〔MHz〕及び約630
〔MHz〕の周波数において大きなピークがあることが
分かる。そして、放射電解強度の最大値は、約630
〔MHz〕の周波数において79.0〔dB〕となって
いる。
層構造基板101の放射電解強度の周波数分布が示され
ている。図6から、4層構造基板101の放射電解強度
は、全般的に高く、周波数が300〔MHz〕周辺の帯
域及び周波数が450〔MHz〕以上の帯域では60
〔dB〕以上であり、約310〔MHz〕及び約630
〔MHz〕の周波数において大きなピークがあることが
分かる。そして、放射電解強度の最大値は、約630
〔MHz〕の周波数において79.0〔dB〕となって
いる。
【0045】一方、図7には本発明の実施の形態におけ
るEMI低減構造基板11の放射電解強度の周波数分布
が示されている。図7から、EMI低減構造基板11の
放射電解強度は、4層構造基板101の放射電解強度よ
りも低く、周波数が700〔MHz〕以下の帯域では、
50〔dB〕以上となることがほとんど無いことが分か
る。また、全帯域において大きなピークが発生しておら
ず、放射電解強度の最大値も、前記4層構造基板101
の最大値よりもはるかに低い59.1〔dB〕となって
いる。
るEMI低減構造基板11の放射電解強度の周波数分布
が示されている。図7から、EMI低減構造基板11の
放射電解強度は、4層構造基板101の放射電解強度よ
りも低く、周波数が700〔MHz〕以下の帯域では、
50〔dB〕以上となることがほとんど無いことが分か
る。また、全帯域において大きなピークが発生しておら
ず、放射電解強度の最大値も、前記4層構造基板101
の最大値よりもはるかに低い59.1〔dB〕となって
いる。
【0046】前記図6及び7に示される測定結果から、
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、放射
電解強度が効果的に抑制されていることが明らかであ
る。
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、放射
電解強度が効果的に抑制されていることが明らかであ
る。
【0047】続いて、前記構成のEMI低減構造基板1
1及び4層構造基板101の表面及び裏面における近傍
磁界強度を電波暗室内において測定した。
1及び4層構造基板101の表面及び裏面における近傍
磁界強度を電波暗室内において測定した。
【0048】ここで、図8には比較例として測定した4
層構造基板101の表面における近傍磁界強度の分布が
示されている。図8から、4層構造基板101の表面に
おける近傍磁界強度は、全般的に高く、表面に形成され
た信号トレース22a及び22bに対応する場所以外の
場所においても、50〔dB〕前後の値を示す場所が多
いことが分かる。なお、図8における大きな2つのピー
クは、表面に形成された信号トレース22a及び22b
に対応する場所にあることから、該信号トレース22a
及び22bによる磁界であることが分かる。
層構造基板101の表面における近傍磁界強度の分布が
示されている。図8から、4層構造基板101の表面に
おける近傍磁界強度は、全般的に高く、表面に形成され
た信号トレース22a及び22bに対応する場所以外の
場所においても、50〔dB〕前後の値を示す場所が多
いことが分かる。なお、図8における大きな2つのピー
クは、表面に形成された信号トレース22a及び22b
に対応する場所にあることから、該信号トレース22a
及び22bによる磁界であることが分かる。
【0049】また、図9には比較例として測定した4層
構造基板101の裏面における近傍磁界強度の分布が示
されている。図9から、4層構造基板101の裏面にお
ける近傍磁界強度は、全般的に高く、裏面に形成された
信号トレース22cに対応する場所以外の場所において
も、45〔dB〕以上の値を示す場所が多いことが分か
る。なお、図9における大きな1つのピークは、裏面に
形成された信号トレース22cに対応する場所にあるこ
とから、該信号トレース22cによる磁界であることが
分かる。
構造基板101の裏面における近傍磁界強度の分布が示
されている。図9から、4層構造基板101の裏面にお
ける近傍磁界強度は、全般的に高く、裏面に形成された
信号トレース22cに対応する場所以外の場所において
も、45〔dB〕以上の値を示す場所が多いことが分か
る。なお、図9における大きな1つのピークは、裏面に
形成された信号トレース22cに対応する場所にあるこ
とから、該信号トレース22cによる磁界であることが
分かる。
【0050】一方、図10には本発明の実施の形態にお
けるEMI低減構造基板11の表面における近傍磁界強
度の分布が示されている。図10から、EMI低減構造
基板11の表面における近傍磁界強度は、全般的に低
く、表面に形成された信号トレース22a及び22bに
対応する場所以外の場所においては、40〔dB〕以下
の値を示す場所が多いことが分かる。なお、図10にお
ける大きな2つのピークは、表面に形成された信号トレ
ース22a及び22bに対応する場所にあることから、
該信号トレース22a及び22bによる磁界であること
が分かる。
けるEMI低減構造基板11の表面における近傍磁界強
度の分布が示されている。図10から、EMI低減構造
基板11の表面における近傍磁界強度は、全般的に低
く、表面に形成された信号トレース22a及び22bに
対応する場所以外の場所においては、40〔dB〕以下
の値を示す場所が多いことが分かる。なお、図10にお
ける大きな2つのピークは、表面に形成された信号トレ
ース22a及び22bに対応する場所にあることから、
該信号トレース22a及び22bによる磁界であること
が分かる。
【0051】また、図11には本発明の実施の形態にお
けるEMI低減構造基板11の裏面における近傍磁界強
度の分布が示されている。図11から、EMI低減構造
基板11の裏面における近傍磁界強度は、全般的に低
く、裏面に形成された信号トレース22cに対応する場
所以外の場所においても、38〔dB〕以下の値を示す
場所が多いことが分かる。なお、図11における大きな
1つのピークは、裏面に形成された信号トレース22c
に対応する場所にあることから、該信号トレース22c
による磁界であることが分かる。
けるEMI低減構造基板11の裏面における近傍磁界強
度の分布が示されている。図11から、EMI低減構造
基板11の裏面における近傍磁界強度は、全般的に低
く、裏面に形成された信号トレース22cに対応する場
所以外の場所においても、38〔dB〕以下の値を示す
場所が多いことが分かる。なお、図11における大きな
1つのピークは、裏面に形成された信号トレース22c
に対応する場所にあることから、該信号トレース22c
による磁界であることが分かる。
【0052】前記図8〜11に示される測定結果から、
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、信号
トレース22a、22b及び22cに対応する場所以外
の場所において磁界強度が効果的に抑制されていること
が明らかである。
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、信号
トレース22a、22b及び22cに対応する場所以外
の場所において磁界強度が効果的に抑制されていること
が明らかである。
【0053】このように、本実施の形態において、EM
I低減構造基板11のグランド層を構成するグランド用
面状導体13aは、電源層を構成する電源用面状導体1
4を両側から挟み込み、かつ、該電源用面状導体14の
両側のグランド用面状導体13aの端部が、接続用面状
導体13bによって接続される。すなわち、両側のグラ
ンド用面状導体13aの間に形成される空間は接続用面
状導体13bによって端部が閉じられ、かつ、端部が閉
じられた前記空間の中に電源用面状導体14が閉じ込め
られている。
I低減構造基板11のグランド層を構成するグランド用
面状導体13aは、電源層を構成する電源用面状導体1
4を両側から挟み込み、かつ、該電源用面状導体14の
両側のグランド用面状導体13aの端部が、接続用面状
導体13bによって接続される。すなわち、両側のグラ
ンド用面状導体13aの間に形成される空間は接続用面
状導体13bによって端部が閉じられ、かつ、端部が閉
じられた前記空間の中に電源用面状導体14が閉じ込め
られている。
【0054】そのため、前記電源用面状導体14とグラ
ンド用面状導体13aとの間に形成される平行平板間の
空間に発生した電磁波は、共振エネルギーを互いに打ち
消し合うように振る舞い、空洞共振は極めて微弱なもの
となり、前記空間の中に閉じ込められる。また、前記空
間の端部が接続用面状導体13bによって閉じられてい
るので、前記電磁波が前記空間の端部から外部に漏れ出
て放射されることを抑制することができる。さらに、E
MI低減構造基板11全体からの電磁波の放射も抑制す
ることができる。したがって、電磁波による電磁障害を
効果的に低減することができる。
ンド用面状導体13aとの間に形成される平行平板間の
空間に発生した電磁波は、共振エネルギーを互いに打ち
消し合うように振る舞い、空洞共振は極めて微弱なもの
となり、前記空間の中に閉じ込められる。また、前記空
間の端部が接続用面状導体13bによって閉じられてい
るので、前記電磁波が前記空間の端部から外部に漏れ出
て放射されることを抑制することができる。さらに、E
MI低減構造基板11全体からの電磁波の放射も抑制す
ることができる。したがって、電磁波による電磁障害を
効果的に低減することができる。
【0055】また、電磁波の影響を抑制するために従来
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うに、回路の機能には寄与しない部品や装置を使用する
必要がなくなるので、基板の製造コストを低下させるこ
とができ、また、小型高密度実装化を図ることができ
る。
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うに、回路の機能には寄与しない部品や装置を使用する
必要がなくなるので、基板の製造コストを低下させるこ
とができ、また、小型高密度実装化を図ることができ
る。
【0056】なお、本実施の形態においては、外側の2
つのグランド層としてのグランド用面状導体13aの間
に、1つの電源層としての電源用面状導体14が挟まれ
ているEMI低減構造基板11について説明したが、該
EMI低減構造基板11は、外側の2つのグランド層の
間に複数の電源層、他のグランド層及び信号配線層を有
するものであってもよい。
つのグランド層としてのグランド用面状導体13aの間
に、1つの電源層としての電源用面状導体14が挟まれ
ているEMI低減構造基板11について説明したが、該
EMI低減構造基板11は、外側の2つのグランド層の
間に複数の電源層、他のグランド層及び信号配線層を有
するものであってもよい。
【0057】そして、本発明の実施の形態におけるEM
I低減構造基板11は、一般のデジタル回路に適用する
ことができるので、情報処理機器等のデジタル回路を使
用する一般的な電子装置に容易に、かつ、低コストで適
用することができる。
I低減構造基板11は、一般のデジタル回路に適用する
ことができるので、情報処理機器等のデジタル回路を使
用する一般的な電子装置に容易に、かつ、低コストで適
用することができる。
【0058】なお、本発明は前記実施の形態に限定され
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
【0059】
【発明の効果】以上詳細に説明したように、本発明によ
れば、EMI低減構造基板においては、電源層と、該電
源層を両側から挟み込むグランド層と、該グランド層の
端部を接続する接続体を有する。
れば、EMI低減構造基板においては、電源層と、該電
源層を両側から挟み込むグランド層と、該グランド層の
端部を接続する接続体を有する。
【0060】この場合、両側のグランド層の間に形成さ
れる空間は接続体によって端部が閉じられ、かつ、端部
が閉じられた前記空間の中にグランド層が閉じ込められ
ている。そのため、前記電源層とグランド層との間に形
成される平行平板間の空間に発生した電磁波は、共振エ
ネルギーを互いに打ち消し合うように振る舞い、空洞共
振は極めて微弱なものとなり、前記空間の中に閉じ込め
られる。
れる空間は接続体によって端部が閉じられ、かつ、端部
が閉じられた前記空間の中にグランド層が閉じ込められ
ている。そのため、前記電源層とグランド層との間に形
成される平行平板間の空間に発生した電磁波は、共振エ
ネルギーを互いに打ち消し合うように振る舞い、空洞共
振は極めて微弱なものとなり、前記空間の中に閉じ込め
られる。
【0061】また、前記空間の端部が接続体によって閉
じられているので、前記電磁波が前記空間の端部から外
部に漏れ出て放射されることを抑制することができる。
さらに、EMI低減構造基板全体からの電磁波の放射も
抑制することができる。
じられているので、前記電磁波が前記空間の端部から外
部に漏れ出て放射されることを抑制することができる。
さらに、EMI低減構造基板全体からの電磁波の放射も
抑制することができる。
【0062】したがって、電磁波による電磁障害を効果
的に低減することができる。
的に低減することができる。
【0063】また、電磁波の影響を抑制するために従来
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うな、回路の機能に寄与しない部品や装置を使用する必
要がなくなるので、基板の製造コストを低下させること
ができ、また、小型高密度実装化を図ることができる。
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うな、回路の機能に寄与しない部品や装置を使用する必
要がなくなるので、基板の製造コストを低下させること
ができ、また、小型高密度実装化を図ることができる。
【図1】本発明の実施の形態におけるEMI低減構造基
板の層構造を示す断面図である。
板の層構造を示す断面図である。
【図2】従来の基板の層構造を示す断面図である。
【図3】従来の4層構造基板の端部から電磁波ノイズが
外部へ放射される状態を説明する図である。
外部へ放射される状態を説明する図である。
【図4】本発明の実施の形態におけるEMI低減構造基
板から電磁波ノイズが外部へ放射される状態を説明する
図である。
板から電磁波ノイズが外部へ放射される状態を説明する
図である。
【図5】本発明の実施の形態における比較実験用基板の
表面構成を示す斜視図である。
表面構成を示す斜視図である。
【図6】本発明の実施の形態における4層構造基板にお
ける放射電界強度を示す図である。
ける放射電界強度を示す図である。
【図7】本発明の実施の形態におけるEMI低減構造基
板における放射電界強度を示す図である。
板における放射電界強度を示す図である。
【図8】本発明の実施の形態における4層構造基板にお
ける表面近傍の磁界強度分布を示す図である。
ける表面近傍の磁界強度分布を示す図である。
【図9】本発明の実施の形態における4層構造基板にお
ける裏面近傍の磁界強度分布を示す図である。
ける裏面近傍の磁界強度分布を示す図である。
【図10】本発明の実施の形態におけるEMI低減構造
基板における表面近傍の磁界強度分布を示す図である。
基板における表面近傍の磁界強度分布を示す図である。
【図11】本発明の実施の形態におけるEMI低減構造
基板における裏面近傍の磁界強度分布を示す図である。
基板における裏面近傍の磁界強度分布を示す図である。
11 EMI低減構造基板
13a グランド用面状導体
13b 接続用面状導体
14 電源用面状導体
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5E321 AA17 GG05
5E338 AA03 CC01 CC04 CC06 CD03
EE13
5E346 BB02 BB03 BB04 BB07 CC01
FF22 FF28 FF42 HH04 HH06
HH40
Claims (6)
- 【請求項1】 (a)電源層と、(b)該電源層を両側
から挟み込むグランド層と、(c)該グランド層の端部
を接続する接続体を有することを特徴とするEMI低減
構造基板。 - 【請求項2】 前記グランド層の外側に配設された信号
配線層を有する請求項1に記載のEMI低減構造基板。 - 【請求項3】 前記信号配線層は、電子回路部品が接続
される請求項2に記載のEMI低減構造基板。 - 【請求項4】 前記電源層、グランド層及び接続体は、
面状導体から成る請求項1〜3のいずれか1項に記載の
EMI低減構造基板。 - 【請求項5】 前記接続体は、前記グランド層の端部を
取り囲むように形成されている請求項1〜4のいずれか
1項に記載のEMI低減構造基板。 - 【請求項6】 4層以上の多層基板である請求項1〜5
のいずれか1項に記載のEMI低減構造基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002015274A JP2003218541A (ja) | 2002-01-24 | 2002-01-24 | Emi低減構造基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002015274A JP2003218541A (ja) | 2002-01-24 | 2002-01-24 | Emi低減構造基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003218541A true JP2003218541A (ja) | 2003-07-31 |
Family
ID=27651723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002015274A Pending JP2003218541A (ja) | 2002-01-24 | 2002-01-24 | Emi低減構造基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003218541A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276957A (ja) * | 2004-03-23 | 2005-10-06 | Fujitsu Ltd | プリント基板 |
JP2006210448A (ja) * | 2005-01-26 | 2006-08-10 | Nec Corp | フレックスリジット配線板及びその製造方法 |
JP2007152646A (ja) * | 2005-12-01 | 2007-06-21 | Canon Finetech Inc | 画像形成装置 |
JP2010027684A (ja) * | 2008-07-15 | 2010-02-04 | Fuji Xerox Co Ltd | プリント配線基板 |
WO2011040030A1 (ja) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | モジュールとその製造方法 |
JP2011114296A (ja) * | 2009-11-30 | 2011-06-09 | Samsung Electronics Co Ltd | フレキシブル基板およびフレキシブル基板の製造方法 |
US8274773B2 (en) | 2010-03-12 | 2012-09-25 | Renesas Electronics Corporation | Multilayered board semiconductor device with BGA package |
US8284564B2 (en) | 2009-02-09 | 2012-10-09 | Sony Corporation | Circuit board |
US9060423B2 (en) | 2011-02-07 | 2015-06-16 | Sony Corporation | Laminated wiring board |
-
2002
- 2002-01-24 JP JP2002015274A patent/JP2003218541A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276957A (ja) * | 2004-03-23 | 2005-10-06 | Fujitsu Ltd | プリント基板 |
JP2006210448A (ja) * | 2005-01-26 | 2006-08-10 | Nec Corp | フレックスリジット配線板及びその製造方法 |
JP4721342B2 (ja) * | 2005-12-01 | 2011-07-13 | キヤノンファインテック株式会社 | 画像形成装置 |
JP2007152646A (ja) * | 2005-12-01 | 2007-06-21 | Canon Finetech Inc | 画像形成装置 |
JP2010027684A (ja) * | 2008-07-15 | 2010-02-04 | Fuji Xerox Co Ltd | プリント配線基板 |
US8373072B2 (en) | 2008-07-15 | 2013-02-12 | Fuji Xerox Co., Ltd. | Printed circuit board |
US8284564B2 (en) | 2009-02-09 | 2012-10-09 | Sony Corporation | Circuit board |
WO2011040030A1 (ja) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | モジュールとその製造方法 |
US8946563B2 (en) | 2009-10-01 | 2015-02-03 | Panasonic Intellectual Property Management Co., Ltd. | Module with exposed parts of copper foil and process for production thereof |
JP2011114296A (ja) * | 2009-11-30 | 2011-06-09 | Samsung Electronics Co Ltd | フレキシブル基板およびフレキシブル基板の製造方法 |
US8274773B2 (en) | 2010-03-12 | 2012-09-25 | Renesas Electronics Corporation | Multilayered board semiconductor device with BGA package |
US8520354B2 (en) | 2010-03-12 | 2013-08-27 | Renesas Electronics Corporation | Multilayered board semiconductor device with BGA package |
US9060423B2 (en) | 2011-02-07 | 2015-06-16 | Sony Corporation | Laminated wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3926880B2 (ja) | 多層プリント板 | |
US5639989A (en) | Shielded electronic component assembly and method for making the same | |
JP2867985B2 (ja) | プリント回路基板 | |
US6150895A (en) | Circuit board voltage plane impedance matching | |
JPH1140915A (ja) | プリント配線板 | |
US6873219B2 (en) | Printed circuit board noise attenuation using lossy conductors | |
US9219299B2 (en) | Resonator, multilayer board and electronic device | |
JP5176736B2 (ja) | プリント配線基板 | |
JP2003078279A (ja) | プリント基板のシールド方法及びその方法を用いたプリント基板が装着された装置 | |
JP2003218541A (ja) | Emi低減構造基板 | |
JP2004363347A (ja) | 多層プリント基板 | |
JPH07225634A (ja) | 情報処理装置 | |
WO2011012372A1 (en) | Electronic circuit | |
JP4494714B2 (ja) | プリント配線板 | |
JPH08204377A (ja) | 遮蔽体 | |
JPH11220263A (ja) | プリント配線板 | |
JP2735060B2 (ja) | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 | |
Wu et al. | A theoretical investigation of the resonance damping performance of magnetic material coating in power/ground plane structures | |
JPH09246776A (ja) | プリント配線板 | |
JP2005302799A (ja) | 多層プリント配線板 | |
US10729003B2 (en) | Anti-electromagnetic interference circuit board | |
JP2004087589A (ja) | Emi低減プリント基板 | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
JP2002185218A (ja) | マイクロストリップライン | |
JPH0864984A (ja) | 低emi構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |