JP3214472B2 - 多層プリント回路基板 - Google Patents
多層プリント回路基板Info
- Publication number
- JP3214472B2 JP3214472B2 JP34577698A JP34577698A JP3214472B2 JP 3214472 B2 JP3214472 B2 JP 3214472B2 JP 34577698 A JP34577698 A JP 34577698A JP 34577698 A JP34577698 A JP 34577698A JP 3214472 B2 JP3214472 B2 JP 3214472B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- insulator
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＭＩ（Electrom
agnetic interference：電磁障害）を抑制する多層プ
リント回路基板に関する。
agnetic interference：電磁障害）を抑制する多層プ
リント回路基板に関する。
【０００２】
【従来の技術】従来、この種の多層プリント回路基板
は、ＩＣやＬＳＩの動作時に電源層に流れる高周波電流
が、電源層とグランド層からなる電源系に大きな電流ル
ープを形成しないようにするため、例えば特開平９−１
３９５７３号公報に示されるように、電源デカップリン
グの強化を目的として、電源層をつづら折り状、もしく
は交差状、もしくはスパイラル状のインピーダンス付加
回路を含む配線で構成するとともに、電源層の上下両側
の絶縁材料を磁性体を含む磁性体混合絶縁材料としてい
た。
は、ＩＣやＬＳＩの動作時に電源層に流れる高周波電流
が、電源層とグランド層からなる電源系に大きな電流ル
ープを形成しないようにするため、例えば特開平９−１
３９５７３号公報に示されるように、電源デカップリン
グの強化を目的として、電源層をつづら折り状、もしく
は交差状、もしくはスパイラル状のインピーダンス付加
回路を含む配線で構成するとともに、電源層の上下両側
の絶縁材料を磁性体を含む磁性体混合絶縁材料としてい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
多層プリント回路基板においても次の問題点がある。
多層プリント回路基板においても次の問題点がある。
【０００４】第１の問題点は、多層プリント回路基板に
実装されたＩＣやＬＳＩが動作している時、これらから
電源層に高周波電流が流れ、電源−グランド層からなる
電源系から放射電磁ノイズが発生するということであ
る。
実装されたＩＣやＬＳＩが動作している時、これらから
電源層に高周波電流が流れ、電源−グランド層からなる
電源系から放射電磁ノイズが発生するということであ
る。
【０００５】その理由は、電源層に流れる高周波電流が
電源系における大きな電流ループの形成の原因となり、
これがループ形アンテナになるからである。
電源系における大きな電流ループの形成の原因となり、
これがループ形アンテナになるからである。
【０００６】第２の問題点は、前記電源系に定在波が生
じ、定在波の周波数で強い放射電磁ノイズが発生すると
いうことである。
じ、定在波の周波数で強い放射電磁ノイズが発生すると
いうことである。
【０００７】その理由は、ＩＣやＬＳＩのスイッチング
時にこれらに供給される電源層からの電流が、電源系の
電圧変動を引き起こすため定在波が発生し、電源系がア
ンテナになるからである。
時にこれらに供給される電源層からの電流が、電源系の
電圧変動を引き起こすため定在波が発生し、電源系がア
ンテナになるからである。
【０００８】本発明の目的は、多層プリント回路基板の
電源系からの放射電磁ノイズを抑えることである。
電源系からの放射電磁ノイズを抑えることである。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明の第１の多層プリント回路基板は、信号
層、電源層およびグランド層を含む多層プリント回路基
板において、電源層とグランド層の間に２種類以上の絶
縁体磁性材料が挟まれており、電源層とグランド層の間
に挟まれた２種類以上の絶縁体磁性材料が層状に形成さ
れていることを特徴としている。
めに、本発明の第１の多層プリント回路基板は、信号
層、電源層およびグランド層を含む多層プリント回路基
板において、電源層とグランド層の間に２種類以上の絶
縁体磁性材料が挟まれており、電源層とグランド層の間
に挟まれた２種類以上の絶縁体磁性材料が層状に形成さ
れていることを特徴としている。
【００１０】なお、絶縁体磁性材料は、金属または絶縁
体の磁性体粉末と樹脂で構成され、磁性体粉末の物質の
種類が異なる２種類以上の絶縁体磁性材料が含まれてい
ること、あるいは、磁性体粉末の体積比率が異なる２種
類以上の絶縁体磁性材料が含まれていること、あるい
は、磁性体粉末の平均粒径が異なる２種類以上の絶縁体
磁性材料が含まれていることが、好ましい。
体の磁性体粉末と樹脂で構成され、磁性体粉末の物質の
種類が異なる２種類以上の絶縁体磁性材料が含まれてい
ること、あるいは、磁性体粉末の体積比率が異なる２種
類以上の絶縁体磁性材料が含まれていること、あるい
は、磁性体粉末の平均粒径が異なる２種類以上の絶縁体
磁性材料が含まれていることが、好ましい。
【００１１】また、請求項５の発明の多層プリント回路
基板は、信号層、電源層およびグランド層を含む多層プ
リント回路基板において、電源層が配線で構成され、か
つＩＣ及びＬＳＩの近くの電源層は、一本の配線が複数
の配線に枝別れし、この枝別れした配線が再び一本の配
線になるように構成され、さらにＩＣ及びＬＳＩの電源
デカップリング用としてこれらの近くに電源層とグラン
ド層に接続されたコンデンサを実装することを特徴とし
ている。
基板は、信号層、電源層およびグランド層を含む多層プ
リント回路基板において、電源層が配線で構成され、か
つＩＣ及びＬＳＩの近くの電源層は、一本の配線が複数
の配線に枝別れし、この枝別れした配線が再び一本の配
線になるように構成され、さらにＩＣ及びＬＳＩの電源
デカップリング用としてこれらの近くに電源層とグラン
ド層に接続されたコンデンサを実装することを特徴とし
ている。
【００１２】なお、電源層とグランド層の間に２種類以
上の絶縁体磁性材料が挟まれており、電源層とグランド
層の間に挟まれた２種類以上の絶縁体磁性材料が層状に
積層されていることが好ましく、なおまた、絶縁体磁性
材料は、金属または絶縁体の磁性体粉末と樹脂で構成さ
れ、磁性体粉末の物質の種類が異なる２種類以上の絶縁
体磁性材料が含まれていること、あるいは、磁性体粉末
の体積比率が異なる２種類以上の絶縁体磁性材料が含ま
れていること、あるいは、磁性体粉末の平均粒径が異な
る２種類以上の絶縁体磁性材料が含まれていることも好
ましい。
上の絶縁体磁性材料が挟まれており、電源層とグランド
層の間に挟まれた２種類以上の絶縁体磁性材料が層状に
積層されていることが好ましく、なおまた、絶縁体磁性
材料は、金属または絶縁体の磁性体粉末と樹脂で構成さ
れ、磁性体粉末の物質の種類が異なる２種類以上の絶縁
体磁性材料が含まれていること、あるいは、磁性体粉末
の体積比率が異なる２種類以上の絶縁体磁性材料が含ま
れていること、あるいは、磁性体粉末の平均粒径が異な
る２種類以上の絶縁体磁性材料が含まれていることも好
ましい。
【００１３】本発明の作用を述べる。電源層とグランド
層の間に絶縁体磁性材料を挿入することにより、磁性材
料の複素透磁率μ* の虚数部μ”（μ* ＝μ’−ｊ
μ”におけるμ”）を利用して電磁波を減衰させる。挿
入する絶縁体磁性材料は、複素透磁率の周波数特性の異
なる二種以上とする。複素透磁率の周波数特性の異なる
絶縁体磁性材料を挿入することにより、前述虚数部μ”
による電磁波の減衰効果を広い周波数帯域にわたって利
用できる。
層の間に絶縁体磁性材料を挿入することにより、磁性材
料の複素透磁率μ* の虚数部μ”（μ* ＝μ’−ｊ
μ”におけるμ”）を利用して電磁波を減衰させる。挿
入する絶縁体磁性材料は、複素透磁率の周波数特性の異
なる二種以上とする。複素透磁率の周波数特性の異なる
絶縁体磁性材料を挿入することにより、前述虚数部μ”
による電磁波の減衰効果を広い周波数帯域にわたって利
用できる。
【００１４】また、前述のように電源層を配線化し、電
源層とグランド層の間に複素透磁率の周波数特性の異な
る二種以上の絶縁体磁性材料を挿入し、さらに前述のよ
うにコンデンサを実装した場合、 ＩＣやＬＳＩの近く
の前述構造の配線部分がインダクタ素子と見なすことが
でき、また絶縁体磁性材料がインダクタ素子のコアとな
るので、ＩＣやＬＳＩの電源デカップリングが強化され
高周波電流ループが小さくなる。さらに、前述虚数部
μ”による電磁波の減衰効果も利用できる。
源層とグランド層の間に複素透磁率の周波数特性の異な
る二種以上の絶縁体磁性材料を挿入し、さらに前述のよ
うにコンデンサを実装した場合、 ＩＣやＬＳＩの近く
の前述構造の配線部分がインダクタ素子と見なすことが
でき、また絶縁体磁性材料がインダクタ素子のコアとな
るので、ＩＣやＬＳＩの電源デカップリングが強化され
高周波電流ループが小さくなる。さらに、前述虚数部
μ”による電磁波の減衰効果も利用できる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１６】図１は、本発明の多層プリント回路基板１
の一実施形態例の断面図、図２は、本実施形態例の電源
層４の平面図、図３は、本実施形態例の動作を説明する
ための断面図、図４は、本実施形態例の電源層４の構成
要素であるインダクタ素子１０の一実施形態例の平面
図、図５（ａ）は、エポキシ樹脂とセンダストの粉末を
混合した２種類の絶縁体磁性材料１５ａ，１５ｂの複素
透磁率μ* の実数部μ’の周波数特性を示す図、
（ｂ）は、同じく２種類の絶縁体磁性材料１５ａ，１５
ｂの複素透磁率μ* の虚数部μ”の周波数特性を示す
図である。
の一実施形態例の断面図、図２は、本実施形態例の電源
層４の平面図、図３は、本実施形態例の動作を説明する
ための断面図、図４は、本実施形態例の電源層４の構成
要素であるインダクタ素子１０の一実施形態例の平面
図、図５（ａ）は、エポキシ樹脂とセンダストの粉末を
混合した２種類の絶縁体磁性材料１５ａ，１５ｂの複素
透磁率μ* の実数部μ’の周波数特性を示す図、
（ｂ）は、同じく２種類の絶縁体磁性材料１５ａ，１５
ｂの複素透磁率μ* の虚数部μ”の周波数特性を示す
図である。
【００１７】図１を参照すると、本発明の実施形態例
は、例えば電源層４とグランド層３の間に２種類の絶縁
体磁性材料６ａおよび６ｂが層状に挟まれている多層プ
リント回路基板である。絶縁体磁性材料６ａおよび６ｂ
はフェライト、もしくは樹脂の中に磁性体粉末が散在し
ているような物質が望ましい。
は、例えば電源層４とグランド層３の間に２種類の絶縁
体磁性材料６ａおよび６ｂが層状に挟まれている多層プ
リント回路基板である。絶縁体磁性材料６ａおよび６ｂ
はフェライト、もしくは樹脂の中に磁性体粉末が散在し
ているような物質が望ましい。
【００１８】２種類以上の絶縁体磁性材料にフェライト
を用いる場合は、異なる種類のフェライトあるいは構成
する元素は同じでも組成の異なるフェライトを組み合わ
せる。２種類以上の絶縁体磁性材料に樹脂の中に磁性体
粉末が散在しているような物質を用いる場合は、磁性体
粉末の種類および体積比率は同じで平均粒径の異なる前
記物質、あるいは磁性体粉末の種類は同じで体積比率の
異なる前記物質を組み合わせる。
を用いる場合は、異なる種類のフェライトあるいは構成
する元素は同じでも組成の異なるフェライトを組み合わ
せる。２種類以上の絶縁体磁性材料に樹脂の中に磁性体
粉末が散在しているような物質を用いる場合は、磁性体
粉末の種類および体積比率は同じで平均粒径の異なる前
記物質、あるいは磁性体粉末の種類は同じで体積比率の
異なる前記物質を組み合わせる。
【００１９】また、電源層４を、ＩＣやＬＳＩの近くに
図４に示すようなインダクタ素子が存在するように例え
ば図２のように配線化し、電源層４とグランド層３の間
に２種類の絶縁体磁性材料６ａおよび６ｂが層状に挟ま
れている多層プリント回路基板も本発明の実施形態例の
一つである。電源層とグランド層の間の絶縁体磁性材料
は２種類以上であれば良い。絶縁体磁性材料に関する条
件は、前述と同様である。
図４に示すようなインダクタ素子が存在するように例え
ば図２のように配線化し、電源層４とグランド層３の間
に２種類の絶縁体磁性材料６ａおよび６ｂが層状に挟ま
れている多層プリント回路基板も本発明の実施形態例の
一つである。電源層とグランド層の間の絶縁体磁性材料
は２種類以上であれば良い。絶縁体磁性材料に関する条
件は、前述と同様である。
【００２０】次に、図３を参照して本実施形態例の動作
を説明する。例えば、ＬＳＩ１２ａの動作時にＬＳＩ１
２ａから電源層４に流れる高周波電流は、ＬＳＩ１２ａ
から最も近いデカップリングコンデンサ１３ａのみでは
なく、ＬＳＩ１２ａから離れているデカップリングコン
デンサ１３ｂも経由してグランド層３を帰路電流として
流れる。従来、デカップリングコンデンサ１３ｂを経由
してグランド層３を流れる高周波電流は、大きな電流ル
ープを形成することになり、これが放射電磁ノイズの原
因となっていた。
を説明する。例えば、ＬＳＩ１２ａの動作時にＬＳＩ１
２ａから電源層４に流れる高周波電流は、ＬＳＩ１２ａ
から最も近いデカップリングコンデンサ１３ａのみでは
なく、ＬＳＩ１２ａから離れているデカップリングコン
デンサ１３ｂも経由してグランド層３を帰路電流として
流れる。従来、デカップリングコンデンサ１３ｂを経由
してグランド層３を流れる高周波電流は、大きな電流ル
ープを形成することになり、これが放射電磁ノイズの原
因となっていた。
【００２１】また、ＬＳＩ１２ａや１２ｂのスイッチン
グ時に供給される電源層４からの電流が、電源層４とグ
ランド層３からなる電源系の電圧変動を引き起こすので
電源系に定在波が発生し、これがアンテナになり放射電
磁ノイズの発生源となっていた。
グ時に供給される電源層４からの電流が、電源層４とグ
ランド層３からなる電源系の電圧変動を引き起こすので
電源系に定在波が発生し、これがアンテナになり放射電
磁ノイズの発生源となっていた。
【００２２】本発明によれば、例えば図３のように電源
層４とグランド層３の間に、２種類の絶縁体磁性材料６
ａおよび６ｂを層状に入れることによって、各々の絶縁
体磁性材料の前述虚数部μ”の存在により、前述のよう
な２つの事が原因となって電源系で発生する電磁波を減
衰できる。電磁波の減衰特性は、２種類の絶縁体磁性材
料６ａおよび６ｂの虚数部μ”の周波数特性に依存す
る。
層４とグランド層３の間に、２種類の絶縁体磁性材料６
ａおよび６ｂを層状に入れることによって、各々の絶縁
体磁性材料の前述虚数部μ”の存在により、前述のよう
な２つの事が原因となって電源系で発生する電磁波を減
衰できる。電磁波の減衰特性は、２種類の絶縁体磁性材
料６ａおよび６ｂの虚数部μ”の周波数特性に依存す
る。
【００２３】また、本発明によれば、図３において電源
層４を配線で構成し、ＬＳＩ１２ａおよび１２ｂの近く
に、例えば図４のような構造をもつインダクタ素子１０
を含むようにし、電源層４とグランド層３の間に例えば
２種類の絶縁体磁性材料６ａおよび６ｂを挿入しても放
射電磁ノイズを抑制できる。このような場合、インダク
タ素子１０および前述２種類の絶縁体磁性材料６ａおよ
び６ｂは、ＬＳＩ１２ａおよび１２ｂの動作時に、これ
らから電源層４に流れる高周波電流に対して高インピー
ダンス素子として働くので、ＬＳＩ１２ａおよび１２ｂ
から流れる高周波電流の大部分は、それぞれ最も近いデ
カップリングコンデンサ１３ａおよび１３ｂを経由して
グランド層３を流れる。したがって、多層プリント回路
基板の電源系で前述のような大きな電流ループが形成さ
れる割合が減り、放射電磁ノイズが抑えられる。前述高
インピーダンス素子の周波数特性は、電源−グランド層
間に挿入される絶縁体磁性材料の複素透磁率μ* の実
数部μ’（μ* ＝μ’−ｊμ”におけるμ’）の周波
数特性に依存する。さらに、前述のようにＬＳＩのスイ
ッチング時に電源系に定在波が発生した場合、各々の絶
縁体磁性材料の前述虚数部μ”の存在により定在波を減
衰でき、電源系からの放射電磁ノイズを抑制できる。
層４を配線で構成し、ＬＳＩ１２ａおよび１２ｂの近く
に、例えば図４のような構造をもつインダクタ素子１０
を含むようにし、電源層４とグランド層３の間に例えば
２種類の絶縁体磁性材料６ａおよび６ｂを挿入しても放
射電磁ノイズを抑制できる。このような場合、インダク
タ素子１０および前述２種類の絶縁体磁性材料６ａおよ
び６ｂは、ＬＳＩ１２ａおよび１２ｂの動作時に、これ
らから電源層４に流れる高周波電流に対して高インピー
ダンス素子として働くので、ＬＳＩ１２ａおよび１２ｂ
から流れる高周波電流の大部分は、それぞれ最も近いデ
カップリングコンデンサ１３ａおよび１３ｂを経由して
グランド層３を流れる。したがって、多層プリント回路
基板の電源系で前述のような大きな電流ループが形成さ
れる割合が減り、放射電磁ノイズが抑えられる。前述高
インピーダンス素子の周波数特性は、電源−グランド層
間に挿入される絶縁体磁性材料の複素透磁率μ* の実
数部μ’（μ* ＝μ’−ｊμ”におけるμ’）の周波
数特性に依存する。さらに、前述のようにＬＳＩのスイ
ッチング時に電源系に定在波が発生した場合、各々の絶
縁体磁性材料の前述虚数部μ”の存在により定在波を減
衰でき、電源系からの放射電磁ノイズを抑制できる。
【００２４】次に、実施例について説明する。
【００２５】構成としては、例えば図１において、電源
層４とグランド層３の間に、センダスト粉末とエポキシ
樹脂との混入割合が体積比率にして約６４％対３６％で
あり、センダスト粉末の平均粒径が約３６μmであるよ
うな磁性材料、およびセンダスト粉末とエポキシ樹脂と
の混入割合が体積比率にして約６４％対３６％であり、
センダスト粉末の平均粒径が約８μmであるような磁性
材料を層状に入れる。
層４とグランド層３の間に、センダスト粉末とエポキシ
樹脂との混入割合が体積比率にして約６４％対３６％で
あり、センダスト粉末の平均粒径が約３６μmであるよ
うな磁性材料、およびセンダスト粉末とエポキシ樹脂と
の混入割合が体積比率にして約６４％対３６％であり、
センダスト粉末の平均粒径が約８μmであるような磁性
材料を層状に入れる。
【００２６】また、図１において電源層４を、ＩＣやＬ
ＳＩの近くに図４に示すようなインダクタ素子１０が存
在するように例えば図２のように配線化し、さらに電源
層４とグランド層３の間に例えば前述２種類の絶縁体磁
性材料を層状に挿入してもよい。
ＳＩの近くに図４に示すようなインダクタ素子１０が存
在するように例えば図２のように配線化し、さらに電源
層４とグランド層３の間に例えば前述２種類の絶縁体磁
性材料を層状に挿入してもよい。
【００２７】動作について説明すると、図５（ａ）およ
び（ｂ）は、センダスト粉末とエポキシ樹脂との混入割
合が体積比率にして約６４％対３６％であり、センダス
ト粉末の平均粒径が約３６μmであるような磁性材料１
５ａ、およびセンダスト粉末とエポキシ樹脂との混入割
合が体積比率にして約６４％対３６％であり、センダス
ト粉末の平均粒径が約８μmであるような磁性材料１５
ｂの複素透磁率の、それぞれ、実数部および虚数部の周
波数特性を示している。このような、複素透磁率の周波
数特性の異なる絶縁体磁性材料１５ａ，１５ｂを電源層
４とグランド層３の間に挿入することにより、電源系で
発生する電磁波の減衰特性は、各々の絶縁体磁性材料１
５ａ，１５ｂの前述虚数部μ”の周波数特性を平均化し
たようなスペクトル形状を持ち、電源系からの放射電磁
ノイズを広い周波数帯域にわたって抑制できる。
び（ｂ）は、センダスト粉末とエポキシ樹脂との混入割
合が体積比率にして約６４％対３６％であり、センダス
ト粉末の平均粒径が約３６μmであるような磁性材料１
５ａ、およびセンダスト粉末とエポキシ樹脂との混入割
合が体積比率にして約６４％対３６％であり、センダス
ト粉末の平均粒径が約８μmであるような磁性材料１５
ｂの複素透磁率の、それぞれ、実数部および虚数部の周
波数特性を示している。このような、複素透磁率の周波
数特性の異なる絶縁体磁性材料１５ａ，１５ｂを電源層
４とグランド層３の間に挿入することにより、電源系で
発生する電磁波の減衰特性は、各々の絶縁体磁性材料１
５ａ，１５ｂの前述虚数部μ”の周波数特性を平均化し
たようなスペクトル形状を持ち、電源系からの放射電磁
ノイズを広い周波数帯域にわたって抑制できる。
【００２８】また、電源層４を配線で構成し、ＩＣやＬ
ＳＩの近くに、例えば図４のような構造をもつインダク
タ素子１０が存在するようにし、さらに図５（ａ），
（ｂ）に示すような、複素透磁率の周波数特性の異なる
絶縁体磁性材料１５ａ，１５ｂを電源層４−グランド層
３間に挿入することにより、電源系で大きな電流ループ
が形成される割合が減り、放射電磁ノイズが抑えられ
る。前述高インピーダンス素子の周波数特性は、各々の
絶縁体磁性材料１５ａ，１５ｂの前述実数部μ’の周波
数特性に依存する。さらに、前述のようにＬＳＩのスイ
ッチング時に電源系に定在波が発生した場合、各々の絶
縁体磁性材料１５ａ，１５ｂの前述虚数部μ”の存在に
より定在波を減衰でき、電源系からの放射電磁ノイズを
抑制できる。
ＳＩの近くに、例えば図４のような構造をもつインダク
タ素子１０が存在するようにし、さらに図５（ａ），
（ｂ）に示すような、複素透磁率の周波数特性の異なる
絶縁体磁性材料１５ａ，１５ｂを電源層４−グランド層
３間に挿入することにより、電源系で大きな電流ループ
が形成される割合が減り、放射電磁ノイズが抑えられ
る。前述高インピーダンス素子の周波数特性は、各々の
絶縁体磁性材料１５ａ，１５ｂの前述実数部μ’の周波
数特性に依存する。さらに、前述のようにＬＳＩのスイ
ッチング時に電源系に定在波が発生した場合、各々の絶
縁体磁性材料１５ａ，１５ｂの前述虚数部μ”の存在に
より定在波を減衰でき、電源系からの放射電磁ノイズを
抑制できる。
【００２９】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００３０】図６は、第２の実施形態例の多層プリント
回路基板１の断面図である。
回路基板１の断面図である。
【００３１】図６のように、多層プリント回路基板１の
電源層４とグランド層３の間に、複素誘電率の周波数特
性が異なり、かつ損失の大きな２種類の誘電体１６ａ，
１６ｂを層状に挿入する。２種類の誘電体１６ａ，１６
ｂの損失を利用して、前述の理由により電源系で発生す
る電磁波を減衰させる。電磁波の減衰特性は、誘電体の
損失の周波数特性に依存するため、電源層４とグランド
層３の間に１種類の誘電体を挿入するより、複素誘電率
の周波数特性が異なる２種類の誘電体１６ａ，１６ｂを
挿入する方が、より広い周波数帯域で電磁波を減衰でき
る。その結果、電源系からの放射電磁ノイズを広い周波
数帯域にわたって抑制できる。
電源層４とグランド層３の間に、複素誘電率の周波数特
性が異なり、かつ損失の大きな２種類の誘電体１６ａ，
１６ｂを層状に挿入する。２種類の誘電体１６ａ，１６
ｂの損失を利用して、前述の理由により電源系で発生す
る電磁波を減衰させる。電磁波の減衰特性は、誘電体の
損失の周波数特性に依存するため、電源層４とグランド
層３の間に１種類の誘電体を挿入するより、複素誘電率
の周波数特性が異なる２種類の誘電体１６ａ，１６ｂを
挿入する方が、より広い周波数帯域で電磁波を減衰でき
る。その結果、電源系からの放射電磁ノイズを広い周波
数帯域にわたって抑制できる。
【００３２】本発明の実施の形態では、電源層４とグラ
ンド層３の間に挿入する誘電体の種類を２種類として説
明したが、２種類以上であれば制限はない。
ンド層３の間に挿入する誘電体の種類を２種類として説
明したが、２種類以上であれば制限はない。
【００３３】
【発明の効果】以上説明したように本発明は、電源層と
グランド層の間に複素透磁率の周波数特性の異なる２種
類以上の絶縁体磁性材料を挿入することにより、各々の
物質の前述虚数部μ”の周波数特性が電源系で発生する
電磁波の減衰特性に影響を与えるので、多層プリント回
路基板の電源系で発生する不要な電磁波を広い周波数帯
域にわたって減衰させることができ、したがって、多層
プリント回路基板からの放射電磁ノイズを広い周波数帯
域にわたって抑制でき、また、ＩＣやＬＳＩの近くに前
述インダクタ素子が存在するように電源層を配線化し、
電源層とグランド層の間に複素透磁率の周波数特性の異
なる２種類以上の絶縁体磁性材料を挿入することによ
り、ＩＣやＬＳＩから電源層に流れる高周波電流の大部
分をこれらから最も近いデカップリングコンデンサにバ
イパスさせることができるので、多層プリント回路基板
の電源系に形成される高周波電流ループを極力小さくす
ることができる、多層プリント回路基板を提供できる効
果がある。
グランド層の間に複素透磁率の周波数特性の異なる２種
類以上の絶縁体磁性材料を挿入することにより、各々の
物質の前述虚数部μ”の周波数特性が電源系で発生する
電磁波の減衰特性に影響を与えるので、多層プリント回
路基板の電源系で発生する不要な電磁波を広い周波数帯
域にわたって減衰させることができ、したがって、多層
プリント回路基板からの放射電磁ノイズを広い周波数帯
域にわたって抑制でき、また、ＩＣやＬＳＩの近くに前
述インダクタ素子が存在するように電源層を配線化し、
電源層とグランド層の間に複素透磁率の周波数特性の異
なる２種類以上の絶縁体磁性材料を挿入することによ
り、ＩＣやＬＳＩから電源層に流れる高周波電流の大部
分をこれらから最も近いデカップリングコンデンサにバ
イパスさせることができるので、多層プリント回路基板
の電源系に形成される高周波電流ループを極力小さくす
ることができる、多層プリント回路基板を提供できる効
果がある。
【図１】本発明の多層プリント回路基板１の一実施形態
例の断面図である。
例の断面図である。
【図２】本実施形態例の電源層４の平面図である。
【図３】本実施形態例の動作を説明するための断面図で
ある。
ある。
【図４】本実施形態例の電源層４の構成要素であるイン
ダクタ素子１０の一実施形態例の平面図である。
ダクタ素子１０の一実施形態例の平面図である。
【図５】（ａ）は、エポキシ樹脂とセンダストの粉末を
混合した２種類の絶縁体磁性材料１５ａ，１５ｂの複素
透磁率μ* の実数部μ’の周波数特性を示す図、
（ｂ）は、同じく２種類の絶縁体磁性材料１５ａ，１５
ｂの複素透磁率μ* の虚数部μ”の周波数特性を示す
図である。
混合した２種類の絶縁体磁性材料１５ａ，１５ｂの複素
透磁率μ* の実数部μ’の周波数特性を示す図、
（ｂ）は、同じく２種類の絶縁体磁性材料１５ａ，１５
ｂの複素透磁率μ* の虚数部μ”の周波数特性を示す
図である。
【図６】第２の実施形態例の多層プリント回路基板１の
断面図である。
断面図である。
1 多層プリント回路基板 ２ａ，２ｂ 信号層 3 グランド層 4 電源層 ５ａ，５ｂ 誘電体 ６ａ，６ｂ 絶縁体磁性材料 8 幹配線 9 枝配線 １０ インダクタ素子 １１ 導体 １２ａ，１２ｂ ＬＳＩ １３ａ，１３ｂ デカップリングコンデンサ １５ａ 絶縁体磁性材料（エポキシ樹脂中センダスト
粉末の体積比６４％、センダスト平均粒径３６μｍ） １５ｂ 絶縁体磁性材料（エポキシ樹脂中センダスト
粉末の体積比６４％、センダスト平均粒径８μｍ） １６ａ，１６ｂ 損失の大きな誘電体
粉末の体積比６４％、センダスト平均粒径３６μｍ） １５ｂ 絶縁体磁性材料（エポキシ樹脂中センダスト
粉末の体積比６４％、センダスト平均粒径８μｍ） １６ａ，１６ｂ 損失の大きな誘電体
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 1/02
Claims (3)
- 【請求項１】信号層、電源層およびグランド層を含む多
層プリント回路基板において、電源層とグランド層の間
に２種類以上の絶縁体磁性材料が挟まれており、前記電
源層と前記グランド層の間に挟まれた２種類以上の前記
絶縁体磁性材料が層状に形成されており、前記絶縁体磁性材料は、金属または絶縁体の磁性体粉末
と樹脂で構成され、前記磁性体粉末の体積比率が異なる
２種類以上の絶縁体磁性材料が含まれている ことを特徴
とする多層プリント回路基板。 - 【請求項２】信号層、電源層およびグランド層を含む多
層プリント回路基板において、電源層とグランド層の間
に２種類以上の絶縁体磁性材料が挟まれており、前記電
源層と前記グランド層の間に挟まれた２種類以上の前記
絶縁体磁性材料が層状に形成されており、 前記絶縁体磁性材料は、金属または絶縁体の磁性体粉末
と樹脂で構成され、磁性体粉末の平均粒径が異なる２種
類以上の絶縁体磁性材料が含まれていることを特徴とす
る多層プリント回路基板 。 - 【請求項３】電源層が配線で構成され、かつＩＣ及びＬ
ＳＩの近くの電源層は、一本の配線が複数の配線に枝別
れし、該枝別れした配線が再び一本の配線になるように
構成され、さらにＩＣ及びＬＳＩの電源デカップリング
用としてこれらの近くに電源層とグランド層に接続され
たコンデンサを実装する、請求項１または２に記載の多
層プリント回路基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34577698A JP3214472B2 (ja) | 1998-12-04 | 1998-12-04 | 多層プリント回路基板 |
| US09/455,401 US6396713B1 (en) | 1998-12-04 | 1999-12-06 | Printed circuit board with multiple insulative magnetic layers |
| US10/097,932 US6603668B2 (en) | 1998-12-04 | 2002-03-15 | Interlayer structure with multiple insulative layers with different frequency characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34577698A JP3214472B2 (ja) | 1998-12-04 | 1998-12-04 | 多層プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174443A JP2000174443A (ja) | 2000-06-23 |
| JP3214472B2 true JP3214472B2 (ja) | 2001-10-02 |
Family
ID=18378905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34577698A Expired - Fee Related JP3214472B2 (ja) | 1998-12-04 | 1998-12-04 | 多層プリント回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6396713B1 (ja) |
| JP (1) | JP3214472B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599678B2 (ja) * | 2000-07-19 | 2010-12-15 | 日本電気株式会社 | 多層プリント回路基板 |
| JP4496516B2 (ja) * | 2002-01-31 | 2010-07-07 | ルネサスエレクトロニクス株式会社 | 高周波用配線 |
| US6914183B2 (en) * | 2002-09-25 | 2005-07-05 | Sumitomo Electric Industries, Ltd. | Board for printed wiring |
| JP3960277B2 (ja) | 2002-10-23 | 2007-08-15 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| US6828514B2 (en) * | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
| US7265300B2 (en) * | 2003-03-21 | 2007-09-04 | Commscope Solutions Properties, Llc | Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes |
| US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
| US7196906B1 (en) * | 2003-08-15 | 2007-03-27 | Ncr Corp. | Circuit board having segments with different signal speed characteristics |
| US7342181B2 (en) * | 2004-03-12 | 2008-03-11 | Commscope Inc. Of North Carolina | Maximizing capacitance per unit area while minimizing signal transmission delay in PCB |
| US7980900B2 (en) * | 2004-05-14 | 2011-07-19 | Commscope, Inc. Of North Carolina | Next high frequency improvement by using frequency dependent effective capacitance |
| US7190594B2 (en) | 2004-05-14 | 2007-03-13 | Commscope Solutions Properties, Llc | Next high frequency improvement by using frequency dependent effective capacitance |
| JP2006032783A (ja) | 2004-07-20 | 2006-02-02 | Hitachi Cable Ltd | 電子部品実装構造及びそれを用いた光トランシーバ |
| US7843302B2 (en) | 2006-05-08 | 2010-11-30 | Ibiden Co., Ltd. | Inductor and electric power supply using it |
| US7795708B2 (en) * | 2006-06-02 | 2010-09-14 | Honeywell International Inc. | Multilayer structures for magnetic shielding |
| CN101098590A (zh) * | 2006-06-30 | 2008-01-02 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板 |
| US20080158840A1 (en) * | 2006-12-27 | 2008-07-03 | Inventec Corporation | DC power plane structure |
| US8047879B2 (en) * | 2009-01-26 | 2011-11-01 | Commscope, Inc. Of North Carolina | Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor |
| US20120138600A1 (en) * | 2009-08-20 | 2012-06-07 | Panasonic Corporation | Electromagnetic wave heating device |
| JP5551480B2 (ja) * | 2010-03-24 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| TW201135766A (en) * | 2010-04-01 | 2011-10-16 | Chien-Chiang Chan | Energy storage device |
| TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
| JP6098792B2 (ja) * | 2012-10-19 | 2017-03-22 | セイコーエプソン株式会社 | 容量性負荷駆動回路及び液体噴射装置 |
| US9539390B2 (en) | 2012-09-06 | 2017-01-10 | Seiko Epson Corporation | Medical instrument |
| JP6350513B2 (ja) * | 2013-02-27 | 2018-07-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
| US10225922B2 (en) * | 2016-02-18 | 2019-03-05 | Cree, Inc. | PCB based semiconductor package with impedance matching network elements integrated therein |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL53286A (en) * | 1977-11-02 | 1980-01-31 | Yeda Res & Dev | Apparatus and method for detection of tumors in tissue |
| US4323948A (en) * | 1977-12-05 | 1982-04-06 | Westinghouse Electric Corp. | Capacitor structures with improved electrical stress capability |
| US4746557A (en) * | 1985-12-09 | 1988-05-24 | Murata Manufacturing Co., Ltd. | LC composite component |
| US5010641A (en) * | 1989-06-30 | 1991-04-30 | Unisys Corp. | Method of making multilayer printed circuit board |
| JP2948039B2 (ja) * | 1992-12-28 | 1999-09-13 | 株式会社日立製作所 | 回路基板 |
| US6353540B1 (en) * | 1995-01-10 | 2002-03-05 | Hitachi, Ltd. | Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board. |
| JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| JP2867985B2 (ja) * | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | プリント回路基板 |
| JP3055488B2 (ja) * | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
| JP3058121B2 (ja) * | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
| US5929729A (en) * | 1997-10-24 | 1999-07-27 | Com Dev Limited | Printed lumped element stripline circuit ground-signal-ground structure |
| JP3055136B2 (ja) * | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
-
1998
- 1998-12-04 JP JP34577698A patent/JP3214472B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-06 US US09/455,401 patent/US6396713B1/en not_active Expired - Fee Related
-
2002
- 2002-03-15 US US10/097,932 patent/US6603668B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020089798A1 (en) | 2002-07-11 |
| JP2000174443A (ja) | 2000-06-23 |
| US6603668B2 (en) | 2003-08-05 |
| US6396713B1 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214472B2 (ja) | 多層プリント回路基板 | |
| JP3255151B2 (ja) | 多層プリント回路基板 | |
| KR100294957B1 (ko) | 프린트배선판 | |
| JP3058121B2 (ja) | プリント基板 | |
| EP0631460B1 (en) | Printed circuit board | |
| US5428506A (en) | Circuit board EMI suppressor including a lossy dielectric layer | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| US5847628A (en) | Electronic part using a material with microwave absorbing properties | |
| JP3055488B2 (ja) | 多層プリント基板及びその製造方法 | |
| US5561265A (en) | Integrated circuit packaging | |
| KR20010095325A (ko) | 케이블 외장상에 형성된 잡음 흡수 고손실 자성막을 가진신호 전송 케이블 | |
| KR100882388B1 (ko) | 과립형 자기막을 포함하는 배선기판 | |
| JP2991136B2 (ja) | 多層プリント基板及びその製造方法 | |
| US5466893A (en) | Printed circuit board having enhanced EMI suppression | |
| US20020121943A1 (en) | EMI filters based on amorphous metals in a form of a microwire, a ribbon and/or a powder | |
| JP2002016368A (ja) | 多層配線基板 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JPH10303568A (ja) | 多層プリント基板の配線構造 | |
| JP2001284755A (ja) | 配線基板 | |
| JPH05327271A (ja) | 多層配線基板 | |
| AU648943B2 (en) | Printed circuit board | |
| JPH03114296A (ja) | プリント配線板 | |
| JP2002100724A (ja) | 貫通型ｅｍｉフィルタ付き半導体デバイス | |
| JP2006278718A (ja) | 多層プリント配線板 | |
| JPS6315498A (ja) | Ｅｍｉ対策用回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |