JP2919761B2 - 半導体メモリー装置用電圧降下回路 - Google Patents
半導体メモリー装置用電圧降下回路Info
- Publication number
- JP2919761B2 JP2919761B2 JP6298367A JP29836794A JP2919761B2 JP 2919761 B2 JP2919761 B2 JP 2919761B2 JP 6298367 A JP6298367 A JP 6298367A JP 29836794 A JP29836794 A JP 29836794A JP 2919761 B2 JP2919761 B2 JP 2919761B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overshoot
- peripheral circuit
- memory block
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Static Random-Access Memory (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体メモリー装置に
含まれるメモリーブロック及びメモリー周辺回路に駆動
電圧を供給する電圧降下回路に関し、特にメモリーブロ
ック及びメモリ周辺回路の過負荷と係わりなく一定の電
圧レべルを有する駆動電圧を発生する半導体メモリー装
置の電圧降下回路に関する。
含まれるメモリーブロック及びメモリー周辺回路に駆動
電圧を供給する電圧降下回路に関し、特にメモリーブロ
ック及びメモリ周辺回路の過負荷と係わりなく一定の電
圧レべルを有する駆動電圧を発生する半導体メモリー装
置の電圧降下回路に関する。
【０００２】
【従来の技術】一般的に、半導体メモリー装置は多数の
２進情報を貯蔵するためのメモリーブロック及び、前記
メモリーブロックを駆動するためのメモリー周辺回路と
を備える。また前記半導体メモリー装置は、低電力化及
びトランジスタの信頼性を向上させるため、外部の電源
装置からの外部電源電圧を一定レベルの電圧に降下さ
せ、前記降下された電圧を前記メモリー周辺回路に供給
する電圧降下回路とをさらに備える。しかし、従来の半
導体メモリー装置の電圧降下回路はメモリー周辺回路の
過負荷により、オーバーシュート(Overshoot) 電圧のよ
うな交流成分を含む不安定な電圧を発生する問題点を抱
えている。前記従来の半導体メモリー装置の電圧降下回
路の問題点を添付した図面を参照して詳細に説明する。
２進情報を貯蔵するためのメモリーブロック及び、前記
メモリーブロックを駆動するためのメモリー周辺回路と
を備える。また前記半導体メモリー装置は、低電力化及
びトランジスタの信頼性を向上させるため、外部の電源
装置からの外部電源電圧を一定レベルの電圧に降下さ
せ、前記降下された電圧を前記メモリー周辺回路に供給
する電圧降下回路とをさらに備える。しかし、従来の半
導体メモリー装置の電圧降下回路はメモリー周辺回路の
過負荷により、オーバーシュート(Overshoot) 電圧のよ
うな交流成分を含む不安定な電圧を発生する問題点を抱
えている。前記従来の半導体メモリー装置の電圧降下回
路の問題点を添付した図面を参照して詳細に説明する。
【０００３】図１を参照すると、従来の半導体メモリー
装置の電圧降下回路は基準電圧発生部（図示せず）から
ノード（Ｎ１）を経て供給される基準電圧（ＶＲ）を共
通的に入力するスタンバイドライバー（１２）及びアク
ティブドライバー（１３）により構成された降圧電圧ド
ライバー（１１）とを備える。前記スタンバイドライバ
ー（１２）は外部からノード（Ｎ２）を経て印加される
スタンバイ制御信号（ＳＣＳ）により駆動され、ノード
（Ｎ４）に接触したメモリー周辺回路（１４）に一定の
レベルの第１駆動電圧を供給する。このために、前記ス
タンバイドライバー（１２）は前記ノード（Ｎ１）上の
基準電圧（ＶＲ）及び前記ノード（Ｎ４）上の降圧電圧
を差動増幅するための差動増幅器１２Ａと、前記差動増
幅器の出力を前記ノード（Ｎ４）側に出力させるための
出力部１２Ｂとを備えて電圧追従器の機能を果たす。即
ち、前記スタンバイドライバー（１２）は前記基準電圧
（ＶＲ）が変化することにより一定の比率を有して変化
する第１駆動電圧を発生する。前記差動増幅器は５つの
ＭＯＳトランジスタ（Ｑ１〜Ｑ５）で構成され、前記ス
タンバイ制御信号により駆動する。また前記出力部１２
Ｂも２つのＭＯＳトランジスタ（Ｑ６、Ｑ７）で構成さ
れ前記スタンバイ制御信号により駆動する。
装置の電圧降下回路は基準電圧発生部（図示せず）から
ノード（Ｎ１）を経て供給される基準電圧（ＶＲ）を共
通的に入力するスタンバイドライバー（１２）及びアク
ティブドライバー（１３）により構成された降圧電圧ド
ライバー（１１）とを備える。前記スタンバイドライバ
ー（１２）は外部からノード（Ｎ２）を経て印加される
スタンバイ制御信号（ＳＣＳ）により駆動され、ノード
（Ｎ４）に接触したメモリー周辺回路（１４）に一定の
レベルの第１駆動電圧を供給する。このために、前記ス
タンバイドライバー（１２）は前記ノード（Ｎ１）上の
基準電圧（ＶＲ）及び前記ノード（Ｎ４）上の降圧電圧
を差動増幅するための差動増幅器１２Ａと、前記差動増
幅器の出力を前記ノード（Ｎ４）側に出力させるための
出力部１２Ｂとを備えて電圧追従器の機能を果たす。即
ち、前記スタンバイドライバー（１２）は前記基準電圧
（ＶＲ）が変化することにより一定の比率を有して変化
する第１駆動電圧を発生する。前記差動増幅器は５つの
ＭＯＳトランジスタ（Ｑ１〜Ｑ５）で構成され、前記ス
タンバイ制御信号により駆動する。また前記出力部１２
Ｂも２つのＭＯＳトランジスタ（Ｑ６、Ｑ７）で構成さ
れ前記スタンバイ制御信号により駆動する。
【０００４】前記アクティブドライバー（１３）は外部
からノード（Ｎ３）を経て印加されるアクティブ制御信
号（ＡＣＳ）により駆動され、前記ノード（Ｎ４）に接
触した前記メモリー周辺回路（１４）に一定のレベルの
第２駆動電圧を供給する。このため、前記アクティブド
ライバー（１３）は前記ノード（Ｎ１）上の基準電圧
（ＶＲ）及び前記ノード（Ｎ４）上の降圧電圧を差動増
幅するための差動増幅器１３Ａと、前記差動増幅器の出
力を緩衝し緩衝された差動増幅器の出力を前記ノード
（Ｎ４）側に出力させるための出力用ＭＯＳトランジス
タ（Ｑ14）とを備えて電圧追従器の機能を果たす。即
ち、前記アクティブドライバー（１３）は前記基準電圧
（ＶＲ）が変化することにより一定の比率を有して変化
する第２駆動電圧を発生し、前記第２駆動電圧のレベル
は前記第１駆動電圧より高いレベルを有する。前記差動
増幅器は６つのＭＯＳトランジスタ（Ｑ８〜Ｑ13）で構
成され前記アクティブ制御信号により駆動される。
からノード（Ｎ３）を経て印加されるアクティブ制御信
号（ＡＣＳ）により駆動され、前記ノード（Ｎ４）に接
触した前記メモリー周辺回路（１４）に一定のレベルの
第２駆動電圧を供給する。このため、前記アクティブド
ライバー（１３）は前記ノード（Ｎ１）上の基準電圧
（ＶＲ）及び前記ノード（Ｎ４）上の降圧電圧を差動増
幅するための差動増幅器１３Ａと、前記差動増幅器の出
力を緩衝し緩衝された差動増幅器の出力を前記ノード
（Ｎ４）側に出力させるための出力用ＭＯＳトランジス
タ（Ｑ14）とを備えて電圧追従器の機能を果たす。即
ち、前記アクティブドライバー（１３）は前記基準電圧
（ＶＲ）が変化することにより一定の比率を有して変化
する第２駆動電圧を発生し、前記第２駆動電圧のレベル
は前記第１駆動電圧より高いレベルを有する。前記差動
増幅器は６つのＭＯＳトランジスタ（Ｑ８〜Ｑ13）で構
成され前記アクティブ制御信号により駆動される。
【０００５】
【発明が解決しようとする課題】しかし、前記アクティ
ブドライバー（１３）は、アクティブモードの時にメモ
リー周辺回路（１４）が過負荷状態になる場合、オーバ
シュートの現象のような交流雑音を含む駆動電圧を前記
ノード（Ｎ４）に発生させる。これを詳細に説明する
と、前記メモリー周辺回路（１４）の電流が急激に増加
する場合、ＶOL（殆ど接地電位）まで急激に降下する前
記ノード（Ｎ４）上の駆動電圧（Vint）により前記ＭＯ
Ｓトランジスタ（Ｑ14）が強くターンオンされ、第１供
給電源（Ｖcc）から自らのソース及びドレインを経て前
記ノード（Ｎ４）に供給される電流量を増加させ、前記
ノード（Ｎ４）上の降下される駆動電圧（Vint）を補償
する。しかし、前記ＭＯＳトランジスタ（Ｑ14）は前記
ノード（Ｎ４）上の駆動電圧（Vint）が前記基準電圧
（ＶＲ）のレベルまで補償されても、前記ノード（Ｎ
４）に供給される電流の量を大きく維持して前記駆動電
圧（Vint）にオーバシュートが発生する。
ブドライバー（１３）は、アクティブモードの時にメモ
リー周辺回路（１４）が過負荷状態になる場合、オーバ
シュートの現象のような交流雑音を含む駆動電圧を前記
ノード（Ｎ４）に発生させる。これを詳細に説明する
と、前記メモリー周辺回路（１４）の電流が急激に増加
する場合、ＶOL（殆ど接地電位）まで急激に降下する前
記ノード（Ｎ４）上の駆動電圧（Vint）により前記ＭＯ
Ｓトランジスタ（Ｑ14）が強くターンオンされ、第１供
給電源（Ｖcc）から自らのソース及びドレインを経て前
記ノード（Ｎ４）に供給される電流量を増加させ、前記
ノード（Ｎ４）上の降下される駆動電圧（Vint）を補償
する。しかし、前記ＭＯＳトランジスタ（Ｑ14）は前記
ノード（Ｎ４）上の駆動電圧（Vint）が前記基準電圧
（ＶＲ）のレベルまで補償されても、前記ノード（Ｎ
４）に供給される電流の量を大きく維持して前記駆動電
圧（Vint）にオーバシュートが発生する。
【０００６】したがって、本発明の目的はメモリーブロ
ック及びメモリー周辺回路の過負荷と係わりなく、所定
の電圧レベルを安定に維持する降圧電圧を発生すること
ができる半導体メモリー装置の電圧降下回路を提供する
ことにある。
ック及びメモリー周辺回路の過負荷と係わりなく、所定
の電圧レベルを安定に維持する降圧電圧を発生すること
ができる半導体メモリー装置の電圧降下回路を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、メモリーブロ
ックと、前記メモリーブロックを制御するためのメモリ
ー周辺回路と、前記メモリーブロック及び前記メモリー
周辺回路を駆動するため、外部からの電源電圧を分圧す
るための基準電位発生手段とを備えた半導体メモリー装
置において、前記基準電圧発生手段からの基準電圧を待
機モード及び活性モードに従い異なる電圧レベルで降圧
し、降圧した電圧を前記メモリーブロック及びメモリー
周辺回路側に送り出す降圧電圧駆動手段と、アクティブ
モード時にのみ動作状態となるようにアクティブ制御手
段が付与され前記降圧電圧駆動手段の出力電圧が、所定
の電圧レベルを超過するのを検出するオーバーシュート
検出手段と、前記オーバーシュート検出手段の出力によ
り、前記メモリーブロック及びメモリー周辺回路に供給
される電圧信号のレベルを調節し、前記降圧電圧駆動手
段の出力電圧に発生したオーバーシュート成分を取り除
く電圧調節手段とを備えたものにおいて、前記電圧調節
手段は、前記降圧電圧駆動手段の出力電圧に前記オーバ
ーシュートが発生した場合に所定の幅を有するパルス信
号を発生するセルフディレイパルス発生器と、前記セル
フディレイパルス発生器からの前記パルス信号の期間
中、前記メモリーブロック及びメモリー周辺回路に供給
される電圧信号のレベルを降下させるカレントシンクと
を備え、オーバーシュート検出手段にアクティブ制御信
号が与えられ、アクティブモード時のみ動作状態となる
ことを特徴とする半導体メモリー装置の電圧降下回路に
ある。
ックと、前記メモリーブロックを制御するためのメモリ
ー周辺回路と、前記メモリーブロック及び前記メモリー
周辺回路を駆動するため、外部からの電源電圧を分圧す
るための基準電位発生手段とを備えた半導体メモリー装
置において、前記基準電圧発生手段からの基準電圧を待
機モード及び活性モードに従い異なる電圧レベルで降圧
し、降圧した電圧を前記メモリーブロック及びメモリー
周辺回路側に送り出す降圧電圧駆動手段と、アクティブ
モード時にのみ動作状態となるようにアクティブ制御手
段が付与され前記降圧電圧駆動手段の出力電圧が、所定
の電圧レベルを超過するのを検出するオーバーシュート
検出手段と、前記オーバーシュート検出手段の出力によ
り、前記メモリーブロック及びメモリー周辺回路に供給
される電圧信号のレベルを調節し、前記降圧電圧駆動手
段の出力電圧に発生したオーバーシュート成分を取り除
く電圧調節手段とを備えたものにおいて、前記電圧調節
手段は、前記降圧電圧駆動手段の出力電圧に前記オーバ
ーシュートが発生した場合に所定の幅を有するパルス信
号を発生するセルフディレイパルス発生器と、前記セル
フディレイパルス発生器からの前記パルス信号の期間
中、前記メモリーブロック及びメモリー周辺回路に供給
される電圧信号のレベルを降下させるカレントシンクと
を備え、オーバーシュート検出手段にアクティブ制御信
号が与えられ、アクティブモード時のみ動作状態となる
ことを特徴とする半導体メモリー装置の電圧降下回路に
ある。
【０００８】
【作用】前記構成により、本発明の半導体メモリー装置
の電圧降下回路はメモリーブロック及びメモリー周辺回
路の過負荷の際、メモリーブロック及びメモリー周辺回
路に供給される降圧電圧を一時的にミュートすることに
より、前記降圧電圧でのオーバシュート成分の発生を防
止することができる。前記オーバシュート成分の発生を
防止することにより、本発明の半導体メモリー装置の電
圧降下回路はメモリーブロック及びメモリー周辺回路を
過負荷から保護することができ、さらに半導体メモリー
装置の信頼性を向上させることができる。
の電圧降下回路はメモリーブロック及びメモリー周辺回
路の過負荷の際、メモリーブロック及びメモリー周辺回
路に供給される降圧電圧を一時的にミュートすることに
より、前記降圧電圧でのオーバシュート成分の発生を防
止することができる。前記オーバシュート成分の発生を
防止することにより、本発明の半導体メモリー装置の電
圧降下回路はメモリーブロック及びメモリー周辺回路を
過負荷から保護することができ、さらに半導体メモリー
装置の信頼性を向上させることができる。
【０００９】
【実施例】以下図面について本発明の実施の態様を詳細
に説明する。図２において、基準電圧発生部（図示せ
ず）から基準電圧（ＶＲ）を共通的に入力する降圧電圧
ドライバー（１１）及び、電圧補償部（１５）とを備え
る本発明の実施例による半導体メモリー装置の電圧降下
回路が示されている。前記降圧電圧ドライバー（１１）
は２つのノード（Ｎ２，Ｎ３）を経て印加されるスンタ
バイ制御信号(SCS) 及びアクティブ制御信号(ACS) によ
り２つのスタンバイモードとアクティブモードに駆動さ
れる。前記スタンバイ制御信号(SCS) が印加される場
合、前記基準電圧（ＶＲ）を第１所定のレベルに降圧
し、前記降圧電圧(Vint)をメモリー周辺回路（１４）に
供給する。逆に、前記アクティブ制御信号(ACS) が印加
される場合に、前記降圧電圧ドライバー（１１）は、前
記基準電圧を第２所定レベルに降圧し、降圧された電圧
(Vint)をノード（Ｎ４）を経て前記メモリー周辺回路
（１４）に供給する。さらに、前記第１所定レベルは前
記第２所定レベルより低く、また、前記メモリー周辺回
路（１４）は第１図で説明したように半導体メモリー装
置に含まれたメモリーブロック及びメモリー周辺回路を
含む。
に説明する。図２において、基準電圧発生部（図示せ
ず）から基準電圧（ＶＲ）を共通的に入力する降圧電圧
ドライバー（１１）及び、電圧補償部（１５）とを備え
る本発明の実施例による半導体メモリー装置の電圧降下
回路が示されている。前記降圧電圧ドライバー（１１）
は２つのノード（Ｎ２，Ｎ３）を経て印加されるスンタ
バイ制御信号(SCS) 及びアクティブ制御信号(ACS) によ
り２つのスタンバイモードとアクティブモードに駆動さ
れる。前記スタンバイ制御信号(SCS) が印加される場
合、前記基準電圧（ＶＲ）を第１所定のレベルに降圧
し、前記降圧電圧(Vint)をメモリー周辺回路（１４）に
供給する。逆に、前記アクティブ制御信号(ACS) が印加
される場合に、前記降圧電圧ドライバー（１１）は、前
記基準電圧を第２所定レベルに降圧し、降圧された電圧
(Vint)をノード（Ｎ４）を経て前記メモリー周辺回路
（１４）に供給する。さらに、前記第１所定レベルは前
記第２所定レベルより低く、また、前記メモリー周辺回
路（１４）は第１図で説明したように半導体メモリー装
置に含まれたメモリーブロック及びメモリー周辺回路を
含む。
【００１０】前記電圧補償部（１５）は、前記ノード
（Ｎ３）から前記アクティブ制御信号(ACS) を入力する
オーバシュート検出器（１６）と、前記オーバシュート
検出器（１６）の出力信号により所定幅のパルスを発生
するセルフディレイパルス発生器（１７）と、前記セル
フディレイパルス発生器（１７）からのパルス信号によ
り駆動されるカレントシンク（Current Sink）とにより
構成される。前記オーバシュート検出器（１６）は前記
アクティブ制御信号(ACS) が印加される間駆動され、前
記ノード（Ｎ１）からの基準電圧（ＶＲ）と前記ノード
（Ｎ４）からの前記降圧電圧（Vint）を差動増幅してオ
ーバシュート検出パルス信号を発生する。前記オーバシ
ュートパルス信号(Vintdet）は前記降圧電圧(Vint)が前
記基準電圧（ＶＲ）より大きい電圧レベルを維持する期
間に該当するパルス幅を有する。また、前記セルフディ
レイパルス発生器（１７）は前記オーバシュートパルス
信号(Vintdet）の下降エッジから一定の幅を有するパル
ス信号を発生する。さらに、前記カレントシンク（１
８）は前記セルフディレイパルス発生器（１７）から印
加されるパルス信号の期間の間に駆動され、前記ノード
（Ｎ４）上の前記降圧電圧（Vint）の一部をミュートさ
せる。前記カレントシンク（１８）のミュート動作によ
り、前記ノード（Ｎ４）上の前記降圧電圧（Vint）に発
生したオーバシュート成分は取り除かれる。
（Ｎ３）から前記アクティブ制御信号(ACS) を入力する
オーバシュート検出器（１６）と、前記オーバシュート
検出器（１６）の出力信号により所定幅のパルスを発生
するセルフディレイパルス発生器（１７）と、前記セル
フディレイパルス発生器（１７）からのパルス信号によ
り駆動されるカレントシンク（Current Sink）とにより
構成される。前記オーバシュート検出器（１６）は前記
アクティブ制御信号(ACS) が印加される間駆動され、前
記ノード（Ｎ１）からの基準電圧（ＶＲ）と前記ノード
（Ｎ４）からの前記降圧電圧（Vint）を差動増幅してオ
ーバシュート検出パルス信号を発生する。前記オーバシ
ュートパルス信号(Vintdet）は前記降圧電圧(Vint)が前
記基準電圧（ＶＲ）より大きい電圧レベルを維持する期
間に該当するパルス幅を有する。また、前記セルフディ
レイパルス発生器（１７）は前記オーバシュートパルス
信号(Vintdet）の下降エッジから一定の幅を有するパル
ス信号を発生する。さらに、前記カレントシンク（１
８）は前記セルフディレイパルス発生器（１７）から印
加されるパルス信号の期間の間に駆動され、前記ノード
（Ｎ４）上の前記降圧電圧（Vint）の一部をミュートさ
せる。前記カレントシンク（１８）のミュート動作によ
り、前記ノード（Ｎ４）上の前記降圧電圧（Vint）に発
生したオーバシュート成分は取り除かれる。
【００１１】図３は、図２に示したオーバシュート検出
器（１６）の詳細を示す回路図である。図３において、
前記オーバシュート検出器（１６）は基本的な動作構成
を見れば、動作モードで前記ノード（Ｎ１）上の基準電
圧（ＶＲ）と前記ノード（Ｎ４）上の降圧電圧（Vint）
を比較するための直列接続した二重比較器とを備える。
器（１６）の詳細を示す回路図である。図３において、
前記オーバシュート検出器（１６）は基本的な動作構成
を見れば、動作モードで前記ノード（Ｎ１）上の基準電
圧（ＶＲ）と前記ノード（Ｎ４）上の降圧電圧（Vint）
を比較するための直列接続した二重比較器とを備える。
【００１２】前記アクティブ制御信号(ACS) がロー論理
を有するスタンバイモードの場合、８個のＭＯＳトラン
ジスタ（Ｑ15乃至Ｑ22）よりなる一番目のロードラッチ
型（load latched）差動増幅器（１６Ａ）はオフされ、
ノード（Ｎ12）及びノード（Ｎ13）にロー論理の論理信
号を発生する。また６個のＭＯＳトランジスタ（Ｑ23乃
至Ｑ28）で形成された二番目の差動増幅器（１６Ｂ）も
オフされフリ−チャ−ジ状態であるハイ論理の論理信号
(Vintdet）を発生する。
を有するスタンバイモードの場合、８個のＭＯＳトラン
ジスタ（Ｑ15乃至Ｑ22）よりなる一番目のロードラッチ
型（load latched）差動増幅器（１６Ａ）はオフされ、
ノード（Ｎ12）及びノード（Ｎ13）にロー論理の論理信
号を発生する。また６個のＭＯＳトランジスタ（Ｑ23乃
至Ｑ28）で形成された二番目の差動増幅器（１６Ｂ）も
オフされフリ−チャ−ジ状態であるハイ論理の論理信号
(Vintdet）を発生する。
【００１３】逆に、前記アクティブ制御信号(ACS) がハ
イ論理を有するアクティブモードの場合、前記２つの差
動増幅器（１６Ａ）（１６Ｂ）が駆動される。これを詳
細に説明すると、８つのＭＯＳトランジスタ（Ｑ15乃至
Ｑ22）よりなる一番目の差動増幅器（１６Ａ）は前記基
準電圧（ＶＲ）と前記降圧電圧（Vint）の電圧レベルを
比較し、そして６個のＭＯＳトランジスタ（Ｑ23乃至Ｑ
28）よりなる２番目の差動増幅器（１６Ｂ）は、前記１
番目の差動増幅器（１６Ａ）の出力を増幅してオーバシ
ュートパルス信号(Vintdet) を発生する。
イ論理を有するアクティブモードの場合、前記２つの差
動増幅器（１６Ａ）（１６Ｂ）が駆動される。これを詳
細に説明すると、８つのＭＯＳトランジスタ（Ｑ15乃至
Ｑ22）よりなる一番目の差動増幅器（１６Ａ）は前記基
準電圧（ＶＲ）と前記降圧電圧（Vint）の電圧レベルを
比較し、そして６個のＭＯＳトランジスタ（Ｑ23乃至Ｑ
28）よりなる２番目の差動増幅器（１６Ｂ）は、前記１
番目の差動増幅器（１６Ａ）の出力を増幅してオーバシ
ュートパルス信号(Vintdet) を発生する。
【００１４】例えば、VR＜Vintの場合に、 MOSトランジ
スタ（Ｑ16）よりＭＯＳトランジスタ（Ｑ17）を通過す
る電流量が大きくなることにより、ＭＯＳトランジスタ
（Ｑ18）はＭＯＳトランジスタ（Ｑ19）より多い電流を
通過させ、ノード（Ｎ13）にハイ論理の論理信号を発生
し、前記ノード（Ｎ12）にはロー論理の論理信号を発生
させる。
スタ（Ｑ16）よりＭＯＳトランジスタ（Ｑ17）を通過す
る電流量が大きくなることにより、ＭＯＳトランジスタ
（Ｑ18）はＭＯＳトランジスタ（Ｑ19）より多い電流を
通過させ、ノード（Ｎ13）にハイ論理の論理信号を発生
し、前記ノード（Ｎ12）にはロー論理の論理信号を発生
させる。
【００１５】前記ノード（１３）上のハイ論理の論理信
号を入力される前記ＭＯＳトランジスタ（Ｑ26）は、前
記ＭＯＳトランジスタ（Ｑ25）より多い電流を通過さ
せ、前記ノード（Ｎ9 ）の論理信号をロー論理状態に遷
移させる。逆に、VR＞Vintの場合、前記ＭＯＳトランジ
スタ（Ｑ16）は前記ＭＯＳトランジスタ（Ｑ17）より多
い量の電流を通過させ前記ノード（Ｎ12）にハイ論理の
論理信号を発生し、前記ノード（Ｎ13）にはロー論理の
論理信号を発生させる。また、前記ノード（１２）から
ハイ論理を入力される前記ＭＯＳトランジスタ（Ｑ25）
は前記ＭＯＳトランジスタ（Ｑ26）より多い量の電流を
通過させ、前記ノード（Ｎ９）上の論理信号（Vint）を
ハイ論理状態に遷移させる。
号を入力される前記ＭＯＳトランジスタ（Ｑ26）は、前
記ＭＯＳトランジスタ（Ｑ25）より多い電流を通過さ
せ、前記ノード（Ｎ9 ）の論理信号をロー論理状態に遷
移させる。逆に、VR＞Vintの場合、前記ＭＯＳトランジ
スタ（Ｑ16）は前記ＭＯＳトランジスタ（Ｑ17）より多
い量の電流を通過させ前記ノード（Ｎ12）にハイ論理の
論理信号を発生し、前記ノード（Ｎ13）にはロー論理の
論理信号を発生させる。また、前記ノード（１２）から
ハイ論理を入力される前記ＭＯＳトランジスタ（Ｑ25）
は前記ＭＯＳトランジスタ（Ｑ26）より多い量の電流を
通過させ、前記ノード（Ｎ９）上の論理信号（Vint）を
ハイ論理状態に遷移させる。
【００１６】図４は、図２に示されたセルフディレイパ
ルス発生器の詳細に示す図面である。図４において、前
記セルフディレイパルス発生器（１７）は図２及び図３
に示したオーバシュート検出器（１６）からノード（Ｎ
９）を経て入力される、図５Ａのような前記オーバシュ
ートパルス信号（Vintdet ）の下降エッジから一定の幅
を有するハイ論理のパルス信号を発生する。
ルス発生器の詳細に示す図面である。図４において、前
記セルフディレイパルス発生器（１７）は図２及び図３
に示したオーバシュート検出器（１６）からノード（Ｎ
９）を経て入力される、図５Ａのような前記オーバシュ
ートパルス信号（Vintdet ）の下降エッジから一定の幅
を有するハイ論理のパルス信号を発生する。
【００１７】このために、前記セルフディレイパルス発
生器は前記ノード（Ｎ９）から前記オーバシュートパル
ス信号（Vintdet ）を反転させるためのインバータ（Ｇ
２）と、前記インバータ（Ｇ２）により反転したオーバ
シュートパルス信号を共通的に入力する遅延ライン（１
９）及びNANDゲート（Ｇ６）とを備える。
生器は前記ノード（Ｎ９）から前記オーバシュートパル
ス信号（Vintdet ）を反転させるためのインバータ（Ｇ
２）と、前記インバータ（Ｇ２）により反転したオーバ
シュートパルス信号を共通的に入力する遅延ライン（１
９）及びNANDゲート（Ｇ６）とを備える。
【００１８】前記遅延ライン（１９）は、前記インバー
タ（Ｇ２）及び前記NANDゲート（Ｇ６）の間に直列接続
した３個のインバータ（Ｇ３乃至Ｇ５）と、前記インバ
ータ（Ｇ３）の出力端子及び第２供給電圧源（Ｖss）の
間に接続されたキャパシター（Ｃ１）により構成され
る。前記遅延ライン（１９）は、前記反転されたオーバ
シュートパルス信号を一定の時間だけ遅延させ、また、
遅延した信号を再び反転させる。また前記遅延ライン
（１９）は前記遅延反転した信号を前記NANDゲート（Ｇ
６）に供給する。前記遅延ライン（１９）の遅延時間は
前記３個のインバータ（Ｇ３乃至Ｇ５）各々の電波遅延
時間の和に相当する。
タ（Ｇ２）及び前記NANDゲート（Ｇ６）の間に直列接続
した３個のインバータ（Ｇ３乃至Ｇ５）と、前記インバ
ータ（Ｇ３）の出力端子及び第２供給電圧源（Ｖss）の
間に接続されたキャパシター（Ｃ１）により構成され
る。前記遅延ライン（１９）は、前記反転されたオーバ
シュートパルス信号を一定の時間だけ遅延させ、また、
遅延した信号を再び反転させる。また前記遅延ライン
（１９）は前記遅延反転した信号を前記NANDゲート（Ｇ
６）に供給する。前記遅延ライン（１９）の遅延時間は
前記３個のインバータ（Ｇ３乃至Ｇ５）各々の電波遅延
時間の和に相当する。
【００１９】さらに、前記NANDゲート（Ｇ６）は前記イ
ンバータ（Ｇ２）の出力信号及び前記遅延ライン（１
９）の出力信号をNAND演算し、前記遅延ライン（１９）
の遅延時間に該当する幅を有するロー論理のパルス信号
を発生する。前記NANDゲート（Ｇ６）はNAND演算された
信号をインバータ（Ｇ７）に供給する。そうすると、前
記インバータ（Ｇ７）は前記NANDゲート（Ｇ６）の出力
信号を反転させ図５Ｂのようなパルス信号（det)を発生
させる。前記パルス信号(det）はノード（Ｎ10）を経て
図２に示したカレントシンク（１８）に供給される。ま
た、前記パルス信号(det) は図２のノード（Ｎ４）上の
降圧電圧（Vint）が、ノード（Ｎ１）上の基準電圧（Ｖ
Ｒ）より大きくなり始めた瞬間から前記遅延ライン（１
９）の遅延時間の間、ハイ論理を維持する。図６は、図
２に示したカレントシンク（１８）の一実施例の回路を
具体的に示す。図６において、前記カレントシンク（１
８）はノード（Ｎ10）を経て図２及び図４に示されたセ
ルフディレイパルス発生器（１７）からのパルス信号(d
et)を自らのゲート側に入力するＭＯＳトランジスタ
（Ｑ29）により形成される。前記ＭＯＳトランジスタ
（Ｑ29）はパルス信号(det）のハイ論理の期間の間、タ
ーンオンされノード（Ｎ４）を経て図２に示した降圧電
圧ドライバー（１１）からの降圧電圧（Vint）を第２電
圧供給源（Ｖss) 側にミュートさせ、前記降圧電圧（Vi
nt）に発生したオーバシュート成分を取り除く。
ンバータ（Ｇ２）の出力信号及び前記遅延ライン（１
９）の出力信号をNAND演算し、前記遅延ライン（１９）
の遅延時間に該当する幅を有するロー論理のパルス信号
を発生する。前記NANDゲート（Ｇ６）はNAND演算された
信号をインバータ（Ｇ７）に供給する。そうすると、前
記インバータ（Ｇ７）は前記NANDゲート（Ｇ６）の出力
信号を反転させ図５Ｂのようなパルス信号（det)を発生
させる。前記パルス信号(det）はノード（Ｎ10）を経て
図２に示したカレントシンク（１８）に供給される。ま
た、前記パルス信号(det) は図２のノード（Ｎ４）上の
降圧電圧（Vint）が、ノード（Ｎ１）上の基準電圧（Ｖ
Ｒ）より大きくなり始めた瞬間から前記遅延ライン（１
９）の遅延時間の間、ハイ論理を維持する。図６は、図
２に示したカレントシンク（１８）の一実施例の回路を
具体的に示す。図６において、前記カレントシンク（１
８）はノード（Ｎ10）を経て図２及び図４に示されたセ
ルフディレイパルス発生器（１７）からのパルス信号(d
et)を自らのゲート側に入力するＭＯＳトランジスタ
（Ｑ29）により形成される。前記ＭＯＳトランジスタ
（Ｑ29）はパルス信号(det）のハイ論理の期間の間、タ
ーンオンされノード（Ｎ４）を経て図２に示した降圧電
圧ドライバー（１１）からの降圧電圧（Vint）を第２電
圧供給源（Ｖss) 側にミュートさせ、前記降圧電圧（Vi
nt）に発生したオーバシュート成分を取り除く。
【００２０】図７は、図２に示したカレントシンク（１
８）の他の実施の一例回路を具体的に示す回路図であ
る。図７において、前記カレントシンク（１８）はノー
ド（Ｎ10）を経て図２及び図４に示されたセルフディレ
イパルス発生器（１７）からのパルス信号(det) を入力
されるインバータ（Ｇ８）と、前記ノード（Ｎ10）から
の前記パルス信号(det) を自らのゲート側に入力するＭ
ＯＳトランジスタ（Ｑ31）とを備える。前記ＭＯＳトラ
ンジスタ（Ｑ31）はパルス信号(det) のハイ論理の期間
の間、ターンオンされノード（Ｎ４）を経て図２に示し
た降圧電圧ドライバー（１１）からの降圧電圧（Vint）
を第２電圧供給源（Ｖss) 側にミュートさせる。
８）の他の実施の一例回路を具体的に示す回路図であ
る。図７において、前記カレントシンク（１８）はノー
ド（Ｎ10）を経て図２及び図４に示されたセルフディレ
イパルス発生器（１７）からのパルス信号(det) を入力
されるインバータ（Ｇ８）と、前記ノード（Ｎ10）から
の前記パルス信号(det) を自らのゲート側に入力するＭ
ＯＳトランジスタ（Ｑ31）とを備える。前記ＭＯＳトラ
ンジスタ（Ｑ31）はパルス信号(det) のハイ論理の期間
の間、ターンオンされノード（Ｎ４）を経て図２に示し
た降圧電圧ドライバー（１１）からの降圧電圧（Vint）
を第２電圧供給源（Ｖss) 側にミュートさせる。
【００２１】また、前記インバータ（Ｇ８）は前記ノー
ド（Ｎ10）からの前記パルス信号(det) を反転させ、反
転したパルス信号をＭＯＳトランジスタ（Ｑ30）のゲー
トに供給する。そうすると、前記ＭＯＳトランジスタ
（Ｑ30）は前記インバータ（Ｇ８）からの前記反転した
パルス信号のロー論理の期間の間、ターンオンされ前記
ノード（Ｎ４）からの降圧電圧（Vint）を前記第２電圧
供給源（Ｖss）側にミュートさせる。
ド（Ｎ10）からの前記パルス信号(det) を反転させ、反
転したパルス信号をＭＯＳトランジスタ（Ｑ30）のゲー
トに供給する。そうすると、前記ＭＯＳトランジスタ
（Ｑ30）は前記インバータ（Ｇ８）からの前記反転した
パルス信号のロー論理の期間の間、ターンオンされ前記
ノード（Ｎ４）からの降圧電圧（Vint）を前記第２電圧
供給源（Ｖss）側にミュートさせる。
【００２２】結果的に、両ＭＯＳトランジスタ（Ｑ30,
Ｑ31）は、前記ノード（Ｎ10）上のパルス信号がハイ論
理状態を維持する間、前記ノード（N4）上の降圧電圧
（Vint）をミュートさせることにより、前記降圧電圧
（Vint）に発生したオーバシュート成分を取り除く。ま
た、前記両ＭＯＳトランジスタ（Ｑ30, Ｑ31）はミュー
ト動作の際、電流の消耗量を最少化する。
Ｑ31）は、前記ノード（Ｎ10）上のパルス信号がハイ論
理状態を維持する間、前記ノード（N4）上の降圧電圧
（Vint）をミュートさせることにより、前記降圧電圧
（Vint）に発生したオーバシュート成分を取り除く。ま
た、前記両ＭＯＳトランジスタ（Ｑ30, Ｑ31）はミュー
ト動作の際、電流の消耗量を最少化する。
【００２３】
【発明の効果】上述したように、本発明の半導体メモリ
ー装置の電圧降下回路はメモリーブロック及びメモリー
周辺回路の過負荷の時、メモリーブロック及びメモリー
周辺回路に供給される降圧電圧を一時的にミュートする
ことにより、前記降圧電圧でのオーバシュート成分の発
生を防止することができる。前記オーバシュート成分の
発生を防止することにより、本発明の半導体メモリー装
置の電圧降下回路はメモリーブロック及びメモリー周辺
回路を過負荷から保護することができ、さらに、半導体
メモリー装置の信頼性を向上させることができる工業上
大なる効果がある。
ー装置の電圧降下回路はメモリーブロック及びメモリー
周辺回路の過負荷の時、メモリーブロック及びメモリー
周辺回路に供給される降圧電圧を一時的にミュートする
ことにより、前記降圧電圧でのオーバシュート成分の発
生を防止することができる。前記オーバシュート成分の
発生を防止することにより、本発明の半導体メモリー装
置の電圧降下回路はメモリーブロック及びメモリー周辺
回路を過負荷から保護することができ、さらに、半導体
メモリー装置の信頼性を向上させることができる工業上
大なる効果がある。
【図１】図１は、従来の半導体メモリー装置の電圧降下
回路の回路図である。
回路の回路図である。
【図２】図２は、本発明の実施例による半導体メモリー
装置の電圧降下回路のブロック図である。
装置の電圧降下回路のブロック図である。
【図３】図３は、図２に示したオーバシュート検出器の
実施の一例を示す具体的回路図である。
実施の一例を示す具体的回路図である。
【図４】図４は、図２に示したセルフディレイパルス発
生器の実施の一例の具体的回路図である。
生器の実施の一例の具体的回路図である。
【図５】図５Ａ及び図５Ｂは、図４に示した回路の入力
及び出力信号の波形図である。
及び出力信号の波形図である。
【図６】図６は、図２に示したカレントシンクの一実施
例の具体的回路図である。
例の具体的回路図である。
【図７】図７は、図２に示したカレントシンクの他の実
施例の具体的回路図である。
施例の具体的回路図である。
１１ 降圧電圧ドライバー １２ スタンバイドライバー １３ アクティブドライバー １４ メモリー周辺回路 １５ 電圧補償部、 １６ オーバシュート検出器 １７ セルフディレイパルス発生器 １８ カレントシンク Ｑ１乃至Ｑ31 ＭＯＳトランジスタ Ｇ１〜Ｇ５ インバータ Ｇ６ ＮＡＮＤゲート Ｇ７及びＧ８ インバータ Ｃ１ キャパシター Ｎ１，Ｎ２…Ｎ１０ ノード
Claims (1)
- 【請求項１】 メモリーブロックと、前記メモリーブロ
ックを制御するためのメモリー周辺回路と、前記メモリ
ーブロック及び前記メモリー周辺回路を駆動するため、
外部からの電源電圧を分圧するための基準電位発生手段
とを備えた半導体メモリー装置において、 前記基準電圧発生手段からの基準電圧を待機モード及び
活性モードに従い異なる電圧レベルで降圧し、降圧した
電圧を前記メモリーブロック及びメモリー周辺回路側に
送り出す降圧電圧駆動手段と、 アクティブモード時にのみ動作状態となるようにアクテ
ィブ制御手段が付与され前記降圧電圧駆動手段の出力電
圧が、所定の電圧レベルを超過するのを検出するオーバ
ーシュート検出手段と、 前記オーバーシュート検出手段の出力により、前記メモ
リーブロック及びメモリー周辺回路に供給される電圧信
号のレベルを調節し、前記降圧電圧駆動手段の出力電圧
に発生したオーバーシュート成分を取り除く電圧調節手
段とを備えたものにおいて、前記電圧調節手段は、前記
降圧電圧駆動手段の出力電圧に前記オーバーシュートが
発生した場合に所定の幅を有するパルス信号を発生する
セルフディレイパルス発生器と、前記セルフディレイパ
ルス発生器からの前記パルス信号の期間中、前記メモリ
ーブロック及びメモリー周辺回路に供給される電圧信号
のレベルを降下させるカレントシンクとを備え、オーバ
ーシュート検出手段にアクティブ制御信号が与えられ、
アクティブモード時のみ動作状態となることを特徴とす
る半導体メモリー装置の電圧降下回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026086A KR0131746B1 (ko) | 1993-12-01 | 1993-12-01 | 내부 강압전원 회로 |
| KR93-26086 | 1993-12-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192465A JPH07192465A (ja) | 1995-07-28 |
| JP2919761B2 true JP2919761B2 (ja) | 1999-07-19 |
Family
ID=19369592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6298367A Expired - Fee Related JP2919761B2 (ja) | 1993-12-01 | 1994-12-01 | 半導体メモリー装置用電圧降下回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5493234A (ja) |
| JP (1) | JP2919761B2 (ja) |
| KR (1) | KR0131746B1 (ja) |
| DE (1) | DE4442848C2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712083B2 (ja) * | 1995-11-28 | 2005-11-02 | 株式会社ルネサステクノロジ | 内部電源電位供給回路及び半導体装置 |
| US5831467A (en) | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| US6005436A (en) * | 1992-10-07 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Internal reduced-voltage generator for semiconductor integrated circuit |
| KR0143344B1 (ko) * | 1994-11-02 | 1998-08-17 | 김주용 | 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 |
| US5557579A (en) * | 1995-06-26 | 1996-09-17 | Micron Technology, Inc. | Power-up circuit responsive to supply voltage transients with signal delay |
| JP3394389B2 (ja) * | 1995-07-13 | 2003-04-07 | シャープ株式会社 | 直流安定化電源回路 |
| KR100190366B1 (ko) * | 1996-04-10 | 1999-06-01 | 김영환 | 반도체 메모리 장치 및 그 전원인가방법 |
| US5757712A (en) * | 1996-07-12 | 1998-05-26 | International Business Machines Corporation | Memory modules with voltage regulation and level translation |
| US6011427A (en) * | 1996-12-20 | 2000-01-04 | Maxim Integrated Products, Inc. | High efficiency base current helper |
| DE19816806B4 (de) * | 1998-04-16 | 2012-07-12 | Robert Bosch Gmbh | Zwei elektronische Schaltungen zur Stromregelung mit parallelgeschalteten Stellgliedern mit temperaturabhängiger Aufteilung der Teilströme |
| KR100513393B1 (ko) * | 1998-06-19 | 2005-11-24 | 삼성전자주식회사 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
| JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
| US6297671B1 (en) * | 1998-09-01 | 2001-10-02 | Texas Instruments Incorporated | Level detection by voltage addition/subtraction |
| KR100298584B1 (ko) * | 1998-09-24 | 2001-10-27 | 윤종용 | 내부전원전압발생회로 |
| US6300810B1 (en) * | 1999-02-05 | 2001-10-09 | United Microelectronics, Corp. | Voltage down converter with switched hysteresis |
| KR100319606B1 (ko) | 1999-02-12 | 2002-01-05 | 김영환 | 전압 강압 회로 |
| US6320454B1 (en) | 2000-06-01 | 2001-11-20 | Atmel Corporation | Low power voltage regulator circuit for use in an integrated circuit device |
| JP4503150B2 (ja) * | 2000-07-13 | 2010-07-14 | ユナイテッド・マイクロエレクトロニクス・コーポレイション | 電圧ダウンコンバータおよび電圧ｖｃｃを変換するための方法 |
| US6661279B2 (en) * | 2001-04-11 | 2003-12-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage |
| JP2003051548A (ja) * | 2001-08-06 | 2003-02-21 | Sharp Corp | 半導体集積回路装置およびそれを用いた携帯端末 |
| EP1490742B1 (de) * | 2002-04-03 | 2006-11-15 | Infineon Technologies AG | Spannungsregleranordnung |
| US20040124909A1 (en) * | 2002-12-31 | 2004-07-01 | Haider Nazar Syed | Arrangements providing safe component biasing |
| JP3768202B2 (ja) * | 2003-05-13 | 2006-04-19 | 松下電器産業株式会社 | 半導体集積回路 |
| US6909320B2 (en) * | 2003-06-19 | 2005-06-21 | Freescale Semiconductor, Inc. | Method and apparatus for dual output voltage regulation |
| US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
| KR100626367B1 (ko) * | 2003-10-02 | 2006-09-20 | 삼성전자주식회사 | 내부전압 발생장치 |
| JP3967722B2 (ja) * | 2004-01-15 | 2007-08-29 | 株式会社東芝 | 半導体装置 |
| KR100670700B1 (ko) * | 2004-10-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 지연고정루프의 전원공급회로 |
| KR100693783B1 (ko) * | 2004-11-04 | 2007-03-12 | 주식회사 하이닉스반도체 | 내부전원 발생장치 |
| KR100610020B1 (ko) * | 2005-01-13 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법 |
| KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| US7248531B2 (en) * | 2005-08-03 | 2007-07-24 | Mosaid Technologies Incorporated | Voltage down converter for high speed memory |
| KR100780623B1 (ko) * | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 생성장치 |
| KR20130022118A (ko) * | 2011-08-25 | 2013-03-06 | 에스케이하이닉스 주식회사 | 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법 |
| US9292721B2 (en) * | 2013-03-01 | 2016-03-22 | Texas Instruments Incorporated | NFC receiver architecture with improved power sensitivity |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
| JPH02195596A (ja) * | 1989-01-24 | 1990-08-02 | Hitachi Ltd | 半導体集積回路装置 |
| JP2801654B2 (ja) * | 1989-06-30 | 1998-09-21 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
| JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| KR100209449B1 (ko) * | 1990-05-21 | 1999-07-15 | 가나이 쓰토무 | 반도체 집적회로 장치 |
| JP2527835B2 (ja) * | 1990-07-31 | 1996-08-28 | 三菱電機株式会社 | 半導体装置 |
| US5416747A (en) * | 1992-07-15 | 1995-05-16 | Kawasaki Steel Corporation | Semiconductor memory driven at low voltage |
| US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
-
1993
- 1993-12-01 KR KR1019930026086A patent/KR0131746B1/ko not_active IP Right Cessation
-
1994
- 1994-11-29 US US08/348,992 patent/US5493234A/en not_active Expired - Lifetime
- 1994-12-01 JP JP6298367A patent/JP2919761B2/ja not_active Expired - Fee Related
- 1994-12-01 DE DE4442848A patent/DE4442848C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4442848A1 (de) | 1995-06-08 |
| US5493234A (en) | 1996-02-20 |
| KR950021481A (ko) | 1995-07-26 |
| KR0131746B1 (ko) | 1998-04-14 |
| JPH07192465A (ja) | 1995-07-28 |
| DE4442848C2 (de) | 1997-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919761B2 (ja) | 半導体メモリー装置用電圧降下回路 | |
| JP2925422B2 (ja) | 半導体集積回路 | |
| JP4350568B2 (ja) | 内部電圧発生回路 | |
| JPH06236686A (ja) | 半導体装置 | |
| JP4237696B2 (ja) | レギュレータ回路 | |
| US7474142B2 (en) | Internal voltage generating circuit | |
| US6943585B2 (en) | Input buffer circuit | |
| JPH0855482A (ja) | ブートストラップ回路及びデータ出力バッファ | |
| US5537066A (en) | Flip-flop type amplifier circuit | |
| JP2743878B2 (ja) | 入力バッファ回路 | |
| US7447100B2 (en) | Over-driving circuit for semiconductor memory device | |
| US5606292A (en) | Ring oscillator having its output amplified in a comparator | |
| KR950005171B1 (ko) | 전류 미러 증폭회로 및 그의 구동 방법 | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| US5508635A (en) | Reduced noise data output buffer with output level regulation | |
| US5982673A (en) | Secondary sense amplifier with window discriminator for self-timed operation | |
| KR100206604B1 (ko) | 반도체 메모리 장치 | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| KR100449950B1 (ko) | 부하구동력 가변형 증폭회로 | |
| JP2713182B2 (ja) | レシーバ装置 | |
| US7599243B2 (en) | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device | |
| US6320810B1 (en) | Semiconductor memory device allowing reduction in current consumption | |
| US6934197B2 (en) | Method and circuit configuration for digitizing a signal in an input buffer of a DRAM device | |
| KR100361656B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| KR100312478B1 (ko) | 고전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |