KR20130022118A - 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법 - Google Patents

전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법 Download PDF

Info

Publication number
KR20130022118A
KR20130022118A KR1020110084889A KR20110084889A KR20130022118A KR 20130022118 A KR20130022118 A KR 20130022118A KR 1020110084889 A KR1020110084889 A KR 1020110084889A KR 20110084889 A KR20110084889 A KR 20110084889A KR 20130022118 A KR20130022118 A KR 20130022118A
Authority
KR
South Korea
Prior art keywords
power
switching
pulse
unit
generate
Prior art date
Application number
KR1020110084889A
Other languages
English (en)
Inventor
최영근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110084889A priority Critical patent/KR20130022118A/ko
Priority to US13/339,173 priority patent/US9443609B2/en
Publication of KR20130022118A publication Critical patent/KR20130022118A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

전원 모니터링 테스트회로는 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호의 인에이블 구간과 상기 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 스위칭제어신호생성부와 상기 제1 스위칭제어신호에 응답하여 제1 전원을 전원감지패드부로 전달하고, 상기 제2 스위칭제어신호에 응답하여 제2 전원을 상기 전원감지패드부로 전달하는 전달부를 포함한다.

Description

전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법{VOLTAGE MORNITORING TEST CIRCUIT AND VOLTAGE MORNITORING METHOD USING THE SAME}
본 발명은 내부전원을 모니터링 하기 위한 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법에 관한 것이다.
통상적으로 메모리 장치는 외부전원(VDD)과 접지전원(VSS)을 공급받아 내부동작에 필요한 내부전원을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 내부전원으로는 메모리 코어영역에 공급하는 코어전원(Vcore), 워드라인을 구동하거나 오버드라이빙시에 사용되는 고전원(Vpp), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 저전원(Vbb) 등이 있다. 전원 모니터링 테스트회로는 이처럼 다양한 내부전원을 모니터링 하는데 사용된다.
도 1은 종래기술에 따른 전원 모니터링 테스트회로의 구성을 도시한 블럭도이다.
종래기술에 따른 전원 모니터링 테스트회로는 전원생성부(11), 전달부(12) 및 전원감지패드부(13)를 포함한다.
전원생성부(11)는 제1 내지 제4 전원생성부(111~114)를 포함하고, 제1 내지 제4 전원(VOL<1:4>)을 생성한다. 전달부(12)는 제1 내지 제4 전달부(121~124)를 포함하고, 제1 내지 제4 스위칭신호(SW<1:4>)에 응답하여 제1 내지 제4 전원(VOL<1:4>)을 전원감지패드부(13)로 전달한다. 전원감지패드부(13)는 제1 내지 제4 전원(VOL<1:4>)을 입력받아서 외부로 출력한다.
제1 내지 제4 스위칭신호(SW<1:4>)는, 도 2에 도시된 바와 같이, 순차적으로 로직하이레벨로 인에이블된다. 이러한 제1 내지 제4 스위칭신호(SW<1:4>)에 응답하여 제1 내지 제4 전달부(121~124)는 각각 제1 내지 제4 전원(VOL<1:4>)을 순차적으로 전원감지패드부(13)로 전달한다.
그런데 제1 내지 제4 스위칭신호(SW<1:4>)의 인에이블 구간이 겹치는 구간(이하, '트랜지션구간'이라 함)이 발생하기 때문에 제1 내지 제4 전원생성부(111~114) 사이에 단락이 발생한다. 예를 들어, 제1 스위칭신호(SW<1>)와 제2 스위칭신호(SW<2>)의 인에이블 구간이 겹치는 트랜지션구간(TRN1)에서 제1 전원생성부(111)와 제2 전원생성부(112) 사이에 단락이 발생한다.
또한, 전원 모니터링 테스트회로가 전원을 모니터링 할 때, 전하가 전원감지패드부(13)에 잔류하기 때문에 제1 내지 제4 전원(VOL<1:4>)을 정확하게 모니터링 할 수 없다. 예를 들어, 전원 모니터링 테스트회로가 제2 스위칭신호(SW<2>)에 응답하여 제2 전원(VOL<2>)을 모니터링 할 때, 이전에 모니터링한 제1 전원(VOL<1>)에 의해 생성된 전하가 전원감지패드부(13)에 일정시간 동안 잔류하기 때문에 제2 전원(VOL<2>)을 정확하게 모니터링 할 수 없다.
그러므로 종래기술에 따른 전원 모니터링 테스트회로는 트랜지션구간이 발생하기 때문에 제1 내지 제4 전원생성부(111~114) 사이에 단락이 발생하고, 전하가 전원감지패드부(13)에 잔류하기 때문에 제1 내지 제4 전원(VOL<1:4>)을 정확하게 모니터링 할 수 없다.
본 발명은 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 트랜지션구간이 발생하지 않도록 하고, 내부전원을 모니터링 할 때마다 전원감지패드부에 잔류하는 전하를 제거함으로써 정확하게 전원을 모니터링 할 수 있는 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법을 개시한다.
이를 위해 본 발명은 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호의 인에이블 구간과 상기 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 스위칭제어신호생성부와 상기 제1 스위칭제어신호에 응답하여 제1 전원을 전원감지패드부로 전달하고, 상기 제2 스위칭제어신호에 응답하여 제2 전원을 상기 전원감지패드부로 전달하는 전달부를 포함하는 전원 모니터링 테스트회로를 제공한다.
또한, 본 발명은 제1 및 제2 스위칭신호를 입력받고, 제1 스위칭신호의 인에이블 구간과 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 단계와 상기 제1 스위칭제어신호에 응답하여 상기 제1 전원을 전원감지패드부로 전달하는 단계 및 상기 제2 스위칭제어신호에 응답하여 상기 제2 전원을 상기 전원감지패드부로 전달하는 단계를 포함하는 전원 모니터링 방법을 제공한다.
도 1은 종래기술에 따른 전원 모니터링 테스트회로의 구성을 도시한 블럭도이다.
도 2는 종래기술에 따른 전원 모니터링 테스트회로의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일실시예에 따른 전원 모니터링 테스트회로의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 전원 모니터링 테스트회로에 포함된 스위칭제어신호생성부의 회로도이다.
도 5는 도 3에 도시된 전원 모니터링 테스트회로에 포함된 싱크펄스생성부의 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 싱크펄스생성부에 포함된 펄스생성부의 회로도이다.
도 7은 도 5에 도시된 싱크펄스생성부에 포함된 조합부의 회로도이다.
도 8은 본 발명의 일실시예에 따른 전원 모니터링 테스트회로의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명의 일실시예에 따른 전원 모니터링 테스트회로의 구성을 도시한 블럭도이다.
도 3에 도시된 바와 같이, 본 실시예의 전원 모니터링 테스트회로는 전원생성부(2), 스위칭제어신호생성부(3), 전달부(4), 싱크펄스생성부(5), 싱크부(6) 및 전원감지패드부(7)를 포함한다. 전원생성부(2)는 제1 내지 제4 전원(VOL<1:4>)을 생성한다. 스위칭제어신호생성부(3)는 제1 내지 제4 스위칭신호(SW<1:4>)의 인에이블 시점을 각각 지연시켜서 제1 내지 제4 스위칭제어신호(SWCON<1:4>)를 생성한다. 전달부(4)는 제1 내지 제4 스위칭제어신호(SWCON<1:4>)에 응답하여 제1 내지 제4 전원(VOL<1:4>)을 전원감지패드부(7)로 전달한다. 싱크펄스생성부(5)는 제1 내지 제4 스위칭신호(SW<1:4>) 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스(SINKP)를 생성한다. 싱크부(6)는 싱크펄스(SINKP)에 응답하여 전원감지패드부(7)와 접지부를 연결시켜서 제1 내지 제4 전원(VOL<1:4>)을 각각 모니터링 하기 전에 전원감지패드부(7)에 잔류하는 전하를 제거한다. 전원감지패드부(7)는 제1 내지 제4 전원(VOL<1:4>)을 입력받아 외부로 출력한다.
전원생성부(2)는 제1 전원생성부(21), 제2 전원생성부(22), 제3 전원생성부(23) 및 제4 전원생성부(24)를 포함한다. 이와 같은 구성의 전원생성부(2)는 제1 전원생성부(21)와 제2 전원생성부(22)는 레퍼런스전원(VREF)을 기준으로 각각 제1 전원(VOL<1>) 및 제2 전원(VOL<2>)을 생성하고, 제3 전원생성부(23)는 제2 전원(VOL<2>)을 기준으로 제3 전원(VOL<3>)을 생성하며 제4 전원생성부(24)는 제3 전원(VOL<3>)을 기준으로 하여 제4 전원(VOL<4>)을 생성한다.
이와 같은 구성의 전원생성부(2)는 제1 내지 제4 전원(VOL<1:4>)을 생성한다.
스위칭제어신호생성부(3)는, 도 4에 도시된 바와 같이, 제1 스위칭제어신호생성부(31), 제2 스위칭제어신호생성부(32), 제3 스위칭제어신호생성부(33) 및 제4 스위칭제어신호생성부(34)를 포함한다.
제1 스위칭제어신호생성부(31)는 제1 스위칭신호(SW<1>)를 지연시키는 제1 지연부(DLY31)와 제1 스위칭신호(SW<1>)와 제1 지연부(DLY31)의 출력을 앤드연산하는 앤드게이트(AD31)로 구성된다. 이와 같은 구성의 제1 스위칭제어신호생성부(31)는 제1 스위칭신호(SW<1>)의 인에이블 시점을 제1 지연부(DLY31)의 지연구간만큼 지연시켜서 스위칭제어신호(SWCON<1>)를 생성한다. 제2 내지 제4 스위칭제어신호생성부(32~34)는 제2 내지 제4 스위칭신호(SW<2:4>)의 인에이블 시점을 각각 제2 지연부 내지 제4 지연부(DLY32~DLY34)의 지연구간만큼 지연시켜 각각 제2 내지 제4 스위칭제어신호(SWCON<2:4>)를 생성하는 것만 다를 뿐, 제2 내지 제4 스위칭제어신호생성부(32~34)의 구성은 제1 스위칭제어신호생성부(31)와 동일하므로 구체적인 설명은 생략한다.
이와 같은 구성의 스위칭제어신호생성부(3)는 제1 내지 제4 스위칭신호(SW<1:4>)의 인에이블 시점을 각각 지연시켜서 제1 내지 제4 스위칭제어신호(SWCON<1:4>)를 생성한다.
전달부(4)는, 도 3에 도시된 바와 같이, 제1 전달부(41), 제2 전달부(42), 제3 전달부(43) 및 제4 전달부(44)를 포함한다. 제1 전달부(41)는 NMOS 트랜지스터(N41)로 구성되고, 로직하이레벨의 제1 스위칭제어신호(SWCON<1>)에 의하여 제1 전원(VOL<1>)을 전원감지패드부(7)로 전달하고, 제2 전달부(42)는 NMOS 트랜지스터(N42)로 구성되고, 로직하이레벨의 제2 스위칭제어신호(SWCON<2>)에 의하여 제2 전원(VOL<2>)을 전원감지패드부(7)로 전달하며, 제3 전달부(43)는 NMOS 트랜지스터(N43)로 구성되고, 로직하이레벨의 제3 스위칭제어신호(SWCON<3>)에 의하여 제3 전원(VOL<3>)을 전원감지패드부(7)로 전달하고, 제4 전달부(44)는 NMOS 트랜지스터(N44)로 구성되고, 로직하이레벨의 제4 스위칭제어신호(SWCON<4>)에 의하여 제4 전원(VOL<4>)을 전원감지패드부(7)로 전달한다.
이와 같은 구성의 전달부(4)는 제1 내지 제4 스위칭제어신호(SWCON<1:4>)에 응답하여 제1 내지 제4 전원(VOL<1:4>)을 전원감지패드부(7)로 전달한다.
싱크펄스생성부(5)는, 도 5에 도시된 바와 같이, 펄스생성부(51)와 조합부(52)를 포함한다.
펄스생성부(51)는, 도 6에 도시된 바와 같이, 제1 펄스생성부(511), 제2 펄스생성부(512), 제3 펄스생성부(513) 및 제4 펄스생성부(514)를 포함하고, 제1 내지 제4 스위칭신호(SW<1:4>)가 인에이블되는 시점에서 제1 내지 제4 펄스(PLS<1:4>)를 생성한다.
제1 펄스생성부(511)는 제1 스위칭신호(SW<1>)를 반전지연시키는 제1 반전지연부(IDLY511)와 제1 스위칭신호(SW<1>)와 제1 반전지연부(DLY511)의 출력을 앤드연산하는 앤드게이트(AD511)로 구성된다. 이와 같은 구성의 제1 펄스생성부(511)는 제1 스위칭신호(SW<1>)가 인에이블되는 시점에서 제1 펄스(PLS<1>)를 생성한다. 제2 내지 제4 펄스생성부(512~514)는 제2 내지 제4 스위칭신호(SW<2:4>)가 인에이블되는 시점에서 제2 내지 제4 펄스(PLS<2:4>)를 생성하는 것만 다를 뿐, 제2 내지 제4 펄스생성부(512~514)의 구성은 제1 펄스생성부(511)와 동일하므로 구체적인 설명은 생략한다.
조합부(52)는, 도 7에 도시된 바와 같이, 제1 펄스(PLS<1> 및 제2 펄스(PLS<2>)를 입력받아 노어연산을 수행하는 노어게이트(NR521), 제3 펄스(PLS<3> 및 제4 펄스(PLS<4>)를 입력받아 노어연산을 수행하는 노어게이트(NR522) 및 노어게이트들(NR521, NR522)의 출력을 입력받아 낸드연산을 수행하는 낸드게이트(ND521)로 구성된다. 이와 같은 구성의 조합부(52)는 제1 내지 제4 펄스(PLS<1:4>) 중 어느 하나의 펄스가 생성되는 시점에서 싱크펄스(SINKP)를 생성한다.
이와 같은 구성의 싱크펄스생성부(5)는 제1 내지 제4 스위칭신호(SW<1:4>) 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스(SINKP)를 생성한다.
싱크부(6) NMOS 트랜지스터(N6)로 구성되고, 전원감지패드부(7)와 접지부 사이에 연결된다. 이와 같은 구성의 싱크부(6)는 로직하이레벨의 싱크펄스(SINKP)에 의하여 전원감지패드부(7)와 접지부를 연결시켜서 제1 내지 제4 전원(VOL<1:4>)을 각각 모니터링 하기 전에 전원감지패드부(7)에 잔류하는 전하를 제거한다.
전원감지패드부(7)는 제1 내지 제4 전원(VOL<1:4>)을 입력받아 외부로 출력한다.
이상 살펴본 바와 같이 구성된 전원 모니터링 테스트회로의 동작을 도 3 내지 도 8을 참고하여 살펴보되, 제1 전원(VOL<1>)는 2.1[V]이고, 제2 전원(VOL<2>)는 0.6[V]이며, 제3 전원(VOL<3>)은 3.3[V]이고, 제4 전원(VOL<4>)는 1.5[V]인 것을 예를 들어 설명하면 다음과 같다.
우선, 전원생성부(2)는 제1 내지 제4 전원(VOL<1:4>)을 생성한다. 좀 더 구체적으로, 도 3 및 도 8을 참조하면, 제1 전원생성부(21)는 레퍼런스전원(VREF)을 기준으로 제1 전원(VOL<1>, 2.1[V])을 생성하고, 제2 전원생성부(22)는 레퍼런스전원(VREF)을 기준으로 제2 전원(VOL<2>, 0.6[V])을 생성하며, 제3 전원생성부(23)는 제2 전원(VOL<2>, 0.6[V])을 기준으로 제3 전원(VOL<3>, 3.3[V])을 생성하고, 제4 전원생성부(24)는 제3 전원(VOL<3>, 3.3[V])을 기준으로 하여 제4 전원(VOL<4>, 1.5[V])을 생성한다.
스위칭제어신호생성부(3)는 제1 내지 제4 스위칭신호(SW<1:4>)의 인에이블 시점을 각각 지연시켜 제1 내지 제4 스위칭제어신호(SWCON<1:4>)를 생성한다.
전달부(4)는 제1 내지 제4 스위칭제어신호(SWCON<1:4>)에 응답하여 제1 내지 제4 전원(VOL<1:4>)을 전원감지패드부(7)로 전달한다. 좀 더 구체적으로, 도 3을 참조하면, 제1 전달부(41)는 제1 스위칭제어신호(SWCON<1>)에 응답하여 제1 전원(VOL<1>, 2.1[V])을 전원감지패드부(7)로 전달하고, 제2 전달부(42)는 제2 스위칭제어신호(SWCON<2>)에 응답하여 제2 전원(VOL<2>, 0.6[V])을 전원감지패드부(7)로 전달하며, 제3 전달부(43)는 제3 스위칭제어신호(SWCON<3>)에 응답하여 제3 전원(VOL<3>, 3.3[V])을 전원감지패드부(7)로 전달하고, 제4 전달부(44)는 제4 스위칭제어신호(SWCON<4>)에 응답하여 제4 전원(VOL<4>, 1.5[V])을 전원감지패드부(7)로 전달한다.
다음으로, 싱크펄스생성부(5)는 제1 내지 제4 스위칭신호(SW<1:4>) 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스(SINKP)를 생성한다. 좀 더 구체적으로, 도 6 및 도 8을 참조하면, 펄스생성부(51)는 제1 내지 제4 스위칭신호(SW<1:4>)가 각각 인에이블되는 시점(B1~B4)에서 제1 내지 제4 펄스(PLS<1:4>)를 생성하고, 조합부(52)는 제1 내지 제4 펄스(PLS<1:4>) 중 어느 하나의 펄스가 생성되는 시점에서 싱크펄스(SINKP)를 생성한다.
싱크부(6)는 로직하이레벨의 싱크펄스(SINKP)에 의하여 전원감지패드부(7)와 접지부를 연결시켜서 제1 내지 제4 전원(VOL<1:4>)을 각각 모니터링 하기 전에 전원감지패드부(7)에 잔류하는 전하를 제거한다. 따라서, 전원감지패드부(7)는 제1 전원(VOL<1>, 2.1[V]), 제2 전원(VOL<2>, 0.6[V]), 제3 전원(VOL<3>, 3.3[V]), 제4 전원(VOL<4>, 1.5[V])을 입력받아 정확하게 출력할 수 있다.
이상을 정리하면 본 실시예의 전원 모니터링 테스트회로는 제1 내지 제4 스위칭신호(SW<1:4>)의 인에이블 구간이 겹치지 않도록 조절하여 트랜지션구간이 발생하지 않도록 하고, 내부전원을 모니터링 할 때마다 전원감지패드부(13)에 잔류하는 전하를 제거함으로써 정확하게 전원을 모니터링 할 수 있다. 또한, 본 실시예의 전원 모니터링 테스트회로는 반도체 메모리 장치뿐만 아니라 다양한 전자회로에 사용될 수 있다.
11: 전원생성부 12: 전달부
13: 전원감지패드부
2: 전원생성부
21: 제1 전원생성부 22: 제2 전원생성부
23: 제3 전원생성부 24: 제4 전원생성부
3: 스위칭제어신호생성부 4: 전달부
41: 제1 전달부 42: 제2 전달부
43: 제3 전달부 44: 제4 전달부
5: 싱크펄스생성부 6: 싱크부
7: 전원감지패드부

Claims (16)

  1. 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호의 인에이블 구간과 상기 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 스위칭제어신호생성부; 및
    상기 제1 스위칭제어신호에 응답하여 제1 전원을 전원감지패드부로 전달하고, 상기 제2 스위칭제어신호에 응답하여 제2 전원을 상기 전원감지패드부로 전달하는 전달부를 포함하는 전원 모니터링 테스트회로.
  2. 제 1 항에 있어서, 상기 스위칭제어신호생성부는
    상기 제1 스위칭신호의 인에이블 시점을 제1 구간만큼 지연시켜서 제1 스위칭제어신호를 생성하는 제1 스위칭제어신호생성부; 및
    상기 제2 스위칭신호의 인에이블 시점을 제2 구간만큼 지연시켜서 제2 스위칭제어신호를 생성하는 제2 스위칭제어신호생성부를 포함하는 전원 모니터링 테스트회로.
  3. 제 1 항에 있어서, 상기 제1 및 제2 스위칭신호를 입력받고, 상기 제1 및 제2 스위칭신호 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스를 생성하는 싱크펄스생성부; 및
    상기 싱크펄스에 응답하여 상기 전원감지패드부와 접지부를 연결시키는 싱크부를 더 포함하는 전원 모니터링 테스트회로.
  4. 제 3 항에 있어서, 상기 싱크펄스생성부는
    상기 제1 스위칭신호가 인에이블되는 시점에서 제1 펄스를 생성하고, 제2 스위칭신호가 인에이블되는 시점에서 제2 펄스를 생성하는 펄스생성부; 및
    상기 제1 또는 제2 펄스가 생성되는 시점에서 싱크펄스를 생성하는 조합부를 포함하는 전원 모니터링 테스트회로.
  5. 제 4 항에 있어서, 상기 펄스생성부는
    상기 제1 스위칭신호가 인에이블되는 시점에서 제1 펄스를 생성하는 제1 펄스생성부; 및
    상기 제2 스위칭신호가 인에이블되는 시점에서 제2 펄스를 생성하는 제2 펄스생성부를 포함하는 전원 모니터링 테스트회로.
  6. 제 3 항에 있어서, 레퍼런스전원(VREF)을 기준으로 상기 제1 및 제2 전원을 생성하는 전원생성부를 더 포함하는 전원 모니터링 테스트회로.
  7. 제 3 항에 있어서, 레퍼런스전원(VREF)을 기준으로 상기 제1 전원을 생성하고, 상기 제1 전원을 기준으로 상기 제2 전원을 생성하는 전원생성부를 더 포함하는 전원 모니터링 테스트회로.
  8. 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호에 응답하여 제1 전원을 전원감지패드부로 전달하고, 상기 제2 스위칭신호에 응답하여 제2 전원을 상기 전원감지패드부로 전달하는 전달부;
    상기 제1 및 제2 스위칭신호 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스를 생성하는 싱크펄스생성부; 및
    상기 싱크펄스에 응답하여 상기 전원감지패드부와 접지부를 연결시키는 싱크부를 포함하는 전원 모니터링 테스트회로.
  9. 제 8 항에 있어서, 상기 싱크펄스생성부는
    상기 제1 스위칭신호가 인에이블되는 시점에서 제1 펄스를 생성하고, 제2 스위칭신호가 인에이블되는 시점에서 제2 펄스를 생성하는 펄스생성부; 및
    상기 제1 또는 제2 펄스가 생성되는 시점에서 싱크펄스를 생성하는 조합부를 포함하는 전원 모니터링 테스트회로.
  10. 제 9 항에 있어서, 상기 펄스생성부는
    상기 제1 스위칭신호가 인에이블되는 시점에서 제1 펄스를 생성하는 제1 펄스생성부; 및
    상기 제2 스위칭신호가 인에이블되는 시점에서 제2 펄스를 생성하는 제2 펄스생성부를 포함하는 전원 모니터링 테스트회로.
  11. 제 8 항에 있어서, 레퍼런스전원(VREF)을 기준으로 상기 제1 및 제2 전원을 생성하는 전원생성부를 더 포함하는 전원 모니터링 테스트회로.
  12. 제 8 항에 있어서, 레퍼런스전원(VREF)을 기준으로 상기 제1 전원을 생성하고, 상기 제1 전원을 기준으로 상기 제2 전원을 생성하는 전원생성부를 더 포함하는 전원 모니터링 테스트회로.
  13. 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호의 인에이블 구간과 상기 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 단계;
    상기 제1 스위칭제어신호에 응답하여 상기 제1 전원을 전원감지패드부로 전달하는 단계; 및
    상기 제2 스위칭제어신호에 응답하여 상기 제2 전원을 상기 전원감지패드부로 전달하는 단계를 포함하는 전원 모니터링 방법.
  14. 제 13 항에 있어서, 상기 제1 및 제2 스위칭신호를 입력받고, 상기 제1 스위칭신호의 인에이블 구간과 상기 제2 스위칭신호의 인에이블 구간이 겹치지 않도록 조절하여 각각 제1 및 제2 스위칭제어신호를 생성하는 단계는,
    상기 제1 스위칭신호의 인에이블 시점을 제1 구간만큼 지연시켜서 제1 스위칭제어신호를 생성하고, 상기 제2 스위칭신호의 인에이블 시점을 제2 구간만큼 지연시켜서 제2 스위칭제어신호를 생성하는 전원 모니터링 방법.
  15. 제 14 항에 있어서, 상기 제1 스위칭제어신호에 응답하여 상기 제1 전원을 전원감지패드부로 전달하는 단계는,
    상기 제1 및 제2 스위칭신호 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스를 생성하는 단계; 및
    상기 싱크펄스에 응답하여 상기 전원감지패드부와 접지부를 연결시키는 단계를 더 포함하는 전원 모니터링 방법.
  16. 제 15 항에 있어서, 상기 제1 및 제2 스위칭신호 중 어느 하나의 스위칭신호가 인에이블되는 시점에서 싱크펄스를 생성하는 단계는,
    상기 제1 스위칭신호가 인에이블되는 시점에서 제1 펄스를 생성하고 상기 제2 스위칭신호가 인에이블되는 시점에서 제2 펄스를 생성하는 단계; 및
    상기 제1 또는 제2 펄스가 생성되는 시점에서 싱크펄스를 생성하는 단계를 포함하는 전원 모니터링 방법.
KR1020110084889A 2011-08-25 2011-08-25 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법 KR20130022118A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110084889A KR20130022118A (ko) 2011-08-25 2011-08-25 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법
US13/339,173 US9443609B2 (en) 2011-08-25 2011-12-28 Voltage monitoring test circuit and voltage monitoring method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110084889A KR20130022118A (ko) 2011-08-25 2011-08-25 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법

Publications (1)

Publication Number Publication Date
KR20130022118A true KR20130022118A (ko) 2013-03-06

Family

ID=47742736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084889A KR20130022118A (ko) 2011-08-25 2011-08-25 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법

Country Status (2)

Country Link
US (1) US9443609B2 (ko)
KR (1) KR20130022118A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520416A (en) * 1984-03-01 1985-05-28 Genrad, Inc. Shunt-foldback voltage source
KR0131746B1 (ko) * 1993-12-01 1998-04-14 김주용 내부 강압전원 회로
KR100382546B1 (ko) * 2000-12-04 2003-05-09 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그를 이용한 불량셀검출방법
KR20050093226A (ko) 2004-03-18 2005-09-23 주식회사 하이닉스반도체 내부전원 측정을 용이하게 하는 반도체 메모리 장치
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
KR100594278B1 (ko) * 2004-06-03 2006-06-30 삼성전자주식회사 클럭 신호의 주파수를 검출하는 회로와 방법 및 이를구비하는 반도체 메모리 장치의 레이턴시 신호 발생 회로
KR100845776B1 (ko) * 2006-11-23 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스앰프 제어회로 및 방법
KR100868016B1 (ko) * 2007-04-13 2008-11-11 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100961210B1 (ko) * 2008-11-04 2010-06-09 주식회사 하이닉스반도체 제어신호생성회로 및 이를 이용하는 센스앰프회로
US9088217B2 (en) * 2009-08-20 2015-07-21 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for load compensation with primary-side sensing and regulation for flyback power converters
US9088208B2 (en) * 2010-01-27 2015-07-21 Intersil Americas LLC System and method for high precision current sensing

Also Published As

Publication number Publication date
US20130049736A1 (en) 2013-02-28
US9443609B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
TWI516890B (zh) 低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置
US9740261B2 (en) USB power delivery dead-battery control
KR20130088821A (ko) Ｈｄｍｉ 케이블 연결 장치 및 방법
KR101239682B1 (ko) 내부전압생성회로 및 반도체 집적회로
US20090201011A1 (en) Apparatus, circuit and method of monitoring circuit characteristic
TW201440067A (zh) 記憶體的電壓測試裝置及方法
KR20130022118A (ko) 전원 모니터링 테스트회로 및 이를 이용한 전원 모니터링 방법
KR102445814B1 (ko) 반도체 장치
JP2008160634A (ja) 電源電圧リセット回路、およびリセット信号生成方法
US9190119B2 (en) Semiconductor devices having multi-channel regions and semiconductor systems including the same
KR100855969B1 (ko) 반도체 메모리장치의 내부 전원전압 발생기
KR102399389B1 (ko) 타이밍 컨트롤러, 그 제어 방법, 그것을 사용한 전자 기기
KR20180047209A (ko) 레퍼런스 선택 회로
KR100728569B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20150014613A (ko) 내부전압생성회로
KR20160025957A (ko) 집적회로
KR100784889B1 (ko) 프로빙 패드 제어 장치 및 방법
KR100799109B1 (ko) 반도체 소자
KR20140100856A (ko) 벌크전압생성회로를 포함하는 반도체메모리장치
TWI634407B (zh) 上電控制電路及控制電路
KR101897239B1 (ko) 내부전압생성회로
US11218150B2 (en) Electronic circuit and electronic apparatus
KR100656426B1 (ko) 반도체 메모리 장치의 내부 전원 생성 회로
US8928395B2 (en) Voltage generator
TW200611271A (en) Power up circuit of semiconductor memory device and compensating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application