JP2892429B2 - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JP2892429B2 JP2892429B2 JP6934390A JP6934390A JP2892429B2 JP 2892429 B2 JP2892429 B2 JP 2892429B2 JP 6934390 A JP6934390 A JP 6934390A JP 6934390 A JP6934390 A JP 6934390A JP 2892429 B2 JP2892429 B2 JP 2892429B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- flag
- signal
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
ァを介した複数のデータ転送経路によるデータ転送に適
用して有効な技術に関する。
は、動作の高速な中央処理装置と、大量の情報の記録/
再生動作を行う外部記憶装置との間に、両者の中間の動
作速度を有するデータバッファを介設して記憶階層を構
成し、外部記憶装置における大きな記憶容量と、アクセ
ス速度、すなわち単位時間当たりのデータ転送量(スル
ープット)の向上とを実効的に両立させることが行われ
ている。
記憶媒体である磁気テープに対する情報の記憶/再生動
作を行う磁気テープ装置と、中央処理装置に付随して入
出力動作を制御するチャネルとの間に位置する磁気テー
プ制御装置内に、半導体メモリなどからなるデータバッ
ファを設け、上位のチャネルと磁気テープ装置との間で
授受されるデータをこのデータバッファに一時的に格納
することにより、磁気テープ装置に対する実効的なアク
セス速度の向上を図るようにしている。
転送においては、たとえば、チャネルから送出されるデ
ータを磁気テープ装置に書き込む場合、一層のスループ
ット向上を図るべく、チャネル側からデータバッファへ
のデータの書込動作と並行して、当該データの磁気テー
プ装置側による読出動作を非同期に行わせることが知ら
れている。
ていないデータを、転送先の磁気テープ装置側が読み出
すというエラーを防止する必要があり、このため従来で
は、データバッファにおけるチャネル側によるデータ書
込アドレスと、磁気テープ装置側によるデータ読出アド
レスとを比較し、読出アドレスが書込アドレスよりも先
行しないように制御して、正確なデータ転送を行ってい
た。
しては、たとえば、特開昭57−159325号公報に開示され
る技術が知られている。
ッファに接続されるデータ転送経路が各々一つの場合に
は特に問題はなかった。
トの一層の向上の要請に呼応すべく、データバッファと
上位チャネル側および下位の磁気テープ装置側との間
に、それぞれ複数のデータ転送経路(パス)を設けると
ともに、上位側および下位側のパスの組み合わせが動的
に変更可能であることが要請されてきており、これを前
述のような従来技術によって実現しようとすると、チャ
ネル側と磁気テープ装置側のアドレスを比較する回路が
大規模なものになってしまうという問題があった。
のパスがm本である場合には、チャネル側と磁気テープ
装置側のパスが各々1本の場合に比較すると、ハードウ
ェアの規模が(n+m)/2倍になってしまう。
合には、比較しなければならないアドレスの組み合わせ
は一つであるが、それぞれ複数本のパスを設定した場合
には、(n×m)通りの組み合わせのアドレス比較制御
回路が必要となり、制御方法も複雑になってしまう。
のデータ転送よりも高速である場合には、従来のアドレ
ス比較によるデータ転送制御方式では、チャネル側の書
き込みが終了しても、磁気テープ装置側による読み出し
が完了するまでは、アドレスの比較が必要であるため、
チャネル側で書込アドレスを保持し続ける必要があり、
すでに書込動作が完了しているにも関わらず、次の書込
動作に移ることができず、その分だけスループットが損
なわれるという問題もある。
るデータ転送経路の増加に伴う回路規模の増大や制御の
複雑化を招くことなく、データバッファにデータを書き
込む動作と並行して読み出す動作を行うことにより、ス
ループットおよび信頼性を向上させることが可能なデー
タ転送制御技術を提供することにある。
本明細書の記述および添付図面から明らかになるであろ
う。
概要を簡単に説明すれば、下記のとおりである。
間に介在し、両者間におけるデータの授受を制御すると
ともに、データが一時的に格納されるデータバッファを
備えた入出力制御装置において、データバッファに対す
るデータの所望の書込単位毎に、当該書込単位の読出完
了を識別する第1のフラグと、当該書込単位が最終デー
タか否かを識別する第2のフラグとを設定し、この第1
および第2のフラグの参照および更新により、上位装置
と入出力制御装置および入出力制御装置と入出力装置と
の間におけるデータの授受を並行して行うよう制御する
ものである。
えば、以下のようにして前記目的を達成することができ
る。
ドレスから順にデータを書き込む場合には、当該データ
とともに第1のフラグは“1"を、第2のフラグは当該デ
ータが最終データとなるまでは“0"を、最終データの時
は“1"を書き込む。
定されて書き込まれたデータを転送先が読み出す場合に
は、第1のフラグおよび第2のフラグを参照し、第1の
フラグが“1"の場合には当該データの読み出しを行うと
ともに当該第1のフラグを“1"から“0"に書き換え、次
の書込動作に備えて、次のアドレスの読み出しを行う。
第1のフラグが“0"の場合には、データ未書き込みの状
態であるので、データが書き込まれるデータの読み出し
を待つ。また、データ読出動作中に第2のフラグが“1"
であることを検出したら、その時点でデータの読み出し
を終了し、一連の読出動作を完了する。
れる第1および第2のフラグの参照および更新により、
上位装置と入出力制御装置および入出力制御装置と入出
力装置との間におけるデータの授受を並行して行うの
で、データバッファに接続されるデータ転送経路の数が
増加しても、たとえば書込アドレスと読出アドレスとの
比較などによる回路規模の増大や制御動作の複雑化を生
じることなく、上位処理装置と入出力装置の間における
データバッファを介したデータ転送における信頼性およ
びスループットの向上を実現することができる。
入出力制御装置の一例を詳細に説明する。
制御装置の一例として、磁気テープ装置および磁気テー
プ制御装置の場合について説明する。
式が実施される磁気テープサブシステムの構成の一例を
示すブロック図であり、第1図は、その一部をさらに詳
細に示すブロック図、また第2図は、その制御動作の一
例を示す流れ図である。
央処理装置に付随し、当該中央処理装置に代わって外部
との間の情報の授受を行うチャネル1に接続される磁気
テープ制御装置2と、この磁気テープ制御装置2の配下
で動作する磁気テープ装置3とを備えている。
のチャネルインターフェイス4,4aが介設されており、そ
れぞれ独立にチャネル1からの入出力命令の受領および
データの授受が行われるようになっている。
記憶媒体に対するデータの読み書きを行う配下の磁気テ
ープ装置3とは、複数のドライブインターフェイス5,5a
を介して接続されており、当該磁気テープ制御装置2
は、チャネル1からの入出力命令に応じて、適宜ドライ
ブインターフェイス5または5aを使用して磁気テープ装
置3の動作を制御し、チャネル1との間で授受されるデ
ータの書込や読出動作を行わせる。
を、さらに詳細に示したものである。
置2は、データバッファ10と、当該データバッファ10に
対するデータの書込/読出動作や後述のような各種フラ
グの設定などを制御するバッファ書込/読出制御回路11
とを備えており、チャネル1から送出された磁気テープ
装置3への書込データ、および磁気テープ装置3から送
出されたチャネル1への読取データが一時的に格納され
るようになっている。
バッファ書込/読出制御回路11の配下で動作するチャネ
ルインターフェイス制御回路12,データバス20およびチ
ャネルインターフェイス制御回路14,データバス24を介
してデータバッファ10に接続され、同様に、複数のドラ
イブインターフェイス5,5aは、バッファ書込/読出制御
回路11の配下で動作するドライブインターフェイス制御
回路16,データバス28およびドライブインターフェイス
制御回路18,データバス32を介してデータバッファ10に
接続されている。
フェイス制御回路12,14およびドライブインターフェイ
ス制御回路16,18との間には、後述のような制御動作に
用いられるアクセス許可信号36,アクセス許可信号38お
よびアクセス許可信号40,アクセス許可信号42、アクセ
ス受領信号37,アクセス受領信号39およびアクセス受領
信号41,アクセス受領信号43、RD信号53,データ転送終了
信号54、ウェイト信号55およびオーバーラン信号56など
のインターフェイスが設けられている。
制御回路12,14およびドライブインターフェイス制御回
路16,18にデータの書込および読出は、各々の配下のア
ドレスカウンタ回路13,アドレスカウンタ回路15および
アドレスカウンタ回路17,アドレスカウンタ回路19から
アドレスバス23,アドレスバス27およびアドレスバス31,
アドレスバス35を介して、当該データバッファ10にアド
レスを指示することによって行われる。
スカウンタ回路17,19には、チャネルインターフェイス
制御回路12,14およびドライブインターフェイス制御回
路16,18の各々から、ロードアドレスバス信号21,ロード
アドレスバス信号25およびロードアドレスバス信号29,
ロードアドレスバス信号33を介して開始アドレスの設定
が行われ、一連の書込/読出動作中のアドレス値の制御
はカンウトアップ信号22,カンウトアップ信号26および
カンウトアップ信号30,カンウトアップ信号34によって
行われる。
制御回路11との間には、通常のデータのデータバッファ
10への書き込みを制御するデータ書込信号44とともに、
フラグ書込信号45および最終データフラグ信号46,デー
タ有無フラグ信号47などのインターフェイスが設けられ
ており、データバッファ10に対して、たとえば第3図
(a)に示されるようにデータの書き込みが行われる。
込まれるデータ部毎に、当該データ部が一連の転送デー
タ群の最終のものか否かを示す最終データフラグFfと、
当該データ部の転送先による読み出しが完了したか否か
を示すデータ有無フラグFeとが、バッファ書込/読出制
御回路11によって設定される。
の間の最終データフラグ信号46およびデータ有無フラグ
信号47は、双方向信号であり、当該最終データフラグ信
号46,データ有無フラグ信号47の各々をONにした状態
で、フラグ書込信号45をONにすることにより、最終デー
タフラグFf,データ有無フラグFeの各々には“1"が書き
込まれ、最終データフラグ信号46,データ有無フラグ信
号47の各々がOFFの場合には“0"が書き込まれるように
なっている。
タフラグFfおよびデータ有無フラグFeの参照時には、当
該最終データフラグFfおよびデータ有無フラグFeが、そ
れぞれ“1"の時には、対応する最終データフラグ信号46
およびデータ有無フラグ信号47は、それぞれONとなり、
“0"の時にはOFFが検出される。
2図の流れ図などを参照しながら説明する。
ープ装置3との間におけるデータ転送においては、チャ
ネル1の側の二つのチャネルインターフェイス4,4aの各
々に対して、磁気テープ装置3側の二つのドライブイン
ターフェイス5,5aの任意の一つを組み合わせることがで
きるため、合計4通りのデータ転送経路の構成が可能で
ある。
ャネル1から磁気テープ装置3への書込データの転送
を、チャネルインターフェイス4に連なるチャネルイン
ターフェイス制御回路12,データバス20、およびドライ
ブインターフェイス5に連なるドライブインターフェイ
ス制御回路16,データバス28の組み合わせからなる転送
経路を介して行う場合を想定する。
可信号36,38,40,42の何れかをONし、一定時間後にOFFす
る(ステップ100)。
ターフェイス制御回路12,14およびドライブインターフ
ェイス制御回路16,18に順次送出され、当該バッファ書
込/読出制御回路11は、各制御回路からのアクセス受領
信号37,39,41,43のON/OFFを監視する(ステップ101)。
イブインターフェイス制御回路16,18の各々は、このア
クセス許可信号36,38,40,42の検出時に、データバッフ
ァ10に対して、書込または読出動作を行う必要がある場
合に、それぞれのアクセス受領信号37,39,41,43をONし
一定時間後にOFFする。
ルインターフェイス制御回路12がチャネル1から磁気テ
ープ装置3への書込データを受領しているとすると、自
身のアクセス受領信号37をONし、一定時間後にOFFする
ことによって応答する。
アクセス受領信号37を初めてONする前に、データバッフ
ァ10に転送開始アドレスを設定すべく、配下のアドレス
カウンタ回路13にロードアドレスバス信号21を介して開
始アドレスをセットし、アドレスバス23を介して、デー
タバッファ10に転送開始アドレスを送出するとともに、
データバス20に書込データを出力し、さらに、データバ
ッファ10を書込可能状態にするために、バッファ書込/
読出制御回路11へのRD信号53をOFFにする。
終データである場合には、データ転送終了信号54をONに
する。
において、チャネルインターフェイス制御回路12からの
アクセス受領信号37がONになったことを検出すると、指
示されたデータバッファ10のアドレスに基づいて、デー
タ有無フラグFeおよび最終データフラグFfを読み出す
(ステップ104)。
ラグ信号46の各々が、ONまたはOFFになる。
読出しは、データバッファ10への書込,読出動作に先立
って、当該データバッファ10の状態を調べるために行わ
れる。
ON/OFF状態を調べ(ステップ105)、前述のように、RD
信号53はチャネルインターフェイス制御回路12によって
OFFにされているので、ステップ106へと進み、データ有
無フラグFeがON(“1")か否(“0")を調べる。
が“0"であると、すなわちデータ有無フラグ信号47がOF
Fであると、さらに、ステップ107において、データ転送
終了信号54がONか否かを調べる。
ネル1とのデータ転送が終了していないので、データ有
無フラグ信号47をONし、最終データフラグ信号をOFFに
してデータバッファ10に出力し(ステップ109)、さら
にデータ書込信号44およびフラグ書込信号45をON/OFFす
る(ステップ110)。
ーフェイス制御回路12から送出されたデータが書き込ま
れるとともに、当該データに対応するデータ有無フラグ
Feは“0"から“1"に、また、最終データフラグFfには
“0"に設定される。
バーラン信号56などの制御信号をすべてOFFにする(ス
テップ123)。
は、カンウトアップ信号22をON/OFFし、次のアドレスに
対する書込動作を行う。
号54がONになるまでは、ステップ100,101,104,105,106,
107,109,110,123のループを繰り返す。
ると、ステップ107からステップ108に進み、データ有無
フラグ信号47および最終データフラグ信号46をONにす
る。
タに対応するデータ有無フラグFeは“0"から“1"に、最
終データフラグEfは“0"から“1"にされ、ステップ123
において、データ転送終了信号54,ウェイト信号55,オー
バーラン信号56などの制御信号をすべてOFFにして、チ
ャネルインターフェイス制御回路12からデータバッファ
10に対する一連のデータの書き込みを終了する。
信号47がON、すなわちデータ有無フラグFeが“1"の場合
は、データバッファ10内のあるアドレス範囲の記憶領域
を繰り返し使用して、磁気テープ装置3の側への書込デ
ータの転送を行う場合に、データバッファ10に対して以
前に書き込んだデータが、転送先の磁気テープ装置3の
側によって未だ読み出されずに残っていることを意味し
ており、この場合には、ステップ111に進んで、チャネ
ル1によるデータバッファ10へのアクセスか否かを判定
する。
るので、さらにステップ112に進み、ウェイト信号55をO
Nにする。
ト信号55がONになると、データバッファ10に対するアク
セスが保留されたと認識し、アドレスカウンタ回路13の
カンウトアップ信号22をONにしないで、チャネル1から
の次のアクセス要求時には、再度同一のアドレスおよび
データにて応答する。
転送先の磁気テープ装置3に読み出されることによっ
て、データ有無フラグFeが“1"から“0"に書き換えられ
るまで繰り返される。
バッファ10にデータを書き込む前述の動作と並行して、
ドライブインターフェイス制御回路16が、既に書き込ま
れたアドレスのデータを読み出して磁気テープ装置3に
送出する動作について説明する。
ャネルインターフェイス制御回路12に対するのと同様
に、ドライブインターフェイス制御回路16に対してアク
セス許可信号40をON/OFFする。
ンターフェイス制御回路12がデータバッファ10に書き込
みを開始したアドレスと同じアドレスを、ロードアドレ
スバス信号29によってアドレスカウンタ回路17にセット
し、アドレスバス31によりデータバッファ10からの読出
開始アドレスを指示するとともに、データバッファ10か
らの読み取り動作を示すRD信号53をONにする。
の読出開始アドレスの指示後、アクセス許可信号40に対
して、アクセス受領信号41をONにし、一定時間後OFFに
する。
ップ100,101,104,105,114と進み、データ有無フラグ信
号47のON/OFFを判定する。
(当該データのデータ有無フラグFeが“1")の場合に
は、読み出すべきデータがデータバッファ10に存在する
ことを示しているので、次のステップ115に進んで最終
データフラグ信号46のON/OFFを判定する。
ータの最終データフラグFfが“0")の場合には、ステッ
プ117においてデータバッファ10からデータバス28を介
してドライブインターフェイス制御回路16にデータを読
み出し(ステップ117)、ドライブインターフェイス制
御回路16は、ドライブインターフェイス5を介して磁気
テープ装置3に書込データを送出する。
読み出し後、データ有無フラグ信号47をOFFにし(ステ
ップ118)、さらにフラグ書込信号45をON/OFFして(ス
テップ119)、読み出されたデータに対応するデータ有
無フラグFeを“1"から“0"に書き換える。
4においてデータバッファ10から読み出された値が送出
されるので、最終データフラグFfは変化しない。
4,ウェイト信号55,オーバーラン信号56などの制御信号
をすべてOFFにして、次のアドレスの読出動作に移る。
カンウトアップ信号30により、読取アドレスの更新を行
う。
いて最終データフラグ信号46がONになるまで、すなわ
ち、データバッファ10から読み出されるデータに対応し
た最終データフラグFfが“1"になるまで、ステップ100,
101,104,105,114,115,117,118,119,123の一連の動作を
繰り返す。
グ信号46がONになったことを検出すると、ステップ115
からステップ116に進み、データ転送終了信号54をONに
し、以降、ステップ117,118,119,123を実行して、デー
タバッファ10からの一連のデータの読み出し動作を終了
する。
テップ114において、データ有無フラグ信号47がOFFとな
る場合について説明する。
ネルインターフェイス制御回路12からから未だ書き込ま
れていないアドレスのデータを読み出そうとしたことを
意味しており、ステップ120へと進む。
からのアクセスか否かを判定するが、この場合には、磁
気テープ装置3の側からのアクセスなので、ステップ12
2に進み、オーバーラン信号56をONにしてドライブイン
ターフェイス制御回路16に送出する。
ーラン信号56がONになったことにより、エラーが発生し
たことを認識し、再度、データバッファ10における最初
の読出開始アドレスからのデータの読出動作を行う。
アドレスA0から書込終了アドレスAnまで、チャネルイン
ターフェイス制御回路12により転送データが書き込まれ
た状態を第3図(a)に、ドライブインターフェイス制
御回路16によって当該転送データを読み出した後の状態
を同図(b)に示す。
て図示しない磁気テープなどの記憶媒体から読み取った
データをチャネル1に送出する場合について説明する。
路12と、ドライブインターフェイス制御回路16の動作が
入れ替わり、ドライブインターフェイス制御回路16がデ
ータバッファ10に対して磁気テープ装置3からの読出デ
ータを書き込み、チャネルインターフェイス制御回路12
が、このデータをデータバッファ10から読み取ってチャ
ネル1に転送する動作を、前述の場合と同様にして行
う。
の書込動作時に、第2図のステップ111において、デー
タ有無フラグ信号47がONであると判定された場合には、
ステップ113に進み、オーバーラン信号56をONにすると
ころである。
エラーを検出し、再度データバッファ10に対して書込開
始アドレスからの書込動作を行う。
120において、データ有無フラグ信号47がONであると判
定され場合には、ステップ121においてウェイト信号55
をONにし、チャネルインターフェイス制御回路12のデー
タバッファ10へのアクセスが保留される。
べきデータが存在しないことを示しており、ドライブイ
ンターフェイス制御回路16によってデータバッファ10に
データが書き込まれるまで、アクセス保留状態が続き、
データが書き込まれる毎に読み出されていくことにな
る。
ープ装置3は、磁気テープなどの記憶媒体に対して一定
の速度でデータの書込/読出動作を行うため、データバ
ッファ10からのデータの読出動作の時点で当該データが
存在しなかったり、データバッファ10への書込動作の時
点で、以前の書込データが残っているために所定の領域
内に書込動作を実行できない状態になるとデータ転送を
待つことができず、オーバーランエラーとなる。
転送は、データバッファ10と磁気テープ装置3との間の
データを転送よりも充分に速いので、このオーバーラン
エラーは発生しにくい。
3との間におけるデータ転送経路の組み合わせの一例と
して、チャネルインターフェイス4,チャネルインターフ
ェイス制御回路12,データバス20,データバッファ10,デ
ータバス28,ドライブインターフェイス制御回路16,ドラ
イブインターフェイス5の組み合わせを用いて、データ
転送を行わせる場合について説明したが、これらの各々
の対応するチャネルインターフェイス4a,チャネルイン
ターフェイス制御回路14,データバス24,データバッファ
10,データバス32,ドライブインターフェイス制御回路1
8,ドライブインターフェイス5aなどを適宜組み合わせて
得られる4通りのデータ転送経路の何れを用いてもよい
ことは言うまでもない。
作する。
ェイス制御回路12と14、アドレスカウンタ回路13と15、
アクセス許可信号36と38、アクセス受領信号37と39、デ
ータバス20と24、ロードアドレスバス信号21と25、カン
ウトアップ信号22と26、アドレスバス23と27。
フェイス制御回路16と18、アドレスカウンタ回路17と1
9、アクセス許可信号40と42、アクセス受領信号41と4
3、データバス28と32、ロードアドレスバス信号29と3
3、カンウトアップ信号30と34、アドレスバス31と35。
グ信号46,データ有無フラグ信号47,RD信号53,データ転
送終了信号54,ウェイト信号55,オーバーラン信号56は、
何れのデータ転送経路の組み合わせにおいても共通に用
いられる。
れば、データバッファ10におけるデータ有無フラグFeお
よび最終データフラグFfの設定および参照/更新によ
り、当該データバッファ10における書込アドレスや読出
アドレスなどの比較を行うことなく、当該データバッフ
ァ10に対する転送元側からのデータの書き込みと、転送
先によるデータバッファ10からのデータの読出動作と
を、非同期に並行して行わせることができる。
したデータ転送経路が、たとえば4通り設定できる場
合、従来では4通りの各々の組み合わせについて、アド
レス比較回路や制御回路などが必要であったものが、本
実施例の場合には、アドレス比較回路などが全く不要で
あり、回路規模を大幅に削減でき、データ転送における
動作の信頼性の向上を実現できる。
みおよび転送先による読み出しに際して、何れか一方の
データ転送経路の動作が先に完了した場合、従来のアド
レス比較では、他方のデータ転送経路の制御のためにア
ドレス値を保持すべく、先に動作を完了したデータ転送
経路を解放することができないが、本実施例の場合に
は、アドレス比較の必要がないので、先に動作を完了し
たデータ転送経路は、直ちに他のデータ転送処理に移行
することが可能となり、複数のデータ転送経路をより有
効に活用することができる。
じることなく、チャネル1などの上位処理装置と磁気テ
ープ装置3などの入出力装置の間におけるデータバッフ
ァ10を介したデータ転送における信頼性およびデータ転
送経路の増加によるスループットの向上を実現すること
ができる。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
置の構成および各制御信号は、前記実施例に例示したも
のに限らず、同様の機能および作用を実現できるもので
あれば、他の構成であってもよい。
よって得られる効果を簡単に説明すれば、以下のとおり
である。
間に介在し、両者間におけるデータの授受を制御すると
ともに、前記データが一時的に格納されるデータバッフ
ァを備えた入出力制御装置において、前記データバッフ
ァに対する前記データの所望の書込単位毎に、当該書込
単位の読出完了を識別する第1のフラグと、当該書込単
位が最終データか否かを識別する第2のフラグとを設定
し、この第1および第2のフラグの参照および更新によ
り、前記上位装置と前記入出力制御装置および前記入出
力制御装置と前記入出力装置との間における前記データ
の授受を並行して行うよう制御するので、たとえば、転
送元側から、データバッファに、あるアドレスから順に
データを書き込む場合には、当該データとともに第1の
フラグは“1"を、第2のフラグは当該データが最終デー
タとなるまでは“0"を、最終データの時は“1"を書き込
み、転送先による当該データの読み出しに際しては、第
1のフラグおよび第2のフラグを参照し、第1のフラグ
が“1"の場合には当該データの読み出しを行うとともに
当該第1のフラグを“1"から“0"に書き換えて次の書込
動作に備えて次のアドレスの読み出しを行い、第1のフ
ラグが“0"の場合には、データ未書き込みの状態である
ので、データが書き込まれるまでデータの読み出しを待
ち、データ読出動作中に第2のフラグが“1"であること
を検出したら、その時点でデータの読み出しを終了し、
一連の読出動作を完了するという制御動作を行うことに
より、上位装置と入出力制御装置および入出力制御装置
と入出力装置との間におけるデータの授受を並行して行
うことができる。
経路の数が増加しても、たとえば書込アドレスと読出ア
ドレスとの比較などによる回路規模の増大や制御動作の
複雑化を生じることなく、上位処理装置と入出力装置の
間におけるデータバッファを介したデータ転送における
信頼性およびスループットの向上を実現することができ
る。
えた磁気テープサブシステムの構成の一部を詳細に示す
ブロック図、 第2図は、その制御動作の一例を示す流れ図、 第3図(a)および(b)はデータ転送中におけるデー
タバッファの内部の変化の一例を示す概念図、 第4図は、本発明の一実施例である入出力制御装置を備
えた磁気テープサブシステムの構成の一例を示すブロッ
ク図である。 1……チャネル(上位処理装置)、2……磁気テープ制
御装置(入出力制御装置)、3……磁気テープ装置(入
出力装置)、4,4a……チャネルインターフェイス、5,5a
……ドライブインターフェイス、10……データバッフ
ァ、A0……書込開始アドレス、An……書込終了アドレ
ス、11……バッファ書込/読出制御回路、12,14……チ
ャネルインターフェイス制御回路、13,15……アドレス
カウンタ回路、16,18……ドライブインターフェイス制
御回路、20,24,28,32……データバス、17,19……アドレ
スカウンタ回路、21,25,29,33……ロードアドレスバス
信号、22,26,30,34……カンウトアップ信号、23,27,31,
35……アドレスバス、36,38,40,42……アクセス許可信
号、37,39,41,43……アクセス受領信号、44……データ
書込信号、45……フラグ書込信号、46……最終データフ
ラグ信号、47……データ有無フラグ信号、53……RD信
号、54……データ転送終了信号、55……ウェイト信号、
56……オーバーラン信号、Fe……データ有無フラグ(第
1のフラグ)、Ff……最終データフラグ(第2のフラ
グ)、100〜123……データ転送制御方式の作用の一例を
示す処理ステップ。
Claims (3)
- 【請求項1】上位処理装置と入出力装置との間に介在
し、両者間におけるデータの授受を制御するとともに、
前記データが一時的に格納されるデータバッファを備え
た入出力制御装置であって、前記データバッファに対す
る前記データの所望の書込単位毎に、当該書込単位の読
出完了を識別する第1のフラグと、当該書込単位が最終
データか否かを識別する第2のフラグとを設定し、この
第1および第2のフラグの参照および更新により、前記
上位処理装置と前記入出力制御装置および前記入出力制
御装置と前記入出力装置との間における前記データの授
受を並行して行うよう制御することを特徴とする入出力
制御装置。 - 【請求項2】前記入出力制御装置は、転送元からの前記
書込単位の前記データバッファに対するデータ書き込み
に際して、前記第1および第2のフラグを設定する手段
と、当該第1および第2のフラグに基づいて、転送先が
読み出すべきデータの有無および最終データの位置を認
識する手段と、この認識結果により、前記第1のフラグ
の更新および前記データバッファを介したデータ転送を
制御する手段とを備えるようにした請求項1記載の入出
力制御装置。 - 【請求項3】前記上位処理装置と前記入出力制御装置と
の間、および当該入出力制御装置と前記入出力装置との
間には、それぞれ複数の上位データ転送経路および複数
の下位データ転送経路が設けられ、当該上位データ転送
経路の任意の一つと下位データ転送経路の任意の一つと
を組み合わせて、前記上位処理装置と前記入出力装置と
の間における前記データの授受を行うようにした請求項
1または2記載の入出力制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6934390A JP2892429B2 (ja) | 1990-03-19 | 1990-03-19 | 入出力制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6934390A JP2892429B2 (ja) | 1990-03-19 | 1990-03-19 | 入出力制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03268153A JPH03268153A (ja) | 1991-11-28 |
JP2892429B2 true JP2892429B2 (ja) | 1999-05-17 |
Family
ID=13399809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6934390A Expired - Lifetime JP2892429B2 (ja) | 1990-03-19 | 1990-03-19 | 入出力制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2892429B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10030158A1 (de) * | 2000-06-20 | 2002-01-03 | Bayerische Motoren Werke Ag | Steuergerät mit einem Hauptmikroprozessor und mit einer Prozessorschnittstelle zu einer Bus-Sende-Empfangseinheit |
-
1990
- 1990-03-19 JP JP6934390A patent/JP2892429B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03268153A (ja) | 1991-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
JP2561398B2 (ja) | 二重化ディスク制御装置 | |
JP2892429B2 (ja) | 入出力制御装置 | |
JPH0793101A (ja) | データバックアップ装置 | |
WO1985003372A1 (en) | Data transmitting/receiving system for transmitting data to and from auxiliary memory device | |
JPH0115900B2 (ja) | ||
JPS6331806B2 (ja) | ||
JPS6240736B2 (ja) | ||
JPH11175261A (ja) | ディスクの制御方法 | |
JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
JP2972365B2 (ja) | 磁気テープ記憶装置のアクセス管理方式 | |
JP3331943B2 (ja) | 情報処理装置および入出力制御装置 | |
JPH05181613A (ja) | 情報処理装置 | |
JP3012402B2 (ja) | 情報処理システム | |
JP2888062B2 (ja) | 情報処理装置 | |
JP3036449B2 (ja) | メモリ診断装置 | |
JPH04205518A (ja) | デイスク装置の制御方式 | |
JPH02165248A (ja) | ディスクキャッシュ制御装置 | |
JPH01158545A (ja) | 記憶装置の制御方式 | |
JPS58171724A (ja) | 磁気デイスク・テ−プにおけるコピ−制御装置 | |
JPH02195443A (ja) | 出力装置の照合記録方式 | |
JPH045222B2 (ja) | ||
JPH05341913A (ja) | 磁気ディスク制御装置 | |
JPS6041123A (ja) | 磁気デイスク制御装置 | |
JPS61127025A (ja) | 光デイスク制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090226 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100226 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |