JPS6331806B2 - - Google Patents
Info
- Publication number
- JPS6331806B2 JPS6331806B2 JP54065441A JP6544179A JPS6331806B2 JP S6331806 B2 JPS6331806 B2 JP S6331806B2 JP 54065441 A JP54065441 A JP 54065441A JP 6544179 A JP6544179 A JP 6544179A JP S6331806 B2 JPS6331806 B2 JP S6331806B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- disk cache
- input
- cache memory
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理システムにおけるデイスク
用のキヤツシユメモリシステムに関する。
用のキヤツシユメモリシステムに関する。
一般に、コンピユータの演算処理装置の速度に
くらべてメイン・メモリの速度（特にアクセス・
タイム）がおそいのでこれらの中間に高速のバツ
フア・メモリ（キヤツシユメモリという）を配置
してメイン・メモリによる処理速度の低下を防い
でいる。同様の考え方は磁気デイスク装置（以下
単にデイスクという）とコンピユータ本体との間
にも適用され、両者の間にバツフアメモリ（デイ
スクキヤツシユという）をおいてアクセスタイム
を実効的に短縮することが提案されている。
くらべてメイン・メモリの速度（特にアクセス・
タイム）がおそいのでこれらの中間に高速のバツ
フア・メモリ（キヤツシユメモリという）を配置
してメイン・メモリによる処理速度の低下を防い
でいる。同様の考え方は磁気デイスク装置（以下
単にデイスクという）とコンピユータ本体との間
にも適用され、両者の間にバツフアメモリ（デイ
スクキヤツシユという）をおいてアクセスタイム
を実効的に短縮することが提案されている。
ところが、従来提案されているデイスクキヤツ
シユでは、たとえば、第１図に示すように、デイ
スク装置４とデイスク制御装置１の中間にデイス
クキヤツシユ制御部２をおき、これにデイスクキ
ヤツシユのメモリ部３を接続し、該デイスクキヤ
ツシユ制御部がその制御を行つている。そして、
コンピユータ本体から１度アクセスされたデイス
ク装置４の中のレコードはデイスクキヤツシユ制
御部２の制御のもとにデイスクキヤツシユメモリ
部３に格納され、次に同じレコードの要求に応答
して該デイスクキヤツシユメモリ部３から要求レ
コードの内容を読み出してコンピユータ本体に送
り、デイスク装置４にはアクセスしない。なお、
この制御はデイスクキヤツシユ制御装置２により
行なわれる。デイスクキヤツシユメモリ部３はデ
イスク装置４に比べてより高速なメモリ（CCD，
バブルメモリおよびICメモリなど）で構成され
ており、その容量は小さくてもデイスク装置４へ
のアクセスの１部分をデイスクキヤツシユメモリ
部３へのアクセスのみで済せることでコンピユー
タ本体からみたデイスク装置４へのアクセスタイ
ムの平均値を低減するという効果がある。
シユでは、たとえば、第１図に示すように、デイ
スク装置４とデイスク制御装置１の中間にデイス
クキヤツシユ制御部２をおき、これにデイスクキ
ヤツシユのメモリ部３を接続し、該デイスクキヤ
ツシユ制御部がその制御を行つている。そして、
コンピユータ本体から１度アクセスされたデイス
ク装置４の中のレコードはデイスクキヤツシユ制
御部２の制御のもとにデイスクキヤツシユメモリ
部３に格納され、次に同じレコードの要求に応答
して該デイスクキヤツシユメモリ部３から要求レ
コードの内容を読み出してコンピユータ本体に送
り、デイスク装置４にはアクセスしない。なお、
この制御はデイスクキヤツシユ制御装置２により
行なわれる。デイスクキヤツシユメモリ部３はデ
イスク装置４に比べてより高速なメモリ（CCD，
バブルメモリおよびICメモリなど）で構成され
ており、その容量は小さくてもデイスク装置４へ
のアクセスの１部分をデイスクキヤツシユメモリ
部３へのアクセスのみで済せることでコンピユー
タ本体からみたデイスク装置４へのアクセスタイ
ムの平均値を低減するという効果がある。
ただし、この従来方式では次のような欠点があ
る。
る。
特殊で高価なデイスクキヤツシユ制御部２に
なる。複数のデイスク制御装置で１台のデイス
クキヤツシユを共有することが困難である。デ
イスクキヤツシユ制御装置２が故障すると、デイ
スク装置４が使用できなくなる。これを避けるに
はデイスク制御装置１からデイスク装置４へ別の
パスを設ける等故障したデイスクキヤツシユ制御
装置２をバイパスさせる必要がある。
なる。複数のデイスク制御装置で１台のデイス
クキヤツシユを共有することが困難である。デ
イスクキヤツシユ制御装置２が故障すると、デイ
スク装置４が使用できなくなる。これを避けるに
はデイスク制御装置１からデイスク装置４へ別の
パスを設ける等故障したデイスクキヤツシユ制御
装置２をバイパスさせる必要がある。
本発明の目的は専用のデイスクキヤツシユ制御
装置を用いることなくデイスクキヤツシユを利用
できるデイスクキヤツシユシステムを提供するこ
とにある。
装置を用いることなくデイスクキヤツシユを利用
できるデイスクキヤツシユシステムを提供するこ
とにある。
本発明のシステムは、主記憶装置と、
デイスクキヤツシユメモリ装置と、
前記主記憶装置と前記デイスクキヤツシユメモ
リ装置との間でデータ転送を行なうデータ転送装
置と、 前記主記憶装置および前記デイスクキヤツシユ
メモリ装置の少なくとも一方とデータ転送を行な
う入出力チヤネルと、 この入出力チヤネルと前記主記憶装置および前
記デイスクキヤツシユメモリ装置との間のデータ
転送または前記データ転送装置に対するデータ転
送を指示する入出力処理装置とを含むことを特徴
とする。
リ装置との間でデータ転送を行なうデータ転送装
置と、 前記主記憶装置および前記デイスクキヤツシユ
メモリ装置の少なくとも一方とデータ転送を行な
う入出力チヤネルと、 この入出力チヤネルと前記主記憶装置および前
記デイスクキヤツシユメモリ装置との間のデータ
転送または前記データ転送装置に対するデータ転
送を指示する入出力処理装置とを含むことを特徴
とする。
次に本発明について図面を参照して詳細に説明
する。
する。
第２図に示す本発明の一実施例は、演算処理装
置１１、入出力処理装置１２、システムインタフ
エース回路１３、主記憶装置１４、デイスクキヤ
ツシユメモリ装置３、入出力チヤネル１６、デイ
スク制御部１、デイスク装置４およびデータ転送
装置１９から構成されている。
置１１、入出力処理装置１２、システムインタフ
エース回路１３、主記憶装置１４、デイスクキヤ
ツシユメモリ装置３、入出力チヤネル１６、デイ
スク制御部１、デイスク装置４およびデータ転送
装置１９から構成されている。
演算処理装置１１、入出力処理装置１２および
入出力チヤネル１６はいずれもシステムインタフ
エース回路１３を介して主記憶装置１４にアクセ
スするようになつている。
入出力チヤネル１６はいずれもシステムインタフ
エース回路１３を介して主記憶装置１４にアクセ
スするようになつている。
次に本発明の動作を説明する。デイスクキヤツ
シユを用いない場合にデイスク装置４からデータ
を読み出すときには、演算処理装置１１はデイス
ク読出要求と必要な情報（たとえば、主記憶装置
１４のどこへデータを格納するか）を入出力処理
装置１２に与え、入出力処理装置１２はそれにも
とづいてその動作に必要な準備（たとえばチヤネ
ルプログラムの準備）をして入出力チヤネル１６
およびデイスク制御部１を介してデイスク装置４
を起動しデータを読出す。この場合は読出したデ
ータは入出力チヤネル６を介して直接演算処理装
置１１の要求した主記憶装置１４中の場所へ送ら
れる。このシステムでデイスクキヤツシユを用い
るときにはデイスクキヤツシユメモリ装置３とデ
ータ転送装置１９とを追加する必要がある。デイ
スクキヤツシユメモリ装置３は必ずしも主記憶装
置１４と同じ素子を使用していないが、インタフ
エース条件を合せて（アクセスタイム等は異なつ
てよい）システムインタフエース回路１３に接続
し、システムインタフエース回路１３に接続され
た装置特に入出力チヤネル１６との間でデータの
転送ができるようにする。データ転送装置１９は
デイスクキヤツシユメモリ装置３は主記憶装置４
との間でデータ転送する装置で、たとえば、デイ
スクキヤツシユメモリ装置５から読んだデータを
主記憶装置１４へ書込ませおよびその逆のデータ
転送を行わせることができる。
シユを用いない場合にデイスク装置４からデータ
を読み出すときには、演算処理装置１１はデイス
ク読出要求と必要な情報（たとえば、主記憶装置
１４のどこへデータを格納するか）を入出力処理
装置１２に与え、入出力処理装置１２はそれにも
とづいてその動作に必要な準備（たとえばチヤネ
ルプログラムの準備）をして入出力チヤネル１６
およびデイスク制御部１を介してデイスク装置４
を起動しデータを読出す。この場合は読出したデ
ータは入出力チヤネル６を介して直接演算処理装
置１１の要求した主記憶装置１４中の場所へ送ら
れる。このシステムでデイスクキヤツシユを用い
るときにはデイスクキヤツシユメモリ装置３とデ
ータ転送装置１９とを追加する必要がある。デイ
スクキヤツシユメモリ装置３は必ずしも主記憶装
置１４と同じ素子を使用していないが、インタフ
エース条件を合せて（アクセスタイム等は異なつ
てよい）システムインタフエース回路１３に接続
し、システムインタフエース回路１３に接続され
た装置特に入出力チヤネル１６との間でデータの
転送ができるようにする。データ転送装置１９は
デイスクキヤツシユメモリ装置３は主記憶装置４
との間でデータ転送する装置で、たとえば、デイ
スクキヤツシユメモリ装置５から読んだデータを
主記憶装置１４へ書込ませおよびその逆のデータ
転送を行わせることができる。
従つて、データ転送装置１９は直接システムイ
ンタフエース回路１３に接続する必要はなく、た
とえば、第３図に示すように入出力チヤネルの先
に接続する構成をとることも可能である。
ンタフエース回路１３に接続する必要はなく、た
とえば、第３図に示すように入出力チヤネルの先
に接続する構成をとることも可能である。
この構成でデイスクキヤツシユを用いる場合、
入出力処理装置１２は演算処理装置１１からのデ
イスク読出指令を受取ると要求されているレコー
ドがデイスクキヤツシユ５の中に存在するか否か
を調べる。もし存在していれば、そのレコードを
データ転送装置１９を介して主記憶装置１４の指
定された場所に転送して一連の動作を終了する。
要求されているレコードがデイスクキヤツシユメ
モリ装置３の中に存在しなかつた場合には、入出
力チヤネル６およびデイスク制御部１を介してデ
イスク装置４から要求されたレコードを読み出し
てそれをデイスクキヤツシユメモリ部３に格納す
る。デイスクキヤツシユメモリ部３に空き領域が
ない場合にはデイスクキヤツシユメモリ部３の中
のレコードで最も優先度の低いものを追い出して
格納する（これは通常の演算処理装置におけるキ
ヤツシユと同様である）。
入出力処理装置１２は演算処理装置１１からのデ
イスク読出指令を受取ると要求されているレコー
ドがデイスクキヤツシユ５の中に存在するか否か
を調べる。もし存在していれば、そのレコードを
データ転送装置１９を介して主記憶装置１４の指
定された場所に転送して一連の動作を終了する。
要求されているレコードがデイスクキヤツシユメ
モリ装置３の中に存在しなかつた場合には、入出
力チヤネル６およびデイスク制御部１を介してデ
イスク装置４から要求されたレコードを読み出し
てそれをデイスクキヤツシユメモリ部３に格納す
る。デイスクキヤツシユメモリ部３に空き領域が
ない場合にはデイスクキヤツシユメモリ部３の中
のレコードで最も優先度の低いものを追い出して
格納する（これは通常の演算処理装置におけるキ
ヤツシユと同様である）。
次に該要求されたレコードをデイスクキヤツシ
ユメモリ部３からデータ転送装置１９を介して主
記憶装置１４の指定記憶位置に転送して一連の動
作を終了する。あとで同じレコードへの読出要求
があれば上述と同じ動作でデイスクキヤツシユメ
モリ部３から読出すことでアクセスタイムを短縮
できる。
ユメモリ部３からデータ転送装置１９を介して主
記憶装置１４の指定記憶位置に転送して一連の動
作を終了する。あとで同じレコードへの読出要求
があれば上述と同じ動作でデイスクキヤツシユメ
モリ部３から読出すことでアクセスタイムを短縮
できる。
本発明では、デイスクキヤツシユメモリとして
主記憶装置１４と同じメモリ装置を使用すること
が可能である。一般に主記憶装置１４を増設した
場合にはソフトウエアを変更しなければ増加分の
メモリを活用し、それをシステムの処理能力向上
にむすびつけることはできないが、デイスクキヤ
ツシユとして使用する場合にはソフトウエアから
は直接見えないのでソフトウエアを変更すること
なくシステムの処理能力を向上させられる。
主記憶装置１４と同じメモリ装置を使用すること
が可能である。一般に主記憶装置１４を増設した
場合にはソフトウエアを変更しなければ増加分の
メモリを活用し、それをシステムの処理能力向上
にむすびつけることはできないが、デイスクキヤ
ツシユとして使用する場合にはソフトウエアから
は直接見えないのでソフトウエアを変更すること
なくシステムの処理能力を向上させられる。
なお、データ転送装置は第４図に示すような構
成で１方のインタフエース回路１９１を介して与
えられたデータを一度小容量のメモリを備えたバ
ツフア回路１９３に与え、これを他のインタフエ
ース回路１９２を介して送り出すようになつてい
る。
成で１方のインタフエース回路１９１を介して与
えられたデータを一度小容量のメモリを備えたバ
ツフア回路１９３に与え、これを他のインタフエ
ース回路１９２を介して送り出すようになつてい
る。
本発明には、デイスクキヤツシユとメインメモ
リとの間およびデイスクキヤツシユと入出力チヤ
ネルとの間でデータ転送ができるように構成する
ことにより入出力処理装置を備えた情報処理装置
において専用のデイスクキヤツシユ制御装置を用
いることなくデイスクキヤツシユを導入できると
いう効果がある。
リとの間およびデイスクキヤツシユと入出力チヤ
ネルとの間でデータ転送ができるように構成する
ことにより入出力処理装置を備えた情報処理装置
において専用のデイスクキヤツシユ制御装置を用
いることなくデイスクキヤツシユを導入できると
いう効果がある。
第１図は従来のデイスクキヤツシユシステムを
示す図、第２図は本発明の一実施例を示す図、第
３図は第２図のシステムインタフエース回路１
３、入出力チヤネル１５，１７、デイスク制御装
置１およびデータ転送装置１９の接続関係を示す
図および第４図は第２図のデータ転送装置を示す
図である。 第１図から第４図において、１…デイスク制御
装置、２…デイスクキヤツシユ制御装置、３…デ
イスクキヤツシユメモリ部、４…デイスク装置、
１１…演算処理装置、１２…入出力処理装置、１
３…システムインタフエース回路、１４…主記憶
装置、１５，１６，１７…入出力チヤネル、１９
…データ転送装置、１９１，１９２…インタフエ
ース回路、１９３…バツフア回路。
示す図、第２図は本発明の一実施例を示す図、第
３図は第２図のシステムインタフエース回路１
３、入出力チヤネル１５，１７、デイスク制御装
置１およびデータ転送装置１９の接続関係を示す
図および第４図は第２図のデータ転送装置を示す
図である。 第１図から第４図において、１…デイスク制御
装置、２…デイスクキヤツシユ制御装置、３…デ
イスクキヤツシユメモリ部、４…デイスク装置、
１１…演算処理装置、１２…入出力処理装置、１
３…システムインタフエース回路、１４…主記憶
装置、１５，１６，１７…入出力チヤネル、１９
…データ転送装置、１９１，１９２…インタフエ
ース回路、１９３…バツフア回路。
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置と、 デイスクキヤツシユメモリ装置と、 前記主記憶装置と前記デイスクキヤツシユメモ
リ装置との間でデータ転送を行なうデータ転送装
置と、 システムインタフエース回路と、 デイスク制御装置と、 前記デイスク制御装置に接続されたデイスク装
置と、 前記システムインタフエース回路を介して前記
主記憶装置および前記デイスクキヤツシユメモリ
装置の少なくとも一方と前記デイスク制御装置と
の間でデータ転送を行なう入出力チヤネルと、 前記入出力チヤネルおよび前記データ転送装置
に対してデータ転送を指示する入出力処理装置と
を含むことを特徴とするデイスクキヤツシユシス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544179A JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544179A JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157051A JPS55157051A (en) | 1980-12-06 |
| JPS6331806B2 true JPS6331806B2 (ja) | 1988-06-27 |
Family
ID=13287216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6544179A Granted JPS55157051A (en) | 1979-05-25 | 1979-05-25 | Disc cash system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55157051A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345704U (ja) * | 1989-09-13 | 1991-04-26 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164355A (en) * | 1981-03-31 | 1982-10-08 | Fujitsu Ltd | Input and output interface device |
| JPS5884354A (ja) * | 1981-11-16 | 1983-05-20 | Nec Corp | デ−タ処理装置 |
| JPS6444960A (en) * | 1987-08-13 | 1989-02-17 | Fuji Xerox Co Ltd | Recording device |
| JP3708757B2 (ja) | 1999-06-30 | 2005-10-19 | 富士通株式会社 | 記憶装置 |
-
1979
- 1979-05-25 JP JP6544179A patent/JPS55157051A/ja active Granted
Non-Patent Citations (1)
| Title |
|---|
| DATAMATION=1977 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345704U (ja) * | 1989-09-13 | 1991-04-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157051A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6408369B1 (en) | Internal copy for a storage controller | |
| JPS6331806B2 (ja) | ||
| JPS6319058A (ja) | メモリ装置 | |
| JPH01140326A (ja) | 磁気ディスク装置 | |
| JPS61190644A (ja) | キヤツシユデイスクサプシステム | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JP3110024B2 (ja) | メモリ制御システム | |
| JPS6027014A (ja) | 磁気デイスク制御装置 | |
| JPS6053326B2 (ja) | 入出力制御装置のデ−タ２重記録方式 | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPS60126750A (ja) | キヤツシユメモリ装置 | |
| JPS5886623A (ja) | メモリ制御方式 | |
| JPS6028025B2 (ja) | 入出力インタ−フェ−ス装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JPH09114674A (ja) | ハードディスク装置 | |
| JPH0122656B2 (ja) | ||
| JPS5985563A (ja) | デイスクコントロ−ル装置 | |
| JP2001209577A (ja) | 情報記録再生装置 | |
| JPS61198327A (ja) | デイスクバツフア装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH02165247A (ja) | 記憶装置 | |
| JPH0436411B2 (ja) | ||
| JP2000330728A (ja) | ディスクアレイ装置及びそれに用いる高速通信方法並びにその制御プログラムを記録した記録媒体 |