JP2888062B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2888062B2 JP2888062B2 JP4297548A JP29754892A JP2888062B2 JP 2888062 B2 JP2888062 B2 JP 2888062B2 JP 4297548 A JP4297548 A JP 4297548A JP 29754892 A JP29754892 A JP 29754892A JP 2888062 B2 JP2888062 B2 JP 2888062B2
- Authority
- JP
- Japan
- Prior art keywords
- main storage
- storage device
- bus
- write operation
- central control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【0001】
【産業上の利用分野】本発明は中央制御処理装置と主記
憶装置とが2重化構成された情報処理装置に関する。
憶装置とが2重化構成された情報処理装置に関する。
【0002】
【従来の技術】図1は一般的な情報処理装置の一例を示
すブロック図である。図1に示すように本例の情報処理
装置は、自系中央制御処理装置10と、自系主記憶装置
20と、自系中央制御処理装置10と自系主記憶装置2
0とを接続してデータの読出し動作/書込み動作を行う
バス30と、自系中央制御処理装置10と他系主記憶装
置21とを接続してデータの読出し動作/書込み動作を
行うバス40と、自系中央制御処理装置10から他系主
記憶装置21への書込み時にのみ使用する書込み専用バ
ス50と、他系中央制御処理装置11と、他系主記憶装
置21と、他系中央制御処理装置11と他系主記憶装置
21とを接続してデータの読出し動作/書込み動作を行
うバス31と、他系中央制御処理装置11と自系主記憶
装置20とを接続してデータの読出し/書込み動作を行
うバス41と、他系中央制御処理装置11から自系主記
憶装置20への書込み時にのみ使用する書込み専用バス
51とで構成されている。
すブロック図である。図1に示すように本例の情報処理
装置は、自系中央制御処理装置10と、自系主記憶装置
20と、自系中央制御処理装置10と自系主記憶装置2
0とを接続してデータの読出し動作/書込み動作を行う
バス30と、自系中央制御処理装置10と他系主記憶装
置21とを接続してデータの読出し動作/書込み動作を
行うバス40と、自系中央制御処理装置10から他系主
記憶装置21への書込み時にのみ使用する書込み専用バ
ス50と、他系中央制御処理装置11と、他系主記憶装
置21と、他系中央制御処理装置11と他系主記憶装置
21とを接続してデータの読出し動作/書込み動作を行
うバス31と、他系中央制御処理装置11と自系主記憶
装置20とを接続してデータの読出し/書込み動作を行
うバス41と、他系中央制御処理装置11から自系主記
憶装置20への書込み時にのみ使用する書込み専用バス
51とで構成されている。
【0003】図3は図1における従来の動作手順を説明
するための図である。図1に示す構成において、自系主
記憶装置20と他系主記憶装置21のデータが異なる非
同期モード時に、自系中央制御処理装置10と他系主記
憶装置21とのデータの読出し動作/書込み動作手順が
「読出し動作61→初めの書込み動作71→次の書込み
動作72」の順序で行われるときに、自系中央制御処理
装置10と他系主記憶装置21間のデータの読出し動作
/書込み動作を行うバス40を読出し動作専用のバスと
して使用し、自系中央制御処理装置10から他系主記憶
装置21への書込み時にのみ使用する書込み専用バス5
0を書込み動作専用のバスとして使用していた。
するための図である。図1に示す構成において、自系主
記憶装置20と他系主記憶装置21のデータが異なる非
同期モード時に、自系中央制御処理装置10と他系主記
憶装置21とのデータの読出し動作/書込み動作手順が
「読出し動作61→初めの書込み動作71→次の書込み
動作72」の順序で行われるときに、自系中央制御処理
装置10と他系主記憶装置21間のデータの読出し動作
/書込み動作を行うバス40を読出し動作専用のバスと
して使用し、自系中央制御処理装置10から他系主記憶
装置21への書込み時にのみ使用する書込み専用バス5
0を書込み動作専用のバスとして使用していた。
【0004】そのため、図3に示すように、初めの書込
み動作71→次の書込み動作72の動作順序の時に、初
めの書込み動作71が終了しないと次の書込み動作72
に移ることができなかった。
み動作71→次の書込み動作72の動作順序の時に、初
めの書込み動作71が終了しないと次の書込み動作72
に移ることができなかった。
【0005】
【発明が解決しようとする課題】この従来の2重化構成
された情報処理装置では、自系主記憶装置と他系主記憶
装置のデータが異なる非同期モード時の自系中央制御処
理装置から他系主記憶装置への連続書込み動作において
は、初めの書込み動作が終了しないと次の書込み動作に
移ることができないので、処理能力が低下するという問
題点があった。
された情報処理装置では、自系主記憶装置と他系主記憶
装置のデータが異なる非同期モード時の自系中央制御処
理装置から他系主記憶装置への連続書込み動作において
は、初めの書込み動作が終了しないと次の書込み動作に
移ることができないので、処理能力が低下するという問
題点があった。
【0006】
【課題を解決するための手段】本発明の情報処理装置
は、2重化構成になっている自系,他系中央制御処理装
置および自系,他系主記憶装置と、前記自系中央制御処
理装置が前記自系主記憶装置と接続されてデータの読出
し動作/書込み動作を行う第1のバスと、前記自系中央
制御処理装置が前記他系主記憶装置とデータ読出し動作
/書込み動作を行う第2のバスと、前記自系中央制御処
理装置から前記他系主記憶装置へのデータの書込み動作
時にのみ使用する書込み専用バスとを有する情報処理装
置において、両系の前記主記憶装置の一致しない非同期
モード時に前記自系中央制御処理装置と前記他系主記憶
装置との間の動作手順が読出し動作→書込み動作→書込
み動作の順に行われたとき、前記第2のバス→前記書込
み専用バス→前記第2のバスの順序で使用することを特
徴とする。
は、2重化構成になっている自系,他系中央制御処理装
置および自系,他系主記憶装置と、前記自系中央制御処
理装置が前記自系主記憶装置と接続されてデータの読出
し動作/書込み動作を行う第1のバスと、前記自系中央
制御処理装置が前記他系主記憶装置とデータ読出し動作
/書込み動作を行う第2のバスと、前記自系中央制御処
理装置から前記他系主記憶装置へのデータの書込み動作
時にのみ使用する書込み専用バスとを有する情報処理装
置において、両系の前記主記憶装置の一致しない非同期
モード時に前記自系中央制御処理装置と前記他系主記憶
装置との間の動作手順が読出し動作→書込み動作→書込
み動作の順に行われたとき、前記第2のバス→前記書込
み専用バス→前記第2のバスの順序で使用することを特
徴とする。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1において、本発明の実施例の2重化構成された
情報処理装置では、自系中央制御処理装置10は自系主
記憶装置20との間はデータの読出し動作/書込み動作
を行うバス30で接続されるとともに、クロック同期し
ていない他系主記憶装置21との間はデータの読出し動
作/書込み動作を行うバス40で接続され、また書込み
専用バス50は自系中央制御処理装置10から他系主記
憶装置21へのライト時にのみ使用される。
る。図1において、本発明の実施例の2重化構成された
情報処理装置では、自系中央制御処理装置10は自系主
記憶装置20との間はデータの読出し動作/書込み動作
を行うバス30で接続されるとともに、クロック同期し
ていない他系主記憶装置21との間はデータの読出し動
作/書込み動作を行うバス40で接続され、また書込み
専用バス50は自系中央制御処理装置10から他系主記
憶装置21へのライト時にのみ使用される。
【0008】続いて本実施例の動作について図2を併用
して説明する。図2は図1における本発明の一実施例の
動作手順を説明するための図である。
して説明する。図2は図1における本発明の一実施例の
動作手順を説明するための図である。
【0009】図1に示す構成において、自系主記憶装置
20と他系主記憶装置21のデータが異なる非同期モー
ド時に、自系中央制御処理装置10と他系主記憶装置2
1を接続してデータの読出し動作/書込み動作を行うバ
ス40を読出し動作専用ではなく書込み動作も行うバス
として使用する。
20と他系主記憶装置21のデータが異なる非同期モー
ド時に、自系中央制御処理装置10と他系主記憶装置2
1を接続してデータの読出し動作/書込み動作を行うバ
ス40を読出し動作専用ではなく書込み動作も行うバス
として使用する。
【0010】そして、自系中央制御処理装置10と他系
主記憶装置21間のデータ読出し動作/書込み動作を
「読出し動作62→初めの書込み動作73→次の書込み
動作74」の順序で行うときに、自系中央制御処理装置
10と他系主記憶装置21とを接続してデータの読出し
動作/書込み動作を行うバス40→自系中央制御処理装
置10から他系主記憶装置21への書込み時にのみ使用
する書込み専用バス50→自系中央制御処理装置10と
他系主記憶装置21とを接続してデータの読出し動作/
書込み動作を行うバス40の順序で使用する。
主記憶装置21間のデータ読出し動作/書込み動作を
「読出し動作62→初めの書込み動作73→次の書込み
動作74」の順序で行うときに、自系中央制御処理装置
10と他系主記憶装置21とを接続してデータの読出し
動作/書込み動作を行うバス40→自系中央制御処理装
置10から他系主記憶装置21への書込み時にのみ使用
する書込み専用バス50→自系中央制御処理装置10と
他系主記憶装置21とを接続してデータの読出し動作/
書込み動作を行うバス40の順序で使用する。
【0011】なお、他系中央制御処理装置11と自系主
記憶装置20との間でデータ読出し動作/書込み動作を
行う際も、同様に他系中央制御処理装置11と自系主記
憶装置20とを接続してデータの読出し動作/書込み動
作を行うバス41→他系中央制御処理装置11から自系
主記憶装置20への書込み時にのみ使用する書込み専用
バス51→他系中央制御処理装置11と自系主記憶装置
20とを接続してデータの読出し動作/書込み動作を行
うバス41の順序で使用する。
記憶装置20との間でデータ読出し動作/書込み動作を
行う際も、同様に他系中央制御処理装置11と自系主記
憶装置20とを接続してデータの読出し動作/書込み動
作を行うバス41→他系中央制御処理装置11から自系
主記憶装置20への書込み時にのみ使用する書込み専用
バス51→他系中央制御処理装置11と自系主記憶装置
20とを接続してデータの読出し動作/書込み動作を行
うバス41の順序で使用する。
【0012】本実施例の動作によれば、図2に示すよう
に初めの書込み動作が終了しなくても、もう片方の空い
ているバスを使用することで次の書込み動作に移ること
ができるので、データの読出し動作/書込み動作の時間
T2が従来例における時間T1(図3に図示)よりも時
間T3だけ短くなり早く終了する。
に初めの書込み動作が終了しなくても、もう片方の空い
ているバスを使用することで次の書込み動作に移ること
ができるので、データの読出し動作/書込み動作の時間
T2が従来例における時間T1(図3に図示)よりも時
間T3だけ短くなり早く終了する。
【0013】
【発明の効果】以上説明したように本発明は、自系主記
憶装置と他系主記憶装置のデータが異なる非同期モード
時における自系中央制御処理装置と他系主記憶装置との
間のデータの読出し動作/書込み動作を「読出し動作→
初めの書込み動作→次の書込み動作」の順番で行うとき
に、初めの書込み動作に影響されずに、次の書込み動作
に移ることができるので、処理能力の向上を図れるとい
う効果を有する。
憶装置と他系主記憶装置のデータが異なる非同期モード
時における自系中央制御処理装置と他系主記憶装置との
間のデータの読出し動作/書込み動作を「読出し動作→
初めの書込み動作→次の書込み動作」の順番で行うとき
に、初めの書込み動作に影響されずに、次の書込み動作
に移ることができるので、処理能力の向上を図れるとい
う効果を有する。
【図1】一般的な情報処理装置の一例を示すブロック図
である。
である。
【図2】図1における本発明の一実施例の動作手順を説
明するための図である。
明するための図である。
【図3】図1における従来の動作手順を説明するための
図である。
図である。
10 自系中央制御処理装置 11 他系中央制御処理装置 20 自系主記憶装置 21 他系主記憶装置 30 自系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 31 他系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 40 自系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 31 他系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 50 自系中央制御処理装置から他系主記憶装置への
ライト動作時にのみ使用する書込み専用バス 51 他系中央制御処理装置から自系主記憶装置への
ライト動作時にのみ使用する書込み専用バス 61,62 読出し動作 71,73 初めの書込み動作 72,74 次の書込み動作
ータの読出し動作/書込み動作を行うバス 31 他系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 40 自系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 31 他系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作/書込み動作を行うバス 50 自系中央制御処理装置から他系主記憶装置への
ライト動作時にのみ使用する書込み専用バス 51 他系中央制御処理装置から自系主記憶装置への
ライト動作時にのみ使用する書込み専用バス 61,62 読出し動作 71,73 初めの書込み動作 72,74 次の書込み動作
Claims (1)
- 【請求項1】 2重化構成になっている自系,他系中央
制御処理装置および自系,他系主記憶装置と、前記自系
中央制御処理装置が前記自系主記憶装置と接続されてデ
ータの読出し動作/書込み動作を行う第1のバスと、前
記自系中央制御処理装置が前記他系主記憶装置とデータ
読出し動作/書込み動作を行う第2のバスと、前記自系
中央制御処理装置から前記他系主記憶装置へのデータの
書込み動作時にのみ使用する書込み専用バスとを有する
情報処理装置において、両系の前記主記憶装置の一致し
ない非同期モード時に前記自系中央制御処理装置と前記
他系主記憶装置との間の動作手順が読出し動作→書込み
動作→書込み動作の順に行われたとき、前記第2のバス
→前記書込み専用バス→前記第2のバスの順序で使用す
ることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4297548A JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4297548A JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06149764A JPH06149764A (ja) | 1994-05-31 |
JP2888062B2 true JP2888062B2 (ja) | 1999-05-10 |
Family
ID=17847971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4297548A Expired - Lifetime JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2888062B2 (ja) |
-
1992
- 1992-11-09 JP JP4297548A patent/JP2888062B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06149764A (ja) | 1994-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2888062B2 (ja) | 情報処理装置 | |
JPH0793101A (ja) | データバックアップ装置 | |
JPH0656604B2 (ja) | 情報処理装置 | |
JP2892429B2 (ja) | 入出力制御装置 | |
JP2821176B2 (ja) | 情報処理装置 | |
JPH04130917A (ja) | 電子ディスク装置 | |
JP2671629B2 (ja) | メモリチェックシステム | |
JP2968636B2 (ja) | マイクロコンピュータ | |
JPH08297917A (ja) | データコピーシステム | |
KR100306181B1 (ko) | 고속데이타전송시스템 | |
JPS6136854A (ja) | メモリ切換装置 | |
JP3179891B2 (ja) | バス制御方式 | |
JP3012402B2 (ja) | 情報処理システム | |
JPS59226956A (ja) | デ−タ制御システム | |
JPH06282456A (ja) | 疑似動作装置 | |
JPH04333950A (ja) | 情報処理システム | |
JPS6394786A (ja) | 映像信号処理装置 | |
JPH0362218A (ja) | 電子ディスクサブシステム | |
JPH05298248A (ja) | データ転送制御方式 | |
JPS58101358A (ja) | メモリ制御方式 | |
JPH05134934A (ja) | 記憶装置制御装置 | |
JPS61127025A (ja) | 光デイスク制御装置 | |
JPH0194455A (ja) | 記憶装置のアクセス方式 | |
JPH0553733A (ja) | Icカード制御システム | |
JPH023853A (ja) | Cpuのインタフェース方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |