JPS61127025A - 光デイスク制御装置 - Google Patents
光デイスク制御装置Info
- Publication number
- JPS61127025A JPS61127025A JP24792984A JP24792984A JPS61127025A JP S61127025 A JPS61127025 A JP S61127025A JP 24792984 A JP24792984 A JP 24792984A JP 24792984 A JP24792984 A JP 24792984A JP S61127025 A JPS61127025 A JP S61127025A
- Authority
- JP
- Japan
- Prior art keywords
- data
- optical disk
- control device
- buffer memory
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光ディスク制御装置に関し、特忙書直しので
きない方式の光ディスク装置を制御する光ディスク制御
装置に関する。
きない方式の光ディスク装置を制御する光ディスク制御
装置に関する。
従来の光ディスク制御装置における書込み処理において
は、主記憶装置から光ディスク制御装置 −内バッファ
メモリへのデータ転送が、該バッファメモリから光ディ
スク装置へのデータ転送より遅くなって、光ディスク装
置へデータを転送できなくなった場合、光ディスク装置
がアンダーランを検出し、書込み中のセクタを不良セク
タとする処理を行ってきた。
は、主記憶装置から光ディスク制御装置 −内バッファ
メモリへのデータ転送が、該バッファメモリから光ディ
スク装置へのデータ転送より遅くなって、光ディスク装
置へデータを転送できなくなった場合、光ディスク装置
がアンダーランを検出し、書込み中のセクタを不良セク
タとする処理を行ってきた。
従って、アンダーランが発生すると、そのセクタが不良
セクタとなシ、それ以後の書込み／読出し処理が遅くな
る欠点があった。
セクタとなシ、それ以後の書込み／読出し処理が遅くな
る欠点があった。
本発明の目的は、光ディスク装置の書込み処理において
最小のハードウェア、最小の処理時間で。
最小のハードウェア、最小の処理時間で。
データアンダーラ／による不良セクタの発生のない光デ
ィスク制御装置を提供することにある。
ィスク制御装置を提供することにある。
本発明によれば、共通のデータ転送路に接続された主記
憶装置及び光ディスク制御装置と、該光ディスク制御装
置によって制御される。書直しのできない方式の光ディ
スク装置とを含むデータ処理システムにおける前記光デ
ィスク制御装置において、前記光ディスク制御装置は、
前記主記憶装置から読み出され前記共通データ転送路を
介して与えられるデータを一たん貯える。前記光ディス
ク装置の最小書込み単位より大きな容量のバッファメモ
リと、前記バッファメモリ内のデータ残量を検出するデ
ータ残量検出回路とを含み、前記光ディスク制御装置は
、前記光ディスク装置に前記バッファメモリ内のデータ
を書込む場合、各最小書込み単位のデータにおける最後
の部分を転送子る時に、前記データ残量検出回路を参照
して、前記バッファメモリ内に前記最小書込み単位より
も多くのデータが残っているかをチェックし、前記最小
書込み単位より多くのデータがない場合には。
憶装置及び光ディスク制御装置と、該光ディスク制御装
置によって制御される。書直しのできない方式の光ディ
スク装置とを含むデータ処理システムにおける前記光デ
ィスク制御装置において、前記光ディスク制御装置は、
前記主記憶装置から読み出され前記共通データ転送路を
介して与えられるデータを一たん貯える。前記光ディス
ク装置の最小書込み単位より大きな容量のバッファメモ
リと、前記バッファメモリ内のデータ残量を検出するデ
ータ残量検出回路とを含み、前記光ディスク制御装置は
、前記光ディスク装置に前記バッファメモリ内のデータ
を書込む場合、各最小書込み単位のデータにおける最後
の部分を転送子る時に、前記データ残量検出回路を参照
して、前記バッファメモリ内に前記最小書込み単位より
も多くのデータが残っているかをチェックし、前記最小
書込み単位より多くのデータがない場合には。
その後のデータの書込みを中断することを特徴とする光
ディスク制御装置が得られる。
ディスク制御装置が得られる。
次に１本発明の実施例について２図面を参照して説明す
る。第１図には２本発明の一実施例による光ディスク制
御装置を含む光ディスクシステムが示されている。第１
図において、光ディスクシステムは、共通データ転送路
（以後バスと略す）２に接続される。主記憶装置（以後
メモリ）１゜光ディスク制御装置３．及び入出力制御装
置５と。
る。第１図には２本発明の一実施例による光ディスク制
御装置を含む光ディスクシステムが示されている。第１
図において、光ディスクシステムは、共通データ転送路
（以後バスと略す）２に接続される。主記憶装置（以後
メモリ）１゜光ディスク制御装置３．及び入出力制御装
置５と。
光ディスク制御装置３に接続される光ディスク装置４と
を含む。光ディスク制御装置３は、バス２を介してメモ
リ１とのデータの転送を制御する直接メモリアクセス（
以後ＤＭＡ ）制御回路６と、光ディスク装置４の最小
書込み単位（例えば５１２バイト）よりも大きな容量の
バッファメモリ７と。
を含む。光ディスク制御装置３は、バス２を介してメモ
リ１とのデータの転送を制御する直接メモリアクセス（
以後ＤＭＡ ）制御回路６と、光ディスク装置４の最小
書込み単位（例えば５１２バイト）よりも大きな容量の
バッファメモリ７と。
光ディスク装置４を制御する光ディスク制御回路８と、
バッファメモリ７内のデータ残量を検出するデータ残量
検出回路９とを含む。
バッファメモリ７内のデータ残量を検出するデータ残量
検出回路９とを含む。
光ディスク装置４にデータを書込む場合、メモリ１から
読出されたデータは、バス２及びＤＭＡ制御回路６を介
して、いったんバッファメモリ７に貯えられ、バッファ
メモリ７かも光ディスク制御回路８を介して、光ディス
ク装置４に書込まれる。
読出されたデータは、バス２及びＤＭＡ制御回路６を介
して、いったんバッファメモリ７に貯えられ、バッファ
メモリ７かも光ディスク制御回路８を介して、光ディス
ク装置４に書込まれる。
その際に、バス２が他の入出力制御装置５に使用され、
メモリ１からバッファメモリ７へのデータ転送がバッフ
ァメモリ７から光ディスク装置４へのデータ転送より遅
くなる場合がある。光ディスク制御回路８は、各最小書
込み単位のデータにおける最後の部分を転送する時に、
データ残量検出回路９を参照して、バッファメモリ７内
に最小書込み単位より多くのデータが残っているかをチ
ェックし、最小書込み単位より多くのデータがない場合
はその後のデータの書込みを中断する制御信号を光ディ
スク装置４に出力する。このようにして、最小書込み単
位のデータにおける最後の部分の転送時に１次の最小書
込み単位だけのデータがバッファメモリ７内に貯えられ
ている場合にのみデータの書込みを継続する。
メモリ１からバッファメモリ７へのデータ転送がバッフ
ァメモリ７から光ディスク装置４へのデータ転送より遅
くなる場合がある。光ディスク制御回路８は、各最小書
込み単位のデータにおける最後の部分を転送する時に、
データ残量検出回路９を参照して、バッファメモリ７内
に最小書込み単位より多くのデータが残っているかをチ
ェックし、最小書込み単位より多くのデータがない場合
はその後のデータの書込みを中断する制御信号を光ディ
スク装置４に出力する。このようにして、最小書込み単
位のデータにおける最後の部分の転送時に１次の最小書
込み単位だけのデータがバッファメモリ７内に貯えられ
ている場合にのみデータの書込みを継続する。
以上述べたように２本発明の光ディスク制御装置によれ
ば、光ディスク装置の書込み処理において、最小のハー
ドウェア、最小の処理時間で、データアンダーランによ
る不良セクタの発生のない書込み動作を実行することが
可能である。
ば、光ディスク装置の書込み処理において、最小のハー
ドウェア、最小の処理時間で、データアンダーランによ
る不良セクタの発生のない書込み動作を実行することが
可能である。
【図面の簡単な説明】
第１図は１本発明の一実施例による光ディスク制御装置
を含む光ディスクシステムを示す図である。 １は主記憶装置（メモリ）、２は共通データ転送路（バ
ス）、３は光ディスク制御装置、４は光ディスク装置、
５は入出力制御装置、６は直接メモリアクセス（ＤＭＡ
）制御回路、７はバッファメモリ、８は光ディスク制
御回路、９はデータ残量検出回路。 第１図
を含む光ディスクシステムを示す図である。 １は主記憶装置（メモリ）、２は共通データ転送路（バ
ス）、３は光ディスク制御装置、４は光ディスク装置、
５は入出力制御装置、６は直接メモリアクセス（ＤＭＡ
）制御回路、７はバッファメモリ、８は光ディスク制
御回路、９はデータ残量検出回路。 第１図
Claims (1)
- １、共通のデータ転送路に接続された主記憶装置及び光
ディスク制御装置と、該光ディスク制御装置によって制
御される、書直しのできない方式の光ディスク装置とを
含むデータ処理システムにおける前記光ディスク制御装
置において、前記光ディスク制御装置は、前記主記憶装
置から読み出され前記共通データ転送路を介して与えら
れるデータを一たん貯える、前記光ディスク装置の最小
書込み単位より大きな容量のバッファメモリと、前記バ
ッファメモリ内のデータ残量を検出するデータ残量検出
回路とを含み、前記光ディスク制御装置は、前記光ディ
スク装置に前記バッファメモリ内のデータを書込む場合
、各最小書込み単位のデータにおける最後の部分を転送
する時に、前記データ残量検出回路を参照して、前記バ
ッファメモリ内に前記最小書込み単位よりも多くのデー
タが残っているかをチェックし、前記最小書込み単位よ
り多くのデータがない場合には、その後のデータの書込
みを中断することを特徴とする光ディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24792984A JPS61127025A (ja) | 1984-11-26 | 1984-11-26 | 光デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24792984A JPS61127025A (ja) | 1984-11-26 | 1984-11-26 | 光デイスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127025A true JPS61127025A (ja) | 1986-06-14 |
Family
ID=17170648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24792984A Pending JPS61127025A (ja) | 1984-11-26 | 1984-11-26 | 光デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941587A (en) * | 1988-06-06 | 1990-07-17 | Honda Giken Kogyo Kabushiki Kaisha | Fuel tank system |
-
1984
- 1984-11-26 JP JP24792984A patent/JPS61127025A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4941587A (en) * | 1988-06-06 | 1990-07-17 | Honda Giken Kogyo Kabushiki Kaisha | Fuel tank system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| JP2001521246A (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS5938930A (ja) | 光デイスク制御装置 | |
| JPS6331806B2 (ja) | ||
| JP4209108B2 (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPS6027014A (ja) | 磁気デイスク制御装置 | |
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| JPH03152651A (ja) | 情報伝送システム | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS6084632A (ja) | デイスク制御装置 | |
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPS60140589A (ja) | メモリ装置 | |
| JPH04359312A (ja) | 電子ディスクサブシステム | |
| JPS6051940A (ja) | バッファメモリ制御方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH0439751A (ja) | 情報処理装置 | |
| JPH02133854A (ja) | 転送可否メモリにアクセス可能なｄｍａコントローラ | |
| JPH06282456A (ja) | 疑似動作装置 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPH04364524A (ja) | 演算制御装置 | |
| JPS63253461A (ja) | デ−タ転送用バツフア | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPS63298466A (ja) | デ−タ転送装置 |