JP3601053B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3601053B2 JP3601053B2 JP11449499A JP11449499A JP3601053B2 JP 3601053 B2 JP3601053 B2 JP 3601053B2 JP 11449499 A JP11449499 A JP 11449499A JP 11449499 A JP11449499 A JP 11449499A JP 3601053 B2 JP3601053 B2 JP 3601053B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- imaging device
- fet
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像装置、特に、光電変換後の電気信号を各画素内に配置された増幅手段によって増幅して出力する、いわゆるアクティブピクセルをマトリックス状に配列してなる固体撮像装置に関する。
【0002】
【従来の技術】
固体撮像装置には、光電変換後の電気信号を各画素内に配置した増幅用トランジスタによって増幅して出力する、いわゆるアクティブピクセルを有する型式のものがある。一般に、このような固体撮像装置では、MOSFETが増幅手段やスイッチとして用いられる。アクティブピクセルとして構成された画素が複数個マトリクス状に配列されて固体撮像装置が構成される。
【0003】
図3は、上述のアクティブピクセルで構成された従来の固体撮像装置の構成を示す。まず、行走査回路310によって、ある特定の行がアクセスされる。これは、行走査回路310によってある行のリセット線306をハイレベルに設定することにより、一つの行の全画素のリセットFET302をオンすることで行われる。これにより、光電変換手段を成すフォトダイオード301の出力ノードn3を成すカソードがほぼ電源電位になる。つまり、フォトダイオード301のカソードには、電源線307から電荷が注入される。続いてリセットFET302をオフすることで、露光時間が開始する。以降は、照射された光強度に応じた電流がフォトダイオード301を流れるので、フォトダイオード301のカソードに存在した電荷が徐々にグランドへと引き抜かれる。
【0004】
所定の時間が経過した後に、行走査回路310によって行選択線305がハイレベルに設定されて、各画素内の行選択FET304が一斉にオンする。これにより、各フォトダイオード301の出力電圧が列信号線308に現れる。ここで、増幅用FET303と電流源FET309とがソースフォロワ回路を形成しており、増幅用FET303のゲート電圧(つまり、フォトダイオード301の出力電圧)に近い電圧が列信号線308に現れる。バイアス線315は、電流源FET309が定電流動作をするように、そのゲート電圧を適当な大きさにバイアスしている。以上のようにして、ある特定行の画素信号が出力された後に、列走査回路311によって列選択FET312が順次にオンされていき、信号線313と出力バッファ314とを介して各列の画素信号が順次に読み出されていく。
【0005】
【発明が解決しようとする課題】
上記従来の固体撮像装置には以下の問題がある。すなわち、従来のアクティブピクセル型固体撮像素子では、ソースフォロワのゲインが、基板バイアス効果のために、理想値である100%よりもかなり小さな値(典型的には75%程度)になることである。このため、フォトダイオードの出力電圧と列信号線上の信号電圧とは実際には等しくなく、列信号線上には、減衰した小さな振幅の信号しか出力できない。いいかえると、フォトダイオードの出力が例えば0〜3Vであったとしても、増幅後の出力として、典型的には0〜2.3V程度の振幅しか得られない。このため、この型式の撮像装置の出力信号は外来ノイズに弱いという欠点をもつ。
【0006】
また、従来のアクティブピクセル型固体撮像装置は、近年の電源電圧の低圧化に対しても耐性が低いという欠点をもつ。これは次の理由による。一般にフォトダイオードの出力のフルスケールレンジは電源電圧に応じて増減する。つまり、電源電圧が高ければフルスケールレンジも大きく、電源電圧が小さければフルスケールレンジも小さい。これは、フォトダイオードのリセット電圧がほぼ電源電圧であり、露光後のフォトダイオードの出力はリセット電圧以下であることによって生じる。結局、従来の固体撮像素子では、その出力振幅が小さいことに起因し、電源電圧が下がるにつれて、ますます信号振幅も小さくなってしまい、装置としての動作可能な使用範囲が制限されてしまう。
【0007】
さらに、固体撮像装置の出力振幅が小さいために、固体撮像装置に後続して接続されるA/D変換器に高い分解能が必要となり、高価なA/D変換器のために、システム全体のコストが増加するという欠点をも有する。
【0008】
上記に鑑み、本発明の目的は、ほぼユニティゲインで信号を出力できる増幅器を持つことから、出力信号の振幅の増大が可能なアクティブピクセル型の固体撮像装置を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の固体撮像装置は、夫々がフォトダイオード及び該フォトダイオードの出力を増幅する第1の増幅トランジスタを有しマトリックス状に配設される複数のアクティブピクセルと、前記複数のアクティブピクセルの1の行に対応して配設される行選択線と、前記複数のアクティブピクセルの1の列に対応して配設される列信号線と、前記列信号線に対応して配設され該列信号線を介して伝達されるアクティブピクセルの出力を増幅する第2の増幅トランジスタとを備える固体撮像装置において、
1の行のアクティブピクセルを選択する行選択信号に応答し、該選択された行のアクティブピクセルの前記第1の増幅トランジスタと、対応する列に配設される前記第2の増幅トランジスタとをボルテージフォロア構造に接続するスイッチングトランジスタを各アクティブピクセル毎に備え、前記選択された行のアクティブピクセルの出力をボルテージフォロア構造で増幅して出力することを特徴とする。
【0010】
本発明の固体撮像装置によると、アクティブピクセルの出力をボルテージフォロア構造で増幅する構成を採用したので、画素信号をユニティゲインで増幅することができ、従来のアクティブピクセル型の固体撮像装置に比して、大きな振幅の出力信号が得られる。
【0011】
本発明の好ましい固体撮像装置では、前記ボルテージフォロア構造を、前記第1の増幅トランジスタ、前記第2の増幅トランジスタ、及び、一対のカレントミラー型能動負荷によって構成することが好ましい。この場合、ボルテージフォロア構造が容易に得られる。
【0012】
具体的には、前記第1の増幅トランジスタは、ソースが接地線に接続され、ゲートが前記フォトダイオードの出力に接続され、ドレインが前記スイッチングトランジスタ及び前記列信号線を介して前記カレントミラー型能動負荷のレファレンス側負荷に接続されるMOSFETで構成し、前記第2の増幅トランジスタは、ソースが接地線に、ゲートがドレインに、ドレインが前記カレントミラー型能動負荷の出力側負荷に夫々接続されるMOSFETで構成することが出来る。
【0013】
本発明の更に好ましい撮像装置では、第2の増幅トランジスタのドレインと、前記カレントミラー型能動負荷の出力側負荷との間に、前記スイッチングトランジスタと同様な構成のトランジスタを挿入する。この場合、ボルテージフォロアを構成する差動増幅器の対称性が向上し、より正確な信号が得られる。
【0014】
一般的には、前記マトリックスは、複数の行及び複数の列を有する。しかし、本発明は、行及び列の一方が複数の線状のマトリックスにも適用できる。
【0015】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図1は、本発明の第1の実施形態例に係る、アクティブピクセルを有する固体撮像装置の基本構成を示す回路図である。なお、同図では、多数の列及び行で構成される画素(ピクセル)のうち、簡単化のために2×2画素のみを示している。また、各FETの構成としては、一対のカレントミラー型の能動負荷FET109、110がp型MOSFETであり、それ以外は、n型MOSFETを採用した例を示している。
【0016】
図1において、各画素は、アノードが接地に接続されカソードが出力ノードn1を構成するフォトダイオード101、ソースが出力ノードn1に、ドレインが電源線107に、ゲートがリセット線106に夫々接続されたリセットFET102、出力ノードn1がゲートに、ソースが接地に夫々接続された第1の増幅用FET103、及び、ソースが第1の増幅FET103のドレインに、ドレインが列信号線108に、ゲートが行選択線105に夫々接続されたドレイン側スイッチFET104から構成されている。フォトダイオード101の出力ノードn1を成すカソードは、リセットFET102によって電源線107の電源電位にリセットされる。同一列に並ぶ各画素のドレイン側スイッチFET104のドレインは、共通の列信号線108に接続されている。
【0017】
各列の列信号線108に対応して、第2の増幅用FET111、一対のカレントミラー型能動負荷を成すレファレンス側負荷FET109及び出力側負荷FET110、並びに、列選択FET114が配設されている。第2の増幅用FET111は、ソースが接地され、ゲートとドレインとが接続され、ドレインが能動負荷FETのうちの出力側負荷FET110に接続されている。各列の画素内のドレイン側スイッチFET104は、列信号線108を介して能動負荷のレファレンス側負荷FET109に接続される。行走査回路112は、各画素内のドレイン側スイッチFET104を行選択線105によって順次にオン、オフすることによって、各行にアクセスする。また行走査回路112は、リセット線106によって、各画素内のリセットFET102をオン、オフする。列走査回路113は、列選択FET114を順次にオン、オフすることで各列にアクセスする。ここで、各ピクセル内の第1の増幅用FET103と、各列の第2の増幅用FET111と、一対の能動負荷FET109、110とは、当該ピクセルの行を選択することにより、第1の増幅用FET103のゲートを非反転入力、第2の増幅用FET111のゲートを反転入力とする差動型アンプを形成し、その差動型アンプの出力を成す第2の増幅用FET111のドレイン出力が反転入力に帰還してボルテージフォロアを構成している。
【0018】
以下、動作を説明する。まず、行走査回路112によって、ある特定の行がアクセスされる。これは、行走査回路112によってある行のリセット線106をハイレベルに設定し、一つの行の中の全画素のリセットFET102をオンすることによって行われる。これにより、光電変換手段を成すフォトダイオード101の出力ノードn1がほぼ電源電位にリセットされる。つまり、フォトダイオード101の出力ノードn1に電源線107から電荷が注入される。続いて、リセットFET102をオフすることによって露光時間が開始する。以後は、照射される光強度に応じた電流がフォトダイオード101に流れ、フォトダイオードの出力ノードn1に存在した電荷が徐々にグランドへと引き抜かれる。
【0019】
所定の時間が経過した後に、行走査回路112によって行選択線105がハイレベルに設定され、当該行の各画素内のドレイン側スイッチFET104がオンする。これにより、各フォトダイオード101の出力電圧が増幅され、第2の増幅用FET111のドレイン電圧として現れる。一般に、差動型アンプのオープンループゲインは十分に大きいため、負帰還をかけると、入力と出力とが殆ど同一電圧となるボルテージフォロアが得られる。実際にそのゲインはほぼ1であって、ソースフォロワによるゲインよりも一般に充分に大きい。このため、本装置における差動アンプの出力信号は、フォトダイオード101の出力電圧、つまり、差動アンプの非反転入力である第1の増幅用FET103のゲート電圧とほぼ等しい値になる。以上のようにして、ある特定行の信号が各列信号線を介して出力された後に、列走査回路113によって列選択FET114が順次にオンされ、信号線115及びバッファ11とを経由して各列の画素信号が順次に読み出されていく。
【0020】
上記実施形態例によると、差動アンプに負帰還をかけてボルテージフォロワとすることで、従来の撮像装置に比してゲインが高いアクティブピクセル型の画素回路が得られる。このように、フォトダイオードの出力ノードの電圧を、ユニティゲインをもつアンプで増幅することから、フォトダイオードの出力振幅がほとんど減衰せずに出力され、大きな出力振幅が得られる。
【0021】
大きな出力振幅が得られることから、従来の撮像装置に比して、ノイズ耐性が向上すると共に、低電源電圧下でも使用でき、また、その出力側に比較的低精度で低価格のA/D変換器を接続することができる。このようなA/D変換器の利用により、システム全体のコストを低減できる。
【0022】
図2は、本発明の第2の実施形態例に係る固体撮像装置を図1と同様に示す回路図である。本実施形態例の固体撮像装置は、列毎に第2の増幅用FET211のドレイン側に、第2のドレイン側スイッチFET217を挿入した点において、第1の実施形態例と異なる。その他の構成は第1の実施形態例と同様であり、その詳細な説明は省略する。第2のドレイン側スイッチFETは、ソースが第2の増幅用FET211のドレインに接続され、ドレインが能動負荷の出力側負荷FET210に接続され、ゲートが電源電位に維持されている。第2のドレイン側スイッチFET217を挿入したのは以下の理由による。
【0023】
図1の固体撮像装置では、画素内の第1の増幅用FET103のドレインには、ドレイン側スイッチFET104が存在するのに対し、第2の増幅用FET111には、それに相当するスイッチFETが配設されていない。このため、本来ならば対称動作を行う第1の増幅用FET103と第2の増幅用FET111との対称性が僅かに損なわれる。例えば、ドレイン側スイッチFET104のオン抵抗に起因する電圧降下のために、第1の増幅用FET103と第2増幅用FET111の動作状況は完全には同じ値ではない。このような不完全な対称性のために、第1の実施形態例では差動アンプの出力にオフセット電圧が現れるおそれがある。これは、通常の差動アンプにおいて、入力の2つのトランジスタの特性に差があると、オフセット電圧が発生するのと同じ理由である。本実施形態例では、図2の構成を採用することにより、第2の増幅用FET211にも第2のドレイン側スイッチFET217を直列に接続し、双方のゲートを同電位に維持することによって、第1の増幅用FET203と第2の増幅用FET211との対称性を向上させている。このため、本実施形態例では、列毎の素子数は増えるものの、第1の実施形態例に比して、よりオフセット電圧の発生を抑えられる利点がある。
【0024】
上記各実施形態では、複数のピクセルが複数の列×行のマトリックス状に配置された例を示したが、本発明は、このようなマトリクス配置に代えて、複数のピクセルを線状に配置した線状マトリックス配置の固体撮像装置に適用してもよい。
【0025】
上記本発明の基本動作原理を理解するには、図4に示した、4個のFETによって構成されたボルテージフォロワ回路の動作原理を考えるのが良い。ここでボルテージフォロワとは、周知のように、差動アンプを負帰還で使用してユニティゲインを実現する回路である。図4では、差動対を構成する第1及び第2の増幅用FET40、41をnMOSFETによって構成し、一対のカレントミラー型能動負荷を構成するレファレンス側及び出力側負荷FET42、43をpMOSFETによって構成してボルテージフォロワ回路としている。差動アンプの出力を反転入力に直接に帰還することで、ほぼユニティゲインの回路が得られる。上記各実施形態例の固体撮像装置の構成は、基本的には入力トランジスタを構成する図4の第1の増幅用FET40を並列化して、画素マトリクスに分配させたものである。ここで、図4の第1の増幅用FET40が、図1における画素内の第1の増幅用FET103に相当している。一対の能動負荷FET42、43は、図1の列毎に配置された能動負荷FET109、110に対応している。このようにして、フォトダイオードの出力電圧とほぼ等しい値の出力電圧を固体撮像装置の列毎の出力に得ることが出来る。ボルテージフォロアのゲインは、ソースフォロワのゲインよりも一般に大きいので、上記各実施形態例の撮像装置は、従来の固体撮像装置に比してより大きな振幅の出力を得ることができる。
【0026】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の固体撮像装置は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【0027】
【発明の効果】
以上説明したように、本発明の固体撮像装置によると、ボルテージフォロワ構成の増幅手段を採用することにより、各ピクセルから得られる画素信号を高いゲインで増幅することができ、従来の撮像装置に比して、装置のノイズ耐性が向上し、低電源電圧下でも使用でき、且つ、低コストのA/D変換器の利用によりシステム全体のコストを低減できるという顕著な効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施形態例の固体撮像装置の構成を示す回路図。
【図2】本発明の第2の実施形態例の固体撮像装置の構成を示す回路図。
【図3】従来の固体撮像装置の構成を示す回路図。
【図4】図1の固体撮像装置の構成と対比するボルテージフォロア回路の構成を示す回路図。
【符号の説明】
101、201、301、フォトダイオード
102、202、302、リセットFET
103、203、第1の増幅用FET
104、204、ドレイン側スイッチFET
105、205、305、行選択線
106、206、306、リセット線
107、207、307、電源線
108、208、308、列信号線
109、209、42、能動負荷のレファレンス側負荷FET
110、210、43、能動負荷の出力側負荷FET
111、211、41、第2の増幅用FET
309、電流源FET
112、212、310、行走査回路
113、213、311、列走査回路
114、214、312、列選択FET
115、215、313、信号線
116、216、314、出力バッファ
315、バイアス線
217、第2のドレイン側スイッチFET
303、増幅用FET
304、行選択FET
Claims (5)
- 夫々がフォトダイオード及び該フォトダイオードの出力を増幅する第1の増幅トランジスタを有しマトリックス状に配設される複数のアクティブピクセルと、前記複数のアクティブピクセルの1の行に対応して配設される行選択線と、前記複数のアクティブピクセルの1の列に対応して配設される列信号線と、前記列信号線に対応して配設され該列信号線を介して伝達されるアクティブピクセルの出力を増幅する第2の増幅トランジスタとを備える固体撮像装置において、
1の行のアクティブピクセルを選択する行選択信号に応答し、該選択された行のアクティブピクセルの前記第1の増幅トランジスタと、対応する列に配設される前記第2の増幅トランジスタとをボルテージフォロア構造に接続するスイッチングトランジスタを各アクティブピクセル毎に備え、前記選択された行のアクティブピクセルの出力をボルテージフォロア構造で増幅して出力することを特徴とする固体撮像装置。 - 前記ボルテージフォロア構造が、前記第1の増幅トランジスタ、前記第2の増幅トランジスタ、及び、一対のカレントミラー型能動負荷によって構成される、請求項1に記載の固体撮像装置。
- 前記第1の増幅トランジスタは、ソースが接地線に接続され、ゲートが前記フォトダイオードの出力に接続され、ドレインが前記スイッチングトランジスタ及び前記列信号線を介して前記カレントミラー型能動負荷のレファレンス側負荷に接続され、
前記第2の増幅トランジスタは、ソースが接地線に、ゲートがドレインに、ドレインが前記カレントミラー型能動負荷の出力側負荷に夫々接続される、請求項2に記載の固体撮像装置。 - 第2の増幅トランジスタのドレインと、前記カレントミラー型能動負荷の出力側負荷との間に、トランジスタを挿入する、請求項2又は3に記載の固体撮像装置。
- 前記列及び行の少なくとも一方が複数である、請求項1〜4の何れかに記載の固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11449499A JP3601053B2 (ja) | 1999-04-22 | 1999-04-22 | 固体撮像装置 |
US09/551,102 US6833869B1 (en) | 1999-04-22 | 2000-04-18 | Solid-state imaging device with voltage followers formed by selected row transistors and column transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11449499A JP3601053B2 (ja) | 1999-04-22 | 1999-04-22 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000307959A JP2000307959A (ja) | 2000-11-02 |
JP3601053B2 true JP3601053B2 (ja) | 2004-12-15 |
Family
ID=14639174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11449499A Expired - Fee Related JP3601053B2 (ja) | 1999-04-22 | 1999-04-22 | 固体撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6833869B1 (ja) |
JP (1) | JP3601053B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002320235A (ja) * | 2001-04-19 | 2002-10-31 | Fujitsu Ltd | 空間解像度の低下を抑えて縮小画像信号を生成するcmosイメージセンサ |
JP2003060990A (ja) * | 2001-08-10 | 2003-02-28 | Victor Co Of Japan Ltd | 固体撮像装置及びその読み出し方法 |
JP2003234961A (ja) * | 2002-02-06 | 2003-08-22 | Sharp Corp | 固体撮像素子 |
CA2443206A1 (en) * | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
KR100718786B1 (ko) * | 2005-12-29 | 2007-05-16 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
KR101445661B1 (ko) * | 2008-01-24 | 2014-11-03 | 삼성전자주식회사 | 피모스 트랜지스터를 사용하는 씨모스 이미지 센서 |
TWI596946B (zh) * | 2016-08-18 | 2017-08-21 | 友達光電股份有限公司 | 訊號讀取電路 |
KR20190104478A (ko) * | 2019-08-20 | 2019-09-10 | 엘지전자 주식회사 | 라이다 시스템과 이를 이용한 자율 주행 시스템 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058779A (ja) | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 固体撮像装置 |
FR2638286B1 (fr) | 1988-10-25 | 1990-12-07 | Thomson Csf | Dispositif photosensible du type a amplification du signal au niveau des points photosensibles |
US5886353A (en) * | 1995-04-21 | 1999-03-23 | Thermotrex Corporation | Imaging device |
JP4035194B2 (ja) * | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | X線検出装置及びx線検出システム |
US5886659A (en) * | 1996-08-21 | 1999-03-23 | California Institute Of Technology | On-focal-plane analog-to-digital conversion for current-mode imaging devices |
US6002432A (en) * | 1996-09-10 | 1999-12-14 | Foveon, Inc. | Method for operating an active pixel sensor cell that reduces noise in the photo information extracted from the cell |
JP3347625B2 (ja) * | 1996-12-24 | 2002-11-20 | キヤノン株式会社 | 光電変換装置 |
JP3673620B2 (ja) * | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
US6111242A (en) * | 1998-01-02 | 2000-08-29 | Intel Corporation | Imaging system with gain and error correction circuitry |
US6093924A (en) * | 1998-01-09 | 2000-07-25 | Intel Corporation | Gain and error correction circuitry |
US6476864B1 (en) * | 1998-05-11 | 2002-11-05 | Agilent Technologies, Inc. | Pixel sensor column amplifier architecture |
US6130423A (en) * | 1998-07-10 | 2000-10-10 | Pixel Cam, Inc. | Method and apparatus for a CMOS image sensor with a distributed amplifier |
US6538695B1 (en) * | 1998-11-04 | 2003-03-25 | Ic Media Corporation | On-chip fixed-pattern noise calibration for CMOS image sensors |
JP3601052B2 (ja) * | 1999-03-11 | 2004-12-15 | 日本電気株式会社 | 固体撮像装置 |
-
1999
- 1999-04-22 JP JP11449499A patent/JP3601053B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-18 US US09/551,102 patent/US6833869B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000307959A (ja) | 2000-11-02 |
US6833869B1 (en) | 2004-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741593B2 (en) | Photoelectric conversion device and imaging system | |
JP4683436B2 (ja) | 光検出装置 | |
US6580063B1 (en) | Solid state imaging device having high output signal pain | |
JP4762030B2 (ja) | 光検出装置 | |
US9066031B2 (en) | Solid-state imaging device and imaging apparatus | |
US20080048098A1 (en) | Solid-state imaging device | |
US20060102827A1 (en) | Solid-state imaging device | |
KR20010034571A (ko) | 능동 선형 센서 | |
US7602429B2 (en) | Paired differential active pixel sensor | |
JP2016535548A (ja) | 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法 | |
US6163024A (en) | Photoelectric transducer | |
US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
US9257459B2 (en) | Image pickup apparatus with pixels that include an amplifier and method for driving the same | |
JP3601053B2 (ja) | 固体撮像装置 | |
US7557844B2 (en) | Active pixel sensor (APS) readout structure with amplification | |
JP2897106B2 (ja) | 固体撮像装置 | |
US6731336B1 (en) | Solid-state imaging apparatus with self-compensating voltage supply circuit | |
US9641775B2 (en) | Imaging apparatus, imaging system, and driving method of imaging apparatus | |
US7920024B2 (en) | Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers | |
JP2001218113A (ja) | 固体撮像装置 | |
US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system | |
US20010030699A1 (en) | Signal processing apparatus | |
JP4234959B2 (ja) | 固体撮像装置 | |
JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
JP4352571B2 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |