JP2681427B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2681427B2
JP2681427B2 JP4000307A JP30792A JP2681427B2 JP 2681427 B2 JP2681427 B2 JP 2681427B2 JP 4000307 A JP4000307 A JP 4000307A JP 30792 A JP30792 A JP 30792A JP 2681427 B2 JP2681427 B2 JP 2681427B2
Authority
JP
Japan
Prior art keywords
power supply
wiring
internal state
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4000307A
Other languages
English (en)
Other versions
JPH05183055A (ja
Inventor
賢司 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4000307A priority Critical patent/JP2681427B2/ja
Priority to US07/989,446 priority patent/US5334866A/en
Priority to KR1019920024455A priority patent/KR930017122A/ko
Priority to DE4244083A priority patent/DE4244083C2/de
Priority to ITMI930003A priority patent/IT1271902B/it
Publication of JPH05183055A publication Critical patent/JPH05183055A/ja
Priority to KR2019960034022U priority patent/KR970007081Y1/ko
Application granted granted Critical
Publication of JP2681427B2 publication Critical patent/JP2681427B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Catching Or Destruction (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の仕様を
決定する内部回路と、電源用リードとの配線接続構造に
関するものである。
【０００２】
【従来の技術】半導体装置においては、半導体装置の仕
様に応じて製造工程の最終段階で配線パターンを変化さ
せることによって異なる機能の半導体装置を製造するた
めに、種々の方法が用いられている。たとえば、図１０
は従来のボンディングオプション方式の半導体装置の概
略図であり、図１１および図１２はマスタスライス方式
の半導体装置の概略図である。図１０ないし図１２にお
いて、ＩＣチップ６の表面には、Ｖｃｃ電源用リード７
および基準（ＧＮＤ）電源用リード８に対応するボンデ
ィングパッド１ａ、１ｂが形成されている。また、ＩＣ
チップ６には内部状態決定回路２が形成されている。内
部状態決定回路２には、“Ｈ”または“Ｌ”のいずれか
の信号が入力される。そして、内部状態決定回路は入力
された信号のレベルを判定し、この信号に応じてＩＣチ
ップ６の回路の仕様を切換える信号を出力する。したが
って、この内部状態決定回路２にはＶｃｃ電源用リード
７あるいはＧＮＤ電源用リード８のいずれか一方が接続
される。
【０００３】図１０に示す方式においては、ボンディン
グパッド１ａ、１ｂは専用の電源配線５を通してともに
内部状態決定回路２に接続されている。そして、Ｖｃｃ
電源用リード７とボンディングパッド１ａあるいはＧＮ
Ｄ電源用リード８とボンディングパッド１ｂとのいずれ
か一方のみがボンディングワイヤ９によって接続される
ことにより、内部状態決定回路２に与えられる信号が決
定される。このような方式をボンディングオプション方
式と称す。
【０００４】また、図１１および図１２においては、Ｖ
ｃｃ電源用リード７とボンディングパッド１ａおよびＧ
ＮＤ電源用リード８とボンディングパッド１ｂとがとも
にボンディングワイヤ９、９によって接続される。そし
て、ボンディングパッド１ａに接続される専用の電源配
線５ａあるいはボンディングパッド１ｂに接続される専
用の電源配線５ｂのいずれか一方のみが内部状態決定回
路２に接続されることによって内部状態決定回路２に与
えられる信号レベルが決定される。このような方式をマ
スタスライス方式と称する。マスタスライス方式は、Ｉ
Ｃ製造工程の電源配線形成時に、仕様に応じたパターニ
ング用マスクを用意し、図９に示すような配線パターン
あるいは図１０に示すような配線パターンを形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、ＩＣチ
ップの仕様を変更する場合、図１０に示すボンディング
オプション方式では、利用されないリード７、（８）あ
るいはこれに対応するボンディングパッド１ａ、（１
ｂ）が形成されることになり、ＩＣチップ６の縮小化を
妨げることになる。さらに、利用されないボンディング
パッド１ａ、（１ｂ）に接続される電源配線５もＩＣチ
ップ６の表面上の所定の領域を必要とすることになり、
さらにＩＣチップ６の縮小化を妨げる。
【０００６】また、図１１および図１２に示すマスタス
ライス方式においては、仕様に応じて異なる配線パター
ンを有するパターニング用マスクを複数枚用いる必要が
生じ、製造工程上あるいは製造コスト上好ましいもので
はなかった。
【０００７】したがって、この発明は上記のような問題
点を解消するためになされたもので、半導体装置の仕様
変更に応じて製造が容易で、かつ不要な配線領域を縮小
することが可能な半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明による半導体装
置は、主表面を有する半導体基板と、半導体基板と対向
配置され、所定の電位が与えられる電源用リードと、新
たな基板の主表面に形成された電源用パッドとを備えて
いる。電源用パッドと電源用リードとは電源用ワイヤに
より接続されている。半導体基板上には電源用パッドと
電気的に接続された電源用配線と、半導体装置としての
仕様の決定あるいは半導体基板に形成された回路の使用
の禁止を行なうための内部状態決定回路が形成されてい
る。この内部状態決定回路には内部状態決定回路用配線
が接続されており、さらにこの内部状態決定回路用配線
は、電源ワイヤと電源用パッドとの接続部における電源
用ワイヤの幅より狭い間隔をもって電源用配線の所定部
分と対向配置された部分を有している。
【０００９】
【作用】この発明による半導体装置では、電源用配線と
内部状態決定回路との接続は、内部状態決定回路用配線
と電源用配線とを接続するか否かによって定められる。
このために、電源用配線は他の回路へ接続される配線と
共用することが可能となり、内部状態決定回路のための
専用の配線あるいはパッド等を備える必要がなくなる。
これにより、半導体基板上の不要な配線領域を省略する
ことができる。また、電源用配線と内部状態決定回路用
配線とは狭い間隔で対向配置された部分を有することに
より、電源用リードと電源用パッドとのボンディング工
程において、ボンディングワイヤ材料を用いてこの両者
を接続することができる。
【００１０】
【実施例】以下、この発明の実施例について図を用いて
説明する。
【００１１】図１は、この発明の実施例による半導体装
置の平面構造模式図である。ＩＣチップ６の外周表面に
形成されるボンディングパッド１ａ、１ｂは、各々ボン
ディングワイヤ９を通してＶｃｃ電源用リード７および
基準（ＧＮＤ）電源用リード８に接続される。なお、Ｉ
Ｃチップ６の表面上に形成される他のボンディングパッ
ドおよび他のリードは図示を省略する。ＩＣチップ６の
主表面には内部状態決定回路２および種々の機能をなす
集積回路１６、１７が配置されている。Ｖｃｃ電源用リ
ード７、ボンディングパッド１ａに接続されるＶｃｃ電
源用配線５ａは集積回路１６に導かれ、その分岐した一
端が内部状態決定回路２との配線接続部３に導かれてい
る。また、ＧＮＤ電源用リード８、ボンディングパッド
１ｂに接続された基準電源配線５ｂは集積回路１７に導
かれ、さらに分岐した基準電源用配線５ｂは内部状態決
定回路２の配線接続部３に導かれている。配線接続部３
は後述するように、Ｖｃｃ電源用配線５ａあるいは基準
電源用配線５ｂのいずれか一方と内部状態決定回路２の
接続用配線４とが半導体装置の仕様に応じて接続されて
いる。
【００１２】このような配線構造を構成すると、内部回
路２に導かれるＶｃｃ電源用配線５ａおよび基準電源用
配線５ｂは内部回路２のための専用配線を用いることな
く、たとえば集積回路１６、１７に導かれる各々の配線
と共通配線として形成することができる。
【００１３】このために、従来の図１０に示すような構
造において、内部状態決定回路２に接続される必要のな
いボンディングパッド１ａやこのボンディングパッド１
ａから内部状態決定回路２につながる専用の電源の配線
用の領域を省略することができる。この結果、ＩＣチッ
プ６の縮小化が可能となる。
【００１４】次に、配線接続部３の構造について説明す
る。図２は、この発明による半導体装置の第１の実施例
による配線接続部３の平面構造図である。内部回路２に
接続される接続配線４は複数の櫛状端部を有している。
また、Ｖｃｃ電源用配線５ａおよび基準電源用配線５ｃ
の端部には、各々接続用配線４の櫛状の端部に噛み合う
櫛状の端部５ｂ、５ｄが形成されている。図３は、図２
中の切断線Ｘ−Ｘに沿った方向からの断面構造図であ
る。図３を参照して、接続配線４の一方側の櫛状端部と
Ｖｃｃ電源用配線５ａの櫛状端部５ｂあるいは基準電源
用配線５ｂの櫛状端部５ｄのいずれか一方とが、図１に
おけるボンディングワイヤ９と同じ材料の接続材１０に
よって接続されている。この接続材１０はリード７、８
とボンディングパッド１ａ、１ｂとをボンディングする
際に、この配線接続部３にもボンディングを行なうこと
によって形成される。なお、接続材１０は金あるいはア
ルミニウムなどのボンディングワイヤ材料が用いられ
る。
【００１５】図４は、配線接続部３を介してＶｃｃ電源
用配線５ａあるいは基準電源用配線５ｂのいずれかが接
続される内部状態決定回路２の一例を示す回路図であ
る。また、図５は、内部状態決定回路２のＡ〜Ｆ点およ
び出力端子１２における出力信号を示す信号波形図であ
る。図４および図５より、接続配線４から入力端子１３
に対して“Ｈ”が与えられる場合には、１２−Ｈに示す
パルス波形の信号が出力端子１２より出力される、また
“Ｌ”が入力端子１３より与えられた場合には、１２−
Ｌの信号が出力される。
【００１６】図６は、この発明の第２の実施例による配
線接続部３の平面構造図である。この例では、内部状態
決定回路２に接続される接続配線４の形状を図示のよう
にＶｃｃ電源配線５ａ側および基準電源配線５ｂ側へ分
割することにより、各々の配線接続部の配置に自由度を
持たせることができる。
【００１７】さらに、図７は、この発明の第３の実施例
による配線接続部３の平面構造図である。この例では、
接続配線４の端部およびＶｃｃ電源配線５ａの端部５ｂ
ならびに基準電源配線５ｃの端部５ｄが各々渦巻き状に
形成されている。
【００１８】さらに、この発明の第４の実施例について
説明する。図８および図９は第４の実施例による半導体
装置の平面構造模式図である。まず、図８に示す半導体
装置においては、内部状態決定回路２とＶｃｃ電源用配
線５ａとは高抵抗素子１１を介在して接続されている。
また、基準電源配線５ｂと内部状態決定回路２とは配線
接続部３を介在して接続されるように配置されている。
そして、基準用電源配線５ｂの端部と内部状態決定回路
２から延びる接続用配線４の端部とが接続された場合に
は、内部状態決定回路２には信号“Ｌ”が与えられ、も
し接続しなければＶｃｃ電源用配線５ａ側から信号
“Ｈ”が与えられる。また、図９に示す例では、図８に
示す例と逆の状態が実現できる。
【００１９】このように、上記実施例においては、Ｖｃ
ｃ電源配線５ａ、基準電源配線５ｂと内部状態決定回路
２との配線接続部３における接続配線の形状を、たとえ
ば櫛状あるいは渦巻き状にする例について説明したが、
このような形状にのみ限定されるものではなく、両配線
の端部が所定の隙間すなわち、ボンディング用ワイヤの
接続部の幅より狭い間隔をもって近接し得る形状であれ
ばどの形状であっても構わない。
【００２０】また、上記実施例では、１つのＩＣチップ
に対して与えられる種々の仕様に応じて配線構造を作り
分ける例について説明したが、このような配線構造は、
たとえは製造工程時において使用し、かつ製品使用時に
は使用することのない回路への配線の接続構造に適用し
てもよい。
【００２１】
【発明の効果】このように、この発明による半導体装置
は、内部状態決定回路と、電源用配線との接続部を内部
状態決定回路の近傍に設け、この内部状態決定回路と配
線とを半導体装置の使用に応じて接続あるいは非接続と
するように構成したので、内部状態決定回路に接続され
る電源用配線を専用配線とする必要をなくし、非接続の
専用電源配線の空間を省略することにより、ＩＣチップ
の面積を縮小化することができる。
【図面の簡単な説明】
【図１】この発明の実施例による半導体装置の平面構造
模式図である。
【図２】この発明の第１の実施例による半導体装置の配
線接続部の平面構造図である。
【図３】図２中における切断線Ｘ−Ｘに沿った方向から
の断面構造図である。
【図４】この発明の半導体装置の内部回路の等価回路図
である。
【図５】図４に示す内部回路の各点における信号波形図
である。
【図６】この発明の第２の実施例による半導体装置の配
線接続部の平面構造図である。
【図７】この発明の第３の実施例による半導体装置の配
線接続部の平面構造図である。
【図８】この発明の第４の実施例による半導体装置の平
面構造図である。
【図９】この発明の第４の実施例の他の例を示す半導体
装置の平面構造図である。
【図１０】従来のボンディングオプション方式による半
導体装置の平面構造図である。
【図１１】従来のマスタスライス方式による半導体装置
の平面構造図である。
【図１２】マスタスライス方式による他の半導体装置の
平面構造図である。
【符号の説明】
１ａ、１ｂ ボンディングパッド ２ 内部回路 ３ 配線接続部 ４ 接続配線 ５ａ Ｖｃｃ電源配線 ５ｂ 基準電源配線 ６ ＩＣチップ ７ Ｖｃｃ電源リードフレーム ８ 基準（ＧＮＤ）電源リードフレーム ９ ボンディングワイヤ １０ 接続材

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 主表面を有する半導体基板と、 前記半導体基板と対向配置され、所定の電位が与えられ
    る電源用リードと、 前記半導体基板の主表面に形成された電源用パッドと、 前記電源用パッドと前記電源用リードとを接続する電源
    用ワイヤと、 前記半導体基板上に形成され、前記電源用パッドと電気
    的に接続された電源用配線と、 前記半導体基板に形成され、半導体装置としての仕様の
    決定あるいは前記半導体基板に形成された回路の使用の
    禁止を行なうための内部状態決定回路と、 前記内部状態決定回路に接続され、前記電源用ワイヤと
    前記電源用パッドとの接続部における前記電源用ワイヤ
    の幅より狭い間隔をもって前記電源用配線の所定部分と
    対向配置された部分を有し、前記半導体基板上に形成さ
    れた内部状態決定回路用配線とを備えた、半導体装置。
JP4000307A 1992-01-06 1992-01-06 半導体装置 Expired - Lifetime JP2681427B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP4000307A JP2681427B2 (ja) 1992-01-06 1992-01-06 半導体装置
US07/989,446 US5334866A (en) 1992-01-06 1992-12-11 Integrated circuit device with functions selectable by changing interconnection pattern
KR1019920024455A KR930017122A (ko) 1992-01-06 1992-12-16 반도체 기억장치
DE4244083A DE4244083C2 (de) 1992-01-06 1992-12-24 Halbleitervorrichtung
ITMI930003A IT1271902B (it) 1992-01-06 1993-01-05 Dispositivo di memoria a semiconduttore per l'interconnessione di un circuito interno e un conduttore di alimentazione
KR2019960034022U KR970007081Y1 (ko) 1992-01-06 1996-10-16 반도체 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000307A JP2681427B2 (ja) 1992-01-06 1992-01-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH05183055A JPH05183055A (ja) 1993-07-23
JP2681427B2 true JP2681427B2 (ja) 1997-11-26

Family

ID=11470251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000307A Expired - Lifetime JP2681427B2 (ja) 1992-01-06 1992-01-06 半導体装置

Country Status (5)

Country Link
US (1) US5334866A (ja)
JP (1) JP2681427B2 (ja)
KR (1) KR930017122A (ja)
DE (1) DE4244083C2 (ja)
IT (1) IT1271902B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812031A (en) * 1996-11-06 1998-09-22 Fujitsu Limited Ring oscillator having logic gates interconnected by spiral signal lines
JPH10200050A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp 半導体集積装置
US6246107B1 (en) 1999-07-07 2001-06-12 Philips Semiconductors, Inc. Semiconductor device arrangement having configuration via adjacent bond pad coding
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
JP2005128002A (ja) * 2003-10-01 2005-05-19 Olympus Corp エンコーダ
US9147659B1 (en) * 2005-12-27 2015-09-29 Advanced Micro Devices, Inc. Bondpad arrangement with reinforcing structures between the bondpads
WO2014190005A1 (en) * 2013-05-22 2014-11-27 Transient Electronics, Inc. Controlled transformation of non-transient electronics

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043855A (ja) * 1983-08-19 1985-03-08 Nec Corp 半導体集積回路
US4558345A (en) * 1983-10-27 1985-12-10 Rca Corporation Multiple connection bond pad for an integrated circuit device and method of making same
JPS62104065A (ja) * 1985-10-30 1987-05-14 Nippon Seiki Co Ltd 混成集積回路
JPS6412569A (en) * 1987-07-07 1989-01-17 Nec Corp Integrated circuit device
JP2647188B2 (ja) * 1989-03-20 1997-08-27 株式会社東芝 半導体装置の製造方法
JPH04188643A (ja) * 1990-11-19 1992-07-07 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
ITMI930003A1 (it) 1994-07-05
DE4244083C2 (de) 1996-05-15
KR930017122A (ko) 1993-08-30
JPH05183055A (ja) 1993-07-23
US5334866A (en) 1994-08-02
ITMI930003A0 (it) 1993-01-05
DE4244083A1 (en) 1993-07-08
IT1271902B (it) 1997-06-10

Similar Documents

Publication Publication Date Title
JPH0650761B2 (ja) 半導体装置
JPS61117858A (ja) 半導体装置
JP2681427B2 (ja) 半導体装置
US6555923B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
KR930000614B1 (ko) 반도체 집적회로장치
JP3679923B2 (ja) 半導体装置
US5670802A (en) Semiconductor device
JPH05243472A (ja) 半導体集積回路
JPS6077436A (ja) 半導体集積回路
KR970007081Y1 (ko) 반도체 기억장치
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPH05121632A (ja) 半導体装置
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JPS60154644A (ja) 半導体装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPS6393125A (ja) 半導体集積回路
JPH0349255A (ja) 半導体集積回路の封止方式
JPH01145842A (ja) 半導体装置
JP3062158B2 (ja) 半導体集積回路用リードフレーム
JPH0626224B2 (ja) 集積回路用パッケージ
JPH05190674A (ja) 半導体集積回路装置
JP2555991B2 (ja) パッケージ
JPS6211256A (ja) 半導体集積回路装置
JPH0513582A (ja) 半導体装置の電源配線
JPH01194429A (ja) 集積回路ｔａｂテープ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701