JPS62104065A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62104065A JPS62104065A JP60244972A JP24497285A JPS62104065A JP S62104065 A JPS62104065 A JP S62104065A JP 60244972 A JP60244972 A JP 60244972A JP 24497285 A JP24497285 A JP 24497285A JP S62104065 A JPS62104065 A JP S62104065A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- terminals
- resistor
- solder
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は抵抗体を形成している混成集積回路に関するも
のである。
のである。
一般に、混成集積回路はセラミック等の絶縁基板上に導
体あるいは抵抗体を印刷あるいは蒸着法によって形成し
、トランジスタ、ダイオードなどの半導体チップあるい
はコンデンサチップを半田付けまたはグイボンディング
などの方法で取り付けて回路を構成している。
体あるいは抵抗体を印刷あるいは蒸着法によって形成し
、トランジスタ、ダイオードなどの半導体チップあるい
はコンデンサチップを半田付けまたはグイボンディング
などの方法で取り付けて回路を構成している。
前記絶縁基板上の導体間に形成される抵抗体の由に加減
することができるため、通常抵抗インクとして例えば百
Ω／ロ、ＩＫΩ／口、■０にΩ／口。
することができるため、通常抵抗インクとして例えば百
Ω／ロ、ＩＫΩ／口、■０にΩ／口。
５０にΩ／口というように標準化されたものを使用し、
その前後の抵抗値を抵抗体の巾や長さで調整するものと
して特公昭５７−４１１０３号公報が開示されている。
その前後の抵抗値を抵抗体の巾や長さで調整するものと
して特公昭５７−４１１０３号公報が開示されている。
ところガ、抵抗体の抵抗値をより正確に所望の値とする
には、通常基板上に形成された抵抗体の両端にテスター
の測定端子を直接接続し、抵抗体にレーザー光を照射し
て抵抗体に傷をつけ抵抗値を変化させるトリミングが行
われている。
には、通常基板上に形成された抵抗体の両端にテスター
の測定端子を直接接続し、抵抗体にレーザー光を照射し
て抵抗体に傷をつけ抵抗値を変化させるトリミングが行
われている。
このようなトリミングは直列接続されている抵抗体には
有効であるが、互いに並列接続されている抵抗体や、第
４図に示すように閉回路を構成している抵抗体Ｒ１の抵
抗値を検出する場合、抵抗体Ｒ１の両端にテスターの測
定端子を接続しても検出される抵抗値は抵抗体Ｒ２とＲ
３とを含めた合成抵抗値となってしまい、抵抗体Ｒ１の
正確な抵抗値を検出できない。このため、第５図に示す
ように、閉回路を構成しないよう、抵抗体Ｒ２とＲ３と
の接続点となる端子Ｔを分割して隙間Ｓを入れ抵抗体Ｒ
２とＲ３を分断するようにしている。
有効であるが、互いに並列接続されている抵抗体や、第
４図に示すように閉回路を構成している抵抗体Ｒ１の抵
抗値を検出する場合、抵抗体Ｒ１の両端にテスターの測
定端子を接続しても検出される抵抗値は抵抗体Ｒ２とＲ
３とを含めた合成抵抗値となってしまい、抵抗体Ｒ１の
正確な抵抗値を検出できない。このため、第５図に示す
ように、閉回路を構成しないよう、抵抗体Ｒ２とＲ３と
の接続点となる端子Ｔを分割して隙間Ｓを入れ抵抗体Ｒ
２とＲ３を分断するようにしている。
そして、トリミングの後、他の半導体チップたとえばコ
ンデンサチップを半田付けする際、この分割された端子
ＴをコンデンサチップＣの端子りを介して半田Ｈにより
電気的に結合するようにしている。
ンデンサチップを半田付けする際、この分割された端子
ＴをコンデンサチップＣの端子りを介して半田Ｈにより
電気的に結合するようにしている。
しかし、溶解している半田Ｈには液体のように表面張力
があり、この性質によって、端子Ｔが大きいと半田付け
を行っても分割されている端子Ｔの一方にのみ半田Ｈが
のって端子Ｔ同士が連結されず、回路不良になる場合が
ある。この抵抗体Ｒ２とＲ３との接続点に他のコンデン
サチップＣなどの部品が取り付けられる場合には分割さ
れた両端子ＴがコンデンサチップＣの端子りに接触して
接続されるため、一方の端子ＴとコンデンサチップＣと
が半田Ｈにより結合されても回路上支障はないが、抵抗
体以外には部品がない場合には、このように閉回路を切
断するとその再結合の際、半田Ｈの表面張力によって再
結合が難しく不良品が生ずる問題があった。
があり、この性質によって、端子Ｔが大きいと半田付け
を行っても分割されている端子Ｔの一方にのみ半田Ｈが
のって端子Ｔ同士が連結されず、回路不良になる場合が
ある。この抵抗体Ｒ２とＲ３との接続点に他のコンデン
サチップＣなどの部品が取り付けられる場合には分割さ
れた両端子ＴがコンデンサチップＣの端子りに接触して
接続されるため、一方の端子ＴとコンデンサチップＣと
が半田Ｈにより結合されても回路上支障はないが、抵抗
体以外には部品がない場合には、このように閉回路を切
断するとその再結合の際、半田Ｈの表面張力によって再
結合が難しく不良品が生ずる問題があった。
本発明は前記事情を考慮してなされたもので、閉回路を
構成する抵抗体をトリミングする際に分割された接続点
を容易に半田付けにより再結合できる混成集積回路を提
供することを目的とするものである。
構成する抵抗体をトリミングする際に分割された接続点
を容易に半田付けにより再結合できる混成集積回路を提
供することを目的とするものである。
前記目的を達成するための本発明の構成は絶縁基板上に
導体と抵抗体とを形成する混成集積回路において、複数
の抵抗体を接続する端子に各抵抗体の接続を電気的に分
断するギャップを設けると共に、前記端子の大きさに対
応した半田を前記端子に載置することにより、前記分断
された端子を結合するようにしたことを特徴とするもの
である。
導体と抵抗体とを形成する混成集積回路において、複数
の抵抗体を接続する端子に各抵抗体の接続を電気的に分
断するギャップを設けると共に、前記端子の大きさに対
応した半田を前記端子に載置することにより、前記分断
された端子を結合するようにしたことを特徴とするもの
である。
以下、図面に基づいて本発明の一実施例を詳述する。
第１図及び第２図において、セララミ、り基板ｌに所望
のパターンを持つ導体２をスクリーン印刷形成する。こ
の際、前記第４図及び第５図で示した閉回路を構成する
各抵抗体の抵抗値調整用として端子３も同時に分割形成
される。この端子３は略中間にギャップ４を有して電気
的に分断されており、このギャップ４は前記端子３印刷
形成の際、分断された端子３間が短絡しない程度たとえ
ば０．１ｍ〜０．２鰭に設定され、端子３はギャップ４
も含めてたとえば１．０ｍｍ”程度の大きさとなってい
る。
のパターンを持つ導体２をスクリーン印刷形成する。こ
の際、前記第４図及び第５図で示した閉回路を構成する
各抵抗体の抵抗値調整用として端子３も同時に分割形成
される。この端子３は略中間にギャップ４を有して電気
的に分断されており、このギャップ４は前記端子３印刷
形成の際、分断された端子３間が短絡しない程度たとえ
ば０．１ｍ〜０．２鰭に設定され、端子３はギャップ４
も含めてたとえば１．０ｍｍ”程度の大きさとなってい
る。
次に、基板ｌ上の所定導体２間に抵抗体５をスクリーン
印刷形成する。
印刷形成する。
次に、第３図Ａで示すように、少なくとも前記端子３を
除く基板ｌ上に基板１表面保護用のガラス６をスクリー
ン印刷形成する。
除く基板ｌ上に基板１表面保護用のガラス６をスクリー
ン印刷形成する。
以上のように構成される本発明は抵抗体５の両端にテス
ターの測定端子を直接接続し、前記同様抵抗体５にレー
ザー光を照射してその抵抗値を調整する。この際、端子
３が分断されているので、閉回路は未だ構成されておら
ず、抵抗値を調整したい所定の抵抗体５の抵抗値を他の
抵抗体５に影響されることなく検出できるものであり、
こうして全ての抵抗体５の抵抗値を調整する。
ターの測定端子を直接接続し、前記同様抵抗体５にレー
ザー光を照射してその抵抗値を調整する。この際、端子
３が分断されているので、閉回路は未だ構成されておら
ず、抵抗値を調整したい所定の抵抗体５の抵抗値を他の
抵抗体５に影響されることなく検出できるものであり、
こうして全ての抵抗体５の抵抗値を調整する。
このような調整の後、端子３上に半田７を載置し、この
半田７により分断形成した端子３を電気的に結合して閉
回路を構成する。゛ ）／ １ ｎ −ノ この場合、端子３はギャップ４ 球状に硬化して、端子３をほぼ被覆してギャップ４によ
り分断された端子３を良好に結合する。この端子３が大
きいと、半田７は表面張力の影響で一方の端子上にのみ
縮まってギャップ４を結合しない恐れがあるが、端子３
がギャップ４を含めてｌ１ｍ”程度であれば最少量の半
田７によりギャップ４を結合してほぼ完全に接続不良を
防止できる。
半田７により分断形成した端子３を電気的に結合して閉
回路を構成する。゛ ）／ １ ｎ −ノ この場合、端子３はギャップ４ 球状に硬化して、端子３をほぼ被覆してギャップ４によ
り分断された端子３を良好に結合する。この端子３が大
きいと、半田７は表面張力の影響で一方の端子上にのみ
縮まってギャップ４を結合しない恐れがあるが、端子３
がギャップ４を含めてｌ１ｍ”程度であれば最少量の半
田７によりギャップ４を結合してほぼ完全に接続不良を
防止できる。
従って、この種の端子３に他のチップ部品Ｃ（第５図参
照）がなくとも抵抗体５のトリミングが可能となる。
照）がなくとも抵抗体５のトリミングが可能となる。
以上、本発明の一実施例について詳述したが、本発明の
要旨の範囲内で種々変形可能である０例えば、第３図Ａ
では端子３の形状をギャップ４を含んで略正方形とした
が、第３図Ｂで示すようにギャップ４を含んで略円形の
形状としても良く、半田７が表面張力の影響によりギャ
ップ４で分割された端子３を結合する形状であれば良い
。尚、第３図Ａ、Ｂで示した寸法の単位は鶴である。ま
た、端子３の大きさを大きくしても、半田７の量を多く
することにより前記同様分断された端子３を結合するこ
とができる。
要旨の範囲内で種々変形可能である０例えば、第３図Ａ
では端子３の形状をギャップ４を含んで略正方形とした
が、第３図Ｂで示すようにギャップ４を含んで略円形の
形状としても良く、半田７が表面張力の影響によりギャ
ップ４で分割された端子３を結合する形状であれば良い
。尚、第３図Ａ、Ｂで示した寸法の単位は鶴である。ま
た、端子３の大きさを大きくしても、半田７の量を多く
することにより前記同様分断された端子３を結合するこ
とができる。
以上詳述したように本発明によれば、絶縁基板上に導体
と抵抗体とを形成する混成集積回路において、複数の抵
抗体を接続する端子に各抵抗体の接続を電気的に分断す
るギャップを設けると共に、前記端子の大きさに対応し
た半田を前記端子に載置することにより、前記分断され
た端子を結合するようにしたことにより、閉回路を構成
している抵抗値をトリミングした後半田付けで複数の抵
抗体を接続している分断された端子のギャップ間を確実
に結合することができ、半田付けによる接続不良を抑制
して回路基板の歩留りを向上する混成集積回路を提供で
きる。
と抵抗体とを形成する混成集積回路において、複数の抵
抗体を接続する端子に各抵抗体の接続を電気的に分断す
るギャップを設けると共に、前記端子の大きさに対応し
た半田を前記端子に載置することにより、前記分断され
た端子を結合するようにしたことにより、閉回路を構成
している抵抗値をトリミングした後半田付けで複数の抵
抗体を接続している分断された端子のギャップ間を確実
に結合することができ、半田付けによる接続不良を抑制
して回路基板の歩留りを向上する混成集積回路を提供で
きる。
第１図は本発明の一実施例を示す平面図、第２図は同断
面図、第３図Ａは要部の拡大平面図、同図Ｂは他の実施
例を示す要部の拡大平面図、第４図は従来例を示す回路
図、第５図は同平面図である。 １−・−セラミック基板 ２・−導体 訓−・端子 ４−ギャップ ５−抵抗体 ７−半田 特 許 出 願 人 日本精機株式会社代理人
弁理士 生木 護 ！３図 、１゜ （Ａ） ！４図 ｇ５図
面図、第３図Ａは要部の拡大平面図、同図Ｂは他の実施
例を示す要部の拡大平面図、第４図は従来例を示す回路
図、第５図は同平面図である。 １−・−セラミック基板 ２・−導体 訓−・端子 ４−ギャップ ５−抵抗体 ７−半田 特 許 出 願 人 日本精機株式会社代理人
弁理士 生木 護 ！３図 、１゜ （Ａ） ！４図 ｇ５図
Claims (1)
- 絶縁基板上に導体と抵抗体とを形成する混成集積回路
において、複数の抵抗体を接続する端子に各抵抗体の接
続を電気的に分断するギャップを設けると共に、前記端
子の大きさに対応した半田を前記端子に載置することに
より、前記分断された端子を結合するようにしたことを
特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244972A JPS62104065A (ja) | 1985-10-30 | 1985-10-30 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244972A JPS62104065A (ja) | 1985-10-30 | 1985-10-30 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104065A true JPS62104065A (ja) | 1987-05-14 |
Family
ID=17126687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244972A Pending JPS62104065A (ja) | 1985-10-30 | 1985-10-30 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104065A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334866A (en) * | 1992-01-06 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device with functions selectable by changing interconnection pattern |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742181U (ja) * | 1980-08-13 | 1982-03-08 |
-
1985
- 1985-10-30 JP JP60244972A patent/JPS62104065A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742181U (ja) * | 1980-08-13 | 1982-03-08 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334866A (en) * | 1992-01-06 | 1994-08-02 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device with functions selectable by changing interconnection pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7089652B2 (en) | Method of manufacturing flip chip resistor | |
| JPS6160593B2 (ja) | ||
| JPS62104065A (ja) | 混成集積回路 | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JPH04255264A (ja) | 混成集積回路 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP7353312B2 (ja) | Ｌｅｄ光源、及び、ｌｅｄ光源の検査方法 | |
| JPH02122594A (ja) | 回路基板装置 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JPH0961494A (ja) | プリント基板の試験用パターン | |
| JPH0724332B2 (ja) | プリント回路板 | |
| JPH07162123A (ja) | 回路モジュール | |
| JPS63124539A (ja) | 混成集積回路 | |
| JPS61212088A (ja) | 膜回路基板の不良表示方法 | |
| JPS61269394A (ja) | 回路部品の実装方法 | |
| JPH06302933A (ja) | チップ部品の実装構造 | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH06310820A (ja) | 電子装置 | |
| JPH05129767A (ja) | プリント配線基板 | |
| JPS60180157A (ja) | 皮膜抵抗器の製造方法 | |
| JPS61236191A (ja) | 集積回路搭載基板 | |
| JPH03250788A (ja) | 混成機能実装回路装置 | |
| JPS589395A (ja) | チツプ部品の取付方法 |