JP3679923B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3679923B2 JP3679923B2 JP12455598A JP12455598A JP3679923B2 JP 3679923 B2 JP3679923 B2 JP 3679923B2 JP 12455598 A JP12455598 A JP 12455598A JP 12455598 A JP12455598 A JP 12455598A JP 3679923 B2 JP3679923 B2 JP 3679923B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- power supply
- pitch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に半導体装置におけるパッドの配置に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置では、ウェハに形成された半導体装置（チップ）を各チップに切り離す前に、プローブを立ててダイソートを行っている。このダイソートでは、チップサイズが同じチップであればデザインの異なるものであっても、パッドの配置を同じにし、かつ電源用パッドの場所もそろえれば、同じプローブを兼用して使用することができる。例えば、ＡＳＩＣのように予め決められたパッド配置のマスタを使う品種では、異なるデザインであっても、同じチップサイズで同じパッド配置になる製品が多数存在する。このため、ＡＳＩＣの多数のチップに同じプローブが共用でき、そのメリットは大きい。
【０００３】
しかし、その他の品種では、電源用パッドをどこに設けるかは製品仕様により異なり、全ての製品で電源用パッドとなるパッドは存在しない。ある製品では、信号用パッドになったり、ＮＣ（非接続）パッドになったりするのが現状である。
【０００４】
そこで、通常、電源用あるいは入出力信号用などの用途が選択できる汎用パッド以外に、電源専用のパッドを設けている。図４は、従来のチップにおけるパッドの配置構成の一例を示す図である。この図４に示すように、チップ４０のコーナー部近傍には電源専用パッド４２が配置され、チップ４０の周辺の中央部付近には汎用パッド４４が配置される。汎用パッド４４が入出力信号用パッドであるとき、これらは入出力用回路４６にそれぞれ接続される。
【０００５】
このように、チップ４０のコーナー部近傍に電源専用パッドを配置するのは、コーナー部近傍にパッドを配置した場合、これに隣接して入出力用回路のトランジスタを形成するための領域が確保できないからである。この場合、全部の電源用パッドは同じ配置にはならないが、少なくともコーナー部近傍の電源専用パッドは同じ配置になる。このため、１つのプローブを複数の製品に共用することが可能になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図４に示すようなパッドの配置構成では、チップ側のパッドとパッケージ側のピンとの接続を金属ワイヤによるボンディングにて行う場合、一般にチップの周辺の中央部付近ではボンディングが比較的容易であるが、チップのコーナー部近傍ではボンディングが困難である。これは、チップ側のパッドよりもパッケージ側のピンの方が配列ピッチが広いために起こる問題であり、チップのパッドの配置ピッチはコーナー部近傍の方が広がっているのが望ましい。
【０００７】
このため、チップのコーナー部近傍の汎用パッドを、入出力用回路のトランジスタ形成領域からできるだけ離れたコーナー部近傍に配置し、電源専用パッドをチップのコーナー部近傍に配置しない手法が取られることがあり、むしろこの配置構成の方が一般的である。図５は、このようなパッドの配置構成を示す図である。この図５に示すように、チップ５０のコーナー部近傍には、入出力用回路５２のトランジスタ形成領域からできるだけ離れた位置に汎用パッド５４がピッチを広くして配置される。チップ５０のコーナー部近傍を除いた周辺の中央部付近には汎用パッド５６が配置される。しかしながら、この場合はプローブを共用することはできない。
【０００８】
そこで本発明は、前記課題に鑑みてなされたものであり、コーナー部近傍で実際にボンディングが必要なパッドの配置ピッチを広げると共に、電源専用のパッドも形成することより、チップのコーナー部近傍に配置されたパッドへのワイヤボンディングを容易に行うことができ、さらに評価用のプローブの共用も可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、この発明に係る半導体装置は、半導体チップのコーナー部以外の周辺部に第１のピッチで配置された第１の信号用パッドと、前記半導体チップのコーナー部に配置された電源用パッドと、前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１０】
また、この発明に係る半導体装置は、半導体チップの周辺部に第１のピッチで配置された信号用回路と、前記信号用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、前記半導体チップのコーナー部に配置された電源用パッドと、前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１１】
また、この発明に係る半導体装置は、前記半導体チップの周辺部に第１のピッチで配置された信号用回路及び電源用回路と、前記信号用回路及び電源用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチより広い第２のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、前記半導体チップのコーナー部に配置され、前記電源用回路に接続された電源用パッドと、前記第２のピッチより広い第３のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。
まず、この発明の第１の実施の形態の半導体装置について説明する。
図１は、この発明に係る第１の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００１３】
この第１の実施の形態は、集積回路が形成された半導体装置（チップ）のコーナー部近傍に、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドと電源専用パッドを設け、かつ汎用パッドの配置ピッチを半導体装置周辺の中央部付近よりコーナー部近傍において広げるものである。コーナー部近傍とは、ワイヤボンディングにてチップのパッドとパッケージのピンとを接続する場合、チップ側のパッドよりもパッケージ側のピンの方が配置ピッチが広いために、チップ周辺の中央部付近よりもボンディングを行うのが困難になるチップのコーナー付近の領域をいう。
【００１４】
図１に示すように、集積回路が形成された半導体装置（以下チップと記す）２のコーナー部近傍の一辺側には、集積回路の端子であるパッド４ａ、４ｂ、４ｃ、…、４ｊ、４ｋ、…が所定のピッチで配置される。コーナー側から１番目のパッド４ａ、３番目のパッド４ｃ、及び５番目のパッド４ｅは入出力信号用パッドであり、コーナー側から２番目のパッド４ｂ、４番目のパッド４ｄ、及び６番目のパッド４ｆは電源専用パッドである。さらに、パッド４ｇ〜４ｋは、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドであり、ここでは入出力信号用パッドを示している。
【００１５】
コーナー部近傍の他辺側には、集積回路の端子であるパッド６ａ、６ｂ、６ｃ、…、６ｆ、６ｇ、…が所定のピッチで配置される。コーナー側から１番目のパッド６ａ、３番目のパッド６ｃ、及び５番目のパッド６ｅは入出力信号用パッドであり、コーナー側から２番目のパッド６ｂ、４番目のパッド６ｄ、及び６番目のパッド６ｆは電源専用パッドである。
【００１６】
また、チップ２には電源電圧ＶDDが供給されるＶDDパターン８と基準電圧ＶSSが供給されるＶSSパターン１０が形成されている。さらに、チップ２のパッドの内側には、トランジスタ等を有する入出力用回路１２が形成されている。
【００１７】
前記一辺側の入出力用回路１２には、コーナー部近傍の入出力信号用パッド４ａ、４ｃ、４ｅ、及び中央部付近の入出力信号用パッド４ｇ〜４ｋがそれぞれＡｌ等の金属配線にて接続される。同様に、他辺側の入出力用回路１２には、コーナー部近傍の入出力信号用パッド６ａ、６ｃ、６ｅ、及び中央部付近の入出力信号用パッド６ｇがそれぞれＡｌ等の金属配線にて接続される。
【００１８】
前記一辺側において、コーナー部近傍の電源専用パッド４ｂ、４ｆはＶDDパターン８にＡｌ等の金属配線にて接続され、コーナー部近傍の電源専用パッド４ｄはＶSSパターン１０にＡｌ等の金属配線にて接続される。同様に、前記他辺側において、コーナー部近傍の電源専用パッド６ｂ、６ｆはＶDDパターン８にＡｌ等の金属配線にて接続され、コーナー部近傍の電源専用パッド６ｄはＶSSパターン１０にＡｌ等の金属配線にて接続される。
【００１９】
すなわち、この第１の実施の形態では、チップ２のコーナー部近傍において、入出力用として割り当てられた入出力信号用パッド４ａ、４ｃ、４ｅに電源専用パッド４ｂ、４ｄ、４ｆを隣接させて配置する。同様に、入出力信号用パッド６ａ、６ｃ、６ｅに電源専用パッド６ｂ、６ｄ、６ｆを隣接させて配置する。
【００２０】
このように、金属ワイヤによるボンディングを必要とする入出力信号用パッドと金属ワイヤによるボンディングを必ずしも必要としない電源専用パッドを交互に配置することにより、入出力信号用パッドの間隔を広げ、金属ワイヤによるボンディングが容易に行えるようにする。さらに、チップのコーナー部近傍の同じ位置に電源専用パッドを配置することにより、評価等のために用いるプローブを共用できるようにする。なお、チップのコーナー部近傍に入出力信号用パッドを配置した分、チップのコーナー部近傍を除いた部分（中央部）の汎用パッドの一部を電源専用パッドとしている。
【００２１】
以上説明したようにこの第１の実施に形態によれば、チップのコーナー部近傍において、パッドのピッチを広げることなく、実際にボンディングが必要な入出力信号用パッドのピッチを広げることができるとともに、電源専用パッドも形成できるため、コーナー部近傍に配置されたパッドへのワイヤボンディングが容易に実行でき、評価用のプローブの共用も可能となる。
【００２２】
なお、この第１の実施の形態では、コーナー部近傍のパッドの配置は、同一のピッチで配置してもよいし、また異なるピッチで配置してもよい。さらに、コーナー側から奇数番目のパッドを入出力信号用パッドとし、偶数番目を電源専用パッドとしたが、これに限るわけではなく、コーナー側から奇数番目のパッドを電源専用パッドとし、偶数番目を入出力信号用パッドとしてもよい。
【００２３】
次に、この発明の第２の実施の形態の半導体装置について説明する。
図２は、この発明に係る第２の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００２４】
前記第１の実施の形態では、パッドと入出力用回路が同じピッチで配置されている場合を説明したが、この第２の実施の形態では入出力用回路の配置ピッチの２倍のピッチでパッドが配置されている場合を説明する。
【００２５】
この第２の実施の形態は、前記第１の実施の形態と同様に、集積回路が形成された半導体装置（チップ）のコーナー部近傍に、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドと電源専用パッドを設け、かつ汎用パッドの配置ピッチを半導体装置周辺の中央部付近よりコーナー部近傍において広げるものである。コーナー部近傍とは、ワイヤボンディングにてチップのパッドとパッケージのピンとを接続する場合、チップ側のパッドよりもパッケージ側のピンの方が配置ピッチが広いために、チップ周辺の中央部付近よりもボンディングを行うのが困難になるチップのコーナー付近の領域をいう。
【００２６】
図２に示すように、集積回路が形成されたチップ２２のコーナー部近傍の一辺側には、集積回路の端子であるパッド２４ａ、２４ｂ、２４ｃ、…、２４ｊ、２４ｋ、…が所定のピッチで配置される。コーナー側から１番目のパッド２４ａ、３番目のパッド２４ｃ、及び５番目のパッド２４ｅは入出力信号用パッドであり、コーナー側から２番目のパッド２４ｂ、４番目のパッド２４ｄ、及び６番目のパッド２４ｆは電源専用パッドである。さらに、パッド２４ｇ〜２４ｋは、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドであり、ここでは入出力信号用パッドを示している。
【００２７】
コーナー部近傍の他辺側には、集積回路の端子であるパッド２６ａ、２６ｂ、２６ｃ、…、２６ｆ、２６ｇ、…が所定のピッチで配置される。コーナー側から１番目のパッド２６ａ、３番目のパッド２６ｃ、及び５番目のパッド２６ｅは入出力信号用パッドであり、コーナー側から２番目のパッド２６ｂ、４番目のパッド２６ｄ、及び６番目のパッド２６ｆは電源専用パッドである。
【００２８】
また、チップ２２には電源電圧ＶDDが供給されるＶDDパターン２８と基準電圧ＶSSが供給されるＶSSパターン３０が形成されている。さらに、チップ２２のパッドの内側には、入出力信号用パッドに接続されるトランジスタ等から成る入出力用回路３２、電源用パッドに接続される電源用回路３４、及び入出力信号用パッドに接続される入出力用回路３６が形成されている。入出力用回路３６は、その他の入出力用回路３２の２倍の面積を有しており、入出力用回路３２に比べて高機能な回路や大きな電流駆動能力を持つ回路となっている。
【００２９】
前記一辺側の入出力用回路３２には、コーナー部近傍の入出力信号用パッド２４ａ、２４ｃ、２４ｅ、及び中央部付近の入出力信号用パッド２４ｇ、２４ｉ、２４ｊ、２４ｋがそれぞれＡｌ等の金属配線にて接続される。さらに、入出力用回路３４には、中央部付近の入出力信号用パッド２４ｈがＡｌ等の金属配線にて接続される。同様に、他辺側の入出力用回路３２には、コーナー部近傍の入出力信号用パッド２６ａ、２６ｃ、２６ｅ、及び中央部付近の入出力信号用パッド２６ｇがそれぞれＡｌ等の金属配線にて接続される。
【００３０】
前記一辺側において、コーナー部近傍の電源専用パッド２４ｂ、２４ｄ、２４ｆはＡｌ等の金属配線にて電源用回路３４にそれぞれ接続される。同様に、前記他辺側において、コーナー部近傍の電源専用パッド２６ｂ、２６ｄ、２６ｆはＡｌ等の金属配線にて電源用回路３４にそれぞれ接続される。さらに、電源用回路３４は、ＶDDパターン２８またはＶSSパターン３０に接続されている。
【００３１】
すなわち、この第２の実施の形態では、チップ２２のコーナー部近傍において、入出力用として割り当てられた入出力信号用パッド２４ａ、２４ｃ、２４ｅに電源専用パッド２４ｂ、２４ｄ、２４ｆを隣接させて配置する。同様に、入出力信号用パッド２６ａ、２６ｃ、２６ｅに電源専用パッド２６ｂ、２６ｄ、２６ｆを隣接させて配置する。
【００３２】
このように、金属ワイヤによるボンディングを必要とする入出力信号用パッドと金属ワイヤによるボンディングを必ずしも必要としない電源専用パッドを交互に配置することにより、入出力信号用パッドの間隔を広げ、金属ワイヤによるボンディングが容易に行えるようにする。さらに、チップのコーナー部近傍の同じ位置に電源専用パッドを配置することにより、評価等のために用いるプローブを共用できるようにする。なお、チップのコーナー部近傍に入出力信号用パッドを配置した分、チップのコーナー部近傍を除いた部分（中央部）の汎用パッドの一部を電源専用パッドとしている。
【００３３】
また、この第２の実施の形態の変形例として、図３に示すような構成としてもよい。図３は、この発明に係る第２の実施の形態の変形例の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００３４】
前記第２の実施の形態では、電源専用パッド２４ｂを電源用回路３４に接続したが、この第２の実施の形態の変形例では、図３に示すように電源専用パッド２４ｂ、及び２６ｂを直接、ＶDDパターン２８に接続している。これに伴い、電源専用パッド２４ｄ、２４ｆ、及び２６ｄ、２６ｆが接続される電源用回路３４も１つずつコーナー側の回路となる。その他の構成については、前記第２の実施の形態と同様である。
【００３５】
以上説明したようにこの第２の実施の形態及びその変形例によれば、チップのコーナー部近傍において、パッドのピッチを広げることなく、実際にボンディングが必要な入出力信号用パッドのピッチを広げることができると共に、電源専用パッドも形成できるため、コーナー部近傍に配置されたパッドへのワイヤボンディングが容易に実行でき、評価用のプローブの共用も可能となる。
【００３６】
なお、この第２の実施の形態及びその変形例では、コーナー側から奇数番目のパッドを入出力信号用パッドとし、偶数番目を電源専用パッドとしたが、これに限るわけではなく、コーナー側から奇数番目のパッドを電源専用パッドとし、偶数番目を入出力信号用パッドとしてもよい。さらに、入出力用回路の配置ピッチの２倍のピッチでパッドが配置されている場合を説明したが、これに限るわけではなく、２．５倍、３倍のピッチでパッドが配置されている場合にも本発明を適用することができる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、コーナー部近傍で実際にボンディングが必要なパッドの配置ピッチを広げると共に、電源専用のパッドも形成することより、チップのコーナー部近傍に配置されたパッドへのワイヤボンディングを容易に行うことができ、さらに評価用のプローブの共用も可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図２】第２の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図３】第２の実施の形態の変形例の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図４】従来の半導体装置におけるパッドの配置構成の一例を示す図である。
【図５】従来の半導体装置におけるパッドの配置構成の別の例を示す図である。
【符号の説明】
２…半導体装置（チップ）
４ａ、４ｃ、４ｅ…入出力信号用パッド
４ｂ、４ｄ、４ｆ…電源専用パッド
４ｇ〜４ｋ…入出力信号用パッド
６ａ、６ｃ、６ｅ、６ｇ…入出力信号用パッド
６ｂ、６ｄ、６ｆ…電源専用パッド
８…ＶDDパターン８
１０…ＶSSパターン
１２…入出力用回路
２２…半導体装置（チップ）
２４ａ、２４ｃ、２４ｅ…入出力信号用パッド
２４ｂ、２４ｄ、２４ｆ…電源専用パッド
２４ｇ〜２４ｋ…入出力信号用パッド
２６ａ、２６ｃ、２６ｅ、２６ｇ…入出力信号用パッド
２６ｂ、２６ｄ、２６ｆ…電源専用パッドである。
２８…ＶDDパターン
３０…ＶSSパターン
３２…入出力用回路
３４…電源用回路
３６…入出力用回路
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に半導体装置におけるパッドの配置に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置では、ウェハに形成された半導体装置（チップ）を各チップに切り離す前に、プローブを立ててダイソートを行っている。このダイソートでは、チップサイズが同じチップであればデザインの異なるものであっても、パッドの配置を同じにし、かつ電源用パッドの場所もそろえれば、同じプローブを兼用して使用することができる。例えば、ＡＳＩＣのように予め決められたパッド配置のマスタを使う品種では、異なるデザインであっても、同じチップサイズで同じパッド配置になる製品が多数存在する。このため、ＡＳＩＣの多数のチップに同じプローブが共用でき、そのメリットは大きい。
【０００３】
しかし、その他の品種では、電源用パッドをどこに設けるかは製品仕様により異なり、全ての製品で電源用パッドとなるパッドは存在しない。ある製品では、信号用パッドになったり、ＮＣ（非接続）パッドになったりするのが現状である。
【０００４】
そこで、通常、電源用あるいは入出力信号用などの用途が選択できる汎用パッド以外に、電源専用のパッドを設けている。図４は、従来のチップにおけるパッドの配置構成の一例を示す図である。この図４に示すように、チップ４０のコーナー部近傍には電源専用パッド４２が配置され、チップ４０の周辺の中央部付近には汎用パッド４４が配置される。汎用パッド４４が入出力信号用パッドであるとき、これらは入出力用回路４６にそれぞれ接続される。
【０００５】
このように、チップ４０のコーナー部近傍に電源専用パッドを配置するのは、コーナー部近傍にパッドを配置した場合、これに隣接して入出力用回路のトランジスタを形成するための領域が確保できないからである。この場合、全部の電源用パッドは同じ配置にはならないが、少なくともコーナー部近傍の電源専用パッドは同じ配置になる。このため、１つのプローブを複数の製品に共用することが可能になる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図４に示すようなパッドの配置構成では、チップ側のパッドとパッケージ側のピンとの接続を金属ワイヤによるボンディングにて行う場合、一般にチップの周辺の中央部付近ではボンディングが比較的容易であるが、チップのコーナー部近傍ではボンディングが困難である。これは、チップ側のパッドよりもパッケージ側のピンの方が配列ピッチが広いために起こる問題であり、チップのパッドの配置ピッチはコーナー部近傍の方が広がっているのが望ましい。
【０００７】
このため、チップのコーナー部近傍の汎用パッドを、入出力用回路のトランジスタ形成領域からできるだけ離れたコーナー部近傍に配置し、電源専用パッドをチップのコーナー部近傍に配置しない手法が取られることがあり、むしろこの配置構成の方が一般的である。図５は、このようなパッドの配置構成を示す図である。この図５に示すように、チップ５０のコーナー部近傍には、入出力用回路５２のトランジスタ形成領域からできるだけ離れた位置に汎用パッド５４がピッチを広くして配置される。チップ５０のコーナー部近傍を除いた周辺の中央部付近には汎用パッド５６が配置される。しかしながら、この場合はプローブを共用することはできない。
【０００８】
そこで本発明は、前記課題に鑑みてなされたものであり、コーナー部近傍で実際にボンディングが必要なパッドの配置ピッチを広げると共に、電源専用のパッドも形成することより、チップのコーナー部近傍に配置されたパッドへのワイヤボンディングを容易に行うことができ、さらに評価用のプローブの共用も可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、この発明に係る半導体装置は、半導体チップのコーナー部以外の周辺部に第１のピッチで配置された第１の信号用パッドと、前記半導体チップのコーナー部に配置された電源用パッドと、前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１０】
また、この発明に係る半導体装置は、半導体チップの周辺部に第１のピッチで配置された信号用回路と、前記信号用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、前記半導体チップのコーナー部に配置された電源用パッドと、前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１１】
また、この発明に係る半導体装置は、前記半導体チップの周辺部に第１のピッチで配置された信号用回路及び電源用回路と、前記信号用回路及び電源用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチより広い第２のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、前記半導体チップのコーナー部に配置され、前記電源用回路に接続された電源用パッドと、前記第２のピッチより広い第３のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。
まず、この発明の第１の実施の形態の半導体装置について説明する。
図１は、この発明に係る第１の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００１３】
この第１の実施の形態は、集積回路が形成された半導体装置（チップ）のコーナー部近傍に、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドと電源専用パッドを設け、かつ汎用パッドの配置ピッチを半導体装置周辺の中央部付近よりコーナー部近傍において広げるものである。コーナー部近傍とは、ワイヤボンディングにてチップのパッドとパッケージのピンとを接続する場合、チップ側のパッドよりもパッケージ側のピンの方が配置ピッチが広いために、チップ周辺の中央部付近よりもボンディングを行うのが困難になるチップのコーナー付近の領域をいう。
【００１４】
図１に示すように、集積回路が形成された半導体装置（以下チップと記す）２のコーナー部近傍の一辺側には、集積回路の端子であるパッド４ａ、４ｂ、４ｃ、…、４ｊ、４ｋ、…が所定のピッチで配置される。コーナー側から１番目のパッド４ａ、３番目のパッド４ｃ、及び５番目のパッド４ｅは入出力信号用パッドであり、コーナー側から２番目のパッド４ｂ、４番目のパッド４ｄ、及び６番目のパッド４ｆは電源専用パッドである。さらに、パッド４ｇ〜４ｋは、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドであり、ここでは入出力信号用パッドを示している。
【００１５】
コーナー部近傍の他辺側には、集積回路の端子であるパッド６ａ、６ｂ、６ｃ、…、６ｆ、６ｇ、…が所定のピッチで配置される。コーナー側から１番目のパッド６ａ、３番目のパッド６ｃ、及び５番目のパッド６ｅは入出力信号用パッドであり、コーナー側から２番目のパッド６ｂ、４番目のパッド６ｄ、及び６番目のパッド６ｆは電源専用パッドである。
【００１６】
また、チップ２には電源電圧ＶDDが供給されるＶDDパターン８と基準電圧ＶSSが供給されるＶSSパターン１０が形成されている。さらに、チップ２のパッドの内側には、トランジスタ等を有する入出力用回路１２が形成されている。
【００１７】
前記一辺側の入出力用回路１２には、コーナー部近傍の入出力信号用パッド４ａ、４ｃ、４ｅ、及び中央部付近の入出力信号用パッド４ｇ〜４ｋがそれぞれＡｌ等の金属配線にて接続される。同様に、他辺側の入出力用回路１２には、コーナー部近傍の入出力信号用パッド６ａ、６ｃ、６ｅ、及び中央部付近の入出力信号用パッド６ｇがそれぞれＡｌ等の金属配線にて接続される。
【００１８】
前記一辺側において、コーナー部近傍の電源専用パッド４ｂ、４ｆはＶDDパターン８にＡｌ等の金属配線にて接続され、コーナー部近傍の電源専用パッド４ｄはＶSSパターン１０にＡｌ等の金属配線にて接続される。同様に、前記他辺側において、コーナー部近傍の電源専用パッド６ｂ、６ｆはＶDDパターン８にＡｌ等の金属配線にて接続され、コーナー部近傍の電源専用パッド６ｄはＶSSパターン１０にＡｌ等の金属配線にて接続される。
【００１９】
すなわち、この第１の実施の形態では、チップ２のコーナー部近傍において、入出力用として割り当てられた入出力信号用パッド４ａ、４ｃ、４ｅに電源専用パッド４ｂ、４ｄ、４ｆを隣接させて配置する。同様に、入出力信号用パッド６ａ、６ｃ、６ｅに電源専用パッド６ｂ、６ｄ、６ｆを隣接させて配置する。
【００２０】
このように、金属ワイヤによるボンディングを必要とする入出力信号用パッドと金属ワイヤによるボンディングを必ずしも必要としない電源専用パッドを交互に配置することにより、入出力信号用パッドの間隔を広げ、金属ワイヤによるボンディングが容易に行えるようにする。さらに、チップのコーナー部近傍の同じ位置に電源専用パッドを配置することにより、評価等のために用いるプローブを共用できるようにする。なお、チップのコーナー部近傍に入出力信号用パッドを配置した分、チップのコーナー部近傍を除いた部分（中央部）の汎用パッドの一部を電源専用パッドとしている。
【００２１】
以上説明したようにこの第１の実施に形態によれば、チップのコーナー部近傍において、パッドのピッチを広げることなく、実際にボンディングが必要な入出力信号用パッドのピッチを広げることができるとともに、電源専用パッドも形成できるため、コーナー部近傍に配置されたパッドへのワイヤボンディングが容易に実行でき、評価用のプローブの共用も可能となる。
【００２２】
なお、この第１の実施の形態では、コーナー部近傍のパッドの配置は、同一のピッチで配置してもよいし、また異なるピッチで配置してもよい。さらに、コーナー側から奇数番目のパッドを入出力信号用パッドとし、偶数番目を電源専用パッドとしたが、これに限るわけではなく、コーナー側から奇数番目のパッドを電源専用パッドとし、偶数番目を入出力信号用パッドとしてもよい。
【００２３】
次に、この発明の第２の実施の形態の半導体装置について説明する。
図２は、この発明に係る第２の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００２４】
前記第１の実施の形態では、パッドと入出力用回路が同じピッチで配置されている場合を説明したが、この第２の実施の形態では入出力用回路の配置ピッチの２倍のピッチでパッドが配置されている場合を説明する。
【００２５】
この第２の実施の形態は、前記第１の実施の形態と同様に、集積回路が形成された半導体装置（チップ）のコーナー部近傍に、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドと電源専用パッドを設け、かつ汎用パッドの配置ピッチを半導体装置周辺の中央部付近よりコーナー部近傍において広げるものである。コーナー部近傍とは、ワイヤボンディングにてチップのパッドとパッケージのピンとを接続する場合、チップ側のパッドよりもパッケージ側のピンの方が配置ピッチが広いために、チップ周辺の中央部付近よりもボンディングを行うのが困難になるチップのコーナー付近の領域をいう。
【００２６】
図２に示すように、集積回路が形成されたチップ２２のコーナー部近傍の一辺側には、集積回路の端子であるパッド２４ａ、２４ｂ、２４ｃ、…、２４ｊ、２４ｋ、…が所定のピッチで配置される。コーナー側から１番目のパッド２４ａ、３番目のパッド２４ｃ、及び５番目のパッド２４ｅは入出力信号用パッドであり、コーナー側から２番目のパッド２４ｂ、４番目のパッド２４ｄ、及び６番目のパッド２４ｆは電源専用パッドである。さらに、パッド２４ｇ〜２４ｋは、入出力信号用あるいは電源用のいずれかが選択可能な汎用パッドであり、ここでは入出力信号用パッドを示している。
【００２７】
コーナー部近傍の他辺側には、集積回路の端子であるパッド２６ａ、２６ｂ、２６ｃ、…、２６ｆ、２６ｇ、…が所定のピッチで配置される。コーナー側から１番目のパッド２６ａ、３番目のパッド２６ｃ、及び５番目のパッド２６ｅは入出力信号用パッドであり、コーナー側から２番目のパッド２６ｂ、４番目のパッド２６ｄ、及び６番目のパッド２６ｆは電源専用パッドである。
【００２８】
また、チップ２２には電源電圧ＶDDが供給されるＶDDパターン２８と基準電圧ＶSSが供給されるＶSSパターン３０が形成されている。さらに、チップ２２のパッドの内側には、入出力信号用パッドに接続されるトランジスタ等から成る入出力用回路３２、電源用パッドに接続される電源用回路３４、及び入出力信号用パッドに接続される入出力用回路３６が形成されている。入出力用回路３６は、その他の入出力用回路３２の２倍の面積を有しており、入出力用回路３２に比べて高機能な回路や大きな電流駆動能力を持つ回路となっている。
【００２９】
前記一辺側の入出力用回路３２には、コーナー部近傍の入出力信号用パッド２４ａ、２４ｃ、２４ｅ、及び中央部付近の入出力信号用パッド２４ｇ、２４ｉ、２４ｊ、２４ｋがそれぞれＡｌ等の金属配線にて接続される。さらに、入出力用回路３４には、中央部付近の入出力信号用パッド２４ｈがＡｌ等の金属配線にて接続される。同様に、他辺側の入出力用回路３２には、コーナー部近傍の入出力信号用パッド２６ａ、２６ｃ、２６ｅ、及び中央部付近の入出力信号用パッド２６ｇがそれぞれＡｌ等の金属配線にて接続される。
【００３０】
前記一辺側において、コーナー部近傍の電源専用パッド２４ｂ、２４ｄ、２４ｆはＡｌ等の金属配線にて電源用回路３４にそれぞれ接続される。同様に、前記他辺側において、コーナー部近傍の電源専用パッド２６ｂ、２６ｄ、２６ｆはＡｌ等の金属配線にて電源用回路３４にそれぞれ接続される。さらに、電源用回路３４は、ＶDDパターン２８またはＶSSパターン３０に接続されている。
【００３１】
すなわち、この第２の実施の形態では、チップ２２のコーナー部近傍において、入出力用として割り当てられた入出力信号用パッド２４ａ、２４ｃ、２４ｅに電源専用パッド２４ｂ、２４ｄ、２４ｆを隣接させて配置する。同様に、入出力信号用パッド２６ａ、２６ｃ、２６ｅに電源専用パッド２６ｂ、２６ｄ、２６ｆを隣接させて配置する。
【００３２】
このように、金属ワイヤによるボンディングを必要とする入出力信号用パッドと金属ワイヤによるボンディングを必ずしも必要としない電源専用パッドを交互に配置することにより、入出力信号用パッドの間隔を広げ、金属ワイヤによるボンディングが容易に行えるようにする。さらに、チップのコーナー部近傍の同じ位置に電源専用パッドを配置することにより、評価等のために用いるプローブを共用できるようにする。なお、チップのコーナー部近傍に入出力信号用パッドを配置した分、チップのコーナー部近傍を除いた部分（中央部）の汎用パッドの一部を電源専用パッドとしている。
【００３３】
また、この第２の実施の形態の変形例として、図３に示すような構成としてもよい。図３は、この発明に係る第２の実施の形態の変形例の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【００３４】
前記第２の実施の形態では、電源専用パッド２４ｂを電源用回路３４に接続したが、この第２の実施の形態の変形例では、図３に示すように電源専用パッド２４ｂ、及び２６ｂを直接、ＶDDパターン２８に接続している。これに伴い、電源専用パッド２４ｄ、２４ｆ、及び２６ｄ、２６ｆが接続される電源用回路３４も１つずつコーナー側の回路となる。その他の構成については、前記第２の実施の形態と同様である。
【００３５】
以上説明したようにこの第２の実施の形態及びその変形例によれば、チップのコーナー部近傍において、パッドのピッチを広げることなく、実際にボンディングが必要な入出力信号用パッドのピッチを広げることができると共に、電源専用パッドも形成できるため、コーナー部近傍に配置されたパッドへのワイヤボンディングが容易に実行でき、評価用のプローブの共用も可能となる。
【００３６】
なお、この第２の実施の形態及びその変形例では、コーナー側から奇数番目のパッドを入出力信号用パッドとし、偶数番目を電源専用パッドとしたが、これに限るわけではなく、コーナー側から奇数番目のパッドを電源専用パッドとし、偶数番目を入出力信号用パッドとしてもよい。さらに、入出力用回路の配置ピッチの２倍のピッチでパッドが配置されている場合を説明したが、これに限るわけではなく、２．５倍、３倍のピッチでパッドが配置されている場合にも本発明を適用することができる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、コーナー部近傍で実際にボンディングが必要なパッドの配置ピッチを広げると共に、電源専用のパッドも形成することより、チップのコーナー部近傍に配置されたパッドへのワイヤボンディングを容易に行うことができ、さらに評価用のプローブの共用も可能な半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図２】第２の実施の形態の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図３】第２の実施の形態の変形例の半導体装置のコーナー部におけるパッドの配置構成を示す図である。
【図４】従来の半導体装置におけるパッドの配置構成の一例を示す図である。
【図５】従来の半導体装置におけるパッドの配置構成の別の例を示す図である。
【符号の説明】
２…半導体装置（チップ）
４ａ、４ｃ、４ｅ…入出力信号用パッド
４ｂ、４ｄ、４ｆ…電源専用パッド
４ｇ〜４ｋ…入出力信号用パッド
６ａ、６ｃ、６ｅ、６ｇ…入出力信号用パッド
６ｂ、６ｄ、６ｆ…電源専用パッド
８…ＶDDパターン８
１０…ＶSSパターン
１２…入出力用回路
２２…半導体装置（チップ）
２４ａ、２４ｃ、２４ｅ…入出力信号用パッド
２４ｂ、２４ｄ、２４ｆ…電源専用パッド
２４ｇ〜２４ｋ…入出力信号用パッド
２６ａ、２６ｃ、２６ｅ、２６ｇ…入出力信号用パッド
２６ｂ、２６ｄ、２６ｆ…電源専用パッドである。
２８…ＶDDパターン
３０…ＶSSパターン
３２…入出力用回路
３４…電源用回路
３６…入出力用回路
Claims (7)
- 半導体チップのコーナー部以外の周辺部に第１のピッチで配置された第１の信号用パッドと、
前記半導体チップのコーナー部に配置された電源用パッドと、
前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備し、
前記電源用パッドと前記第２の信号用パッドが交互に前記第１のピッチで配置されていることを特徴とする半導体装置。 - 半導体チップの周辺部に第１のピッチで配置された信号用回路と、
前記信号用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、
前記半導体チップのコーナー部に配置された電源用パッドと、
前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備し、
前記電源用パッドと前記第２の信号用パッドが交互に前記第１のピッチで配置されていることを特徴とする半導体装置。 - 半導体チップの周辺部に第１のピッチで配置された信号用回路及び電源用回路と、
前記信号用回路及び電源用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチより広い第２のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、
前記半導体チップのコーナー部に配置され、前記電源用回路に接続された電源用パッドと、
前記第２のピッチより広い第３のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドと、
を具備することを特徴とする半導体装置。 - 前記電源用パッドと前記第２の信号用パッドが交互に配置されていることを特徴とする請求項３記載の半導体装置。
- 前記電源用パッドと前記第２の信号用パッドが前記第２のピッチで配置されていることを特徴とする請求項４記載の半導体装置。
- 半導体チップのコーナー部以外の周辺部に第１のピッチで配置された第１の信号用パッドと、
前記半導体チップのコーナー部に配置された電源用パッドと、
前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備し、
前記第１、第２の信号用パッドは金属ワイヤがボンディングされるパッドであり、前記電源用パッドは金属ワイヤがボンディングされないパッドであることを特徴とする半導体装置。 - 半導体チップの周辺部に第１のピッチで配置された信号用回路と、
前記信号用回路に対応するように前記半導体チップのコーナー部以外の周辺部に前記第１のピッチで配置され、前記信号用回路に接続された第１の信号用パッドと、
前記半導体チップのコーナー部に配置された電源用パッドと、
前記第１のピッチより広い第２のピッチで前記コーナー部の前記電源用パッドに隣接するように配置された第２の信号用パッドとを具備し、
前記第１、第２の信号用パッドは金属ワイヤがボンディングされるパッドであり、前記電源用パッドは金属ワイヤがボンディングされないパッドであることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12455598A JP3679923B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置 |
| US09/305,472 US6093942A (en) | 1998-05-07 | 1999-05-06 | Semiconductor device with improved pad layout |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12455598A JP3679923B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317419A JPH11317419A (ja) | 1999-11-16 |
| JP3679923B2 true JP3679923B2 (ja) | 2005-08-03 |
Family
ID=14888389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12455598A Expired - Fee Related JP3679923B2 (ja) | 1998-05-07 | 1998-05-07 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6093942A (ja) |
| JP (1) | JP3679923B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489688B1 (en) * | 2001-05-02 | 2002-12-03 | Zeevo, Inc. | Area efficient bond pad placement |
| US7417328B2 (en) * | 2001-10-23 | 2008-08-26 | Via Technologies, Inc. | External power ring with multiple tapings to reduce IR drop in integrated circuit |
| US7268579B2 (en) * | 2002-08-23 | 2007-09-11 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit having on-chip termination |
| JP4776861B2 (ja) * | 2002-09-26 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE60336993D1 (de) * | 2003-06-10 | 2011-06-16 | St Microelectronics Srl | Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung |
| US20050285281A1 (en) * | 2004-06-29 | 2005-12-29 | Simmons Asher L | Pad-limited integrated circuit |
| US7579683B1 (en) * | 2004-06-29 | 2009-08-25 | National Semiconductor Corporation | Memory interface optimized for stacked configurations |
| US8093708B2 (en) * | 2009-07-06 | 2012-01-10 | Sony Ericsson Mobile Communications Ab | Semiconductor package having non-uniform contact arrangement |
| CN112785483B (zh) * | 2019-11-07 | 2024-01-05 | 深南电路股份有限公司 | 一种数据处理加速的方法及设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB563973A (en) * | 1943-03-19 | 1944-09-07 | Reginald Frederick Knowlson | Optical comparators |
-
1998
- 1998-05-07 JP JP12455598A patent/JP3679923B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-06 US US09/305,472 patent/US6093942A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6093942A (en) | 2000-07-25 |
| JPH11317419A (ja) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3679923B2 (ja) | 半導体装置 | |
| JP3407025B2 (ja) | 半導体装置及びその製造方法 | |
| US4947233A (en) | Semi-custom LSI having input/output cells | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JPH03261155A (ja) | テープキャリア | |
| US6720636B2 (en) | Semiconductor device with a staggered pad arrangement | |
| JP2681427B2 (ja) | 半導体装置 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JPH11121505A (ja) | 半導体集積回路装置 | |
| JP2985479B2 (ja) | 半導体メモリおよび半導体メモリモジュール | |
| JPH02267947A (ja) | 半導体装置 | |
| JP2007096216A (ja) | 半導体集積回路装置 | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS63260048A (ja) | マスタ−スライス型半導体装置 | |
| JPS60154644A (ja) | 半導体装置 | |
| JP3660921B2 (ja) | 半導体集積回路装置 | |
| JPH06101521B2 (ja) | 半導体集積回路装置 | |
| JPS61199647A (ja) | 半導体集積回路装置 | |
| JPH01293647A (ja) | 半導体装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPH065663A (ja) | 評価用半導体装置 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH0626224B2 (ja) | 集積回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |