JP2653905B2 - プリント基板の製造方法と電子部品の実装方法 - Google Patents
プリント基板の製造方法と電子部品の実装方法Info
- Publication number
- JP2653905B2 JP2653905B2 JP2208197A JP20819790A JP2653905B2 JP 2653905 B2 JP2653905 B2 JP 2653905B2 JP 2208197 A JP2208197 A JP 2208197A JP 20819790 A JP20819790 A JP 20819790A JP 2653905 B2 JP2653905 B2 JP 2653905B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- printed circuit
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明は、表裏両面に実装可能な配線パターンを有す
るプリント基板の製造方法とそれを用いた電子部品の実
装方法に係り、特に高密度実装に好適なプリント基板の
製造方法とそれを用いた電子部品の実装方法に関する。
るプリント基板の製造方法とそれを用いた電子部品の実
装方法に係り、特に高密度実装に好適なプリント基板の
製造方法とそれを用いた電子部品の実装方法に関する。
従来の両面実装用プリント基板においては、一般的な
配線パターンの接続方法として、第６図にその断面図を
示すように、スルーホール３により基板１の両面に設け
られた配線パターン1aを電気的に接続する構造と成って
いる。そして、電子部品の実装においては、リード部品
５のようにリード5aを有するものについては、それをス
ルーホール内に挿入して、例えばはんだリフロー等によ
り基板にはんだ付けされる。また、半導体LSIのように
リードを持たないチップ部品（面付け部品とも云う）６
については、基板表面の配線パターンのはんだ付けラン
ド７にチップ部品の接続端子6aがペーストはんだ８によ
り接続される。そして、チップ部品６が実装される周辺
や下部のスルーホール内には、予め基材２と同材質の絶
縁物の表面に金属めっきを施したチップが埋め込まれた
り、導電ペーストが埋め込まれる場合もある。 なお、この種のプリント配線基板に関するものとして
は、例えば特公昭61−35720号公報が挙げられる。
配線パターンの接続方法として、第６図にその断面図を
示すように、スルーホール３により基板１の両面に設け
られた配線パターン1aを電気的に接続する構造と成って
いる。そして、電子部品の実装においては、リード部品
５のようにリード5aを有するものについては、それをス
ルーホール内に挿入して、例えばはんだリフロー等によ
り基板にはんだ付けされる。また、半導体LSIのように
リードを持たないチップ部品（面付け部品とも云う）６
については、基板表面の配線パターンのはんだ付けラン
ド７にチップ部品の接続端子6aがペーストはんだ８によ
り接続される。そして、チップ部品６が実装される周辺
や下部のスルーホール内には、予め基材２と同材質の絶
縁物の表面に金属めっきを施したチップが埋め込まれた
り、導電ペーストが埋め込まれる場合もある。 なお、この種のプリント配線基板に関するものとして
は、例えば特公昭61−35720号公報が挙げられる。
上述の通り、プリント基板に部品を搭載するに際して
は、リード部品とチップ部品とを混載して実装すること
が多く、また、実装密度が大きくなればなるほどプリン
ト基板に設けられるスルーホールの数も多くなり、それ
だけ配線パターンに占めるスルーホールの面積も増大
し、チップ部品の搭載に支障を来たしていた。つまり、
チップ部品は、基板表面の配線パターンのはんだ付けラ
ンド７にその接続端子6aがペーストはんだ８により接続
されるが、その際、接続直下にこのスルーホールが存在
するとこれを導体で埋込み、ここに安定した接続を形成
する必要がある。この埋込み方法として従来の絶縁物の
表面に金属めっきを施したチップを埋め込んだり、導電
ペーストを埋め込んだりするものは、いずれも実用的で
なかった。 即ち、前者においては、高密度実装になるほどチップ
の埋込みが困難となり、後者においては第６図の左の端
子6aに見られるようにペーストはんだ８がスルーホール
内３に沈むため、はんだ付け不良が発生するという問題
があった。 上記いずれの方法においてもチップ部品６の接続は、
導電ペーストにより接続部のみをスポット的に行うもの
であり、接続部のはんだ付性については考慮されていな
い。 したがって、本発明の目的は、これら従来の問題点を
解消することにあり、その第１の目的は、リード部品と
チップ部品とを混載して高密度に実装することができる
ように、スルーホールを実用的に改良された手段で埋め
込み、この埋め込まれた跡のスルーホール部上にも他の
配線パターンと同様に、はんだ付けランドを形成してチ
ップ部品をはんだ付けすることのできるプリント基板の
製造方法を、そして第２の目的は、このプリント基板の
製造方法により得られた基板を用いた電子部品の実装方
法を、それぞれ提供することにある。
は、リード部品とチップ部品とを混載して実装すること
が多く、また、実装密度が大きくなればなるほどプリン
ト基板に設けられるスルーホールの数も多くなり、それ
だけ配線パターンに占めるスルーホールの面積も増大
し、チップ部品の搭載に支障を来たしていた。つまり、
チップ部品は、基板表面の配線パターンのはんだ付けラ
ンド７にその接続端子6aがペーストはんだ８により接続
されるが、その際、接続直下にこのスルーホールが存在
するとこれを導体で埋込み、ここに安定した接続を形成
する必要がある。この埋込み方法として従来の絶縁物の
表面に金属めっきを施したチップを埋め込んだり、導電
ペーストを埋め込んだりするものは、いずれも実用的で
なかった。 即ち、前者においては、高密度実装になるほどチップ
の埋込みが困難となり、後者においては第６図の左の端
子6aに見られるようにペーストはんだ８がスルーホール
内３に沈むため、はんだ付け不良が発生するという問題
があった。 上記いずれの方法においてもチップ部品６の接続は、
導電ペーストにより接続部のみをスポット的に行うもの
であり、接続部のはんだ付性については考慮されていな
い。 したがって、本発明の目的は、これら従来の問題点を
解消することにあり、その第１の目的は、リード部品と
チップ部品とを混載して高密度に実装することができる
ように、スルーホールを実用的に改良された手段で埋め
込み、この埋め込まれた跡のスルーホール部上にも他の
配線パターンと同様に、はんだ付けランドを形成してチ
ップ部品をはんだ付けすることのできるプリント基板の
製造方法を、そして第２の目的は、このプリント基板の
製造方法により得られた基板を用いた電子部品の実装方
法を、それぞれ提供することにある。
上記本発明の第１の目的は、 （１）．絶縁基材の両面に導体箔を張りあわせた基板を
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、スルーホール内を含
み基板全面に無電解めっき処理を施し、第１のめっき膜
を形成する工程と、前記スルーホール中の予め予定され
た特定スルーホール内に導電材料を充填する工程と、残
されたスルーホール（導電材料を充填しないスルーホー
ル）内を含み基板全面にめっき処理を施し、第２のめっ
き膜を形成する工程と、前記スルーホール開口部及び導
電材料の充填されたスルーホール跡全面にそれぞれラン
ドを、そしてランドに接続された配線パターンを形成す
るためのレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして前記めっき膜が積層された
導体箔を選択的にエッチングして、前記ランド及び前記
配線パターンを形成する工程と、前記レジストマスクを
除去する工程とを有して成るプリント基板の製造方法に
より、達成される。 さらに好ましくは、 （２）．上記（１）記載の絶縁基材の両面に導体箔を張
りあわせる代わりに、絶縁基材の表面に後の工程で形成
されるめっき膜と基材との接着性を良くするための接着
剤塗布処理を施した基板を準備する工程として成るプリ
ント基板の製造方法により、達成される。つまり、この
製造方法が上記（１）のそれと異なるところは、絶縁基
材の両面に導体箔を張りあわせた基板を使用する代わり
に、絶縁基材のスルーホール内の導体めっき処理を兼ね
てその両面に一対的に導体めっき層を形成する点にあ
る。また、 （３）．上記（１）もしくは（２）記載の第２のめっき
膜を形成する工程のめっき処理としては、電解めっき処
理、無電解めっき処理の何れでもよいが、絶縁基材の両
面に導体箔を張りあわせた基板を使用する場合には、無
電解めっき処理が実用的である。また、導体箔を張りあ
わせていない基板を使用する場合には、配線導体として
必要な厚みを確保するために電解めっき処理とした方が
析出速度（めっき速度）が早く実用的である。 さらにまた、好ましくは、 （４）．上記（１）乃至（３）何れか一つに記載のレジ
ストマスクを除去する工程の後に、部品接続に必要なラ
ンド上及びスルーホール内を除き基板全面にソルダーレ
ジストを形成する工程を付加して成るプリント基板の製
造方法により、達成される。 上記導電材料としては、スルーホール内への充填のし
易さから、例えば銀ペーストや銅ペースト等の導電性ペ
ーストが実用的である。また、充填方法としては、印刷
によることが容易で望ましい。 上記導体箔としては、通常良く使用されている銅箔
が、また、めっき処理としては、無電解銅めっき処理、
もしくは電解銅めっき処理が実用的で好ましい。 さらにまた、ソルダーレジストとしては、市販の例え
ばエポキシ樹脂系、もしくはポリイミド系等の耐熱性樹
脂が使用される。 上記本発明の第２の目的は、 （５）．上記（１）乃至（４）の何れか一つに記載のプ
リント基板の製造方法に引き続き、上記スルーホールに
はリード部品のリードを、導電材料の充填されたスルー
ホール跡のランド上には面付け部品を搭載、配置し、そ
れぞれはんだ接続する工程を含むリード部品と面付け部
品とが混載された電子部品の実装方法により、達成され
る。そして好ましくは、 （７）．上記部品のはんだ接続工程を、面付け部品の接
続と、リード部品の接続とをそれぞれ異なる融点のはん
だで２段階に分割してはんだ接続する工程とすることが
望ましい。即ち、面付け部品の接続用はんだを、リード
部品のそれより高融点のものとしてリード部品よりも先
に接続するか、或いは、この逆となるが、実用的には前
者が好ましい。
準備する工程と、この基板に所定口径の貫通孔（スルー
ホール）を設ける工程と、少なくとも前記スルーホール
内にめっき触媒を付与する工程と、スルーホール内を含
み基板全面に無電解めっき処理を施し、第１のめっき膜
を形成する工程と、前記スルーホール中の予め予定され
た特定スルーホール内に導電材料を充填する工程と、残
されたスルーホール（導電材料を充填しないスルーホー
ル）内を含み基板全面にめっき処理を施し、第２のめっ
き膜を形成する工程と、前記スルーホール開口部及び導
電材料の充填されたスルーホール跡全面にそれぞれラン
ドを、そしてランドに接続された配線パターンを形成す
るためのレジストパターンを形成する工程と、前記レジ
ストパターンをマスクとして前記めっき膜が積層された
導体箔を選択的にエッチングして、前記ランド及び前記
配線パターンを形成する工程と、前記レジストマスクを
除去する工程とを有して成るプリント基板の製造方法に
より、達成される。 さらに好ましくは、 （２）．上記（１）記載の絶縁基材の両面に導体箔を張
りあわせる代わりに、絶縁基材の表面に後の工程で形成
されるめっき膜と基材との接着性を良くするための接着
剤塗布処理を施した基板を準備する工程として成るプリ
ント基板の製造方法により、達成される。つまり、この
製造方法が上記（１）のそれと異なるところは、絶縁基
材の両面に導体箔を張りあわせた基板を使用する代わり
に、絶縁基材のスルーホール内の導体めっき処理を兼ね
てその両面に一対的に導体めっき層を形成する点にあ
る。また、 （３）．上記（１）もしくは（２）記載の第２のめっき
膜を形成する工程のめっき処理としては、電解めっき処
理、無電解めっき処理の何れでもよいが、絶縁基材の両
面に導体箔を張りあわせた基板を使用する場合には、無
電解めっき処理が実用的である。また、導体箔を張りあ
わせていない基板を使用する場合には、配線導体として
必要な厚みを確保するために電解めっき処理とした方が
析出速度（めっき速度）が早く実用的である。 さらにまた、好ましくは、 （４）．上記（１）乃至（３）何れか一つに記載のレジ
ストマスクを除去する工程の後に、部品接続に必要なラ
ンド上及びスルーホール内を除き基板全面にソルダーレ
ジストを形成する工程を付加して成るプリント基板の製
造方法により、達成される。 上記導電材料としては、スルーホール内への充填のし
易さから、例えば銀ペーストや銅ペースト等の導電性ペ
ーストが実用的である。また、充填方法としては、印刷
によることが容易で望ましい。 上記導体箔としては、通常良く使用されている銅箔
が、また、めっき処理としては、無電解銅めっき処理、
もしくは電解銅めっき処理が実用的で好ましい。 さらにまた、ソルダーレジストとしては、市販の例え
ばエポキシ樹脂系、もしくはポリイミド系等の耐熱性樹
脂が使用される。 上記本発明の第２の目的は、 （５）．上記（１）乃至（４）の何れか一つに記載のプ
リント基板の製造方法に引き続き、上記スルーホールに
はリード部品のリードを、導電材料の充填されたスルー
ホール跡のランド上には面付け部品を搭載、配置し、そ
れぞれはんだ接続する工程を含むリード部品と面付け部
品とが混載された電子部品の実装方法により、達成され
る。そして好ましくは、 （７）．上記部品のはんだ接続工程を、面付け部品の接
続と、リード部品の接続とをそれぞれ異なる融点のはん
だで２段階に分割してはんだ接続する工程とすることが
望ましい。即ち、面付け部品の接続用はんだを、リード
部品のそれより高融点のものとしてリード部品よりも先
に接続するか、或いは、この逆となるが、実用的には前
者が好ましい。
本発明による特定のスルーホール内への導電性材料の
埋め込みは、スルーホールを基板に設けた後、めっき処
理前に直ちに埋め込むか、もしくは基板表面全域（貫通
しているスルーホールの内壁を含む）にわたり無電解め
っきにより、例えば銅めっき膜を形成した後に埋め込む
かの２通りの方法がある。勿論この導電性材料を埋め込
んだ後には、貫通しているスルーホールの内壁を含む基
板全面に必ず無電解めっき処理によりめっき膜を形成す
るのであるが、その後の配線パターンの形成工程におい
て、この導電性材料の埋め込まれたスルーホールの跡に
は、めっき膜のランド（面付けチップの接続電極とな
る）が形成される。したがってこのランドは、スルーホ
ールが設けられていない領域に形成されるランドと同一
の配線パターン形成プロセスで、しかも同じ銅めっき膜
で形成されるので部品の接続性がよい。つまり、面付け
部品の接続は、めっき膜ランドで行われる。そして、ス
ルーホール内に埋め込まれた導電性材料は、このめっき
膜ランドで封じられた構造を有するため、はんだ接続時
に流出したり、スルーホール内に沈んで接続不良を起す
恐れがない。 さらにまた、このランド形成のためのめっき膜の形成
及びその後の選択的エッチングによるランドパターンの
形成は、スルーホール内壁を含む基板両面をめっきし、
このめっき膜に必要な配線パターンを形成する一連の工
程の中で行われるため、特別の工程を設ける必要もな
い。
埋め込みは、スルーホールを基板に設けた後、めっき処
理前に直ちに埋め込むか、もしくは基板表面全域（貫通
しているスルーホールの内壁を含む）にわたり無電解め
っきにより、例えば銅めっき膜を形成した後に埋め込む
かの２通りの方法がある。勿論この導電性材料を埋め込
んだ後には、貫通しているスルーホールの内壁を含む基
板全面に必ず無電解めっき処理によりめっき膜を形成す
るのであるが、その後の配線パターンの形成工程におい
て、この導電性材料の埋め込まれたスルーホールの跡に
は、めっき膜のランド（面付けチップの接続電極とな
る）が形成される。したがってこのランドは、スルーホ
ールが設けられていない領域に形成されるランドと同一
の配線パターン形成プロセスで、しかも同じ銅めっき膜
で形成されるので部品の接続性がよい。つまり、面付け
部品の接続は、めっき膜ランドで行われる。そして、ス
ルーホール内に埋め込まれた導電性材料は、このめっき
膜ランドで封じられた構造を有するため、はんだ接続時
に流出したり、スルーホール内に沈んで接続不良を起す
恐れがない。 さらにまた、このランド形成のためのめっき膜の形成
及びその後の選択的エッチングによるランドパターンの
形成は、スルーホール内壁を含む基板両面をめっきし、
このめっき膜に必要な配線パターンを形成する一連の工
程の中で行われるため、特別の工程を設ける必要もな
い。
以下、図面に示した工程図により、本発明の一実施例
を説明する。 実施例1. 第１図は、従来のプリント基板の製法と同様の方法
で、スルーホール３に第１層目の銅めっき膜10a形成し
た後、導電性材料９を所定のスルーホール３内に埋込
み、その後第２層目のめっき銅膜10bを形成し、その後
選択的エッチング処理により基板１の両面にランド７を
含む配線パターン1aを形成した構成を示した基板要部の
断面図である。以下、第２図の工程図により、さらに具
体的に説明する。 第２図は、周知のサブトラクティブ工法によるプリン
ト基板の製法に従って製造する様子を示したもので、 同図（ａ）は、絶縁基材２に両面銅張りされた基板を
準備する工程、 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホー
ル形成工程、 同図（ｃ）は、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10a形成する工
程、 同図（ｄ）は、特定のスルーホール３内に導電材料
（銀ペーストや銅ペースト等）９を印刷により埋め込む
工程、 同図（ｅ）は、２度目の無電解銅めっきを施すことに
より第２層目の銅めっき膜10b形成する工程、 同図（ｆ）は、ランド７を含む配線パターン1aを形成
するためのレジストパターン12を形成する工程、 同図（ｇ）は、レジストパターン12をマスクとして銅
層を選択的にエッチングし、ランド７を含む配線パター
ン1aを形成する工程を、それぞれ示したものである。 以上、ここまでの工程で基本的なプリント基板の製造
工程は終了するが、好ましくは次ぎの工程に継続され
る。 同図（ｈ）は、レジストパターン12を除去した後、接
続に必要なランド７（スルーホール３を含む）を除き、
周知のソルダーレジスト13で基板表面を被覆する工程を
示す。これで、本実施例によるプリント基板の製造工程
は終了した。 次ぎに、この製造工程に引き続き、得られた基板１に
電子部品を搭載し、はんだ接続する実装工程について説
明する。 同図（ｉ）は、面実装部品６としてLSIチップを搭載
し、その接続端子6aをスルーホールが導電材料により埋
め込まれてその上に形成されたランド７にはんだリフロ
ーにより接続する工程、 同図（ｊ）は、さらにリード部品５を搭載し、リード
5aをスルーホール内に挿入して同じくはんだ接続する工
程を、それぞれ示したものである。 なお、使用したはんだは、リード部品５のものよりも
面実装部品６のものを高融点とし、リード部品５の接続
時に面実装部品６の接続が損なわれないようにした。こ
のようにして面実装部品６とリード部品５とが混載され
高密度実装に好適なプリント基板を製造することができ
た。 実施例2. 第３図は、第２図のサブトラクティブ工法の代わりに
周知のアディティブ工法によるプリント基板の製法に従
って製造する例を示したものである。 同図（ａ）は、絶縁基材２上に後のめっき工程で形成
されるめっき膜が強固に接着するように下地処理として
施された接着剤塗布基板を準備する工程、 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホー
ル形成工程（第２図と同じ）、 同図（ｃ）は、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10aを形成する
工程（第２図と同じ）、 同図（ｄ）は、特定のスルーホール３内に導電材料
（銀ペーストや銅ペースト等）９を印刷により埋め込む
工程（第２図と同じ）、 同図（ｅ）は、２度目のめっき工程であるが、この場
合には電解めっきにより配線導体として必要とされる十
分な厚さの銅めっき膜10bを形成する工程、以下、同図
（ｆ）〜同図（ｊ）までの工程は、第２図と同一なので
省略する。このようにして、前記実施例１の場合と同様
に高密度実装に好適なプリント基板を製造することがで
きた。 実施例3. 第４図は、実施例２の第３図と類似の製法であるが、
第３図（ｃ）の、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10aを形成する
工程（第２図と同じ）と、同図（ｄ）の、特定のスルー
ホール３内に導電材料（銀ペーストや銅ペースト等）９
を印刷により埋め込む工程（第２図と同じ）との順序を
入れ替え逆の順序として製造した場合の要部断面図を示
したものである。この場合は、図面を省略したが導電材
料９を埋め込んだ後にスルーホール内を含む基板全面に
めっき膜10aが形成される。そして、このめっき膜10aに
ランド７を含む配線パターン1aを形成したものである。 第５図は、この第４図の構成を有する基板に、前記実
施例１の第２図（ｉ）及び第２図（ｊ）と同様の工程で
面実装部品６とリード部品５とを混載、実装したもので
ある。前記いずれの実施例とも同様に高密度実装に好適
なプリント基板を製造することができた。
を説明する。 実施例1. 第１図は、従来のプリント基板の製法と同様の方法
で、スルーホール３に第１層目の銅めっき膜10a形成し
た後、導電性材料９を所定のスルーホール３内に埋込
み、その後第２層目のめっき銅膜10bを形成し、その後
選択的エッチング処理により基板１の両面にランド７を
含む配線パターン1aを形成した構成を示した基板要部の
断面図である。以下、第２図の工程図により、さらに具
体的に説明する。 第２図は、周知のサブトラクティブ工法によるプリン
ト基板の製法に従って製造する様子を示したもので、 同図（ａ）は、絶縁基材２に両面銅張りされた基板を
準備する工程、 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホー
ル形成工程、 同図（ｃ）は、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10a形成する工
程、 同図（ｄ）は、特定のスルーホール３内に導電材料
（銀ペーストや銅ペースト等）９を印刷により埋め込む
工程、 同図（ｅ）は、２度目の無電解銅めっきを施すことに
より第２層目の銅めっき膜10b形成する工程、 同図（ｆ）は、ランド７を含む配線パターン1aを形成
するためのレジストパターン12を形成する工程、 同図（ｇ）は、レジストパターン12をマスクとして銅
層を選択的にエッチングし、ランド７を含む配線パター
ン1aを形成する工程を、それぞれ示したものである。 以上、ここまでの工程で基本的なプリント基板の製造
工程は終了するが、好ましくは次ぎの工程に継続され
る。 同図（ｈ）は、レジストパターン12を除去した後、接
続に必要なランド７（スルーホール３を含む）を除き、
周知のソルダーレジスト13で基板表面を被覆する工程を
示す。これで、本実施例によるプリント基板の製造工程
は終了した。 次ぎに、この製造工程に引き続き、得られた基板１に
電子部品を搭載し、はんだ接続する実装工程について説
明する。 同図（ｉ）は、面実装部品６としてLSIチップを搭載
し、その接続端子6aをスルーホールが導電材料により埋
め込まれてその上に形成されたランド７にはんだリフロ
ーにより接続する工程、 同図（ｊ）は、さらにリード部品５を搭載し、リード
5aをスルーホール内に挿入して同じくはんだ接続する工
程を、それぞれ示したものである。 なお、使用したはんだは、リード部品５のものよりも
面実装部品６のものを高融点とし、リード部品５の接続
時に面実装部品６の接続が損なわれないようにした。こ
のようにして面実装部品６とリード部品５とが混載され
高密度実装に好適なプリント基板を製造することができ
た。 実施例2. 第３図は、第２図のサブトラクティブ工法の代わりに
周知のアディティブ工法によるプリント基板の製法に従
って製造する例を示したものである。 同図（ａ）は、絶縁基材２上に後のめっき工程で形成
されるめっき膜が強固に接着するように下地処理として
施された接着剤塗布基板を準備する工程、 同図（ｂ）は、ドリルで貫通孔３を設けるスルーホー
ル形成工程（第２図と同じ）、 同図（ｃ）は、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10aを形成する
工程（第２図と同じ）、 同図（ｄ）は、特定のスルーホール３内に導電材料
（銀ペーストや銅ペースト等）９を印刷により埋め込む
工程（第２図と同じ）、 同図（ｅ）は、２度目のめっき工程であるが、この場
合には電解めっきにより配線導体として必要とされる十
分な厚さの銅めっき膜10bを形成する工程、以下、同図
（ｆ）〜同図（ｊ）までの工程は、第２図と同一なので
省略する。このようにして、前記実施例１の場合と同様
に高密度実装に好適なプリント基板を製造することがで
きた。 実施例3. 第４図は、実施例２の第３図と類似の製法であるが、
第３図（ｃ）の、スルーホール内を含む基板全面にパラ
ジウム等のめっき触媒を付与した後に、無電解銅めっき
を施すことにより第１層目の銅めっき膜10aを形成する
工程（第２図と同じ）と、同図（ｄ）の、特定のスルー
ホール３内に導電材料（銀ペーストや銅ペースト等）９
を印刷により埋め込む工程（第２図と同じ）との順序を
入れ替え逆の順序として製造した場合の要部断面図を示
したものである。この場合は、図面を省略したが導電材
料９を埋め込んだ後にスルーホール内を含む基板全面に
めっき膜10aが形成される。そして、このめっき膜10aに
ランド７を含む配線パターン1aを形成したものである。 第５図は、この第４図の構成を有する基板に、前記実
施例１の第２図（ｉ）及び第２図（ｊ）と同様の工程で
面実装部品６とリード部品５とを混載、実装したもので
ある。前記いずれの実施例とも同様に高密度実装に好適
なプリント基板を製造することができた。
以上詳述したように本発明によれば、面実装部品とリ
ード部品とを高密度に混載、実装することができるよう
になった。すなわち、プリント基板の製造方法において
は、高密度実装のためにスルーホールを沢山設けても、
面実装に必要な接続領域のスルーホールについては、容
易に導体で埋込み電極接続ランドとすることができるよ
うになった。また、実装においては、特に面実装部品の
搭載において、スルーホールが埋め込まれて形成された
ランドが、めっき膜で構成されているため部品のはんだ
接続性が良く、信頼性の高い実装を実現することができ
るようになった。すなわち、具体的には、これら２回の
めっき処理を施すことによって、先ず、１回目のめっき
によるスルーホール内のめっきと特定スルーホール内に
充填した導電材料によりスルーホール内の導電性及び接
着性を向上させる効果、さらにはスルーホール跡を含む
全面めっき（２回目のめっき）により、充填した導電材
料のその後の吸湿、酸化、腐食等による劣化防止の効果
をも有している。また、これら２回のめっき処理は、副
次的効果として、実装時におけるハンダにさらされた
り、リード線と接触することになる部品挿入用のスルー
ホールの強度向上にも貢献している。
ード部品とを高密度に混載、実装することができるよう
になった。すなわち、プリント基板の製造方法において
は、高密度実装のためにスルーホールを沢山設けても、
面実装に必要な接続領域のスルーホールについては、容
易に導体で埋込み電極接続ランドとすることができるよ
うになった。また、実装においては、特に面実装部品の
搭載において、スルーホールが埋め込まれて形成された
ランドが、めっき膜で構成されているため部品のはんだ
接続性が良く、信頼性の高い実装を実現することができ
るようになった。すなわち、具体的には、これら２回の
めっき処理を施すことによって、先ず、１回目のめっき
によるスルーホール内のめっきと特定スルーホール内に
充填した導電材料によりスルーホール内の導電性及び接
着性を向上させる効果、さらにはスルーホール跡を含む
全面めっき（２回目のめっき）により、充填した導電材
料のその後の吸湿、酸化、腐食等による劣化防止の効果
をも有している。また、これら２回のめっき処理は、副
次的効果として、実装時におけるハンダにさらされた
り、リード線と接触することになる部品挿入用のスルー
ホールの強度向上にも貢献している。
第１図は本発明の一実施例となるプリント基板の断面
図、第２図は同じく一工程図を示す断面斜視図、第３図
は同じく他の工程図を示した断面斜視図、第４図は同じ
く他の実施例を示すプリント基板の断面図、第５図は同
じく他の実施例を示す実装断面図、そして第６図は従来
のプリント基板の部品実装断面図である。 ＜符号の説明＞ １……基板、 1a……配線パターン、 ２……絶縁基材、 ３……スルーホール、 ４……はんだ、 ５……リード部品、 ６……面付け部品（チップ部品）、 ７……はんだ付けランド、 ８……ペーストはんだ、 ９……導電性材料、 10……めっき銅、 11……接続穴、 12……レジストパターン、 13……ソルダーレジスト。
図、第２図は同じく一工程図を示す断面斜視図、第３図
は同じく他の工程図を示した断面斜視図、第４図は同じ
く他の実施例を示すプリント基板の断面図、第５図は同
じく他の実施例を示す実装断面図、そして第６図は従来
のプリント基板の部品実装断面図である。 ＜符号の説明＞ １……基板、 1a……配線パターン、 ２……絶縁基材、 ３……スルーホール、 ４……はんだ、 ５……リード部品、 ６……面付け部品（チップ部品）、 ７……はんだ付けランド、 ８……ペーストはんだ、 ９……導電性材料、 10……めっき銅、 11……接続穴、 12……レジストパターン、 13……ソルダーレジスト。
フロントページの続き (56)参考文献 特開 平１−266794（ＪＰ，Ａ) 特開 平２−196494（ＪＰ，Ａ) 特開 平１−160082（ＪＰ，Ａ) 実開 昭64−26876（ＪＰ，Ｕ)
Claims (6)
- 【請求項１】絶縁基材の両面に導体箔を張りあわせた基
板を準備する工程と、この基板に所定口径の貫通孔から
なるスルーホールを設ける工程と、少なくとも前記スル
ーホール内にめっき触媒を付与する工程と、スルーホー
ル内を含み基板全面に無電解めっき処理を施し、第１の
めっき膜を形成する工程と、前記スルーホール中の予め
予定された特定スルーホール内に導電材料を充填する工
程と、残されたスルーホール内を含み基板全面にめっき
処理を施し、第２のめっき膜を形成する工程と、前記ス
ルーホール開口部及び導電材料の充填されたスルーホー
ル跡全面にそれぞれランドを、そしてランドに接続され
た配線パターンを形成するためのレジストパターンを形
成する工程と、前記レジストパターンをマスクとして前
記めっき膜が積層された導体箔を選択的にエッチングし
て、前記ランド及び前記配線パターンを形成する工程
と、前記レジストマスクを除去する工程とを有して成る
プリント基板の製造方法。 - 【請求項２】上記絶縁基材の両面に導体箔を張りあわせ
る代わりに絶縁基材の表面に後の工程で形成されるめっ
き膜と基材との接着性を良くするための接着剤塗布処理
を施した基板を準備する工程として成る請求項１記載の
プリント基板の製造方法。 - 【請求項３】上記第２のめっき膜を形成する工程のめっ
き処理を、電解めっき、もしくは無電解めっき処理とし
て成る請求項２記載のプリント基板の製造方法。 - 【請求項４】上記レジストマスクを除去する工程の後
に、ランド上及びスルーホール内を除き基板全面にソル
ダーレジストを形成する工程を付加して成る請求項１乃
至３の何れか一つに記載のプリント基板の製造方法。 - 【請求項５】請求項１乃至４の何れか一つに記載のプリ
ント基板の製造方法に引き続き、上記スルーホールには
リード部品のリードを、導電材料の充填されたスルーホ
ール跡のランド上には面付け部品を搭載、配置し、それ
ぞれはんだ接続する工程を含むリード部品と面付け部品
とが混載された電子部品の実装方法。 - 【請求項６】上記部品のはんだ接続工程を、面付け部品
の接続と、リード部品の接続とをそれぞれ異なる融点の
はんだで２段階に分割してはんだ接続する工程として成
る請求項５記載の電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208197A JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208197A JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492496A JPH0492496A (ja) | 1992-03-25 |
| JP2653905B2 true JP2653905B2 (ja) | 1997-09-17 |
Family
ID=16552270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208197A Expired - Fee Related JP2653905B2 (ja) | 1990-08-08 | 1990-08-08 | プリント基板の製造方法と電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653905B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243728A (ja) * | 1991-12-27 | 1993-09-21 | Tokuyama Soda Co Ltd | 回路基板の製造方法 |
| JP2731719B2 (ja) * | 1994-03-08 | 1998-03-25 | 八木アンテナ株式会社 | 低雑音高周波増幅装置 |
| US6376049B1 (en) | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
| AU3210999A (en) * | 1999-03-29 | 2000-10-16 | Viasystems, Inc. | A via connector and method of making same |
| US6600214B2 (en) * | 2000-05-15 | 2003-07-29 | Hitachi Aic Inc. | Electronic component device and method of manufacturing the same |
| JP2007287868A (ja) * | 2006-04-14 | 2007-11-01 | Fujitsu Ltd | プリント配線板およびプリント配線板の製造方法 |
| CN107889358A (zh) * | 2017-11-07 | 2018-04-06 | 竞华电子(深圳)有限公司 | 一种多层pcb制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426876U (ja) * | 1987-08-07 | 1989-02-15 | ||
| JPH01160082A (ja) * | 1987-12-16 | 1989-06-22 | S M C:Kk | スルーホール配線基板の製造方法 |
| JPH01266794A (ja) * | 1988-04-18 | 1989-10-24 | Elna Co Ltd | スルーホールメッキ印刷配線板の製造方法 |
| JPH02196494A (ja) * | 1989-01-25 | 1990-08-03 | Elna Co Ltd | 表面実装用プリント配線板の製造方法 |
-
1990
- 1990-08-08 JP JP2208197A patent/JP2653905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492496A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404637A (en) | Method of manufacturing multilayer printed wiring board | |
| KR100412155B1 (ko) | 전자 부품 장치 및 그의 제조방법 | |
| JP2653905B2 (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JPH01164089A (ja) | ブラインド・スルーホールを用いた電子部品実装構造 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH06296076A (ja) | Ｓｍｄモジュールの側面電極形成方法 | |
| EP0568311A2 (en) | A method of manufacturing a multilayer printed wiring board | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP3707352B2 (ja) | プリント配線板の実装構造 | |
| JP2002344102A (ja) | フレキシブル回路基板およびフレキシブル回路基板の製造方法 | |
| JPH05291720A (ja) | プリント配線板 | |
| EP0599476A1 (en) | A connection device for a printed wiring board | |
| JPS60180186A (ja) | プリント基板 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JP3006482U (ja) | 銅張積層板およびそれを用いた両面プリント配線板 | |
| JP2002043710A (ja) | プリント配線板およびその製造方法 | |
| JPH0590764A (ja) | 電子部品搭載用基板の製造方法 | |
| JP2513152B2 (ja) | 印刷配線板の製造方法 | |
| JPH09283888A (ja) | プリント配線板の製造方法 | |
| JPS61271898A (ja) | スル−ホ−ルの半田付け方法 | |
| EP0594408A1 (en) | A connection device for a printed wiring board | |
| JP2002171041A (ja) | プリント配線板および電子部品およびその製造方法 | |
| JPH05291721A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |