JPS59124794A - 電子回路基板の製造方法 - Google Patents
電子回路基板の製造方法Info
- Publication number
- JPS59124794A JPS59124794A JP23413782A JP23413782A JPS59124794A JP S59124794 A JPS59124794 A JP S59124794A JP 23413782 A JP23413782 A JP 23413782A JP 23413782 A JP23413782 A JP 23413782A JP S59124794 A JPS59124794 A JP S59124794A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- copper plating
- plating film
- chip carrier
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プリント基板を用いた、ＩＣ，ＬＳＩ用のチ
ップキャリア基板や時計用回路基板等の電子回路基板の
製造方法に関するものである。
ップキャリア基板や時計用回路基板等の電子回路基板の
製造方法に関するものである。
従来例の構成とその問題点
一般に両面又は多層プリント基板においては、基板の両
面にいわゆるスルーホールを形成し、基２ ・ζ −・ 板の面に対して垂直方向の接続導体を設けている。
面にいわゆるスルーホールを形成し、基２ ・ζ −・ 板の面に対して垂直方向の接続導体を設けている。
ところがプリント基板を用いたＴＯ１ＬＳＴ用のチップ
キャリヤ基板や時計用回路基板等においては、基板の側
面に接続、接触、ハンダづけ等の目的のために導体を形
成することがなされている。
キャリヤ基板や時計用回路基板等においては、基板の側
面に接続、接触、ハンダづけ等の目的のために導体を形
成することがなされている。
これらのうち、チップキャリヤ基板を例にとって従来例
を第１図〜第４図とともに説明する。
を第１図〜第４図とともに説明する。
第１図は従来例の完成後の上面図、第２図は断面図、第
３図はＩＣチップ実装後の断面図、寸だ第４図は、工程
別の断面図を示したものである。
３図はＩＣチップ実装後の断面図、寸だ第４図は、工程
別の断面図を示したものである。
丑ず、第１図〜第３図と共にチップキャリア基板の構造
とＩＣ，ＬＳＴチップの基板へのくみこみ方法について
説明する。第１図、第２図に示すような絶縁基板１、ダ
イパッド２、ワイヤポンディングパッド３、導体配線４
、側面導体５、側面溝６、外部電極７より々るチップキ
ャリア基板に対し、第３図に示すように丁Ｃチップ８を
、ダイパッド２にグイボンディングし、ボンディングワ
イヤ９を用いて、ワイヤボンディングを行い、樹脂１０
及び枠１１を用いて封止するものである。
とＩＣ，ＬＳＴチップの基板へのくみこみ方法について
説明する。第１図、第２図に示すような絶縁基板１、ダ
イパッド２、ワイヤポンディングパッド３、導体配線４
、側面導体５、側面溝６、外部電極７より々るチップキ
ャリア基板に対し、第３図に示すように丁Ｃチップ８を
、ダイパッド２にグイボンディングし、ボンディングワ
イヤ９を用いて、ワイヤボンディングを行い、樹脂１０
及び枠１１を用いて封止するものである。
３ベーミ・
外部電極７と側面導体５は後に、マザー基板に接続する
際に、半田づけする部分である。
際に、半田づけする部分である。
次に、上記従来例のチップキャリア基板の製造方法につ
いて第４図と共に説明する。
いて第４図と共に説明する。
捷ず、最初に第４図ａ、ｂに示す様に、ガラスエポキシ
等の絶縁基板１の両面に銅等の導体箔１２が形成された
基板に、ドリル加工等により、スルーホール１３を形成
する。次に、第４図Ｃに示す様に、スルーホール１３の
内壁と導体箔１２−トに、無電解銅メッキ膜１４及び、
電解銅メッキ膜１５を形成する。このとき、両面の導体
箔１２が、スルーホール１３の内壁に形成したメッキ膜
１４．１５により、電気的に接続される。通常無電解銅
メッキ膜１４の厚みは、０．２５〜１／を程度であり、
電解銅メッキ膜１５の厚みは、１０〜２５μｍ程度であ
る。次に第４図（Ｉに示す様に、導体箔１２、無電解銅
メッキ膜１４、電解銅メッキ膜１５の不要部をエツチン
グにより除去し、ダイパッド２、ワイヤポンディングパ
ッド３、導体配線４、外部電極７を形成する。次に第４
図ｅに示す様にスルーホール１３のほぼ中心で、不要部
を切離し、チップキャリア基板を得る。側面の溝６はス
ルーホール１３の約半分が残った部分である。
等の絶縁基板１の両面に銅等の導体箔１２が形成された
基板に、ドリル加工等により、スルーホール１３を形成
する。次に、第４図Ｃに示す様に、スルーホール１３の
内壁と導体箔１２−トに、無電解銅メッキ膜１４及び、
電解銅メッキ膜１５を形成する。このとき、両面の導体
箔１２が、スルーホール１３の内壁に形成したメッキ膜
１４．１５により、電気的に接続される。通常無電解銅
メッキ膜１４の厚みは、０．２５〜１／を程度であり、
電解銅メッキ膜１５の厚みは、１０〜２５μｍ程度であ
る。次に第４図（Ｉに示す様に、導体箔１２、無電解銅
メッキ膜１４、電解銅メッキ膜１５の不要部をエツチン
グにより除去し、ダイパッド２、ワイヤポンディングパ
ッド３、導体配線４、外部電極７を形成する。次に第４
図ｅに示す様にスルーホール１３のほぼ中心で、不要部
を切離し、チップキャリア基板を得る。側面の溝６はス
ルーホール１３の約半分が残った部分である。
第４図ｄは、第１図のＡ−Ａ’断面図を示すものである
。第４図ｅの工程における不要部の切離は、金型を用い
てプレスで打ち抜く方法、あるいは、グイシングツ基板
り切断する方法にてなされる。
。第４図ｅの工程における不要部の切離は、金型を用い
てプレスで打ち抜く方法、あるいは、グイシングツ基板
り切断する方法にてなされる。
前記従来例の欠点として、次に示すものがある。
（１）不要部の切離を、金型を用い、プレスで打ち抜く
方法で行々った場合、打ち抜き時には、すでに、スルー
ホール内壁に１０〜２５ ／ｌ ｍの厚くて柔軟性に富
む、電解銅メッキ膜１５が形成されている為、プレス時
のせん断力が、スルーホール内壁の電解銅メッキ膜１５
に加わると、電解銅メッキ膜１５がはがれたり、スルー
ホール内壁の電解銅メッキ膜の付着強度が下がることが
ある。はがれる割合は、スルーホールピッチ及びスルー
ホール径が小さいほど、大きく、高密度化に対しては非
常に不利であり、歩留りが悪く、信頼性も低下する。
方法で行々った場合、打ち抜き時には、すでに、スルー
ホール内壁に１０〜２５ ／ｌ ｍの厚くて柔軟性に富
む、電解銅メッキ膜１５が形成されている為、プレス時
のせん断力が、スルーホール内壁の電解銅メッキ膜１５
に加わると、電解銅メッキ膜１５がはがれたり、スルー
ホール内壁の電解銅メッキ膜の付着強度が下がることが
ある。はがれる割合は、スルーホールピッチ及びスルー
ホール径が小さいほど、大きく、高密度化に対しては非
常に不利であり、歩留りが悪く、信頼性も低下する。
５ページ
（２）不要部の切離の他の方法として、グイシングツ−
等により切断した場合は、チップキャリア基板の４辺を
一度に切断できない為、生産性が悪くコスト高となる。
等により切断した場合は、チップキャリア基板の４辺を
一度に切断できない為、生産性が悪くコスト高となる。
また、この場合もすでに、スルーホール内壁に、電解銅
メッキ膜１５が形成されている為、プレス法に比べれば
程度は小さいがスルーホール内壁の電解銅メッキ膜１５
を引きはがすことがある。また、この方法では、電解銅
メッキ膜のパリが発生する。このパリは折れやすいため
、基板上に落下し回路のショートの原因となり、品質が
悪く、信頼性の低いものとなる。
メッキ膜１５が形成されている為、プレス法に比べれば
程度は小さいがスルーホール内壁の電解銅メッキ膜１５
を引きはがすことがある。また、この方法では、電解銅
メッキ膜のパリが発生する。このパリは折れやすいため
、基板上に落下し回路のショートの原因となり、品質が
悪く、信頼性の低いものとなる。
（３）高密度化を図る為に、スルーホール径を小さくし
た場合は、電解銅メッキ時のメッキ液のスルーホール内
への循環が非常に悪くなり、またメッキのつきまわりが
悪くなって穴内の銅メッキ厚はうすく、不均一なものと
なって、チップキャリア基板の側面導体は、非常に信頼
性の低いものとなる。
た場合は、電解銅メッキ時のメッキ液のスルーホール内
への循環が非常に悪くなり、またメッキのつきまわりが
悪くなって穴内の銅メッキ厚はうすく、不均一なものと
なって、チップキャリア基板の側面導体は、非常に信頼
性の低いものとなる。
発明の目的
本発明は、上記従来例の欠点を除去するもので６ ズ＝
゛′ あり、スルーホール内壁の電解銅メッキ膜を引きはがす
ことなく、信頼性の高いチップキャリア基板等の電子回
路基板を得ることを目的とするものである。
゛′ あり、スルーホール内壁の電解銅メッキ膜を引きはがす
ことなく、信頼性の高いチップキャリア基板等の電子回
路基板を得ることを目的とするものである。
発明の構成
本発明は、」１記目的を達成する為に、スルーホール穴
あケ後、スルーホール内壁の無電解銅メッキを行なった
後に、不要部をプレスにより打ち抜き、その後、電解銅
メッキを行なうものである。
あケ後、スルーホール内壁の無電解銅メッキを行なった
後に、不要部をプレスにより打ち抜き、その後、電解銅
メッキを行なうものである。
実施例の説明
本発明の一実施例を、第５図、第６図と共に説明する。
本実施例はＴ０１ＬＳＩチップ等の実装を目的としたチ
ップキャリア基板であり、第５図ａ〜Ｉは工程別断面図
、第６図は工程別上面図である。寸だ第５図１）と第６
図ａ、第５図ｄと第６図５１第５図ｇと第６図Ｃはそれ
ぞれ対応する。
ップキャリア基板であり、第５図ａ〜Ｉは工程別断面図
、第６図は工程別上面図である。寸だ第５図１）と第６
図ａ、第５図ｄと第６図５１第５図ｇと第６図Ｃはそれ
ぞれ対応する。
まず、第５図ａに示す様に、ガラスエポキシ、ポリクミ
ド等Ｉよりなる絶縁基板２１の両面に、銅等よりなる導
体箔３２を固着する。絶縁基板２１の厚みは、通常０．
２〜１６μｍ程度である。捷７ベ、−・・ だ、導体箔３２の厚みは、９〜３５ｚｘｉ度である。
ド等Ｉよりなる絶縁基板２１の両面に、銅等よりなる導
体箔３２を固着する。絶縁基板２１の厚みは、通常０．
２〜１６μｍ程度である。捷７ベ、−・・ だ、導体箔３２の厚みは、９〜３５ｚｘｉ度である。
次に、第５図１）、第６図ａに示す様に、後にチップキ
ャリア基板の側面となる部分に、スルーホール３３をド
リル加工、レーザー加工、パンチング等により形成する
。スルーホール３３の径は、チップキャリア基板の外部
電極のピッチ等により選択されるが、通常０．２〜１．
０１ｍ ０程度である。形成スるスルーホール３３の数
は、実装する’ＩＣ１ｒ、 ｓ ｒチップのピン数によ
り決定される。また、スルーホール３３のピッチは、０
３〜２．５４ 本捏１１１−であり、ＴＯ，Ｔ、ＳＴチ
ップのピン数及びチップサイズ、チップキャリア基板の
外形寸法等から定められる。
ャリア基板の側面となる部分に、スルーホール３３をド
リル加工、レーザー加工、パンチング等により形成する
。スルーホール３３の径は、チップキャリア基板の外部
電極のピッチ等により選択されるが、通常０．２〜１．
０１ｍ ０程度である。形成スるスルーホール３３の数
は、実装する’ＩＣ１ｒ、 ｓ ｒチップのピン数によ
り決定される。また、スルーホール３３のピッチは、０
３〜２．５４ 本捏１１１−であり、ＴＯ，Ｔ、ＳＴチ
ップのピン数及びチップサイズ、チップキャリア基板の
外形寸法等から定められる。
次に、第５図Ｃに示す様にスルーホール３３の内壁及び
導体箔３２上に無電解銅メッキ膜３４を形成する。この
時、両面の導体箔３２が無電解銅メッキ膜を介して電気
的に接続される。無電解銅メッキは一般にスルーホール
基板の製造に用いられている方法でなされ、通常その厚
みは０．２５〜１μ程度である。
導体箔３２上に無電解銅メッキ膜３４を形成する。この
時、両面の導体箔３２が無電解銅メッキ膜を介して電気
的に接続される。無電解銅メッキは一般にスルーホール
基板の製造に用いられている方法でなされ、通常その厚
みは０．２５〜１μ程度である。
次に、第５図ｄ１第６［図１］に示す様に、スルーホー
ル３３のほぼ中心で、金型を用いてプレスにより打ちぬ
き、不要部を切離する。この時、スルーホール３３の一
部が、チップキャリア基板の側面の溝２６となる。また
、第６図１）に示す様に、チップキャリア基板４１は、
支持部４０によって外周部の絶縁基板２１に接続されて
おり、捷だ一枚の絶縁基板２１に複数個形成する。支持
部４０は、チップキャリア基板完成後、あるいは丁Ｃ１
Ｔ、Ｓ■チップの実装後切離する。通常チップキャリア
基板４１は、５〜２０１１１１角程度と非常に小さい為
、支持部４０により、絶縁基板２１に複数個接続するこ
とにより、ハンドリングが容易となり生産性が向上する
。無電解銅メッキ膜は、０．２５〜１μと非常に薄く、
壕だ非常にもろい性質のため、プレスによる打ち抜き時
に、従来のようにせん断力が、スルーホール内壁のメッ
キ膜に加わった場合でも、スルーホール内壁の無電解銅
メッキ膜がはがれることはない。
ル３３のほぼ中心で、金型を用いてプレスにより打ちぬ
き、不要部を切離する。この時、スルーホール３３の一
部が、チップキャリア基板の側面の溝２６となる。また
、第６図１）に示す様に、チップキャリア基板４１は、
支持部４０によって外周部の絶縁基板２１に接続されて
おり、捷だ一枚の絶縁基板２１に複数個形成する。支持
部４０は、チップキャリア基板完成後、あるいは丁Ｃ１
Ｔ、Ｓ■チップの実装後切離する。通常チップキャリア
基板４１は、５〜２０１１１１角程度と非常に小さい為
、支持部４０により、絶縁基板２１に複数個接続するこ
とにより、ハンドリングが容易となり生産性が向上する
。無電解銅メッキ膜は、０．２５〜１μと非常に薄く、
壕だ非常にもろい性質のため、プレスによる打ち抜き時
に、従来のようにせん断力が、スルーホール内壁のメッ
キ膜に加わった場合でも、スルーホール内壁の無電解銅
メッキ膜がはがれることはない。
次に、第５図ｅに示す様に側面溝２６及び無電９ ペー
ジ 解銅メッキ膜３４上に、電解銅メッキ膜３５を形成する
。電解銅メッキ膜３５の厚みは１０〜２５μ程度である
。この時、スルーホール３３はすでに、側面の溝２６と
なっており、大孔３６と連なっている為、側面の溝２６
へのメッキ液の循環が非常に良く、スルーホール径が小
さい場合でも、ピンホールがなく、均一な厚みで信頼性
の高い電解銅メッキ膜を形成することができる。
ジ 解銅メッキ膜３４上に、電解銅メッキ膜３５を形成する
。電解銅メッキ膜３５の厚みは１０〜２５μ程度である
。この時、スルーホール３３はすでに、側面の溝２６と
なっており、大孔３６と連なっている為、側面の溝２６
へのメッキ液の循環が非常に良く、スルーホール径が小
さい場合でも、ピンホールがなく、均一な厚みで信頼性
の高い電解銅メッキ膜を形成することができる。
次に、第５図ｆに示す様に、後に除去する部分−にに、
メツキレシスト膜３７をフォトエツチングにより形成し
、メツキレシスト膜３７をマスクとし、エツチングレジ
スト膜３８を形成する。エツチングレジスト膜３８には
、半田メッキ膜等を用いる。その後、第５図ｇ及び第６
図Ｃに示す様にメッキレジスト３７を除去した後、エツ
チングレジスト膜３８をマスクとし、エツチングにより
不要部を除去し、グイパッド２２、ワイヤポンディング
パッド２３、導体配線２４、外部電極２７、側面溝の導
体層２５を形成する。エツチングは、過硫酸アンモニウ
ム等の溶液を用いて行う。本実１０ ・−′ 雄側では、エツチングレジスト膜３８に、半田等のメッ
キ膜を用いる方法について述べたが、ドラクフィルムや
液状レジスト等を用いてもよい。ただし、この場合は側
面の溝２６及び、不要部の切離により形成された大孔３
６の部分に、樹脂等を充填し、側面溝の導体部をエツチ
ング時に保護する必要がある。
メツキレシスト膜３７をフォトエツチングにより形成し
、メツキレシスト膜３７をマスクとし、エツチングレジ
スト膜３８を形成する。エツチングレジスト膜３８には
、半田メッキ膜等を用いる。その後、第５図ｇ及び第６
図Ｃに示す様にメッキレジスト３７を除去した後、エツ
チングレジスト膜３８をマスクとし、エツチングにより
不要部を除去し、グイパッド２２、ワイヤポンディング
パッド２３、導体配線２４、外部電極２７、側面溝の導
体層２５を形成する。エツチングは、過硫酸アンモニウ
ム等の溶液を用いて行う。本実１０ ・−′ 雄側では、エツチングレジスト膜３８に、半田等のメッ
キ膜を用いる方法について述べたが、ドラクフィルムや
液状レジスト等を用いてもよい。ただし、この場合は側
面の溝２６及び、不要部の切離により形成された大孔３
６の部分に、樹脂等を充填し、側面溝の導体部をエツチ
ング時に保護する必要がある。
次に、第５図ｈ１１に示す様にエツチングレジスト膜３
８を除去した後、ＩＣ，ＬＳ丁チ、プの実装時に行うワ
イヤボンディングのボンディング性の向上を図る為、Ａ
ｕメッキを行い、Ａｕメッキ膜３９を形成する。Ａｕメ
ッキは、電解メッキにより行い、その厚みｕｏ、１〜１
．５１ｚ程度である。
８を除去した後、ＩＣ，ＬＳ丁チ、プの実装時に行うワ
イヤボンディングのボンディング性の向上を図る為、Ａ
ｕメッキを行い、Ａｕメッキ膜３９を形成する。Ａｕメ
ッキは、電解メッキにより行い、その厚みｕｏ、１〜１
．５１ｚ程度である。
また通常Ａｕメッキを行う場合は、下地に１〜４／ｊの
Ｎ１メッキを行う。
Ｎ１メッキを行う。
不要部をエツチングにより除去する際の、エツチングレ
ジスト膜に、Ａｕメッキ膜を用いてもよく、その場合は
エツチングレジスト膜の除去は行わなくてもよく、エラ
チンブレジス）膜が第５図！で示しだＡｕメッキ膜３９
となる。
ジスト膜に、Ａｕメッキ膜を用いてもよく、その場合は
エツチングレジスト膜の除去は行わなくてもよく、エラ
チンブレジス）膜が第５図！で示しだＡｕメッキ膜３９
となる。
１１ベーミ゛
発明の効果
本発明は不要部の切離を、無電解銅メッキを行った後に
行う為次に示す効果がある。
行う為次に示す効果がある。
（１） プレスにより打ち抜いても、スルーホール内
の無電解銅メッキ膜は、０．２５〜１μと非常に薄く、
寸だもろい性質である為、打ち抜き時のせん断力が加わ
ってもスルーホール内の無電解銅メッキ膜がはがれるこ
とがなく、非常に高信頼性のチップキャリア基板等の電
子回路基板を得ることができる。
の無電解銅メッキ膜は、０．２５〜１μと非常に薄く、
寸だもろい性質である為、打ち抜き時のせん断力が加わ
ってもスルーホール内の無電解銅メッキ膜がはがれるこ
とがなく、非常に高信頼性のチップキャリア基板等の電
子回路基板を得ることができる。
（２）上に示した理由により、スルーホールピッチが、
０４朋、０．５１闘、０６３５朋等の非常に小さい場合
でも、容易に切離できる為、高密度なチップキャリア基
板等の電子回路基板を得ることができる。
０４朋、０．５１闘、０６３５朋等の非常に小さい場合
でも、容易に切離できる為、高密度なチップキャリア基
板等の電子回路基板を得ることができる。
（３）切離方法として、金型を用いプレスにより行える
為、非常に生産性が高く、コストが安い。
為、非常に生産性が高く、コストが安い。
（４）電解銅メッキを行う時は、すでにスルーホール部
が溝状態となっており、不要部の切離により形成された
、大孔と連なっている為、側面の溝へのメッキのつき捷
わりがよく、高密度化を図る為に、スルーホール径を小
さくしても側面の溝の電解銅メッキ膜は、ピンホールも
なく均一な厚みとなり、信頼性の高い側面溝の導体を得
るととができる。
が溝状態となっており、不要部の切離により形成された
、大孔と連なっている為、側面の溝へのメッキのつき捷
わりがよく、高密度化を図る為に、スルーホール径を小
さくしても側面の溝の電解銅メッキ膜は、ピンホールも
なく均一な厚みとなり、信頼性の高い側面溝の導体を得
るととができる。
第１図は従来のチップキャリア基板完成後の上面図、第
２図は第１図のＡ−Ａ’断面図、第３図はチップキャリ
ア基板に■Ｃチップを実装した後の断面図、第４図ａ
−ｅは従来の製造方法における工程別の断面図、第５図
ａ〜１は本発明の一実施例における電子回路基板の製造
方法の工程別断面図、第６図ａ −ｃは同製造方法にお
ける工程別上面図である。 ２１・・・絶縁基板、２２・・・ダイパッド、２３・・
・ワイヤポンディングパッド、２４・・・導体配線、２
５・・側面溝の導体、２６・・・側面の溝、２７・・・
外部電極、３２・・・導体箔、３３・・・スルーホール
、３４・無電解銅メッキ膜、３５・・電解銅メッキ膜、
３６・・・大孔、３７・メツキレシスト膜、３８・・・
エツチング１３ベーラ・ レジスト膜、３９・・・Ａｕメッキ、４０・・・支持部
、／ＩＩ・・・チップキャリア基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第４図 第５図 第６図 第６図 （ｂ） 第６図 （ω
２図は第１図のＡ−Ａ’断面図、第３図はチップキャリ
ア基板に■Ｃチップを実装した後の断面図、第４図ａ
−ｅは従来の製造方法における工程別の断面図、第５図
ａ〜１は本発明の一実施例における電子回路基板の製造
方法の工程別断面図、第６図ａ −ｃは同製造方法にお
ける工程別上面図である。 ２１・・・絶縁基板、２２・・・ダイパッド、２３・・
・ワイヤポンディングパッド、２４・・・導体配線、２
５・・側面溝の導体、２６・・・側面の溝、２７・・・
外部電極、３２・・・導体箔、３３・・・スルーホール
、３４・無電解銅メッキ膜、３５・・電解銅メッキ膜、
３６・・・大孔、３７・メツキレシスト膜、３８・・・
エツチング１３ベーラ・ レジスト膜、３９・・・Ａｕメッキ、４０・・・支持部
、／ＩＩ・・・チップキャリア基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第４図 第５図 第６図 第６図 （ｂ） 第６図 （ω
Claims (1)
- 片面あるいは両面に導体箔を有する絶縁基板に貫通孔を
形成し、前記貫通孔の内壁を含み前記導体箔上に無電解
メッキを施した後に、前記貫通孔の一部を残し不要部を
切離し、前記貫通孔の一部の内壁を含み、前記導体箔上
に電解メッキを施し、前記導体箔と貫通孔の一部の内壁
のメッキ膜を用い導体配線を形成することを特徴とする
、電子回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413782A JPS59124794A (ja) | 1982-12-29 | 1982-12-29 | 電子回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23413782A JPS59124794A (ja) | 1982-12-29 | 1982-12-29 | 電子回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124794A true JPS59124794A (ja) | 1984-07-18 |
| JPS6350862B2 JPS6350862B2 (ja) | 1988-10-12 |
Family
ID=16966212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23413782A Granted JPS59124794A (ja) | 1982-12-29 | 1982-12-29 | 電子回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124794A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115393A (ja) * | 1984-06-30 | 1986-01-23 | イビデン株式会社 | プリント配線板の製造方法 |
| JPS6472592A (en) * | 1987-09-12 | 1989-03-17 | Ngk Insulators Ltd | Manufacture of ceramic leadless package |
| JP2013084975A (ja) * | 2012-12-12 | 2013-05-09 | Tatsuta Electric Wire & Cable Co Ltd | プリント配線板用シールドフィルム及びその製造方法 |
| CN113518515A (zh) * | 2021-03-15 | 2021-10-19 | 江西宇睿电子科技有限公司 | 断节金属化边制作方法和电路板 |
-
1982
- 1982-12-29 JP JP23413782A patent/JPS59124794A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115393A (ja) * | 1984-06-30 | 1986-01-23 | イビデン株式会社 | プリント配線板の製造方法 |
| JPS6472592A (en) * | 1987-09-12 | 1989-03-17 | Ngk Insulators Ltd | Manufacture of ceramic leadless package |
| JPH0529145B2 (ja) * | 1987-09-12 | 1993-04-28 | Ngk Insulators Ltd | |
| JP2013084975A (ja) * | 2012-12-12 | 2013-05-09 | Tatsuta Electric Wire & Cable Co Ltd | プリント配線板用シールドフィルム及びその製造方法 |
| CN113518515A (zh) * | 2021-03-15 | 2021-10-19 | 江西宇睿电子科技有限公司 | 断节金属化边制作方法和电路板 |
| CN113518515B (zh) * | 2021-03-15 | 2023-09-08 | 江西宇睿电子科技有限公司 | 断节金属化边制作方法和电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350862B2 (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437436B1 (ko) | 반도체패키지의제조법및반도체패키지 | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| JP2008300507A (ja) | 配線基板とその製造方法 | |
| WO1990014751A1 (en) | Interconnect device and method of manufacture thereof | |
| JPH11163207A (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2556282B2 (ja) | 印刷配線板の製造方法 | |
| US5049974A (en) | Interconnect device and method of manufacture thereof | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS59124794A (ja) | 電子回路基板の製造方法 | |
| JP2653905B2 (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JP3935456B2 (ja) | 配線基板の製造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH1041597A (ja) | プリント配線板及びその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JP2005243990A (ja) | 配線基板の製造方法 | |
| JPS61284991A (ja) | アルミニウム／銅複合箔張基板の回路形成法 | |
| JPS63240093A (ja) | プリント配線板の製造方法 | |
| JPS58225697A (ja) | 金属ベ−スプリント配線板の製造方法 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| JP4385482B2 (ja) | フィルムキャリアの製造方法 | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ |