WO2005107203A1 - 自動周波数制御回路および自動周波数制御方法 - Google Patents

自動周波数制御回路および自動周波数制御方法 Download PDF

Info

Publication number
WO2005107203A1
WO2005107203A1 PCT/JP2004/006182 JP2004006182W WO2005107203A1 WO 2005107203 A1 WO2005107203 A1 WO 2005107203A1 JP 2004006182 W JP2004006182 W JP 2004006182W WO 2005107203 A1 WO2005107203 A1 WO 2005107203A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbol
complex
phase rotation
frequency control
signal
Prior art date
Application number
PCT/JP2004/006182
Other languages
English (en)
French (fr)
Inventor
Seiji Okubo
Kentaro Gotoh
Hiroyasu Sano
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to CN200480004970.3A priority Critical patent/CN1754363A/zh
Priority to PCT/JP2004/006182 priority patent/WO2005107203A1/ja
Priority to JP2006519139A priority patent/JPWO2005107203A1/ja
Publication of WO2005107203A1 publication Critical patent/WO2005107203A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0089—In-band signals

Definitions

  • the present invention relates to a PSK modulation signal of a digital wireless communication system using a PSK (Phase Shift Keying) modulation method, and more particularly to an automatic frequency control circuit and an automatic frequency control method for correcting a frequency deviation when the PSK modulation signal is received.
  • PSK Phase Shift Keying
  • Non-Patent Document 1 discloses a differential detection demodulator using the PSK modulation method.
  • the automatic frequency control circuit described in this document performs frequency deviation correction on a received signal obtained by performing PSK modulation on an arbitrary data sequence.
  • FIG. 1 is a block diagram showing a configuration of a conventional automatic frequency control circuit disclosed in Non-Patent Document 1 described above.
  • the automatic frequency control circuit comprises an arc tangent means 90, a delay unit 91, a subtractor 92, an adder 93, a decision unit 94, a modulation component removing means 95, and an averaging means 96. It is configured.
  • the output of the receiving antenna 11-1 is input to the detection means 12-1.
  • the detection means 12-1 is composed of a local oscillator, a mixer, a low-pass filter, and the like.
  • the output of the detection means 12-1 is input to the A / D converter il 3-1.
  • An output line extending from the AZD converter 13-1 is connected to the arctangent means 90 of the automatic frequency control circuit.
  • the output line extending from the arctangent means 90 branches into two branches, one of which is connected to the delay unit 91.
  • the other output line extending from the arctangent means 9 ° and the output line of the delay device 91 are connected to one subtractor 92.
  • the output line extending from the subtractor 92 is connected to one of the two input ports of the adder 93. It is connected to the.
  • the output line extending from the adder 93 branches into two branches, one of which is connected to the decision unit 94, and the other of which is connected to the modulation component removing means 95.
  • the output line extending from the decision unit 94 is branched into two, one of which is directed to the output port and the other is turned back and connected to the modulation component removing means 95.
  • the output line of the modulation component removing means 95 is connected to the averaging means 96.
  • the output line of the averaging means 96 is connected to the adder 93.
  • the PSK signal received by the receiving antenna 111 is quasi-synchronously detected by the detecting means 12-1, and is output as a received baseband complex signal.
  • the A / D converter 13-1 performs AZD conversion of the quasi-coherently detected received baseband complex signal and outputs received baseband complex data.
  • the automatic frequency control circuit inputs the received baseband complex data.
  • the received baseband complex data input to the automatic frequency control circuit is first input to arctangent means 90.
  • the arctangent means 90 finds and outputs baseband phase data, which is the argument of the received baseband complex data.
  • the delay unit 91 outputs the baseband phase data with a time delay of one symbol period.
  • the subtracter 92 subtracts the one-symbol period time-delayed baseband phase data output from the delay unit 91 from the non-delayed baseband phase data output from the arctangent means 90 and outputs the result.
  • the adder 93 adds the subtraction result output from the subtractor 92 and angle information for correcting a frequency deviation output from the averaging means 96 described later, and outputs the result.
  • the determiner 94 outputs demodulated data obtained by determining the angle information output from the adder 93.
  • the modulation component removing means 95 outputs frequency error correction information obtained by subtracting the angle information output from the adder 93 from the ideal angle for the demodulated data output from the determiner 94.
  • the frequency error correction information is obtained by expressing the frequency deviation of the difference between the actual frequency deviation and the frequency deviation currently estimated by the automatic frequency control circuit in phase. It is.
  • the averaging means 96 averages and integrates the frequency error correction information output from the modulation component removing means 95. This integration result is output to the adding means 93 as angle information for correcting the frequency deviation.
  • the conventional automatic frequency control circuit performs the feedback control so that the frequency error correction information output from the modulation component removing means 95 becomes “0”, thereby reducing the currently estimated frequency deviation. Since it approaches the actual frequency deviation, it is possible to perform frequency deviation correction on a signal obtained by PSK-modulating an arbitrary data sequence.
  • the conventional automatic frequency control circuit performs the correction operation on the assumption that the received signal is an arbitrary data sequence that is PSK-modulated. Therefore, in an environment where the SN ratio of the received signal is poor, a decision error occurs in the decision unit 94. Even when a preamble signal having a known pattern is received, it is difficult to perform highly accurate frequency deviation correction in a short time.
  • the conventional automatic frequency control circuit requires the assumption that bit timing synchronization has been established.If bit timing synchronization is not established, the frequency deviation estimation characteristics may be affected by intersymbol interference and the like. There is also a problem of deterioration.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an automatic frequency control circuit capable of performing high-accuracy frequency deviation correction in a short time by using a known pattern of a brimble signal. Aim.
  • the present invention provides an automatic frequency control circuit that can perform high-accuracy frequency deviation correction in a short time even when bit timing synchronization is not established, by using the periodicity of a preamble signal that is a known pattern.
  • An object is to provide an automatic frequency control method. 2
  • a two-symbol period signal portion composed of at least a two-symbol period signal is a data sequence arranged at a predetermined position, and performs a frequency deviation correction of a PSK-modulated reception signal.
  • the frequency control circuit performs a preprocessing unit that calculates the amount of phase rotation between (2 XM) symbol periods (M is a natural number) from the received signal, and the (2 XM) symbol period from the amount of phase rotation between (2 XM) symbol periods.
  • (2 XM) Offset elimination means for extracting the phase rotation amount during the symbol period by subtracting the phase rotation amount due to the modulation component of the period, and (2 XM) )
  • a correction data generation unit that generates correction data that has been subjected to phase correction processing for canceling phase rotation based on the amount of phase rotation between symbol periods. . Therefore, for a received signal having a two-symbol periodic signal part consisting of a two-symbol periodic signal at a predetermined position, bit timing synchronization is established by using the periodicity of the two-symbol periodic signal part, which is a known pattern. Even if not performed, it is possible to perform highly accurate frequency deviation correction in a short time.
  • a frequency deviation correction of a PSK-modulated reception signal is performed by forming a data sequence in which a two-symbol period signal portion including at least a two-symbol period signal is arranged at a predetermined position.
  • a preprocessing procedure is performed to determine the amount of phase rotation between (2 XM) symbol periods (M is a natural number) from the received signal, and then the (2 XM) symbol period (M is Performs an offset removal procedure to subtract the amount of phase rotation due to the modulation component between (2 XM) symbol periods from the amount of phase rotation between (natural numbers), and the phase rotation between (2 XM) symbol periods due to the frequency deviation between the transmitter and the receiver.
  • a correction data generation procedure is performed to generate correction data that has been subjected to phase correction processing to cancel the phase rotation.
  • FIG. 1 is a block diagram showing a configuration of a conventional automatic frequency control circuit
  • FIG. 2 is a block diagram showing a configuration of an example of an automatic frequency control circuit according to Embodiment 1 of the present invention
  • FIG. FIG. 4 is a block diagram showing a configuration of a 2M symbol phase rotation amount calculating means
  • FIG. 4 is a table showing an example of an output signal of the 2M symbol phase rotation amount calculating means
  • FIG. 6 is a block diagram showing another example of the frequency control circuit
  • FIG. 6 is a block diagram showing still another example of the automatic frequency control circuit of Embodiment 1
  • FIG. 7 is an automatic frequency control circuit of Embodiment 1.
  • FIG. 8 is a timing chart showing an example of the operation of the control circuit.
  • FIG. 8 is a timing chart showing an example of the operation of the control circuit.
  • FIG. 8 is a block diagram showing an example of the configuration of an automatic frequency control circuit according to the second embodiment having N receiving antennas. Is an implementation with N receive antennas
  • FIG. 10 is a block diagram illustrating another configuration of the automatic frequency control circuit according to Embodiment 2
  • FIG. 10 is a block diagram illustrating the configuration of the automatic frequency control circuit according to Embodiment 3 having one receiving antenna.
  • FIG. 11 is an operation timing chart of the integrator
  • FIG. 12 is an example of the configuration of an automatic frequency control circuit according to Embodiment 4 having N receiving antennas
  • FIG. FIG. 14 is a block diagram illustrating a configuration of an example of an automatic frequency control circuit according to a fifth embodiment.
  • FIG. 14 is a block diagram illustrating a configuration of another example of an automatic frequency control circuit according to the fifth embodiment.
  • Embodiment 1 of the present invention data including a preamble signal having a period of 2 symbols is used.
  • An automatic frequency control circuit and an automatic frequency control method in which a signal receives a PSK-modulated signal with one receiving antenna and corrects the frequency deviation will be described.
  • FIG. 2 is a block diagram showing a configuration of an example of the automatic frequency control circuit according to the first embodiment of the present invention.
  • the automatic frequency control circuit includes a pre-processing unit, an offset removing unit 17 and a correction data generation unit.
  • the pre-processing unit includes a complex multiplication type one-symbol differential detection means 14-11, an arc tangent means 15 and a 2 ⁇ symbol phase rotation amount calculation means 16.
  • the correction data generation unit includes a dividing means 18, an integrator 20, and a frequency deviation correcting means 20-1.
  • the processes performed by the pre-processing unit, the offset removing unit 17 and the correction data generating unit are respectively performed by the pre-processing unit, the offset removing unit 17 and the correction data of the automatic frequency control method according to the embodiment of the present invention. And a generator.
  • the output of the receiving antenna 111 is input to the detecting means 122-1.
  • the detection means 12-1 is composed of a local oscillator, a mixer, a low-pass filter, and the like. Further, the output of the detection means 12-1 is input to the A / D converter 13-1.
  • An output line extending from the A / D converter 13-1 is input to the automatic frequency control circuit. One of them is connected to a complex multiplying one-symbol differential detection means 14-11.
  • the output line extending from the complex multiplication type one-symbol differential detection means 14-11 is connected to the arc tangent means 15.
  • the output line extending from the arctangent means 15 is connected to the 2 ⁇ symbol phase rotation amount calculation means. 2 ⁇
  • the output line extending from the symbol phase rotation amount calculation means is connected to the offset removal means 17.
  • the output line of the offset removing means 17 is connected to the dividing means 18, and the output line of the dividing means 18 is connected to the averaging means 19.
  • the output line of the averaging means 19 is connected to the integrator 20.
  • the output line extending from the integrator 20 is connected to the frequency deviation correcting means 20-1 together with the other output line extending from the A / D converter 13-1.
  • the output line of the frequency deviation correcting means 20-1 extends to an output
  • FIG. 3 is a block diagram showing the configuration of the 2 ⁇ symbol phase rotation amount calculating means 16. It is.
  • the 2M symbol phase rotation amount calculation means 16 is composed of (2M ⁇ 1) delay units and (2M ⁇ 1) adders.
  • the output line extending from the arctangent means 15 branches into two branches, one of which is connected to the first delay unit 41_1.
  • the output line extending from the first delay unit 41-1 branches into two branches, one of which is connected to the first adder 41-11 together with the other output line extending from the arctangent means 15. I have.
  • the other output line extending from the first delay device 41-11 is connected to the second delay device 41-12.
  • the output line extending from the second delay unit 41-2 branches into two branches, one of which is connected to the second adder 41-2 together with the output line of the first adder 41-1. Have been.
  • the other output line extending from the second delay device 41-2 is connected to the third delay device 41-3, and the output line extending from the third delay device 41-13 is forked.
  • One is connected to the third adder 4 1 1 3 together with the output line of the second adder 41-2, and this is repeated until finally the (2M-1) th delay
  • the output line of adder 41 (2M-1) is connected to the (2M-1) th adder 41-1 (2M-1), and the output line of adder 41-1 (2M-1) is 2M symbol phase.
  • the output of the rotation amount calculation means 16 is provided.
  • FIG. 4 is a chart showing an example of an output signal of the 2M symbol phase rotation amount calculating means 16.
  • the vertical axis indicates the phase rotation amount [degree] between two symbol periods, and the horizontal axis indicates time [symbol].
  • FIG. 5 is a block diagram showing another example of the automatic frequency control circuit according to the first embodiment.
  • the automatic frequency control circuit includes a pre-processing unit including a complex multiplication type 2M symbol delay detection unit 43_1, an averaging unit 44, and an arc tangent unit 15, an offset removal unit 17, a division unit 18, and an integration unit. And a correction data generation unit configured with a frequency deviation correction means 20-1.
  • the steps in which the pre-processing unit, the offset removing unit 17 and the correction data generating unit are executed are respectively the pre-processing procedure of the automatic frequency control method according to the first embodiment of the present invention,
  • the offset removal procedure and the correction data generation procedure are configured.
  • An output line extending from the AZD converter 13-1 is input to the automatic frequency control circuit. One of them is connected to the complex multiplying 2 M symbol differential detection means 43-1. The output line extending from the complex multiplication type 2 M symbol differential detection means 43-1 is connected to the averaging means 44. The output line extending from the averaging means 44 is connected to the offset removing means 17.
  • the output line of the offset removing means 17 is connected to the dividing means 18.
  • the output line of the dividing means 18 is connected to the averaging means 19, and the output line of the averaging means 19 is connected to the integrator 20.
  • the output line extending from the integrator 20 is connected to the frequency deviation correcting means 20-1 together with the other output line extending from the A / D converter 13-1.
  • the output line of the frequency deviation correcting means 20-1 extends to an output port (not shown).
  • FIG. 6 is a block diagram showing still another example of the automatic frequency control circuit according to the first embodiment.
  • an output line extending from the A / D converter 13-1 is connected to the arc tangent means 15 of the automatic frequency control circuit.
  • the output line extending from the arctangent means 15 branches into two branches, one of which is connected to the 2M symbol delay unit 45.
  • the other output line extending from the arctangent means 15 and the output line of the 2M symbol delay unit 45 are connected to one subtractor 46.
  • the output line extending from the subtractor 46 is connected to the offset removing means 17.
  • Other configurations are the same as those of the automatic frequency control circuit shown in FIGS. 1 and 5.
  • FIG. 7 is a timing chart showing an example of the operation of the automatic frequency control circuit according to the first embodiment.
  • the horizontal axis shows the passage of time.
  • a PSK-modulated received signal in which a two-symbol periodic signal portion consisting of a two-symbol periodic signal is a data sequence arranged at the head position is targeted. ing.
  • the frequency deviation is estimated when the preamble signal is received, and when the preamble signal ends, the frequency deviation estimated when the preamble signal is received is held and the frequency deviation is corrected.
  • the automatic frequency control circuit receives a PSK signal at receiving antenna 11-11, performs quasi-synchronous detection at detecting means 12-1, and outputs a received baseband complex signal.
  • the A / D converter 13-1 performs A / D conversion of the quasi-synchronously detected received baseband complex signal and outputs received baseband complex data.
  • the complex multiplication type one-symbol differential detection means 14-1 divides the reception baseband complex data output from the A / D converter 13-1 and the one-symbol period time before Performs complex multiplication of the complex conjugate of the received baseband complex data and outputs the complex multiplication result.
  • i is the time in symbol period units
  • ⁇ i is the argument of the received baseband complex data at time ij i
  • j Is the imaginary unit
  • Li + jLq is the complex multiplication result which is the output of the complex multiplication type one-symbol differential detection means 14-1
  • * indicates the complex conjugate operation.
  • the argument ⁇ 6 ⁇ ⁇ of the complex value Li + jLq which is the result of the complex multiplication, indicates the amount of phase rotation during one symbol period.
  • the 2M symbol phase rotation amount calculating means 16 calculates the phase rotation amount between one symbol period output from the arctangent means 15 (2 XM) the phase rotation amount between symbol periods ⁇ 0 3 ⁇ 4i ( - ⁇ i_ 2M )) is calculated and output.
  • M is a value of a natural number.
  • phase rotation amount ⁇ 6 3 ⁇ 4i [degree] between (2XM) symbol periods when a preamble signal of two symbol periods is received in consideration of the frequency deviation of the transmitting / receiving device is expressed by the following equation (2). It has a value independent of time i.
  • S [degree] is a phase rotation amount due to a modulation component between two symbol periods of the preamble pattern, and is a known value.
  • the offset removing unit 17 calculates the phase rotation by the modulation component between the (2XM) symbol periods from the phase rotation amount ⁇ [degree] output from the (2 XM) symbol periods output from the 2M symbol phase rotation amount calculating unit 16. by subtracting the amount MX S, which depends on the frequency deviation between transmission and reception apparatus (2xm) phase rotation amount between the symbol period (2 XMX360 X Af / f s ) by extracting the [degree] output.
  • the subtraction result (2 ⁇ 3 ⁇ Af / f s) [degree] is the modulo 360 are [degree], with a value of -180 [degree] ⁇ 180 [degree] .
  • Dividing means 18, divided by by the frequency deviation ⁇ between transmitting and receiving apparatus is output from the offset removing unit 17 phase rotation amount between (2 ⁇ ) symbol periods (2 ⁇ 360 ⁇ Af / f s) [degree] of (2 XM) By doing so, the frequency deviation between the transmitting and receiving The phase rotation amount during one symbol period is calculated and output.
  • the averaging means 19 improves the SN ratio by averaging the phase rotation amount for one symbol period due to the frequency deviation between the transmitting and receiving devices output from the dividing means 18, and outputs the result.
  • the integrator 20 integrates and outputs the phase rotation amount for one symbol period due to the averaged frequency deviation between the transmitting and receiving devices output from the averaging means 19.
  • the frequency deviation correction means 2 1-1 is provided between the transmitting and receiving devices based on the integration result output from the integrator 20 with respect to the received spanned complex data output from the A / D converter 13-1. Performs a phase correction process to cancel the phase rotation caused by the frequency deviation A f of, and outputs the complex data after the phase correction process.
  • a two-symbol period signal part consisting of a two-symbol period signal consists of a data sequence arranged at a predetermined position.
  • the (2 XM) The phase rotation amount due to the modulation component between (2 XM) symbol periods is subtracted from the phase rotation amount between symbol periods (M is a natural number), and the phase deviation between (2 XM) symbol periods due to the frequency deviation between the transmitting and receiving devices Since it has an offset removing means 17 that extracts and outputs the amount of rotation, the frequency deviation between the transmitting and receiving devices is estimated based on a two-symbol periodic signal part consisting of signals with two symbolic cycles as a known pattern. It is possible to do.
  • a complex multiplication 1-symbol delay detection means 144-1 that performs complex multiplication of the reception baseband complex data and a complex conjugate of the reception baseband complex data one symbol cycle time earlier, and a complex multiplication 1-symbol delay detection Means 14 4 1
  • the inverse tangent means 15 for calculating the argument of the result of the complex multiplication output from 1 and the argument output from this arc tangent means 15 and the amount of phase rotation during the symbol period (2 ⁇ ⁇ )
  • the symbol rotation amount calculating means 16 for calculating the symbol phase rotation amount, the phase rotation amount during the above-mentioned (2 ⁇ ⁇ ) symbol period can be easily calculated.
  • the automatic frequency control circuit uses a pre- By using the ampoule signal, the frequency deviation can be performed without estimating the modulation component, and the averaging means 19 can perform the averaging process without loss of signal energy due to erroneous determination of the modulation component. Therefore, highly accurate frequency deviation correction can be performed in a short time.
  • phase rotation amount 0 i [degree] between (2 XM) symbol periods output from the 2M symbol phase rotation amount calculating means 16 is a value that does not depend on time, the automatic rotation according to the present embodiment is performed.
  • the frequency control circuit can perform highly accurate frequency deviation correction in a short time even when bit timing synchronization is not established.
  • the automatic frequency control circuit according to the present embodiment shown in FIG. 2 has a configuration having the averaging means 19 at the subsequent stage of the dividing means 18, but the same applies even if the order of these two processes is changed. Is output.
  • a configuration may be employed in which the averaging means 19 performs the averaging processing and then the dividing means 18 performs the division processing.
  • a 2M symbol phase rotation amount calculating means 16 is provided with a delay unit 4 1-1 to 4 1-(2M- 1). Is output after a time delay of.
  • the declination of the received baseband complex data at time i [symbol] is 0 i [degree]
  • the 1-symbol differentially detected phase data output from arctangent means 15 is ⁇ ewCdegree]
  • the 2M symbol phase rotation amount calculation means 16 calculates the phase rotation amount ⁇ 03 ⁇ 4i between ( 2XM ) symbol periods. It is possible to do so.
  • ⁇ ⁇ ⁇ 1 ( ⁇ + ⁇ ⁇ 1 , ⁇ + ⁇ .. + ⁇ 0 U —
  • the automatic frequency control circuit according to the present embodiment can also have a configuration as shown in FIG.
  • i is the time in symbol period units
  • j is the imaginary unit
  • * is the complex conjugate operation
  • Li ′ + jLq ′ is the output of the complex multiplying 2M symbol differential detection means 43-1.
  • the averaging means 44 averages the complex signal output from the complex multiplying 2M symbol differential detection means 43-1, thereby improving the SN ratio and outputting the signal.
  • the arc tangent means 15 outputs the argument of the complex signal averaged by the averaging means 44 and outputs this.
  • the reception baseband complex data and the complex number conjugate of the reception baseband complex data before (2 XM) symbol period time are used.
  • the averaging process is performed after the complex multiplication type 2 ⁇ symbol differential detection means, but instead, the offset removal means 17 or the division means is used.
  • the same effect can be obtained by averaging the phase data output from 18. That is, the averaging process may be performed after the offset removing unit 17 or the dividing unit 18.
  • the automatic frequency control circuit according to the present embodiment can also have a configuration as shown in FIG.
  • the 2 ⁇ symbol delay unit 45 gives the argument of the received baseband complex data with a time delay of (2 ⁇ ) symbol periods and outputs it.
  • the received baseband complex data at time i [symbol] When the deflection angle and 0 i [d egree], the signal output from the 2 M-symbol delay unit 4 5 becomes ⁇ i_ 2M [degree].
  • the subtracting means 46 subtracts the signal e i — 2M [degree] output from the 2M symbol delay unit 45 from the argument ⁇ i [degree] of the received baseband complex data, and outputs the result.
  • the value output from the subtracting means 46 is ( ⁇ i ⁇ i ⁇ 2M ) [degree].
  • the arctangent means 15 for calculating the first argument of the received baseband complex data, and the arctangent means 15 output from the arctangent means 15 The second argument is obtained by giving a time delay of (2 XM) symbol periods to the argument of 1 to obtain a 2M symbol delay means 45, and subtracting the second argument from the first argument (2 XM) subtraction means 46 for calculating the amount of phase rotation between symbol periods.
  • 2M symbol delay means 45 and the subtraction means 46 it is possible to calculate the phase rotation amount between (2 XM) symbol periods and to estimate the frequency deviation ⁇ f between the transmitting and receiving apparatuses.
  • the same effect as that of the automatic frequency control circuit shown in FIG. 2 can be obtained.
  • the automatic frequency control circuit in FIG. 6 has a configuration in which the averaging means 19 is provided after the dividing means 18 in the same manner as the automatic frequency control circuit in FIG. Even if is replaced, the same calculation result is output. That is, a configuration may be employed in which the averaging means 19 performs the averaging processing and then the dividing means 18 performs the division processing.
  • the automatic frequency control circuit according to the present embodiment shown in FIGS. 2, 5, and 6 cannot perform frequency deviation estimation when transmission data is random data. .
  • the frequency deviation estimating operation of the received signal to which the preamble signal is added at the head is performed using the automatic frequency control circuit according to the present embodiment only when the preamble signal is received.
  • the frequency deviation value estimated at the time of receiving the preamble signal is held and the frequency deviation correction operation is performed. Synchronous state can be maintained.
  • a switching signal (external signal) is externally input to the averaging means 19 in FIGS. 2 and 6 and the dividing means 18 in FIG.
  • the processing operation is different between the averaging means 19 and the dividing means 18.
  • the averaging means 19 uses the switching signal to perform two operations: an operation of averaging the output from the dividing means 18 and an operation of holding the output at a predetermined value and continuing to output the value thereafter. It is designed to switch between operations.
  • the dividing means 18 is configured to switch between two operations: an operation of dividing the output from the offset removing means 17 and an operation of keeping the output at a predetermined value and continuing to output the value thereafter. I have. As a result, switching between the frequency deviation estimating operation and the frequency deviation correcting operation performed while holding the estimated frequency deviation value is performed.
  • the switching of the operation of the automatic frequency control circuit (frequency deviation estimation) and the operation of the estimated frequency deviation holding (frequency deviation correction) is performed by inputting a switching signal and receiving the received signal. This is performed at the moment when the signal switches from preamble signal to random data.
  • the timing of this switching may be any timing.
  • the operation may be switched without waiting for random data.
  • the present embodiment is directed to a received signal to which a preamble signal is added at the head, a two-symbol period signal portion including a two-symbol period signal does not necessarily have to be at the head of the data sequence. The present application can be applied if it is arranged at a predetermined position.
  • a signal including a preamble signal having a two-symbol period is subjected to PSK modulation with two or more reception antennas to correct a frequency deviation.
  • An automatic frequency control circuit that performs the following will be described.
  • the automatic frequency control circuit according to the second embodiment is obtained by adding a circuit for synthesizing signals received by a plurality of antennas to the automatic frequency control circuit according to the first embodiment.
  • FIG. 8 is a block diagram showing a configuration of an example of an automatic frequency control circuit having N (N is a natural number of 2 or more) receiving antennas.
  • the automatic frequency control circuit is composed of N complex multiplying one-symbol differential detection means 14-1 to 14-N, an adder 23, an arc tangent means 15, and a 2M symbol phase rotation amount. It is composed of a pre-processing unit composed of calculating means 16, offset removing means 17, dividing means 18, integrator 20, and N frequency deviation correcting means 21_1_1 to 21-N. And a correction data generating unit to be used.
  • N receiving antennas 111-1-111-N are respectively input to N detecting means 12-1-1-1-2-N.
  • the output of ⁇ 1 2-N is input to N A / D converters 13-1-13-N.
  • the output line of the offset removing means 17 is connected to the dividing means 18, the output line of the dividing means 18 is connected to the averaging means 19, and the output line of the averaging means 19 is connected to an integrator. Connected to 20.
  • the output line extending from the integrator 20 is branched into N lines, each of which has N AZD converters 13 3::! 1 to 3—N frequency deviation correction means 2 1— 1 to 2 1— along with the other output line extending from N Connected to N.
  • N frequency deviation correcting means 21-1-21 One N output lines extend to an output port (not shown).
  • FIG. 9 is a block diagram showing another configuration of the automatic frequency control circuit having N receiving antennas.
  • the automatic frequency control circuit comprises N complex multiplying 2M symbol differential detection means 43-1 to 43_N, calo calculator 24, averaging means 44, arctangent means 15, offset removal means 17, Division means 18, integrator 20, and ⁇ N frequency deviation correction means 20— :! ⁇ 20—N.
  • the outputs of the N receiving antennas 111-1-11-1N are input to N detecting means 12-1 to 12-N, respectively. Further, the outputs of the N detection means 12-1 to 12-N are input to N A / D converters 13-1 to 13-N.
  • Output lines extending from the N AZD converters 13-1 to 13-N are input to the automatic frequency control circuit. One of them is connected to N complex multiplying 2M symbol differential detection means 43-1-43-N. All the output lines extending from the N complex multiplying 2M symbol differential detection means 43_ ;! to 43-N are connected to the adder 23. The output line of the adder 23 is connected to the averaging means 44. The output line extending from the averaging means 44 is connected to the offset removing means 17.
  • the output line of the offset removing means 17 is connected to the dividing means 18, the output line of the dividing means 18 is connected to the averaging means 19, and the output line of the averaging means 19 is connected to the integrator 20. . Then, the output line extending from the integrator 20 branches into N lines, each of which has N frequency deviation corrections together with the other output line extending from the N A / D converters 13_1 to 13—N. Means 21-1 to 21-N are connected. The output lines of the N frequency deviation correctors 21-1 to 21-N extend to output ports (not shown).
  • the automatic frequency control circuit according to the present embodiment receives the PSK signals at the receiving antennas 11-1 to 11-1N, respectively, and 06182
  • 1 2—N Performs quasi-synchronous detection on the signals received by the corresponding receiving antennas 11 1—1 to 11 1N to output a received baseband complex signal.
  • the local oscillator used for frequency conversion in the detection means 12_1 to 12-N is common to all branches.
  • the A / D converters 13-1 to 13 -N perform AZD conversion of the corresponding quasi-synchronously detected received baseband complex signals and output received baseband complex data.
  • Complex multiplication type 1-symbol differential detection means 14 1 1 to 14 1 N are the received baseband complex data output from the corresponding AZD converters 13-1 to 13-N, respectively, and the corresponding 1 symbol. Performs complex multiplication with the complex conjugate of the received baseband complex data before the cycle time and outputs the result of the complex multiplication.
  • the common local oscillator is used for the detection means 1 2-;! To 1 2-N, the frequency deviation between the transmitting and receiving devices is the same in all branches.
  • the addition means 23 is a complex multiplication type one-symbol differential detection means 14! 1 14 1 Add all N complex multiplication results output from N.
  • the pre-processing unit includes N antennas 1 1 1 1 1 to 1 1 N Complex multiplication of the received baseband complex data output from the respective antennas and the conjugate complex numbers of the received baseband complex data one symbol cycle time earlier output from the corresponding antennas 111-1-111 Complex multiplication results output from N complex multiplying 1-symbol differential detection means 141-1-1-14 N and N complex multiplying 1-symbol differential detection means 141-1-14-1N ,
  • An arc tangent means 15 for calculating the argument of the complex multiplication result output from the addition means 23, 2 M symbol phase rotation amount calculating means 16 for calculating the amount of phase rotation between (2 XM) symbol periods from the argument output from the arc tangent means 15.
  • the argument of the complex signal output from the addition means 23 is determined by the embodiment shown in FIG.
  • Complex multiplication type 1 1-symbol delay detection means 1 4 1 1 1 Similarly to the argument of the complex signal output from 1, the phase rotation amount due to the modulation component for 1 symbol period and the frequency between the transmitter and receiver for 1 symbol period It has the value of the sum with the phase rotation amount due to the deviation.
  • the stage subsequent to the adding means 23 has the same configuration as that of the automatic frequency control circuit according to the first embodiment shown in FIG. 2 so that signals received by two or more antennas can be used.
  • Frequency deviation estimation can be performed, and frequency correction means 2 1— :! Up to 21_N can be used to correct the frequency deviation.
  • the automatic frequency control circuit according to the present embodiment shown in FIG. 8 is similar to the automatic frequency control circuit according to the first embodiment shown in FIG. Although the configuration having 19 is adopted, the same operation result is output even if the order of these processes is changed. In other words, the configuration may be such that the averaging unit 19 performs the averaging process and then the division unit 18 performs the division process.
  • the automatic frequency control circuit according to the present embodiment can also have a configuration as shown in FIG.
  • FIG. 9 is a block diagram showing another example of the automatic frequency control circuit according to the second embodiment.
  • the complex multiplication type 2 M symbol differential detection means 43-1 to 43-N calculates and outputs a complex signal having a phase rotation amount between (2 XM) symbol periods, respectively.
  • a common local oscillator is used for detection means 12-1 to 12-N, transmission and reception are performed.
  • the frequency deviation between the devices is the same for all branches.
  • the addition means 24 is a complex multiplication type 2 M symbol differential detection means 4 3. 4 4 Add all complex signals output from 3 ⁇ N and output.
  • the pre-processing unit performs the reception baseband complex output from the N antennas each receiving the PSK-modulated signal of the 2-symbol period signal.
  • N complex multiplying type 2M symbol differential detection means 4 3 which performs complex multiplication of the data and the conjugate complex number of the received baseband complex data before (2 XM) symbol period output from the corresponding antenna.
  • the argument of the complex signal output from the addition means 24 is determined by the embodiment shown in FIG. Complex multiplication type of 1 2 M symbol differential detection means 4 3-1
  • the stage subsequent to the adding means 24 has the same configuration as the automatic frequency control circuit according to the first embodiment shown in FIG. 5, so that even if signals received by two or more antennas are used, Deviation estimation can be performed, and frequency correction means 2 1 1 1 to 21 1-N frequency deviation; It is possible to do a positive.
  • the averaging process is performed after the adding means 24. Instead, the phase data output from the offset removing means 17 or the dividing means 18 The same effect can be obtained by averaging. In other words, the averaging process is performed after the offset removing unit 17 or the dividing unit 18. It may be.
  • the automatic frequency control circuit according to the present embodiment shown in FIGS. 8 and 9 cannot perform frequency deviation estimation when transmission data is random data.
  • the frequency deviation is estimated using the automatic frequency control circuit according to the present embodiment.
  • the frequency deviation corrected during reception of the preamble signal is held and the frequency deviation is corrected. It is possible to keep the synchronization state.
  • the automatic frequency control circuit is provided at a stage subsequent to the offset removing means 17 and at least based on a switching signal from the outside.
  • a dividing means 18 or an averaging means 19 as a switching means which operates so as to switch between an operation of estimating a frequency deviation for a signal of two symbol periods and an operation of holding an estimated frequency deviation for other signals.
  • the switching between the operation of the automatic frequency control circuit and the operation of holding the estimated frequency deviation is described as the moment when the received signal switches from the preamble signal to the random data. The timing is good.
  • a received signal to which a preamble signal is added at the beginning is targeted.
  • a two-symbol period signal portion composed of a two-symbol period signal does not necessarily have to be at the beginning of the data sequence.
  • the present application is applicable as long as it is arranged at a predetermined position.
  • one reception is performed for a PSK-modulated signal having a data format in which a preamble signal of two symbol periods is added to the beginning.
  • the preamble signal is received, high-precision frequency deviation estimation is performed in a short time using the automatic frequency control circuit described in Embodiment 1, and the received signal shifts from the preamble signal to the random data section. Then, the operation is switched, and the frequency deviation is estimated using the estimated frequency deviation at the time of receiving the preamble signal as the initial value.
  • FIG. 10 is a block diagram showing a configuration of an automatic frequency control circuit according to Embodiment 3 having one receiving antenna.
  • the automatic frequency control circuit comprises a complex multiplication type 1-symbol delay detection means 14-1, arctangent means 15, 2 M symbol phase rotation amount calculation means 16, offset removal means 17, division Means 18, averaging means 19, integrator 20, subtractor 30, modulation component removing means 31, averaging means 32 and integrator 34.
  • the automatic frequency control circuit shown in FIG. 10 is different from the automatic frequency control circuit shown in FIG. 2 in that a subtractor 30, modulation component removing means 31, averaging means 32 and an integrator 34 are added. It is a thing.
  • a second integrator 20 is newly provided on an output line extending from the integrator 20 to the averaging means 19.
  • the output line extending from the arctangent means 15 branches into two branches, one of which is connected to the 2M symbol phase rotation amount calculating means 16 as in FIG. 2, and the other is a subtractor 3 Connected to 0.
  • the output line of the subtractor 30 is connected to the modulation component removing means 31.
  • the output line of the modulation component removing means 31 is connected to the averaging means 32.
  • the output line of the averaging means 32 is connected to the integrator 34.
  • a switching signal is externally input to the integrator 34.
  • the output line of the integrator 34 is bifurcated, and one is connected to feed back to the subtractor 30.
  • the other is connected to integrator 20.
  • Other configurations are the same as those of the automatic frequency control circuit of FIG. FIG. 11 is an operation timing chart of the integrator 34.
  • the automatic frequency control circuit according to the present embodiment is configured such that a subtraction means 30 outputs an output from an integrator 34 described later based on the phase rotation amount for one symbol period output from the arctangent means 15. The estimated phase rotation amount during one symbol period is subtracted.
  • the modulation component removing unit 31 determines a modulation component based on the subtraction result output from the subtraction unit 30. Then, the phase rotation amount due to the frequency deviation estimation error during one symbol period is extracted by subtracting the phase rotation amount during one symbol period due to the determined modulation component from the subtraction result output from the subtraction means 30. Output.
  • the averaging means 32 averages the phase rotation amount due to the frequency deviation estimation error for one symbol period output from the modulation component removing means 31 to improve the SN ratio and output the signal.
  • the integrator 34 updates the integrated value to the value output from the averaging means 19 when receiving the preamble, and outputs the integrated value when receiving random data. It integrates and outputs the output phase rotation amount due to the averaged frequency deviation estimation error during one symbol period.
  • the automatic frequency control circuit according to the present embodiment performs the same operation as the automatic frequency control circuit according to the first embodiment shown in FIG. 2 when receiving a brimble signal, and estimates the frequency deviation when receiving random data. Since the frequency deviation is estimated by performing feedback control so that the error becomes "0", high-speed, high-accuracy, power and good frequency deviation tracking characteristics when receiving a random pattern are realized.
  • the automatic frequency control circuit according to the present embodiment shown in FIG. 10 has a configuration in which the averaging means 19 is provided at the subsequent stage of the dividing means 18, but the same applies even if the order of these processes is changed. Is output.
  • a configuration may be adopted in which the averaging means 19 performs the averaging processing and then the dividing means 18 performs the division processing.
  • the operation of updating to the value output from the averaging means 19 and the averaging output from the averaging means 32 are performed by the integrator 34 of the automatic frequency control circuit according to the present embodiment. Integrates phase rotation due to frequency deviation estimation error during one symbol period T / JP2004 / 006182
  • the operation switching is described as the moment when the received signal switches from the preamble signal to the random data, but the processing switching timing may be any timing.
  • the integrator 34 of the automatic frequency control circuit two operations are performed by the integrator 34 of the automatic frequency control circuit according to the present embodiment.
  • the operation of updating to the value output from the averaging means 19, the averaging means 3 There may be performed three operations: an operation of integrating the phase rotation amount due to the averaged frequency deviation estimation error during one symbol period output from 2; and an operation of holding the integrated value.
  • the value of the estimated frequency deviation can be retained even when there is no signal where the PSK modulated signal is not received, and it is possible to prevent malfunction of the automatic frequency control circuit when there is no signal. is there.
  • a switching signal is externally input to the integrator 34, and the operation is internally switched by the switching signal.
  • the integrator 34 outputs the value output from the averaging means 18 as it is in response to the switching signal (external signal), and integrates and outputs the amount of phase rotation output from the averaging means 18.
  • the operation switches to at least three types of operations that maintain the,, and integral values as the estimated frequency deviation. Embodiment 4.
  • a PSK-modulated signal having a data format in which a preamble signal of two symbol periods is added to the beginning is received by N reception antennas, and a preamble signal is received.
  • highly accurate frequency deviation estimation is performed in a short time using the automatic frequency control circuit described in Embodiment 2, and when the received signal moves from the preamble signal to the random data section, the estimated frequency at the time of reception of the briamble signal is received.
  • the automatic frequency control circuit according to the fourth embodiment is different from the automatic frequency control circuit according to the second embodiment in that an automatic frequency control circuit for random data of the automatic frequency control circuit according to the third embodiment is added. Therefore, only the processing after the timing of switching from the reception of the preamble signal to the reception of the random data is described below, and the same configuration is denoted by the same reference numeral. Omitted.
  • FIG. 12 is a configuration example of an automatic frequency control circuit according to the fourth embodiment having N receiving antennas.
  • the integrator 34 updates the integrated value to the value output from the averaging means 19 and outputs the integrated value at the time of receiving a burst, as in the third embodiment.
  • the phase averaging means 32 integrates the phase rotation amount due to the averaged frequency deviation estimation error for one symbol period and outputs the result.
  • the automatic frequency control circuit according to the present embodiment performs the same operation as the automatic frequency control circuit according to the second embodiment shown in FIG. 8 when receiving a briumple signal, and performs the third embodiment when receiving random data.
  • the frequency deviation is estimated by performing feedback control so that the frequency deviation estimation error becomes "0". Therefore, even when two or more receiving antennas are used, high-speed and high-precision First, good frequency deviation tracking characteristics at the time of random pattern reception are realized.
  • the automatic frequency control circuit according to the present embodiment shown in FIG. 12 has a configuration in which the averaging means 19 is provided after the dividing means 18, but the same applies even if the order of these processes is changed. Is output. In other words, a configuration may be adopted in which the averaging means 19 performs the averaging processing and then the dividing means 18 performs the division processing.
  • the integrator 34 of the automatic frequency control circuit updates the value output from the averaging means 19 to the value output from the averaging means 32.
  • the switching of the operation for integrating the phase rotation amount due to the averaged frequency deviation estimation error during one symbol period has been described as the moment when the received signal switches from the pre-completion signal to random data. Any timing is fine.
  • the integrator 34 of the automatic frequency control circuit two operations are performed by the integrator 34 of the automatic frequency control circuit according to the present embodiment.
  • the operation of updating to the value output from the averaging means 19, the averaging means 3 There may be performed three operations: an operation of integrating the phase rotation amount due to the averaged frequency deviation estimation error during one symbol period output from 2; and an operation of holding the integrated value.
  • the value of the estimated frequency deviation can be held even when there is no PSK modulated signal and no signal is received. It is possible to prevent malfunction of the automatic frequency control circuit at the time of a signal.
  • a PSK-modulated signal having a data format in which a preamble signal of two symbol periods is added at the beginning is received by N receiving antennas, and
  • the complex signal output from the complex multiplication type 1-symbol differential detection means is added based on the branch control signal indicating which branch signal is to be used.
  • the automatic frequency control circuit according to the fifth embodiment is different from the automatic frequency control circuit according to the second or fourth embodiment in that the complex signal output from the complex multiplying one-symbol differential detection means is used for addition. Since the function of selecting whether or not to select each branch is added, and other configurations are the same, only the part that adds the complex signal output from the complex multiplication type one-symbol differential detection means will be described below. Description The same components are denoted by the same reference numerals, and description thereof is omitted.
  • FIG. 13 is an example of the configuration of the automatic frequency control circuit according to the fifth embodiment, and is different from the automatic frequency control circuit according to the second embodiment shown in FIG. This is a configuration in which the function of selecting whether or not to use the complex signal output from the means for addition for each branch is added.
  • a branch control signal is input to the adder 40 from outside.
  • FIG. 14 is another example of the configuration of the automatic frequency control circuit according to the fifth embodiment, which is different from the automatic frequency control circuit according to the fourth embodiment shown in FIG. This is a configuration in which the function of selecting whether or not to use the complex signal output from the symbol differential detection means for addition for each branch is added.
  • the automatic frequency control circuit according to the fifth embodiment is composed of a complex multiplication type one-symbol differential detection means 1411-1 to 141-N output from an addition means 40 based on a branch control signal. It selects whether or not to add complex signals for each branch, performs addition, and outputs the addition result.
  • the automatic frequency control circuit according to the fifth embodiment realizes low power consumption by reducing the number of branches used for addition when the SN ratio is good, and has a poor SN ratio. In this case, by increasing the number of branches used for addition, it is possible to obtain a large diversity gain and achieve good frequency synchronization characteristics.
  • the automatic frequency control circuit according to the fifth embodiment shown in FIG. 13 or FIG. 14 has a configuration in which an averaging means 19 is provided after the dividing means 18. Even if the order of the processing is changed, the same operation result is output. That is, averaging
  • the configuration may be such that the division processing is performed by the division means 18 after the averaging processing is performed by the means 19.
  • the automatic frequency control circuit comprises a force receiving antenna 111 controlling the branch used in the adding means 40 by a branch control signal.
  • Detector 1 2—1 to 1 2—N Detector 1 2—1 to 1 2—N
  • AZD converter 1 3 _ 1 to 1 3—N Detector 1 2—1 to 1 2—N
  • Complex multiplying 1-symbol differential detector 1 4—1 to 14—N or addition
  • the control may be performed at any one or more of the means 40.
  • the timing of switching between the operation of the configuration example of the automatic frequency control circuit according to the present embodiment shown in FIG. 13 and the operation of holding the estimated frequency deviation is arbitrary. Timing is good.
  • an integrator 34 of another configuration example of the automatic frequency control circuit according to the present embodiment shown in FIG. The switching timing of the operation to update to the value output from 9 and the averaging means 32 The operation to switch the operation to integrate the phase rotation amount due to the averaged frequency deviation estimation error during one symbol period output from 2 is arbitrary. Good.
  • the integrator 34 of the automatic frequency control circuit according to the present embodiment includes an operation of updating to a value output from the averaging means 19, The operation of integrating the phase rotation amount due to the averaged frequency deviation estimation error during one symbol period output from 32 and the operation of retaining the integrated value may be performed.
  • the value of the estimated frequency deviation can be held even when there is no signal in which the PSK modulated signal is not received. It is possible to prevent malfunction of the automatic frequency control circuit at the time of a signal.
  • an automatic frequency control circuit and an automatic frequency control method according to the present invention Is useful for a digital wireless communication system using the PSK modulation method, and in particular, PSK-modulated reception is a data sequence in which a two-symbol period signal portion consisting of a two-symbol period signal is arranged at a predetermined position. It is suitable for a frequency control circuit for correcting the frequency deviation of a signal and an automatic frequency control method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

２シンボル周期の信号でなる２シンボル周期信号部が所定の位置に配置されたデータ列でなりＰＳＫ変調された受信信号の周波数偏差補正を行う周波数制御回路において、（２×Ｍ）シンボル周期間の位相回転量から（２×Ｍ）シンボル周期間の変調成分による位相回転量を減算して、送受信装置間の周波数偏差による（２×Ｍ）シンボル周期間の位相回転量を抽出するオフセット除去手段（１７）を設け、既知パターンである２シンボル周期信号部の周期性を利用することにより、ビットタイミング同期が確立していない場合でも短時間に高精度な周波数偏差補正を行えるようにする。

Description

明 細 書 自動周波数制御回路おょぴ自動周波数制御方法 技術分野
P S K (Phase Shift Keying) 変調方式を用いたディジタル無線通信システム の P S K変調信号に関し、 特にこの P S K変調信号を受信した際に周波数偏差捕 正を行う自動周波数制御回路および自動周波数制御方法に関するものである。 背景技術
近年、 P S K変調方式を用いたディジタル無線通信システムが実用化され始め ている。 例えば、 P S K変調方式を用いた遅延検波復調器として、 非特許文献 1 に開示されたものがある。 この文献に記載されている自動周波数制御回路は、 任 意のデータ系列を P S K変調した受信信号に対して周波数偏差補正を行うもので ある。
第 1図は上述の非特許文献 1に開示された従来の自動周波数制御回路の構成を 示すブロック図である。 第 1図において、 自動周波数制御回路は、 逆正接手段 9 0、 遅延器 9 1、 減算器 9 2、 加算器 9 3、 判定器 9 4、 変調成分除去手段 9 5 および平均化手段 9 6から構成されている。
受信アンテナ 1 1—1の出力は検波手段 1 2— 1に入力されている。 検波手段 1 2— 1は、 局部発振器や、 ミキサ、 ローパスフィルタ等で構成されている。 さ らに、 検波手段 1 2— 1の出力は A/D変 i l 3—1に入力されている。
AZD変換器 1 3— 1から延びる出力ラインが、 自動周波数制御回路の逆正接 手段 9 0に接続されている。 逆正接手段 9 0から延出する出力ラインは二股に分 岐し、 一方は遅延器 9 1に接続されている。 逆正接手段 9◦から延出する他方の 出力ラインと遅延器 9 1の出力ラインとが 1つの減算器 9 2に接続されている。 減算器 9 2から延出する出力ラインは、 加算器 9 3の 2つの入力ポートの一方 に接続されている。 加算器 9 3から延出する出力ラインは二股に分岐し、 一方は 判定器 9 4に接続され、 他方は変調成分除去手段 9 5に接続されている。
判定器 9 4から延出する出力ラインは二股に分岐し、 一方は出力ポートに向い 他方は折り返して変調成分除去手段 9 5に接続されている。 変調成分除去手段 9 5の出力ラインは平均化手段 9 6に接続されている。 平均化手段 9 6の出力ライ ンは、 加算器 9 3に接続されている。
次に、 第 1図に沿って従来の自動周波数制御回路の動作を説明する。
まず、 受信アンテナ 1 1一 1で受信された P S K信号は、 検波手段 1 2— 1で 準同期検波されて受信ベースパンド複素信号として出力される。 A/D変換器 1 3— 1は、 準同期検波された受信ベースバンド複素信号を AZD変換して、 受信 ベースパンド複素データを出力する。
自動周波数制御回路は、 この受信ベースバンド複素データを入力する。 自動周 波数制御回路に入力された受信ベースバンド複素データは、 まず、 逆正接手段 9 0に入力される。 逆正接手段 9 0は、 受信ベースバンド複素データの偏角である ベースバンド位相データを求めて出力する。
遅延器 9 1は、 ベースバンド位相データを 1シンボル周期分の時間遅延を行つ て出力する。 減算器 9 2は、 逆正接手段 9 0より出力される遅延なしのベースバ ンド位相データから遅延器 9 1より出力される 1シンボル周期時間遅延されたべ ースバンド位相データを減算して出力する。
加算器 9 3は、 減算器 9 2より出力される減算結果と後述の平均化手段 9 6よ り出力される周波数偏差を補正するための角度情報とを加算して出力する。 判定 器 9 4は、 加算器 9 3より出力される角度情報に対して、 これを判定することに より求まる復調データを出力する。
変調成分除去手段 9 5は、 判定器 9 4より出力される復調データに対する理想 角度から加算器 9 3より出力される角度情報を減算して求まる周波数誤差補正情 報を出力する。 ここで、 周波数誤差補正情報は、 実際の周波数偏差と自動周波数 制御回路が現在推定している周波数偏差との差の周波数偏差を位相で表現したも のである。
平均化手段 9 6は、 変調成分除去手段 9 5より出力される周波数誤差補正情報 を平均化および積分を行う。 この積分結果は、 周波数偏差を補正するための角度 情報として加算手段 9 3へ出力される。
このように、 従来の自動周波数制御回路は、 変調成分除去手段 9 5より出力さ れる周波数誤差補正情報が" 0 " となるようにフィードバック制御を行うことに より、 現在推定している周波数偏差が実際の周波数偏差に近づいていくため、 任 意のデータ系列を P S K変調した信号に対して周波数偏差補正を行うことが可能 である。
非特許文献 1
1 9 9 1年電子情報通信学会春季全国大会 B - 3 6 0 しかしながら、 従来の自動周波数制御回路は、 受信信号が P S K変調された任 意のデータ系列であることを想定して補正動作を行うため、 受信信号の S N比が 劣悪な環境下では判定器 9 4において判定誤りが発生する。 そして、 たとえ既知 パターンであるプリアンブル信号を受信している場合であっても短時間で高精度 な周波数偏差補正を行うことは困難である。
また、 従来の自動周波数制御回路は、 ビットタイミング同期が確立していると いう前提が必要であり、 ビットタイミング同期が確立していない場合、 符号間干 渉等の影響により、 周波数偏差推定特性が劣化するという課題もある。
本発明は、 上記課題を解決するためになされたものであり、 既知パターンであ るブリアンブル信号を利用して短時間に高精度な周波数偏差補正が可能な自動周 波数制御回路を提供することを目的とする。
更に、 本発明は、 既知パターンであるプリアンブル信号の周期性を利用するこ とにより、 ビットタイミング同期が確立していない場合でも短時間に高精度な周 波数偏差補正が可能な自動周波数制御回路および自動周波数制御方法を提供する ことを目的とする。 2
4 発明の開示
本願発明にかかる自動周波数制御回路にあっては、 少なくとも 2シンボル周期 の信号でなる 2シンボル周期信号部が所定の位置に配置されたデータ列でなり P S K変調された受信信号の周波数偏差捕正を行う周波数制御回路において、 受信 信号から （2 X M) シンボル周期 （Mは自然数） 間の位相回転量を求める前処理 部と、 （2 X M) シンボル周期間の位相回転量から （2 XM) シンボル周期間の 変調成分による位相回転量を減算して、 送受信装置間の周波数偏差による （2 X M) シンボル周期間の位相回転量を抽出するオフセッ ト除去手段と、 送受信装置 間の周波数偏差による ( 2 X M) シンボル周期間の位相回転量に基づいて、 位相 回転を打ち消すような位相補正処理がされた補正データを生成する補正データ生 成部とを備えたことを特徴とする。 そのため、 2シンボル周期の信号でなる 2シ ンボル周期信号部を所定の位置に有する受信信号に対して、 既知パターンである 2シンボル周期信号部の周期性を利用することにより、 ビットタイミング同期が 確立していない場合でも短時間に高精度な周波数偏差補正を行うことが可能とな る。
また、 本願発明にかかる周波数制御方法にあっては、 少なくとも 2シンボル周 期の信号でなる 2シンボル周期信号部が所定の位置に配置されたデータ列でなり P S K変調された受信信号の周波数偏差補正を行う周波数制御方法において、 受 信信号から （2 XM) シンボル周期 （Mは自然数） 間の位相回転量を求める前処 理手順を行い、 その後、 受信信号の ( 2 X M) シンボル周期 （Mは自然数） 間の 位相回転量から （2 X M) シンボル周期間の変調成分による位相回転量を減算す るオフセット除去手順を行い、 送受信装置間の周波数偏差による （2 X M) シン ボル周期間の位相回転量に基づいて、 位相回転を打ち消すような位相補正処理が された補正データを生成する補正データ生成手順を行う。 そのため、 2シンボル 周期の信号でなる 2シンボル周期信号部が所定の位置に配置されたデータ列でな り P S K変調された受信信号に対して周波数偏差補正を行う場合に、 既知パター ンである 2シンボル周期信号部の周期性を利用することにより、 短時間に高精度 な周波数偏差補正を行うことが可能となる。 図面の簡単な説明
第 1図は従来の自動周波数制御回路の構成を示すブロック図であり、 第 2図は この発明の実施の形態 1の自動周波数制御回路の一例の構成を示すプロック図で あり、第 3図は 2 Mシンボル位相回転量算出手段の構成を示すプロック図であり、 第 4図は 2 Mシンボル位相回転量算出手段の出力信号の一例を示す図表であり、 第 5図は実施の形態 1の自動周波数制御回路の他の例を示すプロック図であり、 第 6図は実施の形態 1の自動周波数制御回路のさらに他の例を示すプロック図で あり、 第 7図は実施の形態 1による自動周波数制御回路の動作の一例を示すタイ ミングチャートであり、 第 8図は N個の受信アンテナを有する実施の形態 2によ る自動周波数制御回路の一例の構成を示すプロック図であり、 第 9図は N個の受 信アンテナを有する実施の形態 2による自動周波数制御回路の他の構成を示すブ ロック図であり、 第 1 0図は 1個の受信アンテナを有する実施の形態 3による自 動周波数制御回路の構成を示すブロック図であり、 第 1 1図は積分器の動作タイ ミングチャートであり、 第 1 2図は N個の受信アンテナを有する実施の形態 4に よる自動周波数制御回路の構成例であり、 第 1 3図は実施の形態 5による自動周 波数制御回路の一例の構成を示すプロック図であり、 および、 第 1 4図は実施の 形態 5による自動周波数制御回路の他の例の構成を示すブロック図である。 発明を実施するための最良の形態
以下に、 本発明にかかる自動周波数制御回路および自動周波数制御方法の実施 の形態を図面に基づいて詳細に説明する。 なお、 この実施の形態により本発明が 限定されるものではない。
実施の形態 1 .
この発明の実施の形態 1では、 2シンボル周期のプリアンブル信号を含むデー タが P S K変調された信号を 1個の受信アンテナで受信して周波数偏差補正を行 う自動周波数制御回路おょぴ自動周波数制御方法にっレヽて説明する。
第 2図はこの発明の実施の形態 1の自動周波数制御回路の一例の構成を示すブ ロック図である。 第 2図において、 自動周波数制御回路は、 前処理部、 オフセッ ト除去手段 1 7および補正データ生成部から構成されている。 前処理部は、 複素 乗算形 1シンボル遅延検波手段 1 4一 1、 逆正接手段 1 5および 2 Μシンボル位 相回転量算出手段 1 6から構成されている。補正データ生成部は、除算手段 1 8、 積分器 2 0および周波数偏差補正手段 2 0— 1から構成されている。
なお、 前処理部、 オフセット除去手段 1 7および補正データを生成部が実行さ れる過程は、 それぞれ発明の本実施の形態の自動周波数制御方法の前処理部、 ォ フセット除去手段 1 7および補正データ生成部を構成している。
受信アンテナ 1 1一 1の出力は検波手段 1 2—1に入力されている。 検波手段 1 2—1は、 局部発振器や、 ミキサ、 ローパスフィルタ等で構成されている。 さ らに、 検波手段 1 2— 1の出力は A/D変換器 1 3—1に入力されている。
A/D変換器 1 3— 1から延びる出力ラインが、 自動周波数制御回路に入力し ている。 そして、 その一方が複素乗算形 1シンボル遅延検波手段 1 4一 1に接続 されている。 複素乗算形 1シンボル遅延検波手段 1 4一 1から延出する出力ライ ンは逆正接手段 1 5に接続されている。 逆正接手段 1 5から延出する出力ライン は 2 Μシンボル位相回転量算出手段に接続されている。 2 Μシンボル位相回転量 算出手段から延出する出力ラインはオフセット除去手段 1 7に接続されている。 また、 オフセット除去手段 1 7の出力ラインは除算手段 1 8に接続され、 除算 手段 1 8の出力ラインは平均化手段 1 9に接続されている。 平均化手段 1 9の出 カラインは積分器 2 0に接続されている。 そして、 積分器 2 0から延出する出力 ラインは、 A/D変換器 1 3—1から延びる他方の出力ラインとともに周波数偏 差補正手段 2 0—1に接続されている。 周波数偏差補正手段 2 0— 1の出力ライ ンは図示しない出力ポートに延びている。
また、 第 3図は 2 Μシンボル位相回転量算出手段 1 6の構成を示すプロック図 である。第 3図において、 2 Mシンボル位相回転量算出手段 16は、 （2M— 1) 個の遅延器と （2M— 1) 個の加算器から構成されている。 逆正接手段 15から 延出する出力ラインは二股に分岐し、 一方は 1個目の遅延器 41_1に接続され ている。 1個目の遅延器 41—1から延出する出力ラインは二股に分岐し、 一方 は、 逆正接手段 15から延出する他方の出力ラインとともに 1個目の加算器 41 一 1に接続されている。
1個目の遅延器 41一 1から延出する他方の出力ラインは、 2個目の遅延器 4 1一 2に接続されている。 2個目の遅延器 41一 2から延出する出力ラインは二 股に分岐し、 一方は、 1個目の加算器 41一 1の出力ラインとともに 2個目の加 算器 41-2に接続されている。
2個目の遅延器 41—2から延出する他方の出力ラインは、 3個目の遅延器 4 1-3に接続され、 3個目の遅延器 41一 3から延出する出力ラインは二股に分 岐し、 一方は、 2個目の加算器 41—2の出力ラインとともに 3個目の加算器 4 1一 3に接続され、 これが繰り返され、 最後に （2M— 1) 個目の遅延器 41一 (2M- 1) の出力ラインが （2M—1) 個目の加算器 41一 (2M- 1) に接 続され、 加算器 41一 (2M-1) の出力ラインが 2Mシンボル位相回転量算出 手段 16の出力とされている。
そして、 第 4図は 2 Mシンボル位相回転量算出手段 16の出力信号の一例を示 す図表である。 縦軸は 2シンボル周期間の位相回転量 [degree]を示し、 横軸は時 間 [シンボル]を示している。
また、 第 5図は実施の形態 1の自動周波数制御回路の他の例を示すプロック図 である。 第 5図において、 自動周波数制御回路は、 複素乗算形 2Mシンボル遅延 検波手段 43_1、平均化手段 44、逆正接手段 15から構成される前処理部と、 オフセット除去手段 17と、 除算手段 18、 積分器 20および周波数偏差補正手 段 20— 1力 ^構成される補正データ生成部とを有している。
なお、 前処理部、 オフセット除去手段 17および補正データ生成部が実行され る過程は、 それぞれ発明の実施の形態 1の自動周波数制御方法の前処理手順、 ォ フセット除去手順および補正データ生成手順を構成している。
AZD変換器 1 3— 1から延びる出力ラインが、 自動周波数制御回路に入力し ている。 そして、 その一方が複素乗算形 2 Mシンボル遅延検波手段 4 3— 1に接 続されている。 複素乗算形 2 Mシンボル遅延検波手段 4 3— 1から延出する出力 ラインは平均化手段 4 4に接続されている。 平均化手段 4 4から延出する出カラ インはオフセット除去手段 1 7に接続されている。
また、オフセット除去手段 1 7の出力ラインは除算手段 1 8に接続されている。 除算手段 1 8の出力ラインは平均化手段 1 9に接続され、 平均化手段 1 9の出力 ラインは、 積分器 2 0に接続されている。 そして、 積分器 2 0から延出する出力 ラインは、 A/D変 « 1 3—1から延びる他方の出力ラインとともに周波数偏 差補正手段 2 0 - 1に接続されている。 周波数偏差補正手段 2 0― 1の出力ライ ンは図示しない出力ポートに延びている。
また、 第 6図は実施の形態 1の自動周波数制御回路のさらに他の例を示すプロ ック図である。第 6図において、 A/D変換器 1 3— 1から延びる出力ラインが、 自動周波数制御回路の逆正接手段 1 5に接続されている。 逆正接手段 1 5から延 出する出力ラインは二股に分岐し、 一方は 2 Mシンボル遅延器 4 5に接続されて いる。 逆正接手段 1 5力 ら延出する他方の出力ラインと 2 Mシンボル遅延器 4 5 との出力ラインとが 1つの減算器 4 6に接続されている。 減算器 4 6から延出す る出力ラインはオフセット除去手段 1 7に接続されている。 その他の構成は第 1 図や第 5図の自動周波数制御回路と同様である。
また、 第 7図は実施の形態 1による自動周波数制御回路の動作の一例を示すタ イミングチャートである。 横軸は時間の経過を示している。 本実施の形態におい ては、 第 7図に示されるように 2シンボル周期の信号でなる 2シンボル周期信号 部が先頭の位置に配置されたデータ列でな P S K変調された受信信号を対象と している。 このような受信信号に対して、 プリアンブル信号受信時に周波数偏差 推定を行い、 プリアンブル信号が終了したらプリアンブル信号受信時に推定した 周波数偏差を保持して周波数偏差補正を行う。 次に、 この実施の形態 1による自動周波数制御回路の動作について説明する。 初めに、 第 2図を用いて全体の動作について説明する。 以下の式では、 簡略化の ため、 熱雑音やフェージング等の伝送路の影響は考慮していなレ、。
第 2図において、 本実施の形態による自動周波数制御回路は、 受信アンテナ 1 1一 1で P S K信号を受信し、 検波手段 1 2— 1で準同期検波して受信ベースパ ンド複素信号を出力する。
A/D変換器 1 3— 1は、 準同期検波された受信ベースバンド複素信号を A/ D変換して、 受信ベースバンド複素データを出力する。
複素乗算形 1シンボル遅延検波手段 1 4— 1は、 式 （1 ) に示すように、 A/ D変換器 1 3— 1より出力される受信ベースバンド複素データと、 1シンボル周 期時間前の受信ベースバンド複素データの共役な複素数とを複素乗算し、 その複 素乗算結果を出力する。
Figure imgf000011_0001
} *
=RiRi^xexp {j (Qrdi.1) } ( 1 )
ここで、 iは時間をシンボル周期単位で示したものであり、 は時刻 iにおけ る受信ベースバンド複素データの絶対値、 Θ iは時亥 ij iにおける受信ベースパンド 複素データの偏角、 jは虚数単位、 Li+jLqは複素乗算形 1シンボル遅延検波手段 1 4 - 1の出力である複素乗算結果、 *は複素共役演算を示す。
また、 式 （1 ) より、 複素乗算結果である複素数値 Li+jLqの偏角 Δ 6ぃは、 1シンボル周期間の位相回転量を示す。
逆正接手段 1 5は、 複素乗算形 1シンボル遅延検波手段 1 4一 1の出力値 Li+jLqより、 その偏角である Δ 0 W ( = ( θ - θ ) [degree]を算出して出力 する。
2 Mシンボル位相回転量算出手段 1 6は、 逆正接手段 1 5より出力される 1シ ンボル周期間の位相回転量厶 0いから （2 X M) シンボル周期間の位相回転量 Δ 0¾i ( - Θ i_2M) ) を算出して出力する。 ここで、 Mは自然数の値である。 例えば、 送受信装置間の周波数偏差を Af[Hz]、 シンボル周波数を fs[Hz]とする 場合の差動符号化を行う π/4シフト Q P S Κ変調の "1001"パターンの 2シンポ ル周期間 （M=lの場合） の位相回転量は、 第 4図に示すようにナイキスト点だ けでなく任意の時刻で、 Af=0場合には 90 [degree]となり、 Af=fs/16の場合に は 135 [degree]となり、 Af= - fノ 16の場合には 45 [degree]となる。 この周波数偏 差厶 f=0の場合における 2シンボル周期間の位相回転量の 90[degree]は、 "10" パターンの- 45 [degree]の遷移と "01" パターンの 135 [degree]との和であり、 "1001" パターンの 2シンボル周期間の変調成分による位相回転量である。 一般 に、 送受信装置の周波数偏差を考慮した場合の 2シンボル周期のプリアンブル信 号受信時における （2XM) シンボル周期間の位相回転量 Δ 6 ¾i [degree]は、 式 (2) に示すように、 時刻 iに依存しない値を有する。
Figure imgf000012_0001
ここで、 S [degree]は、 プリアンブルパターンの 2シンボル周期間の変調成分に よる位相回転量であり、 既知の値である。
オフセット除去手段 17は、 2 Mシンボル位相回転量算出手段 16より出力され る （2 XM) シンボル周期間の位相回転量 Δ θ ί [degree]から （2XM) シンポ ル周期間の変調成分による位相回転量 MX Sを減算することにより、 送受信装置 間の周波数偏差 による （2XM) シンボル周期間の位相回転量（2 XMX360 X Af/fs) [degree]を抽出して出力する。ここで、減算結果（ 2 ΧΜΧ3βΟΧ Af/fs) [degree]は、モジュロ 360 [degree]されており、 -180 [degree]〜180 [degree]の値 を持つ。
除算手段 18は、オフセット除去手段 17より出力される送受信装置間の周波数 偏差 Δίによる （2 ΧΜ) シンボル周期間の位相回転量 (2 ΧΜΧ360Χ Af/fs) [degree]を （2 XM) で除算することにより、 送受信装置間の周波数偏差 に よる 1シンボル周期間の位相回転量を算出して出力する。
平均化手段 1 9は、除算手段 1 8より出力される送受信装置間の周波数偏差 による 1シンボル周期間の位相回転量を平均化することにより S N比を向上させ て出力する。
積分器 2 0は、 平均化手段 1 9より出力される平均化された送受信装置間の周 波数偏差 による 1シンボル周期間の位相回転量を積分して出力する。
周波数偏差補正手段 2 1— 1は、 A/D変換器 1 3— 1より出力される受信べ 一スパンド複素データに対して、 積分器 2 0より出力される積分結果を基に送受 信装置間の周波数偏差 A f による位相回転を打ち消すような位相補正処理を行い、 位相補正処理後の複素データを出力する。
以上のように、 この実施の形態の自動周波数制御回路においては、 少なくとも
2シンボル周期の信号でなる 2シンボル周期信号部が所定の位置に配置されたデ ータ列でなり P S K変調された受信信号の周波数偏差補正を行う周波数制御回路 において、 受信信号の （2 X M) シンボル周期 （Mは自然数） 間の位相回転量か ら （2 X M) シンボル周期間の変調成分による位相回転量を減算して、 送受信装 置間の周波数偏差による ( 2 X M) シンボル周期間の位相回転量を抽出して出力 するオフセット除去手段 1 7を有しているので、 既知パターンとしての 2シンポ ノレ周期の信号でなる 2シンボル周期信号部に基づいて、 送受信装置間の周波数偏 差を推定することが可能となる。
また、 受信ベースバンド複素データと 1シンボル周期時間前の受信ベースバン ド複素データの共役な複素数とを複素乗算する複素乗算形 1シンボル遅延検波手 段 1 4— 1と、 複素乗算形 1シンボル遅延検波手段 1 4一 1より出力される複素 乗算結果の偏角を算出する逆正接手段 1 5と、 この逆正接手段 1 5より出力され る偏角から （2 Χ Μ) シンボル周期間の位相回転量を算出する 2 Μシンボル位相 回転量算出手段 1 6とをさらに有しているので、 上述の （2 Χ Μ) シンボル周期 間の位相回転量を容易に算出することができる。
つまり、 本実施の形態による自動周波数制御回路は、 既知パターンであるプリ アンプル信号を利用することにより、 変調成分を推定することなく周波数偏差が 可能であり、 平均化手段 1 9において変調成分の誤判定による信号エネルギーの 損失が無い状態で平均化処理を行うことが可能であるため、 短時間に高精度な周 波数偏差補正が可能である。
更に、 2 Mシンボル位相回転量算出手段 1 6より出力される （2 XM) シンポ ル周期間の位相回転量厶 0 i [degree]は時間に依存しない値であるため、本実施 の形態による自動周波数制御回路は、 ビットタイミング同期が確立していない場 合でも短時間に高精度な周波数偏差補正が可能である。
なお、 第 2図に示す本実施の形態による自動周波数制御回路は、 除算手段 1 8 の後段に平均化手段 1 9を有する構成をとつているが、 これら 2つの処理の順序 が入れ替わっても同様の演算結果が出力される。 つまり、 平均化手段 1 9で平均 化処理を行った後に除算手段 1 8で除算処理を行う構成であってもよい。
次に、 第 3図に示す本実施の形態による 2 Mシンボル位相回転量算出手段 1 6 の動作について説明する。 第 3図において、 本実施の形態による 2Mシンボル位 相回転量算出手段 1 6は、 遅延器 4 1— 1〜4 1— (2M- 1) で、 入力される 位相データに対して 1シンボル周期の時間遅延を行って出力する。 ここで、 上述 と同様に、 時刻 i [シンボル]における受信ベースバンド複素データの偏角を 0 i [degree],逆正接手段 1 5より出力される 1シンボル遅延検波された位相データ を Δ ewCdegree]とすると、遅延器 4 1ー j (j=l, 2， …， 2M - 1) における出力信号 Δ θ ^— jは、 式 （3) の値を持つ。
Δ Θい— -厂 Θけ i (3) 加算器 4 2— 1は、 逆正接手段 1 5より出力される 1シンボル遅延検波された位 相データ Δ Θ [degree]と遅延器 4 1一 1より出力される位相データ厶 Θ i.w egree]を加算する。 更に、 加算器 4 2— k (k=2, 3,…， 2M - 1) は、 前段の加 算器 4 2— (k- 1) の出力結果と遅延器 4 l_kの出力結果とを加算して出力 する。
加算器 42- (2M- 1) の出力結果 εは、 式 （4) に示すように、 （2 ΧΜ) シンボル周期間の位相回転量 Δ Θ 2M, i ( = ( Θ i - 0 2M) ) となり、上述のように（ 2 X M) シンボル位相回転量算出手段 16を構成することにより、 2 Mシンボル位 相回転量算出手段 16は （ 2 XM) シンボル周期間の位相回転量 Δ 0 ¾iを算出す ることが可能である。 ε =Δ Θ1(ί+Δ Θ1,Μ+ · · . +Δ 0U—
= (θ{- θ + ( Θ — Θト 2) + · · · + ( θ ^ - θト 2Μ) = d Q i-2M
=Δ 0¾i (4) また、 本実施の形態による自動周波数制御回路は、 第 5図に示すような構成を 取ることも可能である。
以下では、 第 5図に示された自動周波数制御回路と第 2図に示された自動周波 数制御回路との差異部分について説明する。
第 5図にお！/、て、 自動周波数制御回路では、 複素乗算形 2 Mシンボル遅延検波 手段 43— 1を用いて、 式 （5) に示すように、 偏角が （2XM) シンボル周期 間の位相回転量を有する複素信号を算出して出力する。
Li'+jLq'= X exp (j θ ,)} X { Rト 2M X ex (j Θト 2M) } *
2ΜΧβχρ{」（^- θ^)} (5) ここで、上述と同様に、 iは時間をシンボル周期単位で示したもの、 は時刻 i における受信ベースパンド複素データの絶対値、 は時亥 U iにおける受信ベース バンド複素データの偏角、 jは虚数単位、 *は複素共役演算であり、 Li'+jLq'は複 素乗算形 2 Mシンボル遅延検波手段 43-1の出力である。 平均化手段 4 4は、 複素乗算形 2 Mシンボル遅延検波手段 4 3— 1より出力さ れる複素信号を平均化することにより S N比を向上させて出力する。
逆正接手段 1 5は、 平均化手段 4 4で平均化された複素信号の偏角を出力して これを出力する。
このように、本実施の形態の第 5図に示された自動周波数制御回路においては、 受信ベースバンド複素データと、 （ 2 XM) シンボル周期時間前の受信ベースパ ンド複素データの共役な複素数とを複素乗算する複素乗算形 2 Mシンボル遅延検 波手段 4 3— 1と、 この複素乗算形 2 Mシンボル遅延検波手段 4 3— 1より出力 される複素信号を平均化して S N比を向上させる平均化手段 4 4と、 この平均化 手段 4 4より出力される複素信号の偏角を算出することにより、上述の（ 2 XM) シンボル周期間の位相回転量を求める逆正接手段 1 5とを有している。
そのため、 複素乗算形 2 Mシンボル遅延検波手段 4 3一 1と平均化手段 4 4を 有する構成の場合においても第 2図に示された自動周波数制御回路と同様に送受 信装置間の周波数偏差 を推定することが可能であり、 第 2図に示された自動 周波数制御回路と同様の効果を得ることが可能である。
なお、 第 5図に示された周波数制御回路においては、 平均化処理を複素乗算形 2 Μシンボル遅延検波手段の後段で行ったが、 その代わりに、 オフセット除去手 段 1 7、 または、 除算手段 1 8より出力される位相データを平均化処理しても同 様の効果が得られる。つまり、平均化処理を、オフセット除去手段 1 7、または、 除算手段 1 8の後段で行う構成であってもよい。
また、 本実施の形態による自動周波数制御回路は、 第 6図に示すような構成を 取ることも可能である。
以下では、 第 6図の自動周波数制御回路と第 2図の自動周波数制御回路との差 異部分について説明する。
第 6図の自動周波数制御回路では、 2 Μシンボル遅延器 4 5で、 受信ベースパ ンド複素データの偏角を （2 Χ Μ) シンボル周期の時間遅延を与えて出力する。 ここで、 上述と同様に、 時刻 i [シンボル]における受信ベースバンド複素データ の偏角を 0 i [degree]とすると、 2 Mシンボル遅延器 4 5より出力される信号は Θ i_2M [degree]となる。
減算手段 4 6は、受信ベースバンド複素データの偏角 Θ i [degree]から 2 Mシン ボル遅延器 4 5より出力される信号 e i_2M[degree]を減算して出力する。 ここで、 減算手段 4 6より出力される値は、 （ Θ i— Θ i-2M) [degree]である。
このように、 第 6図に示された自動周波数制御回路においては、 受信ベースバ ンド複素データの第 1の偏角を算出する逆正接手段 1 5と、 この逆正接手段 1 5 より出力される第 1の偏角に （2 X M) シンボル周期の時間遅延を与えて第 2の 偏角を求める 2 Mシンボル遅延手段 4 5と、 第 1の偏角から第 2の偏角を減算し て（2 X M)シンボル周期間の位相回転量を求める減算手段 4 6とを有している。 このように、 2 Mシンボル遅延手段 4 5と減算手段 4 6を用いることによって も （2 X M) シンボル周期間の位相回転量を算出して送受信装置間の周波数偏差 △ f を推定することが可能であり、 第 2図に示された自動周波数制御回路と同様 の効果を得ることが可能である。
なお、 第 6図の自動周波数制御回路でも、 第 2図の自動周波数制御回路と同様 に、 除算手段 1 8の後段に平均化手段 1 9を有する構成をとつているが、 これら の処理の順序が入れ替わっても同様の演算結果が出力される。 つまり、 平均化手 段 1 9で平均化処理を行った後に除算手段 1 8で除算処理を行う構成であっても よい。
また、 第 2図、 第 5図、 および、 第 6図に示された本実施の形態による自動周 波数制御回路では、 送信データがランダムデータの場合には周波数偏差推定を行 うことが出来ない。 し力、し、 第 7図に示すように、 プリアンブル信号が先頭に付 加される受信信号に対して、 プリアンブル信号受信時のみを本実施の形態による 自動周波数制御回路を用いて周波数偏差推定動作を行い、 プリアンブル信号が終 了したらブリアンプル信号受信時に推定した周波数偏差値を保持して周波数偏差 補正動作を行うことにより、 プリアンブル信号後のランダムデータ受信時でもプ リァンプル受信時に推定した高精度な周波数同期状態を保持することが可能であ る。
なお、 この切り替え動作を実現するために第 2図および第 6図の平均化手段 1 9と第 5図の除算手段 1 8には外部から切替信号 （外部信号） が入力され、 この 切替信号により平均化手段 1 9と除算手段 1 8の内部で処理動作が異なるように 作製されている。
具体的には、 平均化手段 1 9においては、 この切替信号によって、 除算手段 1 8からの出力を平均する動作と出力を所定の値に保持して以後当該値を出し続け る動作の 2通りの動作の間で切り替わるようにされている。 また、 除算手段 1 8 においては、 オフセット除去手段 1 7からの出力を除算する動作と出力を所定の 値に保持して以後当該値を出し続ける動作の 2通りの動作で切り替わるようにさ れている。 これにより、 周波数偏差推定動作と推定された周波数偏差値を保持し て行う周波数偏差補正動作との間で切り替わるようにされている。
なお、 上述では、 本実施の形態においては、 自動周波数制御回路 （周波数偏差 推定） の動作と推定周波数偏差保持 （周波数偏差補正） の動作の切り替えを、 切 替信号を入力することにより、 受信信号がプリアンプル信号からランダムデータ に切り替わる瞬間に行う。 しなしながら、 この切り替えのタイミングは任意のタ ィミングでよい。
すなわち、 プリアンプル信号の部分を少しでも受信して周波数偏差推定を行う ことが出来たならば、 ランダムデータを待たずに動作を切り替えてもよい。 また、 本実施の形態においては、 プリアンブル信号が先頭に付加される受信信 号を対象としているが、 2シンボル周期の信号でなる 2シンボル周期信号部は、 必ずしもデータ列の先頭になくともよく、 予め決められた所定の位置に配置され てレ、れば本願を適用することができる。 実施の形態 2 .
この発明の実施の形態 2では、 2シンボル周期のプリアンブル信号を含むデー タが P S K変調された信号を 2個以上の受信アンテナで受信して周波数偏差補正 を行う自動周波数制御回路おょぴ自動周波数制御方法について説明する。
なお、 実施の形態 2による自動周波数制御回路は、 上述の実施の形態 1による 自動周波数制御回路に、 複数ァンテナで受信した信号を合成する回路が追カ卩され たものである。
第 8図は N (Nは 2以上の自然数） 個の受信アンテナを有する自動周波数制御 回路の一例の構成を示すブロック図である。 第 8図において、 自動周波数制御回 路は、 N個の複素乗算形 1シンボル遅延検波手段 1 4— 1〜 1 4— N、 加算器 2 3、 逆正接手段 1 5、 2 Mシンボル位相回転量算出手段 1 6から構成される前処 理部と、 オフセット除去手段 1 7と、 除算手段 1 8、 積分器 2 0および N個の周 波数偏差補正手段 2 1 _ 1〜2 1— Nから構成される補正データ生成部とを有し ている。
N個の受信アンテナ 1 1一 1〜1 1一 Nの出力は、 夫々 N個の検波手段 1 2— 1〜1 2— Nに入力されている。 さらに、 N個の検波手段 1 2— :！〜 1 2— Nの 出力は N個の A/D変換器 1 3 - 1 - 1 3— Nに入力されている。
N個の A/D変換器 1 3— :！〜 1 3— Nから延びる出力ラインが、 自動周波数 制御回路に入力している。 そして、 その夫々一方が複素乗算形 1シンボル遅延検 波手段 1 4一 1〜 1 4一 Nに接続されている。 複素乗算形 1シンボル遅延検波手 段 1 4一 1〜1 4—Nから延出する出力ラインは全てが加算器 2 3に接続されて いる。 加算器 2 3の出力ラインが逆正接手段 1 5に接続されている。 逆正接手段 1 5から延出する出力ラインは 2 Mシンボル位相回転量算出手段に接続されてい る。 2 Mシンボル位相回転量算出手段から延出する出力ラインはオフセット除去 手段 1 7に接続されている。
また、 オフセッ ト除去手段 1 7の出力ラインは除算手段 1 8に接続され、 除算 手段 1 8の出力ラインは平均化手段 1 9に接続され、 平均化手段 1 9の出力ライ ンは、 積分器 2 0に接続されている。 そして、 積分器 2 0から延出する出力ライ ンは N本に分岐し、 そのそれぞれが、 N個の AZD変換器 1 3— :！〜 1 3— Nか ら延びる他方の出力ラインとともに N個の周波数偏差補正手段 2 1— 1〜 2 1— Nに接続されている。 N個の周波数偏差補正手段 21-1-21一 Nの出力ライ ンは図示しない出力ポートに延びている。
また、 第 9図は N個の受信アンテナを有する自動周波数制御回路の他の構成を 示すブロック図である。 第 9図において、 自動周波数制御回路は、 N個の複素乗 算形 2Mシンボル遅延検波手段 43— 1〜43_N、 カロ算器 24、 平均化手段 4 4、 逆正接手段 15、 オフセット除去手段 17、 除算手段 18、 積分器 20およ ぴ N個の周波数偏差補正手段 20— :！〜 20— Nから構成されている。
N個の受信アンテナ 1 1一 1〜 11一 Nの出力は夫々 N個の検波手段 12—1 〜12— Nに入力されている。 さらに、 N個の検波手段 12— 1〜12— Nの出 力は N個の A/D変換器 13— 1〜13— Nに入力されている。
N個の AZD変換器 13— 1〜13— Nから延びる出力ラインが、 自動周波数 制御回路に入力している。 そして、 その夫々一方が N個の複素乗算形 2Mシンポ ル遅延検波手段 43-1-43—Nに接続されている。 N個の複素乗算形 2Mシ ンボル遅延検波手段 43_；!〜 43—Nから延出する出力ラインは全てが加算器 23に接続されている。 加算器 23の出力ラインは、 平均化手段 44に接続され ている。 平均化手段 44から延出する出力ラインはオフセット除去手段 17に接 続されている。
また、 オフセット除去手段 17の出力ラインは除算手段 18に接続され、 除算 手段 18の出力ラインは平均化手段 19に接続され、 平均化手段 19の出力ライ ンは、 積分器 20に接続されている。 そして、 積分器 20から延出する出力ライ ンは N本に分岐し、 そのそれぞれが、 N個の A/D変換器 13_1〜13— Nか ら延びる他方の出力ラインとともに N個の周波数偏差補正手段 21— 1〜21— Nに接続されている。 N個の周波数偏差補正手段 21—1〜21—Nの出力ライ ンは図示しない出力ポートに延ぴている。
次に、 本実施の形態による自動周波数制御回路の動作について第 8図を用いて 説明する。 第 8図において、 本実施の形態による自動周波数制御回路は、 受信ァ ンテナ 11— 1〜11一 Nで PS K信号をそれぞれ受信し、 検波手段 12- 1~ 06182
19
1 2— Nでそれぞれ対応する受信アンテナ 1 1— 1〜 1 1一 Nで受信した信号に 対して準同期検波して受信ベースバンド複素信号を出力する。 ここで、 検波手段 1 2 _ 1〜1 2— Nで周波数変換に用いる局部発振器は、 全てのブランチで共通 のものを用いるとする。
A/D変換器 1 3— 1〜1 3— Nは、 それぞれ対応する準同期検波された受信 ベースバンド複素信号を AZD変換して、 受信ベースパンド複素データを出力す る。 '
複素乗算形 1シンボル遅延検波手段 1 4一 1〜 1 4一 Nは、 それぞれ対応する AZD変換器 1 3— 1〜1 3— Nより出力される受信ベースパンド複素データと、 それぞれ対応する 1シンボル周期時間前の受信ベースバンド複素データの共役な 複素数とを複素乗算し、 その複素乗算結果を出力する。 ここで、 検波手段 1 2— ；!〜 1 2— Nで共通の局部発振器を用いているため、 送受信装置間の周波数偏差 は全ブランチで同じとなる。 複素乗算形 1シンボル遅延検波手段 1 4— 1〜 1 4 — Nより出力される各複素信号の偏角は、 1シンボル周期間の変調成分による位 相回転量と 1シンボル周期間の送受信装置間の周波数偏差による位相回転量で構 成されるため、 熱雑音やフ ージング等の伝送路の影響を受けない場合には全ブ ランチで同じ値を持つ。
加算手段 2 3は、 複素乗算形 1シンボル遅延検波手段 1 4一：！〜 1 4一 N より出力される N個の複素乗算結果を全て加算する。
このように、 第 8図に示された自動周波数制御回路においては、 前処理部が、 2シンボル周期の信号が P S K変調された信号を受信する N個のアンテナ 1 1一 1〜1 1一 Nから夫々出力される受信ベースバンド複素データと、 対応するアン テナ 1 1一 1〜1 1一 Nから夫々出力される 1シンボル周期時間前の受信ベース パンド複素データの共役な複素数とを複素乗算する N個の複素乗算形 1シンボル 遅延検波手段 1 4一 1〜 1 4一 Nと、 N個の複素乗算形 1シンボル遅延検波手段 1 4一 1〜1 4一 Nより夫々出力される複素乗算結果を加算する加算手段 2 3と、 加算手段 2 3より出力される複素乗算結果の偏角を算出する逆正接手段 1 5と、 この逆正接手段 1 5より出力される偏角から （2 X M) シンボル周期間の位相回 転量を算出する 2 Mシンボル位相回転量算出手段 1 6とを有している。
上述のように、検波手段 1 2— 1〜1 2— Nで共通の局部発振器を用いる場合、 加算手段 2 3より出力される複素信号の偏角は、 第 2図に示された実施の形態 1 の複素乗算形 1シンボル遅延検波手段 1 4一 1より出力される複素信号の偏角と 同様に、 1シンボル周期間の変調成分による位相回転量と 1シンボル周期間の送 受信装置間の周波数偏差による位相回転量との和の値を有してレ、る。 このため、 加算手段 2 3より後段は第 2図に示された実施の形態 1による自動周波数制御回 路と同じ構成を取ることにより、 2個以上のアンテナで受信した信号を用レ、ても 周波数偏差推定を行うことができ、 周波数補正手段 2 1—:！〜 2 1 _ Nで周波数 偏差補正を行うことが可能である。
なお、 第 8図に示された本実施の形態による自動周波数制御回路は、 第 2図に 示された実施の形態 1による自動周波数制御回路と同様に、 除算手段 1 8の後段 に平均化手段 1 9を有する構成をとつているが、 これらの処理の順序が入れ替わ つても同様の演算結果が出力される。 つまり、 平均化手段 1 9で平均化処理を行 つた後に除算手段 1 8で除算処理を行う構成であってもよレ、。
また、 本実施の形態による自動周波数制御回路は、 第 9図に示すような構成を 取ることも可能である。
第 9図は実施の形態 2の自動周波数制御回路の他の例を示すプロック図である。 第 9図において、複素乗算形 2 Mシンボル遅延検波手段 4 3— 1〜4 3— Nで、 それぞれ偏角が （2 X M) シンボル周期間の位相回転量を有する複素信号を算出 して出力する。 ここでは、 第 8図に示された本発明の実施の形態 2による自動周 波数制御回路と同様に、 検波手段 1 2— 1〜 1 2— Nで共通の局部発振器を用い ているため、 送受信装置間の周波数偏差は全ブランチで同じとなる。 複素乗算形 2 Mシンボル遅延検波手段 4 3— 1〜4 3— Nより出力される各複素信号の偏角 は、 （2 X M) シンボル周期間の変調成分による位相回転量と （2 XM) シンポ ル周期間の送受信装置間の周波数偏差による位相回転量で構成されるため、 熱雑 音やフェージング等の伝送路の影響を受けない場合には全ブランチで同じ値を持 つ。
加算手段 2 4は、 複素乗算形 2 Mシンボル遅延検波手段 4 3— :！〜 4 3—Nよ り出力される全ての複素信号を加算して出力する。
このように、 第 9図に示された自動周波数制御回路においては、 前処理部が、 2シンボル周期の信号が P S K変調された信号を受信する N個のアンテナから 夫々出力される受信ベースバンド複素データと、 対応するアンテナから夫々出力 される （2 XM) シンボル周期時間前の受信ベースバンド複素データの共役な複 素数とを複素乗算する N個の複素乗算形 2 Mシンボル遅延検波手段 4 3— 1〜 4 3— Nと、 N個の複素乗算形 2 Mシンボル遅延検波手段 4 3— 1〜4 3— Nより 夫々出力される複素乗算結果を加算する加算手段 2 4と、 加算手段 2 4より出力 される複素信号を平均化して S N比を向上させる平均化手段 4 4と、 平均化手段 4 4より出力される複素信号の偏角を算出することにより、 （2 XM) シンボル 周期間の位相回転量を求める逆正接手段 1 5とを有している。
上述のように、検波手段 1 2— 1〜1 2— Nで共通の局部発振器を用いる場合、 加算手段 2 4より出力される複素信号の偏角は、 第 5図に示された実施の形態 1 の複素乗算形 2 Mシンボル遅延検波手段 4 3— 1より出力される複素信号の偏角 と同様に、 （2 X M) シンボル周期間の変調成分による位相回転量と （2 X M) シンボル周期間の送受信装置間の周波数偏差による位相回転量との和の値を有し ている。 このため、 加算手段 2 4より後段は第 5図に示された実施の形態 1によ る自動周波数制御回路と同じ構成を取ることにより、 2個以上のアンテナで受信 した信号を用いても周波数偏差推定を行うことができ、 周波数補正手段 2 1一 1 〜 2 1—Nで周波数偏差;！正を行うことが可能である。
なお、 第 9図の自動周波数制御回路では、 平均化処理を加算手段 2 4の後段に 行ったが、 その代わりに、 オフセット除去手段 1 7、 または、 除算手段 1 8より 出力される位相データを平均化処理しても同様の効果が得られる。 つまり、 平均 化処理は、 オフセット除去手段 1 7、 または、 除算手段 1 8の後段で行う構成で あってもよレヽ。
また、 第 8図および第 9図に示された本実施の形態による自動周波数制御回路 では、 送信データがランダムデータの場合には周波数偏差推定を行うことが出来 ない。 し力 し、 第 7図に示すように、 プリアンブル信号が先頭に付カ卩される受信 信号に対して、 プリアンブル信号受信時のみを本実施の形態による自動周波数制 御回路を用いて周波数偏差推定を行い、 プリアンブル信号が終了したらプリアン プル信号受信時に推定した周波数偏差を保持して周波数偏差補正を行うことによ り、 プリアンプル信号後のランダムデータ受信時でもプリアンブル受信時に推定 した高精度な周波数同期状態を保持することが可能である。
これを実現するために、 第 8図および第 9図に示された本実施の形態による自 動周波数制御回路では、 オフセット除去手段 1 7の後段に設けられ、 外部からの 切替信号に基づき、 少なくとも 2シンボル周期の信号に対する周波数偏差推定の 動作とそれ以外の信号に対する推定周波数偏差保持の動作とに切り替わるように 動作する切り替え手段としての除算手段 1 8あるいは平均化手段 1 9を有してい る。
なお、 本実施の形態においては、 自動周波数制御回路の動作と推定周波数偏差 保持の動作の切り替えを、 受信信号がプリァンプル信号からランダムデータに切 り替わる瞬間として説明したが、 処理の切り替えタイミングは任意のタイミング でよい。
本実施の形態においては、 プリアンブル信号が先頭に付加される受信信号を対 象としているが、 2シンボル周期の信号でなる 2シンボル周期信号部は、 必ずし もデータ列の先頭になくともよく、 予め決められた所定の位置に配置されていれ ば本願を適用することができる。 実施の形態 3 .
この発明の実施の形態 3では、 2シンボル周期のプリ了ンプル信号が先頭に付 加されるデータフォーマツトを有する P S K変調された信号に対して、 1個の受 信ァンテナで受信して、 プリアンブル信号受信時には実施の形態 1で示した自動 周波数制御回路を用いて短時間に高精度な周波数偏差推定を行い、 受信信号がプ リアンブノレ信号からランダムデータの区間に移った際に、 動作を切り替え、 プリ アンブル信号受信時の推定周波数偏差を初期値として周波数偏差推定を行う。 こ れにより、 高速 ·高精度な周波数偏推定と良好な周波数偏差追従特性を有する自 動周波数制御回路とすることができる。
第 1 0図は 1個の受信アンテナを有する実施の形態 3による自動周波数制御回 路の構成を示すブロック図である。 第 1 0図において、 自動周波数制御回路は、 複素乗算形 1シンボル遅延検波手段 1 4 - 1 , 逆正接手段 1 5、 2 Mシンボル位 相回転量算出手段 1 6、 オフセット除去手段 1 7、 除算手段 1 8、 平均化手段 1 9、 積分器 2 0、 減算器 3 0、 変調成分除去手段 3 1、 平均化手段 3 2および積 分器 3 4を有している。
つまり、 この第 1 0図の自動周波数制御回路は、 第 2図の自動周波数制御回路 に減算器 3 0、 変調成分除去手段 3 1、 平均化手段 3 2およびは積分器 3 4が追 加されたものである。 まず、 積分器 2 0から平均化手段 1 9に延びる出力ライン 上に新たに 2つ目の積分器 2 0が設けられている。 逆正接手段 1 5から延びる出 カラインは二股に分岐し、 一方は、 第 2図のものと同じように、 2 Mシンボル位 相回転量算出手段 1 6に接続されており、 他方は減算器 3 0に接続されている。 減算器 3 0の出力ラインは変調成分除去手段 3 1に接続されている。 変調成分除 去手段 3 1の出力ラインは平均化手段 3 2に接続されている。 平均化手段 3 2の 出力ラインは積分器 3 4に接続されている。 積分器 3 4には、 外部から切替信号 が入力されている。 積分器 3 4の出力ラインは二股に分岐し、 一方は、 減算器 3 0にフィードバックするように接続されている。 他方は、 積分器 2 0に接続され ている。 その他の構成は、 第 2図の自動周波数制御回路と同様なものである。 第 1 1図は積分器 3 4の動作タイミングチャートである。
次に、 本実施の形態による自動周波数制御回路の動作について第 1 0図を用い て説明する。 以下では、 タイミング再生はプリアンプル受信区間のみで完了し、 ランダムデータ受信時はタイミング同期が確立していることを前提としている。 第 1 0図において、 本実施の形態による自動周波数制御回路は、 減算手段 3 0 で、 逆正接手段 1 5より出力される 1シンボル周期間の位相回転量から後述の積 分器 3 4より出力される 1シンボル周期間の推定位相回転量を減算する。
変調成分除去手段 3 1は、 減算手段 3 0より出力される減算結果を基に、 変調 成分を判定する。 そして、 減算手段 3 0より出力される減算結果から判定された 変調成分による 1シンボル周期間の位相回転量だけ減算することにより、 1シン ボル周期間の周波数偏差推定誤差による位相回転量を抽出して出力する。
平均化手段 3 2は、 変調成分除去手段 3 1より出力される 1シンボル周期間の 周波数偏差推定誤差による位相回転量を平均化することにより、 S N比を向上さ せて出力する。
積分器 3 4は、 例えば第 1 1図に示すように、 プリアンブル受信時には積分値 を平均化手段 1 9より出力される値に更新して出力し、 ランダムデータ受信時は 平均化手段 3 2より出力される平均化された 1シンボル周期間の周波数偏差推定 誤差による位相回転量を積分して出力する。
上述のように、 本実施の形態による自動周波数制御回路は、 ブリアンブル信号 受信時には第 2図に示された実施の形態 1による自動周波数制御回路と同じ動作 を行い、 ランダムデータ受信時は周波数偏差推定誤差が" 0 " になるようにフィ ードバック制御して周波数偏差推定を行うため、 高速'高精度、 力つ、 ランダム パターン受信時の良好な周波数偏差追従特性を実現する。
なお、 第 1 0図に示す本実施の形態による自動周波数制御回路は、 除算手段 1 8の後段に平均化手段 1 9を有する構成をとつているが、 これらの処理の順序が 入れ替わっても同様の演算結果が出力される。 つまり、 平均化手段 1 9で平均化 処理を行った後に除算手段 1 8で除算処理を行う構成であってもよい。
また、 上述では、 本実施の形態による自動周波数制御回路の積分器 3 4で、 平 均化手段 1 9より出力される値に更新する動作と平均化手段 3 2より出力される 平均化された 1シンボル周期間の周波数偏差推定誤差による位相回転量を積分す T/JP2004/006182
25
る動作の切り替えを、 受信信号がプリァンブル信号からランダムデータに切り替 わる瞬間として説明したが、 処理の切り替えタイミングは任意のタイミングでよ い。
なお、 上述では、 本実施の形態による自動周波数制御回路の積分器 3 4で 2通 りの動作を行うと説明したが、平均化手段 1 9より出力される値に更新する動作、 平均化手段 3 2より出力される平均化された 1シンボル周期間の周波数偏差推定 誤差による位相回転量を積分する動作、 および、 積分値を保持する動作、 の 3通 りの動作を行ってもよい。
この 3通りの動作を行うことにより、 P S K変調信号が受信されない無信号の 場合でも推定周波数偏差の値を保持することができ、 無信号時における自動周波 数制御回路の誤動作を妨げることが可能である。
なお、 この切り替え動作を実現するために積分器 3 4には外部から切替信号が 入力され、 この切替信号により内部で動作が切り替わるようにされている。 積分 器 3 4は、 切替信号 （外部信号） によって、 平均化手段 1 8より出力される値を そのまま出力する動作、 前記平均化手段 1 8より出力される位相回転量を積分し て出力する動作、 および、 積分値を推定周波数偏差として保持する動作の少なく とも 3通りの動作に切り替わる。 実施の形態 4 .
この発明の実施の形態 4では、 2シンボル周期のプリァンブル信号が先頭に付 加されるデータフォーマツトを有する P S K変調された信号に対して、 N個の受 信アンテナで受信して、 プリアンプル信号受信時には実施の形態 2で示した自動 周波数制御回路を用いて短時間に高精度な周波数偏差推定を行い、 受信信号がプ リァンブル信号からランダムデータの区間に移つたらブリアンブル信号受信時の 推定周波数偏差を初期値として周波数偏差推定を行うことにより、 高速 ·高精度 な周波数偏推定と良好な周波数偏差追従特性を有する自動周波数制御回路および 自動周波数制御方法について説明する。 なお、 実施の形態 4による自動周波数制御回路は、 上述の実施の形態 2による 自動周波数制御回路に対して上述の実施の形態 3による自動周波数制御回路のラ ンダムデータ用自動周波数制御回路を追加したものであり、 その他の構成は同様 であるため、 以下では、 プリアンブル信号受信からランダムデータ受信に切り替 わるタイミング以降の処理のみについて説明し、 同一の構成については同一の符 号を付して説明を省略する。
第 1 2図は N個の受信アンテナを有する実施の形態 4による自動周波数制御回 路の構成例である。
次に、 本実施の形態による自動周波数制御回路の動作について第 1 2図を用い て説明する。 以下では、 タイミング再生はプリアンブル受信区間のみで完了し、 ランダムデータ受信時はタイミング同期が確立していることを前提としている。 積分器 3 4は、 実施の形態 3と同様に、 例えば第 1 1図に示すように、 ブリア ンプル受信時には積分値を平均化手段 1 9より出力される値に更新して出力し、 ランダムデータ受信時は平均化手段 3 2より出力される平均化された 1シンボル 周期間の周波数偏差推定誤差による位相回転量を積分して出力する。
上述のように、 本実施の形態による自動周波数制御回路は、 ブリアンプル信号 受信時には第 8図に示された実施の形態 2による自動周波数制御回路と同じ動作 を行い、 ランダムデータ受信時には実施の形態 3による自動周波数制御回路と同 様に周波数偏差推定誤差が" 0 " になるようにフィードバック制御して周波数偏 差推定を行うため、 2個以上の受信アンテナを使用する場合においても高速'高 精度、 つ、 ランダムパターン受信時の良好な周波数偏差追従特性を実現する。 なお、 第 1 2図に示す本実施の形態による自動周波数制御回路は、 除算手段 1 8の後段に平均化手段 1 9を有する構成をとつているが、 これらの処理の順序が 入れ替わっても同様の演算結果が出力される。 つまり、 平均化手段 1 9で平均化 処理を行った後に除算手段 1 8で除算処理を行う構成であってもよい。
また、 上述では、 本実施の形態による自動周波数制御回路の積分器 3 4で、 平 均化手段 1 9より出力される値に更新する動作と平均化手段 3 2より出力される 平均化された 1シンボル周期間の周波数偏差推定誤差による位相回転量を積分す る動作の切り替えを、 受信信号がプリ了ンプル信号からランダムデータに切り替 わる瞬間として説明したが、 処理の切り替えタイミングは任意のタイミングでよ い。
なお、 上述では、 本実施の形態による自動周波数制御回路の積分器 3 4で 2通 りの動作を行うと説明したが、平均化手段 1 9より出力される値に更新する動作、 平均化手段 3 2より出力される平均化された 1シンボル周期間の周波数偏差推定 誤差による位相回転量を積分する動作、 および、 積分値を保持する動作、 の 3通 りの動作を行ってもよい。
この 3通りの動作を行うことにより、 実施の形態 3による自動周波数制御回路 の場合と同様に、 P S K変調信号が受信されない無信号の場合でも推定周波数偏 差の値を保持することができ、 無信号時における自動周波数制御回路の誤動作を 妨げることが可能である。 実施の形態 5 .
この発明の実施の形態 5では、 2シンボル周期のプリァンブル信号が先頭に付 加されるデータフォーマツトを有する P S K変調された信号に対して、 N個の受 信ァンテナで受信して、 上述の実施の形態 2または実施の形態 4による自動周波 数制御回路において、 どのブランチの信号を使用するかを示すブランチ制御信号 を基に、 複素乗算形 1シンボル遅延検波手段より出力される複素信号を加算に用 いる力否かをブランチ毎に選択する機能を有する自動周波数制御回路および自動 周波数制御方法について説明する。
なお、 実施の形態 5による自動周波数制御回路は、 上述の実施の形態 2または 実施の形態 4による自動周波数制御回路に、 複素乗算形 1シンボル遅延検波手段 より出力される複素信号を加算に用いる力否かをブランチ毎に選択する機能が追 加されたものであり、 その他の構成は同様であるため、 以下では、 複素乗算形 1 シンボル遅延検波手段より出力される複素信号を加算する部分のみについて説明 し、 同一の構成については同一の符号を付して説明を省略する。
第 1 3図は、 実施の形態 5による自動周波数制御回路の一構成例であり、 第 8 図に示された実施の形態 2による自動周波数制御回路に対して、 複素乗算形 1シ ンボル遅延検波手段より出力される複素信号を加算に用いる力否かをブランチ毎 に選択する機能を追加した構成である。 第 1 3図において、 加算器 4 0には外部 よりブランチ制御信号が入力されている。
第 1 4図は、 実施の形態 5による自動周波数制御回路のその他の一構成例であ り、 第 1 2図に示された実施の形態 4による自動周波数制御回路に対して、 複素 乗算形 1シンボル遅延検波手段より出力される複素信号を加算に用いる力否かを ブランチ毎に選択する機能を追加した構成である。
以下では、 第 1 3図に示された実施の形態 5による自動周波数制御回路の一構 成例と第 1 4図に示された実施の形態 5による自動周波数制御回路のその他の一 構成例の追加機能は、 動作も効果も同じため、 第 1 3図に示された実施の形態 5 による自動周波数制御回路の一構成例のみ説明を行う。
次に、 実施の形態 5による自動周波数制御回路の動作について、 第 1 3図を用 いて説明する。 第 1 3図において、 実施の形態 5による自動周波数制御回路は、 加算手段 4 0で、 ブランチ制御信号を基に、 複素乗算形 1シンボル遅延検波手段 1 4一 1〜1 4一 Nより出力される複素信号を加算するか否かをブランチ毎にし て選択して加算を行い、 加算結果を出力する。
上記の動作により、 実施の形態 5による自動周波数制御回路は、 例えば、 S N 比が良好な場合には加算に使用するブランチ数を少なくすることにより低消費電 力化を実現し、 S N比が悪い場合には加算に使用するブランチ数を多くすること により多くのダイバーシチ利得を得て良好な周波数同期特性を実現することが可 能である。
なお、 第 1 3図または第 1 4図に示す本実施の形態 5による自動周波数制御回 路は、 除算手段 1 8の後段に平均化手段 1 9を有する構成をとつているが、 これ らの処理の順序が入れ替わっても同様の演算結果が出力される。 つまり、 平均化 手段 1 9で平均化処理を行つた後に除算手段 1 8で除算処理を行う構成であって もよい。
また、 第 1 3図または第 1 4図に示す本実施の形態による自動周波数制御回路 は、ブランチ制御信号により加算手段 4 0で使用するブランチを制御している力 受信アンテナ 1 1一 1〜1 1— N、 検波手段 1 2— 1〜1 2— N、 AZD変換器 1 3 _ 1〜 1 3— N、 複素乗算形 1シンボル遅延検波手段 1 4— 1〜 1 4— N、 または、 加算手段 4 0のいずれか 1箇所以上で制御すればよい。
なお、 実施の形態 2による自動周波数制御回路と同様に、 第 1 3図に示された 本実施の形態による自動周波数制御回路の一構成例の動作と推定周波数偏差保持 の動作の切り替えタイミングは任意のタイミングでよい。
また、 実施の形態 4による自動周波数制御回路と同様に、 第 1 4図に示された 本実施の形態による自動周波数制御回路のその他の一構成例の積分器 3 4で、 平 均化手段 1 9より出力される値に更新する動作と平均化手段 3 2より出力される 平均化された 1シンボル周期間の周波数偏差推定誤差による位相回転量を積分す る動作の切り替えタイミングは任意のタイミングでよい。
なお、 実施の形態 4による自動周波数制御回路と同様に、 本実施の形態による 自動周波数制御回路の積分器 3 4は、 平均化手段 1 9より出力される値に更新す る動作、 平均化手段 3 2より出力される平均化された 1シンボル周期間の周波数 偏差推定誤差による位相回転量を積分する動作、および、積分値を保持する動作、 の 3通りの動作を行ってもよい。
この 3通りの動作を行うことにより、 実施の形態 4による自動周波数制御回路 の場合と同様に、 P S K変調信号が受信されない無信号の場合でも推定周波数偏 差の値を保持することができ、 無信号時における自動周波数制御回路の誤動作を 妨げることが可能である。 産業上の利用可能性
以上のように、 本発明にかかる自動周波数制御回路および自動周波数制御方法 は、 P S K変調方式を用いたディジタル無線通信システムに有用であり、 特に、 2シンボル周期の信号でなる 2シンボル周期信号部が所定の位置に配置されたデ ータ列でな P S K変調された受信信号の周波数偏差補正を行う周波数制御回路 およぴ自動周波数制御方法に好適である。

Claims

31 請 求 の 範 囲
1 . 少なくとも 2シンボル周期の信号でなる 2シンボル周期信号部が所定の位 置に配置されたデータ列でなり P S K変調された受信信号の周波数偏差捕正を行 う周波数制御回路において、
前記受信信号から （2 XM) シンボル周期 （Mは自然数） 間の位相回転量を求 める前処理部と、
前記 ( 2 X M) シンボル周期間の位相回転量から （2 X M) シンボル周期間の 変調成分による位相回転量を減算して、 送受信装置間の周波数偏差による （2 X M) シンボル周期間の位相回転量を抽出するオフセット除去手段と、
前記送受信装置間の周波数偏差による （ 2 X M) シンポル周期間の位相回転量 に基づいて、 位相回転を打ち消すような位相補正処理がされた補正データを生成 する補正データ生成部とを備えた
ことを特徴とする自動周波数制御回路。
2 . 前記前処理部が、
受信ベースバンド複素データと 1シンボル周期時間前の受信ベースバンド複素 データの共役な複素数とを複素乗算する複素乗算形 1シンボル遅延検波手段と、 前記複素乗算形 1シンボル遅延検波手段より出力される複素乗算結果の偏角を 算出する逆正接手段と、
前記逆正接手段より出力される前記偏角から前記 （2 X M) シンボル周期間の 位相回転量を算出する 2 Mシンボル位相回転量算出手段とを
備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
3 . 前記前処理部が、
受信ベースバンド複素データと、 （ 2 XM) シンボル周期時間前の受信ベース バンド複素データの共役な複素数とを複素乗算する複素乗算形 2 Mシンボル遅延 検波手段と、 ' 前記複素乗算形 2 Mシンボル遅延検波手段より出力される複素信号を平均化し て S N比を向上させる平均化手段と、
前記平均化手段より出力される複素信号の偏角を算出することにより、 （ 2 X M) シンボル周期間の位相回転量を求める逆正接手段とを
備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
4 · 前記前処理部が、
受信ベースバンド複素データの第 1の偏角を算出する逆正接手段と、 前記逆正接手段より出力される前記第 1の偏角に （2 X M) シンボル周期の時 間遅延を与えて第 2の偏角を求める 2 Mシンボル遅延手段と、
前記第 1の偏角から前記第 2の偏角を減算して前記 ( 2 X M) シンポル周期間 の位相回転量を求める減算手段とを
備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
5 . 前記前処理部が、
2シンボル周期の信号が P S K変調された信号を受信する N (Nは 2以上の自 然数） 個のアンテナから夫々出力される受信ベースバンド複素データと、 対応す るアンテナから夫々出力される 1シンポノレ周期時間前の受信ベースバンド複素デ ータの共役な複素数とを複素乗算する N個の前記複素乗算形 1シンボル遅延検波 手段と、
N個の前記複素乗算形 1シンボル遅延検波手段より夫々出力される複素乗算結 果を加算する加算手段と、
前記加算手段より出力される複素乗算結果の偏角を算出する逆正接手段と、 前記逆正接手段より出力される前記偏角から前記 （2 XM) シンボル周期間の 位相回転量を算出する 2 Mシンボル位相回転量算出手段とを
備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
6 . 前記前処理部が、
2シンボル周期の信号が P S K変調された信号を受信する N (Nは 2以上の自 然数） 個のアンテナから夫々出力される受信ベースバンド複素データと、 対応す るアンテナから夫々出力される ( 2 XM) シンボル周期時間前の受信ベースバン ド複素データの共役な複素数とを複素乗算する N個の前記複素乗算形 2 Mシンポ ル遅延検波手段と、
N個の前記複素乗算形 2 Mシンボル遅延検波手段より夫々出力される複素乗算 結果を加算する加算手段と、 '
前記加算手段より出力される複素信号を平均化して S N比を向上させる平均化 手段と、
前記平均化手段より出力される複素信号の偏角を算出することにより、 （2 X M) シンボル周期間の位相回転量を求める逆正接手段とを
備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
7 . 前記補正データ生成部が、
前記オフセット除去手段の後段に設けられ、 外部からの切替信号に基づき、 少 なくとも前記 2シンボル周期信号部に対する周波数偏差推定の動作とそれ以外の 信号部に対する推定周波数偏差保持の動作との間で切り替える切り替え手段を 備えたことを特徴とする特許請求の範囲第 1項に記載の自動周波数制御回路。
8 . 前記補正データ生成部が、
前記オフセット除去手段より出力される位相回転量を （2 XM) で除算すると ともに平均化して S N比を向上させる除算手段および第 1の平均化手段と、 前記逆正接手段より出力される 1シンポル周期間の位相回転量から 1シンボル 周期間の推定位相回転量を減算する減算手段と、 ：
前記減算手段の減算結果から変調成分を抽出し、 前記減算結果から前記変調成 分の 1シンボル周期間の位相回転量のみを減算して、 1シンボル周期間の周波数 偏差推定誤差による位相回転量を抽出する変調成分除去手段と、
前記変調成分除去手段より出力される前記位相回転量を平均化して S N比を向 上させる第 2の平均化手段と、
外部からの切り替え信号に基づき、 前記第 1の平均化手段より出力される値を そのまま出力する動作と前記第 2の平均化手段より出力される位相回転量を積分 して前記減算手段に前記 1シンボル周期間の推定位相回転量として出力する動作 の 2通りの動作の間で切替わる積分手段とを
備えたことを特徴とする特許請求の範囲第 2項に記載の自動周波数制御回路。
9 . 前記積分手段は、 外部からの切り替え信号に基づき、 入力値をそのまま出 力する動作、 入力値を積分して出力する動作、 および、 入力値を保持する動作の 少なくとも 3通りの動作に切替わる
ことを特徴とする特許請求の範囲第 8項に記載の自動周波数制御回路。
1 0 . 前記加算手段は、 外部信号に基づいて、 前記 N個の前記複素乗算形 1シ ンポル遅延検波手段より夫々出力される複素乗算結果を選択して加算する ことを特徴とする特許請求の範囲第 5項に記載の自動周波数制御回路。
1 1 . 少なくとも 2シンボル周期の信号でなる 2シンボル周期信号部が所定の 位置に配置されたデータ列でな P S K変調された受信信号の周波数偏差補正を 行う周波数制御方法において、
前記受信信号から （2 XM) シンボル周期 （Mは自然数） 間の位相回転量を求 める前処理手順を行い、
前記受信信号の （2 XM) シンボル周期 （Mは自然数） 間の位相回転量から （
2 XM) シンボル周期間の変調成分による位相回転量を減算するオフセット除去 手順を行い、 前記送受信装置間の周波数偏差による ( 2 X M) シンボル周期間の位相回転量 に基づいて、 位相回転を打ち消すような位相補正処理がされた補正データを生成 する補正データ生成手順を行う
ことを特徴とする自動周波数制御方法。
1 2 . 前記前処理手順は、 受信ベースバンド複素データと 1シンボル周期時間 前の受信ベースバンド複素データの共役な複素数とを複素乗算し、 この複素乗算 結果から偏角を算出し、 該偏角から前記 ( 2 X M) シンボル周期間の位相回転量 を算出する
ことを特徴とする特許請求の範囲第 1 1項に記載の自動周波数制御方法。
1 3 . 前記前処理手順は、 受信ベースバンド複素データと （2 XM) シンボル 周期時間前の受信ベースバンド複素データの共役な複素数とを複素乗算して複素 信号を算出し、 該複素信号を平均化して S N比を向上させ、 前記複素信号の偏角 を算出して前記 （2 X M) シンボル周期間の位相回転量を求める
ことを特徴とする特許請求の範囲第 1 1項に記載の自動周波数制御方法。
1 4 . 前記前処理手减は、受信ベースバンド複素データの第 1の偏角を算出し、 前記第 1の偏角に （2 X M) シンボル周期の時間遅延を与えて第 2の偏角を求め 、 前記第 1の偏角から前記第 2の減算して前記 （2 X M) シンボル周期間の位相 回転量を求める
ことを特徴とする特許請求の範囲第 1 1項に記載の自動周波数制御方法。
1 5 . 前記前処理手順は、 2シンボル周期の信号が P S K変調された信号を受 信する N (Nは 2以上の自然数） 個のアンテナから夫々出力される受信ベースパ ンド複素データと、 対応するアンテナから夫々出力される 1シンボル周期時間前 の受信ベースバンド複素データの共役な複素数とをそれぞれ複素乗算し、 夫々の 複素乗算結果を加算し、 この加算結果の偏角を算出し、 該偏角から前記 (2XM ) シンボル周期間の位相回転量を算出する ■
ことを特徴とする特許請求の範囲第 11項に記載の自動周波数制御方法。
5 16. 前記前処理手順は、 2シンボル周期の信号が PSK変調された信号を受 信する N (Nは 2以上の自然数) 個のアンテナから夫々出力される受信ベースバ ンド複素データと、 対応するァンテナから夫々出力される (2 XM) シンボル周 期時間前の受信ベースバンド複素データの共役な複素数とを複素乗算し、 夫々の ' 複素乗算結果を加算し、 この加算結果を平均化して SN比を向上させ、 この結果0 力 ら偏角を算出することにより、 前記 （2XM) シンボル周期間の位相回転量を 求める '
ことを特徴とする特許請求の範囲第 1 1項に記載の自動周波数制御方法。
17. 前記前処理手順は、 前記オフセット手順の後に、 外部からの切り替え信 5 号に基づいて動作する切り替え手段を設け、 該切り替え手段により、 少なくとも 前記 2シンボル周期の信号に対する周波数偏差推定の動作とそれ以外の信号に対 する推定周波数偏差保持の動作とに切り替える
ことを特徴とする特許請求の範囲第 1 1項に記載の自動周波数制御方法。 0 18. 前記補正データ生成手順は、 前記オフセット除去手順により出力される 前記 （2XM) シンボル周期間の変調成分による位相回転量を （2XM) で除算 するとともに平均化手順を用いて平均ィ匕して SN比を向上させ、 1シンボル周期 間の位相回転量から 1シンボル周期間の推定位相回転量を減算し、 この減算結果 から変調成分を抽出し、 前記減算結果から前記変調成分の 1シンボル周期間の位 5 相回転量のみを減算して、 1シンボル周期間の周波数偏差推定誤差による位相回 ' ' 転量を抽出し、 該位相回転量を平均ィヒして SN比を向上させ、 外部からの切り替 え信号に基づき動作する積分手段により、 前記第 1の平均化手順より出力される 値をそのまま出力するか、 前記第 2の平均化手順より出力される位相回転量を積 分して前記減算手順に前記 1シンポル周期間の推定位相回転量としてフィードバ ックする力切り替える
ことを特徴とする特許請求の範囲第 1 2項に記載の自動周波数制御方法。
1 9 . 前記積分手段に、 外部信号を入力し、 外部からの切り替え信号を入力に 基づき、 入力値をそのまま出力する動作、 入力値を積分して出力する動作、 およ び、 入力値を保持する動作の少なくとも 3通りの動作に切り替える
ことを特徴とする特許請求の範囲第 1. 8項に記載の自動周波数制御方法。
2 0 . 前記夫々の複素乗算結果を加算する加算手段を設け、 該加算手段に外部 信号を入力し、 前記外部信号を操作して、 N個の前記複素乗算形 1シンボル遅延 検波手順より夫々出力される複素乗算結果を選択して加算する
'ことを特徴とする特許請求の範囲第 1 5項に記載の自動周波数制御方法。
PCT/JP2004/006182 2004-04-28 2004-04-28 自動周波数制御回路および自動周波数制御方法 WO2005107203A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200480004970.3A CN1754363A (zh) 2004-04-28 2004-04-28 自动频率控制电路以及自动频率控制方法
PCT/JP2004/006182 WO2005107203A1 (ja) 2004-04-28 2004-04-28 自動周波数制御回路および自動周波数制御方法
JP2006519139A JPWO2005107203A1 (ja) 2004-04-28 2004-04-28 自動周波数制御回路および自動周波数制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/006182 WO2005107203A1 (ja) 2004-04-28 2004-04-28 自動周波数制御回路および自動周波数制御方法

Publications (1)

Publication Number Publication Date
WO2005107203A1 true WO2005107203A1 (ja) 2005-11-10

Family

ID=35242033

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006182 WO2005107203A1 (ja) 2004-04-28 2004-04-28 自動周波数制御回路および自動周波数制御方法

Country Status (3)

Country Link
JP (1) JPWO2005107203A1 (ja)
CN (1) CN1754363A (ja)
WO (1) WO2005107203A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103650A (ja) * 2009-10-30 2011-05-26 Fujitsu Ltd フィードバックループを用いた周波数オフセット評価

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5516967B2 (ja) * 2010-05-31 2014-06-11 ソニー株式会社 位相同期装置、位相同期方法、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548341A (ja) * 1991-08-13 1993-02-26 Oki Electric Ind Co Ltd Ａｆｃ装置
JPH0787149A (ja) * 1993-09-14 1995-03-31 Nec Corp 復調装置
JPH09266499A (ja) * 1996-01-26 1997-10-07 Oki Electric Ind Co Ltd デジタル復調回路、最大値検出回路及び受信装置
JP2000022613A (ja) * 1998-07-06 2000-01-21 Matsushita Electric Ind Co Ltd 最大比合成ダイバーシティ受信装置
JP2002044176A (ja) * 2000-07-31 2002-02-08 Mitsubishi Electric Corp 無線通信用受信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548341A (ja) * 1991-08-13 1993-02-26 Oki Electric Ind Co Ltd Ａｆｃ装置
JPH0787149A (ja) * 1993-09-14 1995-03-31 Nec Corp 復調装置
JPH09266499A (ja) * 1996-01-26 1997-10-07 Oki Electric Ind Co Ltd デジタル復調回路、最大値検出回路及び受信装置
JP2000022613A (ja) * 1998-07-06 2000-01-21 Matsushita Electric Ind Co Ltd 最大比合成ダイバーシティ受信装置
JP2002044176A (ja) * 2000-07-31 2002-02-08 Mitsubishi Electric Corp 無線通信用受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIMAKATA Y.,OHSAWA H.: "Performance of the PSK Baseband Differential Detector", THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS SOGO TAIKAI KOEN RONBUNSHU, TSUSHIN 1, vol. 2-B-360, 15 March 1991 (1991-03-15), XP002994213 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103650A (ja) * 2009-10-30 2011-05-26 Fujitsu Ltd フィードバックループを用いた周波数オフセット評価

Also Published As

Publication number Publication date
CN1754363A (zh) 2006-03-29
JPWO2005107203A1 (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
US5710792A (en) Adaptive equalizer
JP4098096B2 (ja) スペクトル拡散受信装置
AU621183B2 (en) A method of rapidly controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
WO2001048999A1 (fr) Reproducteur de temporisation et demodulateur comprenant ce dernier
JP3633497B2 (ja) 周波数誤差推定を行う受信機および周波数誤差の推定方法
JP3575883B2 (ja) ディジタル復調器
WO2007043124A9 (ja) オーバーサンプリング・トランスバーサル等化器
EP1278344A1 (en) Decoder and decoding method
JPH1174942A (ja) 無線受信装置
WO2005107203A1 (ja) 自動周波数制御回路および自動周波数制御方法
JP2007201729A (ja) 適応等化器および受信装置
JP2000232494A (ja) 信号キャリア回復処理方法
JP2818148B2 (ja) Ｏｆｄｍ復調装置
JP4435005B2 (ja) 等化器
US8457189B2 (en) Receiving apparatus having equalizer, and receiving method
WO2001008368A1 (fr) Appareil de detection de decalage de frequence
JP4985535B2 (ja) 復調回路
JP4438581B2 (ja) 復調装置及び復調方法
JPH1155338A (ja) ディジタル復調器
JPH06268540A (ja) ビタビ等化方法
JPH03280611A (ja) 適応等化器
JPH11112591A (ja) 自動周波数制御方式
JPH11103326A (ja) 復調器
JP2006295549A (ja) 受信装置
JP5168111B2 (ja) 位相不確定性除去機能を有する復調器およびそのキャリアスリップ補償方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006519139

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20048049703

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase