CN100459748C - 前置信号检测平台 - Google Patents

Abstract

本发明揭示一种前置信号检测平台。该前置信号检测平台主要包含一均峰功率比解调器、一通用型检测器、一哈达码转换器、一功率累加器及一前置码判别器。该均峰功率比解调器用于移除该前置信号的均峰功率比调变项。该通用型检测器，连接于该均峰功率比解调器，用于该前置信号的解扰乱及解展频等检测。该哈达码转换器，连接于该通用型检测器，用于将该前置信号的码字符的功率检测值对应到该前置信号的复数个辨认码的功率检测值。该功率累加器，连接于该哈达码转换器，用于将该前置信号的辨认码的功率检测值转成该前置信号的辨认码的接收总功率以及该前置码判别器，连接于该功率累加器，用于将该前置信号的辨认码的接收总功率和临界功率值比较大小。

Description

前置信号检测平台

技术领域

本发明关于无线通讯的装置，特别是关于一种适用于各种不同检测参数的前置信号检测平台。

背景技术

由于频率的再利用(frequency reuse)性质，码分多路存取码分(code division multiple access，CDMA)***的带宽效率(bandwidthefficiency)比起其它多路存取***(如分频多路存取与分时多路存取)更加优越。此外，单元规划(cell planning)在码分分多路存取***相当简单。因此，码分分多路存取单元***将是未来的主流。使用一直序展频(direct sequence spread spectrum)码分多路存取技术的码分多路接取蜂窝式***(cellular systems)大幅地增加通信道(channel)容量。该***于最近的移动通讯***研究中吸引相当的注意。特别是第三代移动通讯联盟(Third generation partnership project，3GPP)宽带码分多路存取/分频双工(W-CDMA/FDD)***已被采用于一种用于IMT-2000第三代***的标准之一。

在第三代移动通讯联盟的宽带码分址***(W-CDMA，Wideband Code Division Multiple Access)***中，移动台，如蜂窝式电话(Cellular phone)，通过基站搜寻程序(Cell Search)，配合下行链路(Downlink)同步通信道(SCH，Synchronization Channels)、领航信道(CPICH，Common Pilot Channel)完成了移动台对基站同步。但是，由于移动台和基站间的距离存在一定程度的不确定性范围，此不确定性范围在信号时序上称为来回延迟(Round Trip Delay)，其大小由基站的涵盖范围所决定。因此，基站仍需对甫上传的移动台的信息进行同步。

在第三代移动通讯联盟的码分宽带码分址***中，上传上行链路(Uplink)的同步是通过随机进接信道(RACH，Random AccessChannel)中的动作机制完成的。由于采取时槽模式(Slotted Mode)，时序的不确定范围可缩小至上述的来回延迟(delay)之内，以简化搜寻的复杂度(complexity)。随机(random)进接信道是上行链路的传输信道，其所接收的范围包含整个基站所涵盖的区域。随机进接传输分成前置部分(Preamble Part)和信息部分(Message Part)。由于前置部分需和其它使用者的前置部分竞争而有碰撞的风险，故要等到前置部分完成同步后，移动台才会送出信息部分。如此可避免信息部分在前置部分尚未达成同步前便传送而对信道产生不必要的额外干扰。前置部分的初始传输功率由开放循环功率控制(Open Loop Power Control)机制决定的，辅以跃增功率(Power Ramping)来补偿因信道的衰退(Fading)、频率偏移(Frequency Offset)、干扰、功率量测误差等效应所造成的传输功率(transmission power)不足的现象，进而提升传送信息的成功机率。

基站通过在可能的时间范围内侦测前置部分的时间位置，可估计出基站和移动台间的来回延迟以完成基站对移动台的同步。在基站侦测到由移动台传送出的前置信号后，会由同步指引信道(AICH，Acquisition Indicator Channel)送出相对应的响应信号。移动台确认响应信号后，即可开始信息部分的传送。移动台的信息部分是以10毫秒的数据讯框(data frame)为单位作传送，亦可以有10或20毫秒的信息，其长度由上层决定。

一般而言，在直序展频***中欲对虚拟乱码(PN code)进行撷取，通常是以匹配滤波器(Matched Filter)或是主动相关器(ActiveCorrelator)辅以并行(Parallel)或串行(Serial)方式的检测策略。对于短而非周期性的信号(如随机进接信道的前置信号)的撷取，串行主动相关器由于撷取时间过久而不适合。因此平行主动相关器和匹配滤波器两者为随机进接前置信号的可能的撷取检测装置与方法。

近几年来，用于解决前置信号的可能的撷取检测装置与方法亦被揭露。见于颁给Durrant等人的美国专利号码第6,317,452号，标题为“Method and apparatus for wireless spread spectrumcommunication with preamble sounding gap”，其揭示以平行主动相关器作为前置信号的检测策略。另外，见于颁给Scott的美国专利号码第6,356,607号，标题为“Preamble code structure and detection methodand apparatus”，其揭示以匹配滤波器作为前置信号的检测策略。

其它解决方法亦可见于：

颁给Uchida等人的美国专利号码第6,366,603号；及

颁给Scott等人的美国专利号码第6,363,107号。

然而，以平行主动相关器作为前置信号的检测策略时，所需使用的主动相关器数目和来回延迟的可能范围大小成正比。故当基站涵盖范围增大时，来回延迟的可能范围也随的增大。此时采用平行主动相关器的检测方式将会使得检测器的数量设计过于庞大。但平行主动相关器作为前置信号的检测策略时，较易作分段功率累积来避免检测期间过大的相位偏移。另一方面，以匹配滤波器作为作为前置信号的检测策略时，其大小和所要撷取的码长度成正比。目前技术所要撷取的前置信号长度为4,096个时片(Chip)，匹配滤波器的设计亦过于复杂，并需考虑前置信号的分段或其它方法。此外，考量在撷取时可能存在的频率偏移(Frequency Offset)现象，前置信号可能需作分段撷取，再对每一段作非调功率累积。因此分段数目又使得两个检测策略在基站的设计时产生有不同的设计考量。

总括来说，前置信号检测器的设计需考量相当多参数，如基站涵盖范围(即来回延迟的可能范围)、分段撷取的码长度、采匹配滤波器或平行主动相关器架构的策略及撷取效能等因素，以设计出最适合该基站的撷取策略及架构。然而，当实际地去布署基站时，基站的涵盖范围必定无法像理想中的一样有固定的半径，而可能受制于地形、建筑物等因素而有不规则的涵盖范围，或在都会区及郊区也会有不同大小的涵盖范围。当环境、涵盖范围改变时，前置信号检测器的设计因素也需改变。因此如何去设计出同时适合各种不同基站所需的前置信号检测器，是基站设计中的一项重要考量。

发明内容

本发明的主要目的是提供一种前置信号检测平台，用于解决上述公知技术所限制的问题。

本发明的另一目的是提供一种前置信号检测平台，该前置信号检测平台可适用于不同基站，并根据不同的检测参数，如基站涵盖范围、分段撷取长度及数目、撷取效能所需，重新规划等，以最适用的策略及架构来进行前置信号的检测。

本发明的再一目的是提供一种前置信号检测平台，能提供给基站的前置信号检测功能一个完整的解决方案。

本发明的又一目的是提供一种通用型检测单元阵列(array)架构，可适用于任何码分多路存取***中的码撷取程序，并可依需要以不同的策略及参数来撷取所需要的码。

为达上述的目的，本发明提供一种前置信号检测平台，用于基站以检测一来自移动台的前置信号。该前置信号检测平台主要包含一均峰功率比解调器(Peak-to-Average Power Ratio demodulator，PAPR Demodulator)、一通用型检测器(generic detector)、一哈达码转换器(Hadamard transformer)、一功率累加器(power accumulator)及一前置码判别器(Preamble Detection Arbiter)。该均峰功率比解调器用于移除该前置信号的均峰功率比调变项。该通用型检测器，连接于该均峰功率比解调器，用于该前置信号的解扰乱及解展频检测。该哈达码转换器，连接于该通用型检测器，用于将该前置信号的码字符的功率检测值对应到该前置信号的多个辨认码的功率检测值。该功率累加器，连接于该哈达码转换器，用于将该前置信号的辨认码的功率检测值转成该前置信号的辨认码的接收总功率以及该前置码判别器，连接于该功率累加器，用于将该前置信号的辨认码(identification code)的接收总功率和临界功率值比较大小。

为达上述的目的，本发明更提供一种通用型检测器，用于基站以检测一来自移动台的前置信号。该通用型检测器包含一检测单元阵列，具有多个检测单元，用以对前置信号解扰乱及解展频的检测；一输出选择器，连接于该检测单元阵列，是根据所使用的检测策略及参数值，找出该检测单元阵列中的该前置信号的检测值输出处；一输出缓冲器(buffer)，连接于该输出选择器，用于将来自该输出选择器的该前置信号的检测值作暂存，并转成16个码字符检测值且并列地输出；一扰乱码分配器，连接于该检测单元阵列，用于配置扰乱码至该检测单元阵列中的各个检测单元；以及一资源库单元，用于根据在各种检测策略及参数下，以控制该通用型检测器中取出适当数量的该检测单元以构成适合的检测架构以进行该前置信号的检测。

本发明的特征是，该通用型检测器的检测单元阵列，配合相关的***电路，如输出选择器、输出缓冲器等可用来执行不同的检测策略，如匹配滤波器及主动相关器策略，以及各种的检测参数，如检测长度、分段数目、码相位数目等。因此根据本发明所提出的前置信号检测平台，可以很有弹性地调整检测策略及参数以因应不同基站所处的真实环境。

附图说明

图1为随机进接传输的时槽架构图；

图2为前置信号的检测流程图；

图3为根据本发明的前置信号检测平台的一实施例的结构图；

图4为图3的均峰功率比解调器的一实施例的结构图；

图5为图3的通用型检测器的一实施例的结构图；

图6为根据本发明的前置信号检测平台的平行主动相关器检测模式的策略；

图7为根据本发明的前置信号检测平台的匹配滤波器检测模式的策略；

图8为图5的检测单元阵列的一实施例的结构图；

图9为图8的检测单元的一实施例的结构图；

图10为图5的为输出选择器的一实施例的结构图；

图11为图5的输出缓冲器的一实施例的结构图；

图12为图11的输出缓冲器的一实施例的梯状缓冲器结构图；

图13为图11的输出缓冲器的一实施例的串行(serial)转并行(parallel)缓冲器(buffer)结构图；

图14为图5的扰乱码分配器的一实施例的结构图；

图15为图3的哈达码转换器的一实施例的结构图；

图16为图3的功率累加器的一实施例的结构图；

图17为图3的前置码判别器的一实施例的结构图。

10：均峰功率比解调器      11：二补码器

12：反相器(invertor)      13：加法器(adder)

14：并列转串行器          20：通用型检测器

21：检测单元阵列          22：输出选择器(selector)

23：输出缓冲器            24：扰乱码分配器

30：哈达码转换器          31：2对1多路器(multiplexer)

32：具16个加减法的操作(operation)网络

33：具16字段(field)的哈达码寄存器(register)

40：功率累加器            41：实虚部相加器

42：分段功率累加器        50：前置码侦测判别器

51：功率临界值寄存器      52：比较器(comparator)

53：检测标记位(flag)      54：码相位计数器(code phase counter)

210：检测单元             211：模式多路器

212：加减法器

213：具32个字段的位移寄存器(shift register)

220：N/16对1的多路器      230：串行转并列寄存器

231：16对1多路器          232：2对1多路器

233：对角式接线

240：扰乱码产生器(scrambling code generator)

241：1对16解多路器        242：1对N/16解多路器

243：2对1多路器           244：单位元寄存器

411：平方器               412：实部寄存器

413：加法器               421：加法器

422：多字段寄存器

具体实施方式

为了方便说明本发明，有需要先介绍前置信号的时槽架构。现请参考图1，其为随机进接传输的时槽架构图。随机进接传输是靠着分槽阿啰哈(Slotted ALOHA)的方式传送。移动台执行随机传输是从一段已经定义好的时间区间的起始点来开始传送，此时间区间称为进接时槽(Access Slot)，每个数据讯框(data frame)的长是10毫秒(ms)，每两个数据讯框含有15个进接时槽，每个进接时槽内共有5,120个时片(Chip)。所使用的时槽是由上层控制单元(control unit)在可使用的进接时槽中随机任选一个作为前置或信息传送之用，即是所谓的随机进接传输。

来自移动台的每个前置部分长度为4,096个时片，其中所含的复数值码(Complex-valued Code)是由长度均为4,096个时片的辨认码和扰乱码(Scrambling Code)两者作时片对时片相乘后，再乘上复数调变值所构成。该复数调变值一般而言为exp(j(π/4+πk/2))，其中k＝0，1，2，...，4095。辨认码为原长度为16时片的哈达码(Hadamard Code)连续重复256次所产生出来的。乘上复数调变值是为了降低峰均功率比(Peak-to-Average Power Ratio)。当本来的“双相移键入(BPSK，Binary Phase Shift Keying)”调变的信号乘上复数调变值exp(j(π/4+πk/2))后，即变成为“正交相移键入(QPSK，Quadrature Phase ShiftKeying)”调变的复数信号。从实部和虚部形成的坐标平面来看，两个位间的变化只会是九十度，而不是原先的一百八十度，亦即不会经过原点。如此可降低对功率放大器(amplifier)的线性度的要求，进而使硬件(hardware)的实现较为容易。

现请参考图2，其显示前置信号的检测流程图。该图将有助于了解本发明的前置信号检测平台。一前置信号来自移动台而被基站所接收。该前置信号在解展频及解扰乱之前，需先将转相部分移除以利简化检测器的设计。前置信号先经由功率均峰比解调器处理后，分别在实部和虚部得到x_I和x_Q。原来辨认码及扰乱码的功率将不确定地分布在实部x_I和虚部x_Q，需同时对两部分作相同的检测工作。由于前置信号的实部和虚部所需的后续处理程序及其所要对应的码皆相同，故可共享相同的硬件。经由并列转串行处理后，复数值x_I+jx_Q转换为两倍频率的实数值x，即实部和虚部值交错相间地构成一新的信号x。接着对该信号x进行解扰乱与解展频处理。该解扰乱与解展频处理亦即本发明的特征，是由检测单元阵列根据不同的检测参数，如所需搜寻的时间范围、分段的数目及长度、采用的检测架构等需求，作适当的重新规划组态以进行解扰乱和解展频。解扰乱和解展频处理可得到16个码字符(Code Symbol)所对应的功率检测值。经过哈达码转换处理后，前置信号的16个码字符(Code Symbol)所对应的功率检测值成为16组辨认码的功率检测值，其中实部和虚部还是分开处理的。通过功率累加器处理，实部和虚部的功率相加起来成为16组辨认码的(分段)接收功率

。若前置信号有分段处理时，根据分段的数目，将同一来回延迟的各段的功率累加起来成为16组辨认码在此来回延迟的接收总功率P_sig。最后该接收总功率P_sig和临界功率值P_thr比较大小，若是超过P_thr，且又是此基站所允许使用的辨认码，即标示为有效的前置信号接收。将此来回延迟的大小及其辨认码编号回报给基站的上层的进接机制，以利响应该移动台。

此处定义一些将会使用到的名词及代号。L：前置信号的总长度，共4,096个时片，L＝4096；M：分段检测的个数，即将前置信号分为几段来作检测；Lseq：每一段检测的长度，以时片为单位；N_u：来回延迟的范围，依据基站的涵盖半径所计算出来的；在本发明称之为码相位(Code Phase)：每一个可能出现前置码的单位时间点称为一码相位。

现请参考图3，其显示根据本发明的前置信号检测平台的一实施例的结构图，其主要包含一均峰功率比解调器(PAPR Demodulator)10、一通用型检测器(Generic Detector)20、一哈达码转换器(HadamardTransformer)30、一功率累加器(Power Accumulator)40及一前置码侦测判别器(Preamble Detection Arbiter)50等五个模块所组成。该前置信号检测平台可用于基站以接收一来自移动台的前置信号。该均峰功率比解调器10用于将该前置信号的均峰功率比调变项移除。该通用型检测器20，连接于该均峰功率比解调器10，能在不同的检测策略及参数值，用于该前置信号的解扰乱及解展频等检测。该哈达码转换器30，连接于该通用型检测器20，用于将该前置信号的16个码字符(Code Symbol)所对应的功率检测值转成为该前置信号的16组辨认码的功率检测值。该功率累加器40，连接于该哈达码转换器30，用于将该前置信号的16组辨认码的功率检测值转成该前置信号之16组辨认码的接收总功率。该前置码侦测判别器50，连接于该功率累加器40，用于将该前置信号的16组辨认码的接收总功率和临界功率值比较大小。在16组辨认码的接收总功率中若有超过临界功率值，且又是此基站所允许使用的辨认码，即标示该辨认码为有效的前置信号接收。将此来回延迟的大小及其辨认码编号回报给基站的上层的进接机制，以利响应该移动台。

该均峰功率比解调器10用于将前置信号的均峰功率比调变项移除。图4为图3的均峰功率比解调器10的一实施例的结构图，其更包含多个二补码器(2’s Complement)11、一反相器(Inverter)12、多个加法器(Adder)13及一个并行转串行器(Parallel-to-SerialTransformer)14所组成。根据较佳实施例，该多个二补码器11为四个且该多个反相器12为二个。其动作过程如下：该二补码器11、该反相器12、及该加法器13用于执行复数操作以解前置信号的均峰功率比调变。其中e_c和e_s为1或-1，故可简化原先的乘法操作r·e以改用二补码(complement)器。e_c和e_s值作为是否作二补码操作的选择线，若是其值为1，即r·1＝r，则不作二补码操作。反之，若是值为-1时，即r·(-1)＝-r，则执行二补码操作。。由于前置信号的实部和虚部所需的后续处理程序及其所要对应的码皆相同，故可共享相同的硬件。因此该平行转串行器14用于将该前置信号的实部和虚部x_I及x_Q交错重新组成序列输入进行下一级，即该通用型检测器20之检测。

图5为图3的该通用型检测器20的一实施例的结构图，其更包含一检测单元阵列(Detection Unit Array)21、一输出选择器(OutputSelector)22、一输出缓冲器(Output Buffer)23及一扰乱码分配器(Scrambling Code Dispatcher)24。该检测单元阵列21是根据匹配滤波器或主动相关器的检测策略及不同的参数值下，对该前置信号解扰乱及解展频。该输出选择器22，连接于该检测单元阵列21，系根据所使用的检测策略及参数值，找出该检测单元阵列21中的该前置信号的检测值输出处，并将其传送到该输出缓冲器23。该输出缓冲器23，连接于该输出选择器22，用于将来自该输出选择器22的该前置信号的检测值作适当地暂存，并转成16个码字符检测值且并列地输出给下一级哈达码转换器30使用。扰乱码分配器24，连接于该检测单元阵列21，适时地配置扰乱码至该检测单元阵列21中的各个检测单元。

前置信号检测器的设计需考量相当多参数，如基站涵盖范围(即来回延迟的可能范围)、分段撷取的码长度、采匹配滤波器或平行主动相关器架构的策略及撷取效能等因素，以设计出最适合该基站的撷取策略及架构。

现请参考图6，其说明根据本发明的前置信号检测平台的平行主动相关器检测模式的策略。在该前置信号检测平台中，用于解扰乱及解展频的检测器架构可以用平行主动相关器来组成。经解转相后的前置信号的实部和虚部x_I和x_Q分别送到各个主动相关器。每一个主动相关器负责一个码相位检测路作。由于辨认码字符(Code Symbol)是以重复256次的方式作展频的，故在主动相关器里解扰乱后，解展频的动作是将相间隔16个时片的解扰乱值、共256个加总在一起(假设无分段)，即可得到16个辨认码字符的检测值。一般而言，在此架构下，若有2N个主动相关器，对单一实部或虚部皆有N个主动相关器用以处理。当N≥N_u时，所有的码相位皆可以分配到一个主动相关器以作为检测前置信号，且可检测的长度为L，即4,096个时片皆可检测。当N＜N_u时，无法分配给所***相位专用的主动相关器，则码相位的检测需采共享的方式，且需使各个码相位有相同的检测长度，以利临界功率值P_thr的订定。

现请参考图7，其说明根据本发明的前置信号检测平台的匹配滤波器检测模式的策略。在该前置信号检测平台中，用于解扰乱及解展频的检测器架构可以用匹配滤波器来建构。在此架构里，需先依据信道的状态，经解转相后的前置信号决定一段适合的检测长度Lseq，而以Lseq级的匹配滤波器(Lseq-tap Matched Filter)来建立解扰乱程序(sequence)。匹配滤波器加总操作的部分如前所述，系分别对16个码字符(Code Symbol)作加总，即解展频动作，可得到16个辨认码字符的检测值。

上述两种检测模式的策略，有各自的设计考量及其优缺点。平行主动相关器的设计是取决于N和N_u的大小关系。然而，N是在基站制造出厂时所决定的，而N_u则会因所要布署的位置、地形、区域、建筑物等因素而有不同。因此在使用平行主动相关器的设计时，前置信号检测平台应保留相当的弹性来因应不同的使用需求。另一方面，匹配滤波器之设计则是取决于信道状态所决定之检测长度Lseq。然而，信道状态也会因基站所在的环境而有不同。因此最适合的前置信号检测器的架构无法在基站制造时就确定。鉴于两种不同的策略有各自的优缺点，且在使用任一策略时也需保有一定的弹性以因应不同的操作环境。根据本发明所提出了前置信号检测平台，可依上述不同的需求，执行任一种检测策略，且其中的各项参数亦是可依需求而重新设定的。

图8为图5的检测单元阵列21的一实施例的结构图，其包含N个检测单元(Detection Unit)210。该N个检测单元210是以m×p的矩阵方式排列(m×p＝N)，即m列p行。然而，较佳系，该N个检测单元210系以

的矩阵方式排列，即16列N/16行。请注意，第1列第1行的检测单元位于该检测单元阵列的右上方。该前置信号的检测结果会因所使用的不同策略及参数而由不同的检测单元输出。当该前置信号检测平台设定在匹配滤波器模式，且分段检测长度为Lseq，Lseq≤N，每一个码相位的16个辨认码字符检测结果会都由第Lseq/16行的16个检测单元210输出，即第Lseq/16行的16个检测单元210的出口输出。其中第一列的检测单元210负责对第一组辨认码字符进行检测，结果由第Lseq/16行的第一个检测单元210输出；第二列的检测单元210负责对第二组辨认码字符进行检测，结果由第Lseq/16行的第二个检测单元210输出；如此类推，最后第十六列的检测单元210负责对第十六组辨认码字符进行检测，结果由第Lseq/16行的第十六个检测单元210输出。此时的输出选择器22只需固定选择在第Lseq/16行的16个检测单元210以接收其检测结果。另一方面，若该前置信号检测平台设定在主动相关器模式时，每一个检测单元210是分配给一个码相位使用。所以针对单一码相位，在检测完Lseq个时片后，16个辨认码的检测结果都是由该码相位的检测单元210的v_i，j串行输出。该每一个检测单元210的指派方式是以纵向的方式或横向的方式，由右至左或由右至左，只要能合乎的顺序。根据本发明的较佳实施例，将第一行第一列的检测单元210指派给第一个码相位。第一行第二列的检测单元210指派给第二个码相位，以此类推。第二行第一列所属的检测单元210指派给第十七个码相位，再以此类推下去，以利于输出选择的设计。

图9为图8的该检测单元210的一实施例的结构图，其包含一模式多路器(Mode Multiplexer)211、一加减法器(Adder/Subtract)212及一具32个字段的位移寄存器(32-field Register)213。该模式多路器211用于选择该前置信号检测平台上的操作模式，亦即由为匹配滤波器或主动相关器模式中选择。若是该模式多路器211选择匹配滤波器模式，则此时检测单元阵列21中的同一列的检测单元210应执行和匹配滤波器相同的工作。当模式多路器211已选择到0，对每一检测单元里由其右侧的检测单元210读取输入y_i-1，再根据扰乱码c_i决定要该检测单元的y_i是要加入或是减去x_i，即y_i＝y_i-1+c_ix_i。该加减法器212，连接于该模式多路器211，用于该前置信号的实部或虚部的加减操作以解扰乱。由于辨认码s_k的产生(或称展频)是以重复256次的方式，因此相同辨认码字符相隔16个时片，又因为在此检测架构的设计里，采实部虚部交错共享硬件，所以y_i需延迟16x2＝32时片，才与下一位置的相同码字符解扰乱后的值相加解展频。该位移寄存器213，连接于该加减法器，用于将解扰乱后的前置信号的实部或虚部的值延迟32时片的时间以解展频。同理，若是该模式多路器211选择主动相关器模式，则此时检测单元阵列21中的每一个检测单元210应执行和主动相关器相同的工作。

图10为图5的为输出选择器22的一实施例的结构图，其包含多个N/16对1的多路器(N/16-to-1 Multiplexer)220。根据较佳实施例，该多个N/16对1的多路器220为十六个。该检测单元阵列的每一列对应至该输出选择器22。在说明其功能之前，先说明检测单元阵列在两种模式下其结果是如何输出的。该前置信号检测平台设定在使用匹配滤波器模式时，会由检测单元阵列21中的第Lseq/16行的第i个检测单元210产生辨认码字符i的各个码相位结果。因此每一列都有输出选择器(Output Selector)22固定选择第Lseq/16行的第i个检测单元210将检测结果送到输出缓冲器23。另一方面，当使用主动相关器模式时，一个检测单元210就负责一个码相位。在开始检测的第Lseq个时片之后，第一行的第一个检测单元210已有了第一个码相位的结果，第一列的输出选择器22会选择到第一行的第一个检测单元210，并以串行输出。因此共需16个时片的时间以输出16个码字符的功率值。而在第Lseq+1个时片时，第二个码相位的结果也产生了，因此第二列的输出选择器22则也会选择到第一行的第二个检测单元210，也需16个时片来输出结果。以此类推，当第Lseq+17时片之后，第十七个码相位的结果会由第二行的第一个检测单元210产生。在此同时，原先第一列的输出选择器22是选择到第一行的第一个检测单元210，已经过了16个时片，即第一个码相位的结果已输出完毕，此时已可以、也恰好需要切换到第二行的第一个检测单元210了。以此类推下去，可将检测结果送至该输出缓冲器23。总括来说，在匹配滤波器模式时，每一列的输出选择器22均固定选择到第Lseq/16行的第i个检测单元210。而该前置信号检测平台设定在主动相关器模式时，则在第Lseq个时片之后，各列的输出选择器22需依序选择到第i行的第Lseq/16的检测单元210，其切换间隔为16个时片，且第i+1列和第i列的激活时间相差一个时片。

图11为图5的输出缓冲器23的一实施例的结构图，其包含多个串行转并列寄存器(Serial-to-Parallel Register)230、一16对1多路器(16-to-1 Multiplexer)231、一2对1多路器(2-to-1 Multiplexer)232及一组对角式接线(Diagonal Wire)233。根据较佳实施例，该多个串行转并列寄存器230为十六个。每一个串行转并列寄存器230有16个字段，用于将16个码字符检测值由串行的方式转成并列的方式，提供给下一级哈达码转换器30使用。图12为图11的输出缓冲器23的一实施例的梯状缓冲器结构图。当该前置信号检测平台设定在匹配滤波器模式时，对一个码相位而言，其16个辨认码字符的检测值是分别由16列中的第Lseq/16行的第i个检测单元输出。每一个码字符的检测值输出在时间上都相差一个时片，又因此该前置信号的实、虚部交错处理，其检测值输出在时间上相差扩为两个时片，因此需有一个如图12所示的梯状缓冲器，让同一码相位的检测值可以并列输出，其中r_i代表由第Lseq/16行的第i个检测单元输出的检测值，r_i，j代表r_i对应于码相位j的输出，而R＝{r_1，j，r_2，j，r_3，j，L，r_16，j}即代表了第j个码相位的检测结果。图13为图11的输出缓冲器23的另一实施例的串行转并列缓冲器结构图。当该前置信号检测平台设定在主动相关器模式时，同一码相位的检测值会由同一串行输出，需16个时片的时间，相邻码相位结果会相差一个时片产生。故需一个如“图13”所示的十六组具16个字段的串行转并列缓冲器，其中r_i代表由第j行第i列的检测单元而来的结果，r_i，j代表r_i中的第j个码字符的检测值。r_i的十六个检测值依序到齐后，再由该16对1的多路器231选择此码相位，将其并列输出至下一级哈达码转换器30。将图12和图13合并起来即成为图11中的输出缓冲器23，在主动相关器模式时，和图13相同方式以16对1多路器231选择码相位的检测值，表示为R_AC。在匹配滤波器模式时，则是用如图12梯状的对角式接线233将码相位的检测值(表示为R_MF)输出。该来自主动相关器模式的码相位的检测值(R_AC)和来自匹配滤波器模式的码相位的检测值(R_MF)再通过2对1多路器232依其操作模式选择真正的检测结果输出。

图14为图5的扰乱码分配器24的一实施例的结构图，其包含一扰乱码产生器(Scrambling Code Generator)240、N/16个1对16解多路器(1-to-16 De-multiplexer)241、一1对N/16解多路器(1-to-N/16De-multiplexer)242、N个2对1多路器(2-to-1 Multiplexer)243及N个单位元寄存器(One-bit Register)244。该N个单位元寄存器244是用来暂存N个检测单元所需的扰乱码。该N个二对1多路器243，分别位于每两单位元寄存器244之间，用于选择扰乱码的来源，其选择线即是检测策略模式的控制线。举例来说，当该前置信号检测平台设定在平行主动相关器模式时，二对1多路器243会选择由其右侧扰乱码寄存器244读入扰乱码，即如图中的c_i→c_i+1。此时所有的扰乱码寄存器244形成一新位移寄存器的形式。该扰乱码产生器240用于依序产生扰乱码。来自该扰乱码产生器240产生的扰乱码会由左至右一直传递，即C1，C2，C3，..CN。每一扰乱码寄存器244(c_i)都会有完整的扰乱码传递过去，且彼此间在时序上差了一个时片。请同时参考图8与图9，该检测单元阵列21在平行主动式相关器模式时的动作情形。这就是用来提供检测单元阵列21在执行平行主动相关器策略时，每个码相位所属的检测单元210中所需要的解扰乱码，其中图14中的c_i即是提供第i个码相位的检测单元的扰乱码。另一方面，当该前置信号检测平台设定在匹配滤波器模式时，该二对1多路器243会选择由其下方的该1对16解多路器241读入扰乱码。此时的该N/16解多路器242和该1对16解多路器241用于将扰乱码产生器240所产生的扰乱码立即地送到需要的检测单元。立即式的更新扰乱码可使匹配滤波器策略更有弹性，不用额外的时间更新扰乱码。尤其在前置信号作分段检测时，不同分段的扰乱码亦不相同。于分段检测其间，扰乱码更新时，若有额外的更新延迟，将会使得能够检测的长度缩短而造成检测效能降低。该1对N/16解多路器242是用来选择N/16个行输出中的第几行，且该行的1对N/16解多路器242则是再选择此行中的第几列的扰乱码需更新。

需注意的是，根据本发明的该前置信号检测平台的特征由该具有多个检测单元的检测单元阵列的资源库(Resource Pool)单元(未显示于图中)配合相关***电路所组成的。根据不同范围的来回延迟、不同的检测策略、分段长度及数目等检测参数，该前置信号检测平台由资源库单元中取出适当数量的检测单元以构成适合的检测架构以进行前置信号的检测工作。因此，该前置信号检测平台可推广应用于任何一码分多重存取通讯***中的前置信号检测或码撷取的架构设计。

图15为图3的该哈达码转换器30的一实施例的结构图，其包含一2对1多路器(2-to-1 Multiplexer)31、一具16个加减法的操作网络(Add & Subtract Calculation Network)32及一具16字段的哈达码寄存器(16-field Hadamard Register)33。此处所使用的哈达码转换方法是矩阵分解后的递归式快速哈达码转换法，有16个输入值，需log₂16＝4次的递归。在第一次递归时，该2对1多路器31会选择由输入口R输入，经过该加减法操作网络32所内含的固定矩阵操作后，暂存入该哈达码寄存器33。第二、三、四次递归时，该2对1多路器31都选择由输入口R^tmp递归输入该哈达码寄存器33的暂存值进行操作。最后输出哈达码转换结果，即为该前置信号的十六组辨认码的功率检测值。

图16为图3的该功率累加器40的一实施例的结构图，其更包含多个实虚部相加器(Branch Combiner)41和多个分段功率累加器(Segment Power Accumulator)42。根据较佳实施例，该多个实虚部相加器41和多个分段功率累加器42皆为十六个。每一对相对应的实虚部相加器41和分段累加器42用于计算累积一组辨认码的检测功率值。该实虚部相加器41更包含一平方器(Squarer)411、一实部寄存器(Real-part Register)412、及一加法器(Adder)413。由于来自该哈达码转换器30的输出检测值

还是以实虚部交错串行的方式输出至实虚部相加器41。该平方器411将来自该哈达码转换器30的输出检测值转换真正的功率值。实部的功率先暂存在实部寄存器412，下一个虚部功率计算完后，再和实部寄存器412中的实部功率以加法器413相加成为该一组辨认码的分段检测功率值。该一组辨认码的分段检测功率值再交给该分段累加器42作同一码相位上各段功率的累加。该分段累加器42包含一加法器(Adder)421及一多字段寄存器(Multiple Field Register)422。该寄存器422用于暂存前段累积的功率，再和下一段功率以加法器421相加后再存入该寄存器422中。直到最后一段累积功率加入后，该前置信号的16组辨认码的接收总功率得到并输出给下一级的该前置码判别器50。

图17为图3的该前置码判别器50的一实施例的结构图，其更包含一功率临界值寄存器(Threshold Power Value Register)51、多个比较器(Comparator)52、一检测标记位(Detection Flag)53及一码相位计数器(Code Phase Counter)54。根据较佳实施例，该多个比较器52为十六个。该功率临界值寄存器51用于给前置信号检测的上层控制单元写入功率临界值。该十六个比较器52用于分别比较十六组辨认码上的功率检测值是否超过功率临界值， $P_{s^{\left(i\right)}}\≥P_{\mathrm{thr}}.$ 若某一组的辨认码上的功率检测值超过功率临界值，则其相对应的所属的该检测标记位53字段设为1，代表有检测到移动台上传此辨认码。最后检测标记位53的输出和由码相位计数器54所产生的该前置信号的码相位一起传送至上层控制单元。因此，根据该前置信号的检测结果，即前置信号的码相位处与辨认码，基站可知道移动台上传的前置信号以请求传送其信息信号。

Claims (19)

1.一种前置信号检测平台，用于基站以检测一来自移动台的前置信号，其特征是，其包含：

一均峰功率比解调器，其移除该前置信号的均峰功率比调变项；

一通用型检测器，连接于该均峰功率比解调器，其对该前置信号的解扰乱及解展频检测；

一哈达码转换器，连接于该通用型检测器，其将该前置信号的码字符的功率检测值对应到该前置信号的复数个辨认码的功率检测值；

一功率累加器，连接于该哈达码转换器，其将该前置信号的辨认码的功率检测值转成该前置信号的辨认码的接收总功率；及

一前置码判别器，连接于该功率累加器，其将该前置信号的辨认码的接收总功率和临界功率值比较大小。

2.如权利要求1所述的前置信号检测平台，其特征是，该通用型检测器包含：

一检测单元阵列，其对该前置信号在各种检测策略及参数下进行解扰乱及解展频；

一输出选择器，连接于该检测单元阵列，其根据所使用的检测策略及参数值，找出该检测单元阵列中的该前置信号的检测值输出处；

一输出缓冲器，连接于该输出选择器，其将来自该输出选择器的该前置信号的检测值作暂存，并转成16个码字符检测值且并列地输出；以及

一扰乱码分配器，连接于该检测单元阵列，用于配置扰乱码至该检测单元阵列中的各个检测单元。

3.如权利要求2所述的前置信号检测平台，其特征是，该检测单元阵列由N个检测单元以M列P行的矩阵方式排列，其中M×P＝N。

4.如权利要求2所述的前置信号检测平台，其特征是，该检测单元阵列由N个检测单元以16列N/16行的矩阵方式排列，其中该检测单元阵列的每一个检测单元是分配给该前置信号的每一个码相位使用。

5.如权利要求4所述的前置信号检测平台，其特征是，该检测单元所检测的该前置信号的分段检测长度为Lseq，且每一个该前置信号的码相位的辨认码字符的检测结果由第Lseq/16行的各个检测单元输出。

6.如权利要求3所述的前置信号检测平台，其特征是，该检测单元包含：

一模式多路器，其选择该前置信号检测平台上的操作模式；

一加减法器，连接于该模式多路器，其对该前置信号的实部或虚部的加减操作以解扰乱；以及

一具32个字段的位移寄存器，连接于该加减法器，用于将解扰乱后的前置信号的实部或虚部的值延迟32时片的时间以解展频。

7.如权利要求2所述的前置信号检测平台，其特征是，该输出选择器由复数个N/16对1的多路器组成以对应至每一列的每一该检测单元。

8.如权利要求7所述的前置信号检测平台，其特征是，该检测单元所检测的该前置信号的分段检测长度为Lseq，该输出选择器的所有列的N/16对1的多路器都选到第Lseq/16行的检测单元的输出。

9.如权利要求7所述的前置信号检测平台，其特征是，该输出选择器的个别N/16对1的多路器依据该前置信号的码相位的检测结果的产生时间选择到对应的该检测单元输出。

10.如权利要求2所述的前置信号检测平台，其特征是，该输出缓冲器包含：

复数个串行转并列寄存器，其暂存该前置信号的码字符的检测结果，且由串行的方式转成并列的方式；

一对角式接线，其将暂存于该串行转并列寄存器的该前置信号的码字符的检测结果取出同一码相位的结果；以及

一2对1多路器，其选择该前置信号检测平台的操作模式，以将该对角式接线索取出的该码相位的结果并列地输出。

11.如权利要求2所述的前置信号检测平台，其特征是，该输出缓冲器包含：

复数个串行转并行寄存器，其暂存该前置信号的码相位的检测结果；

一16对1多路器，暂存于串行转并列寄存器的该码相位，并将该码相位的检测结果并列地输出；以及

一2对1多路器，选择该前置信号检测平台的操作模式，将该16对1多路器取出的该码相位的结果并列地输出。

12.如权利要求11所述的前置信号检测平台，其特征是，该复数个串行转并列寄存器为十六个。

13.如权利要求2所述的前置信号检测平台，其特征是，该扰乱码分配器包含：

一扰乱码产生器，产生该检测单元所需的扰乱码；

复数个单位元寄存器，暂存该扰乱码产生器所产生的该扰乱码，并串行传送至所需要的该检测单元；以及

复数个2对1多路器，选择该前置信号检测平台的操作模式，以决定该扰乱码产生器所产生的该扰乱码进入该单位元寄存器的方式。

14.如权利要求2所述的前置信号检测平台，其特征是，该扰乱码分配器包含：

一扰乱码产生器，产生该检测单元所需的扰乱码；

1对N/16解多路器，连接于该扰乱码产生器，其接收该扰乱码产生器所产生的该扰乱码，并决定由第几行输出，且再选择该行中的第几列的扰乱码需更新；

N/16个1对16解多路器，连接于该1对N/16解多路器，用来将来自该1对N/16解多路器的扰乱码送到该需要的检测单元；

复数个单位元寄存器，连接于该1对16解多路器，将来自该1对16解多路器的扰乱码，串行传送至所需要的该检测单元；以及

复数个2对1多路器，每一2对1多路器连接在两个单位元寄存器之间，选择该前置信号检测平台的操作模式，以决定该扰乱码产生器所产生的该扰乱码进入该单位元寄存器的方式。

15.如权利要求1所述的前置信号检测平台，其特征是，该功率累加器包含：

复数个实虚部相加器，将该前置信号的该辨认码的实虚部分段功率检测值转成真正的分段功率检测值；以及

复数个分段累加器，将该实虚部相加器所得的该真正的分段功率检测值以同一码相位来作功率累加，以得到该前置信号的该辨认码的接收总功率检测值。

16.如权利要求15所述的前置信号检测平台，其特征是，该实虚部相加器包含：

一平方器，将前置信号的该辨认码的实虚部分段功率检测值作操作；

一实部寄存器，连接于该平方器，暂存该平方器所得的实部的功率以等待下一个虚部功率计算；以及

一加法器，连接于该实部寄存器，将计算过的虚部功率和该实部寄存器中的实部功率相加成为该辨认码的分段功率检测值。

17.如权利要求16所述的前置信号检测平台，其特征是，该分段累加器包含：

一加法器，

一具多个字段的寄存器，连接于加法器，暂存该辨认码的分段累积功率，再和下一段该辨认码的分段功率检测值以该加法器相加后再存入该寄存器中，直到最后一段该辨认码的分段功率检测值累加入后输出。

18.如权利要求1所述的前置信号检测平台，其特征是，该前置码判别器包含：

一功率临界值寄存器，储存一功率临界值；

复数个比较器，其比较来自该功率累加器输出的该前置信号的十六组辨认码的接收总功率与该功率临界值；

一检测标记位，其将其对应的检测标记位字段设为1，当该前置信号的十六组辨认码的接收总功率超过该功率临界值，以代表检测该前置信号中用于上传的辨认码；以及

一码相位计数器，将检测出的该码相位随着该检测标记位的检测结果传送至该前置信号检测平台的上层控制单元。

19.一种通用型检测器，用于基站以检测一来自移动台之前置信号，其特征是，至少包含：

一检测单元阵列，具有复数个检测单元，其对前置信号解扰乱及解展频的检测；

一输出选择器，连接于该检测单元阵列，是根据所使用的检测策略及参数值，找出该检测单元阵列中的该前置信号的检测值输出处；

一输出缓冲器，连接于该输出选择器，其将来自该输出选择器的该前置信号的检测值作暂存，并转成16个码字符检测值且并列地输出；

一扰乱码分配器，连接于该检测单元阵列，其配置扰乱码至该检测单元阵列中的各个检测单元；以及

一资源库单元，其根据在各种检测策略及参数下，以控制该通用型检测器中以取出适当数量的该检测单元以构成适合的检测架构以进行该前置信号的检测。

Images