JPH03131149A - Ｐｓｋ復調方式 - Google Patents
Ｐｓｋ復調方式Info
- Publication number
- JPH03131149A JPH03131149A JP1269649A JP26964989A JPH03131149A JP H03131149 A JPH03131149 A JP H03131149A JP 1269649 A JP1269649 A JP 1269649A JP 26964989 A JP26964989 A JP 26964989A JP H03131149 A JPH03131149 A JP H03131149A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- frequency
- psk
- bit timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 abstract description 3
- 238000005070 sampling Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Landscapes
- Radio Relay Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＳＫ復調方式に関し、特に移動体から発せ
られるドツプラ効果によってキャリア周波数が変化する
状態におけるＰＳＫ信号の捕そく、復調を行うＰＳＫ復
調方式に関する。
られるドツプラ効果によってキャリア周波数が変化する
状態におけるＰＳＫ信号の捕そく、復調を行うＰＳＫ復
調方式に関する。
従来、この種の２つのＰＳＫ復調方式を第２図。
第３図のブロック図により説明する。まず、第２図に示
すＰＳＫ復調方式は、入力されるＰＳＫ変調信号がビッ
ト同期回路９およびミクサー３，４へ入力される。ビッ
ト同期回路９は、入力信号のキャリア位相によらずビッ
トタイミングを再生する。電圧制御発振器（以下ＶＣＯ
という）１の発振信号は分配器２で０°と９０°の位相
の２信号に分配されて、ローカル信号としてミクサー３
゜４に供給され入力されるＰＳＫ変調信号を変換する。
すＰＳＫ復調方式は、入力されるＰＳＫ変調信号がビッ
ト同期回路９およびミクサー３，４へ入力される。ビッ
ト同期回路９は、入力信号のキャリア位相によらずビッ
トタイミングを再生する。電圧制御発振器（以下ＶＣＯ
という）１の発振信号は分配器２で０°と９０°の位相
の２信号に分配されて、ローカル信号としてミクサー３
゜４に供給され入力されるＰＳＫ変調信号を変換する。
変換された９０°の位相差を有する２信号はフィルタ５
，６で高調波成分が除去され、ビットタイミングに同期
してＡ／Ｄ変換器７，８でデジタル化された工相、Ｑ相
のデータ信号となる。演算器１０ではｊａｎ−１Ｑ／Ｉ
の処理を行ない、位相角Ｑｐが出力されてループフィル
タ１１経由Ｄ／Ａ変換器１８にてアナログ変換される。
，６で高調波成分が除去され、ビットタイミングに同期
してＡ／Ｄ変換器７，８でデジタル化された工相、Ｑ相
のデータ信号となる。演算器１０ではｊａｎ−１Ｑ／Ｉ
の処理を行ない、位相角Ｑｐが出力されてループフィル
タ１１経由Ｄ／Ａ変換器１８にてアナログ変換される。
ここで、前述のようにドツプラ効果等による周波数のず
れたＰＳＫ変調信号が入力する場合には、加算器１７に
てスイープ発振回路２０のスイープ信号を前述のＤ／Ａ
変換器１８のアナログ信号に加算して一４ＶＣＯ１の発
振周波数を強制的にスィーブすることによって位相同期
ループの捕そく範囲に移動させていた。
れたＰＳＫ変調信号が入力する場合には、加算器１７に
てスイープ発振回路２０のスイープ信号を前述のＤ／Ａ
変換器１８のアナログ信号に加算して一４ＶＣＯ１の発
振周波数を強制的にスィーブすることによって位相同期
ループの捕そく範囲に移動させていた。
次にもう一方のＰＳＫ復調方式は、第３図に示すように
、前記の従来例のスイープ信号発生回路２０を止め、周
波数弁別回路２１を演算器１０による位相比較部とは独
立にＡ／Ｄ変換器７，８の出力に付加して、周波数ずれ
に相当する検出信号を取り出し、ループフィルタ１６経
由加算器１７にて前述の位相比較信号と合成する。この
周波数ずれの検出信号をｖＣ○１に帰還して位相同期ル
ープの捕そく範囲に引き込んでいた。
、前記の従来例のスイープ信号発生回路２０を止め、周
波数弁別回路２１を演算器１０による位相比較部とは独
立にＡ／Ｄ変換器７，８の出力に付加して、周波数ずれ
に相当する検出信号を取り出し、ループフィルタ１６経
由加算器１７にて前述の位相比較信号と合成する。この
周波数ずれの検出信号をｖＣ○１に帰還して位相同期ル
ープの捕そく範囲に引き込んでいた。
上述した従来の第１例であるＶＣＯ発振周波数を強制的
にスイープすることによるＰＳＫ復調方式では、周波数
のスイープ範囲がビットレート周波数よりも広い場合に
は、ビットレート周波数の整数倍のスィーブ周波数で、
位相誤差がゼロとなり、擬似同期を発生するという欠点
がある。また、スィーブ速度は位相同期ループの応答速
度よりも遅くする必要があるため、信号の捕捉に時間が
長くなる欠点もある。又、従来の第２例である周波数弁
別器と周波数同期ループを併用するＰＳＫ復調方式では
、回路構成が複雑で、大規模なものとなる欠点がある。
にスイープすることによるＰＳＫ復調方式では、周波数
のスイープ範囲がビットレート周波数よりも広い場合に
は、ビットレート周波数の整数倍のスィーブ周波数で、
位相誤差がゼロとなり、擬似同期を発生するという欠点
がある。また、スィーブ速度は位相同期ループの応答速
度よりも遅くする必要があるため、信号の捕捉に時間が
長くなる欠点もある。又、従来の第２例である周波数弁
別器と周波数同期ループを併用するＰＳＫ復調方式では
、回路構成が複雑で、大規模なものとなる欠点がある。
本発明のＰＳＫ復調方式は、キャリア周波数が変動する
ＰＳＫ変調入力信号を９０度位相差のある電圧制御発振
器と混合して１相信号とＱ相信号とを作成し、Ａ／Ｄ変
換された１相信号とＱ相信号とを出力するＰＳＫ復調手
段と、前記ＰＳＫ変調入力信号からビットタイミングを
再生するビット同期抽出手段と、 前記Ａ／Ｄ変換された１相信号とＱ相信号とからｔａｎ
−１Ｑ／Ｉの演算処理を行いビットタイミング位相との
位相角を求めて位相補正信号を前記電圧制御発振器に帰
還する第１の補正手段とを有するＰＳＫ復調方式におい
て、ビット同期抽出手段から順次出力される一つ前のビ
ットタイミング位相と現時点のビットタイミング位相と
の差から前記ＰＳＫ変調入力信号の周波数ずれを算定し
てこの周波数ずれ補正信号を前記電圧制御発振器に帰還
する第２の補正手段を有する。
ＰＳＫ変調入力信号を９０度位相差のある電圧制御発振
器と混合して１相信号とＱ相信号とを作成し、Ａ／Ｄ変
換された１相信号とＱ相信号とを出力するＰＳＫ復調手
段と、前記ＰＳＫ変調入力信号からビットタイミングを
再生するビット同期抽出手段と、 前記Ａ／Ｄ変換された１相信号とＱ相信号とからｔａｎ
−１Ｑ／Ｉの演算処理を行いビットタイミング位相との
位相角を求めて位相補正信号を前記電圧制御発振器に帰
還する第１の補正手段とを有するＰＳＫ復調方式におい
て、ビット同期抽出手段から順次出力される一つ前のビ
ットタイミング位相と現時点のビットタイミング位相と
の差から前記ＰＳＫ変調入力信号の周波数ずれを算定し
てこの周波数ずれ補正信号を前記電圧制御発振器に帰還
する第２の補正手段を有する。
次に、本発明について図面を参照して説明する。
第、１図は、本発明の一実施例のブロック図である。第
１図において、入力されるＰ Ｓ Ｋ変調信号はビット
同期回路９およびミクサー３，４へ入力される。ビット
同期回路９は、入力信号のキャリア位相によらずビット
タイミングを再生する。電圧制御発振器（以下ｖＣＯと
いう）１の発振信号は、分配器２でＯｏと９０゛の位相
の２信号に分配されてローカル信号としてミクサー３，
４に供給され入力されるＰＳＫ変調信号を変換する。変
換された９０°の位相差を有する２信号はフィルタ５，
６で高周波成分が除去され、ビットタイミングに同期し
てＡ／Ｄ変換器７，８でデジタル化された工相、Ｑ相の
データ信号となる。演算器１０では一９０°から＋９０
°の範囲で位相角を求めるｊａｎ−１Ｑ／Ｉの処理を行
ない、位相角Ｑ、が出力されてループフィルタ１１経由
Ｄ／Ａ変換器８を介してＶＣＯ１を制御している。入力
信号の捕捉時にはこれと並行して、演算器１２で−１８
０゜から＋１８０°の範囲で位相角を求める。ｔａｎ−
’２（Ｉ、Ｑ）の処理が行なわれ、周波数同期ループ用
位相比較データθ（ｋ）が算出される。この算出された
データθ（ｋ）は１周期ごとにＤ形フリップフロップ１
３に記録される。判定回路１４は、Ｄ形フリップフロッ
プから出力される１サンプル前の位相比較データθ（ｋ
−１）と現時点の位相比較データθ（ｋ）との間で、次
の判定を行う。すなわち、θ（ｋ）及びθ（ｋ−１）の
差が９０°を越えているときにはデータの変化による位
相シフトであると判定し、そうでない場合には周波数ず
れによる位相の回転であるとみなされる。周波数ずれに
よる位相の回転による場合、演算回路１５によって（１
）式の演算が行なわれ周波数ずれｆが算出される。
１図において、入力されるＰ Ｓ Ｋ変調信号はビット
同期回路９およびミクサー３，４へ入力される。ビット
同期回路９は、入力信号のキャリア位相によらずビット
タイミングを再生する。電圧制御発振器（以下ｖＣＯと
いう）１の発振信号は、分配器２でＯｏと９０゛の位相
の２信号に分配されてローカル信号としてミクサー３，
４に供給され入力されるＰＳＫ変調信号を変換する。変
換された９０°の位相差を有する２信号はフィルタ５，
６で高周波成分が除去され、ビットタイミングに同期し
てＡ／Ｄ変換器７，８でデジタル化された工相、Ｑ相の
データ信号となる。演算器１０では一９０°から＋９０
°の範囲で位相角を求めるｊａｎ−１Ｑ／Ｉの処理を行
ない、位相角Ｑ、が出力されてループフィルタ１１経由
Ｄ／Ａ変換器８を介してＶＣＯ１を制御している。入力
信号の捕捉時にはこれと並行して、演算器１２で−１８
０゜から＋１８０°の範囲で位相角を求める。ｔａｎ−
’２（Ｉ、Ｑ）の処理が行なわれ、周波数同期ループ用
位相比較データθ（ｋ）が算出される。この算出された
データθ（ｋ）は１周期ごとにＤ形フリップフロップ１
３に記録される。判定回路１４は、Ｄ形フリップフロッ
プから出力される１サンプル前の位相比較データθ（ｋ
−１）と現時点の位相比較データθ（ｋ）との間で、次
の判定を行う。すなわち、θ（ｋ）及びθ（ｋ−１）の
差が９０°を越えているときにはデータの変化による位
相シフトであると判定し、そうでない場合には周波数ず
れによる位相の回転であるとみなされる。周波数ずれに
よる位相の回転による場合、演算回路１５によって（１
）式の演算が行なわれ周波数ずれｆが算出される。
ここでＴ （ｓｅｃ）はビットタイミング周期である。
周波数ずれｆは周波数同期ループ用ループフィルタ１６
に供給され、ループフィルタ１１とともにＶＣＯ１を制
御して周波数同期ループを構成し位相同期がとられる。
に供給され、ループフィルタ１１とともにＶＣＯ１を制
御して周波数同期ループを構成し位相同期がとられる。
以上説明したように、本発明は、ｊａｎ−’ ２の演算
処理を行う回路およびその位相比較値の変化を判定する
回路を設けているので、データの変化による位相シフト
を除去して、周波数ずれを推定できるために周波数同期
ループを併用することができ、擬似同期を防止し、かつ
、捕そく時間を短縮できるという効果がある。
処理を行う回路およびその位相比較値の変化を判定する
回路を設けているので、データの変化による位相シフト
を除去して、周波数ずれを推定できるために周波数同期
ループを併用することができ、擬似同期を防止し、かつ
、捕そく時間を短縮できるという効果がある。
４、
第１図は本発明の一実施例を示すブロック図、第２図、
第３図は従来のＰＳＫ復調方式のブロック図である。 １・・・・・・電圧制御発振器（ＶＣＯ）、２・・・・
・・分配器、３，４・・・・・ミクサー ５，６・・・
・・・フィルタ、７．８・・・・・・Ａ／Ｄ変換器、９
・・・・・・ビット同期回路、１０．１２・・・・・・
演算器、１１．１６・・・・・・ループフィルタ、１３
・・・・・・Ｄ形フリップフロップ、１４・・・・・・
判定回路、１５・・・・・・演算回路、１７・・・・・
・加算器、１８・・・・・・Ｄ／Ａ変換器。
第３図は従来のＰＳＫ復調方式のブロック図である。 １・・・・・・電圧制御発振器（ＶＣＯ）、２・・・・
・・分配器、３，４・・・・・ミクサー ５，６・・・
・・・フィルタ、７．８・・・・・・Ａ／Ｄ変換器、９
・・・・・・ビット同期回路、１０．１２・・・・・・
演算器、１１．１６・・・・・・ループフィルタ、１３
・・・・・・Ｄ形フリップフロップ、１４・・・・・・
判定回路、１５・・・・・・演算回路、１７・・・・・
・加算器、１８・・・・・・Ｄ／Ａ変換器。
Claims (2)
- （１）キャリア周波数が変動するＰＳＫ変調入力信号を
９０度位相差のある電圧制御発振器と混合してＩ相信号
とＱ相信号とを作成し、Ａ／Ｄ変換されたＩ相信号とＱ
相信号とを出力するＰＳＫ復調手段と、前記ＰＳＫ変調
入力信号からビットタイミングを再生するビット同期抽
出手段と、前記Ａ／Ｄ変換されたＩ相信号とＱ相信号と
からｔａｎ＾−＾１Ｑ／Ｉの演算処理を行いビットタイ
ミング位相との位相角を求めて位相補正信号を前記電圧
制御発振器に帰還する第１の補正手段とを有するＰＳＫ
復調方式において、 前記ビット同期抽出手段から順次出力される一つ前のビ
ットタイミング位相と現時点のビットタイミング位相と
の差から前記ＰＳＫ変調入力信号の周波数ずれを算定し
てこの周波数ずれ補正信号を前記電圧制御発振器に帰還
する第２の補正手段を有することを特徴とするＰＳＫ復
調方式。 - （２）前記第２の補正手段がデータの１周期ごとに算出
される位相比較データθ（ｋ）を記憶するＤ形フリップ
フロップ回路と、前記Ｄ形フリップフロップ回路に記憶
されていた１周期前の位相比較データθ（ｋ−１）とθ
（ｋ）とを比較してθ（ｋ）とθ（ｋ−１）との位相差
が９０゜を超えているか否かを判定する判定回路と、９
０゜を超えていると判定された場合にθ（ｋ）−θ（ｋ
−１）／２πＴ（Ｔ秒はビットタイミング周期）の演算
を行い周波数ずれの値を出力する演算回路とを有するこ
とを特徴とする請求項１記載のＰＳＫ復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269649A JPH03131149A (ja) | 1989-10-16 | 1989-10-16 | Ｐｓｋ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269649A JPH03131149A (ja) | 1989-10-16 | 1989-10-16 | Ｐｓｋ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131149A true JPH03131149A (ja) | 1991-06-04 |
Family
ID=17475290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269649A Pending JPH03131149A (ja) | 1989-10-16 | 1989-10-16 | Ｐｓｋ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440267A (en) * | 1993-09-14 | 1995-08-08 | Nec Corporation | Demodulator |
-
1989
- 1989-10-16 JP JP1269649A patent/JPH03131149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440267A (en) * | 1993-09-14 | 1995-08-08 | Nec Corporation | Demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041686B2 (ja) | 周波数検出器および位相ロック・ループ | |
| JP3296618B2 (ja) | 位相ロックループ | |
| US6982592B2 (en) | Zero if complex quadrature frequency discriminator and FM demodulator | |
| JP2557426B2 (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JPH07105822B2 (ja) | 自動周波数制御装置 | |
| US5410573A (en) | Digital phase-locked loop circuit | |
| JPH05211536A (ja) | 搬送波再生デジタル回路をもつコヒーレントな復調装置 | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US6753711B2 (en) | Digital summing phase-lock loop circuit with sideband control and method therefor | |
| US6255858B1 (en) | Phase-frequency detector and phase-locked loop circuit incorporating the same | |
| EP0098705B1 (en) | Phase lock loop circuit | |
| JPH0449822B2 (ja) | ||
| JPH03131149A (ja) | Ｐｓｋ復調方式 | |
| US5253042A (en) | Burst phase detection circuit | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPS644386B2 (ja) | ||
| JP2940920B2 (ja) | コスタスループ型復調装置 | |
| EP0709992B1 (en) | Costas loop | |
| JPH0718189Y2 (ja) | 位相同期ループ回路 | |
| JPH0795257A (ja) | 同期検波復調装置の搬送波再生回路 | |
| JPH09284352A (ja) | キャリア再生装置 | |
| JP2591239B2 (ja) | ビット同期回路 | |
| JP3427408B2 (ja) | クロック再生回路 |