JP2575883B2 - 相互バックアップ可能なシーケンサ機構 - Google Patents
相互バックアップ可能なシーケンサ機構Info
- Publication number
- JP2575883B2 JP2575883B2 JP1200796A JP20079689A JP2575883B2 JP 2575883 B2 JP2575883 B2 JP 2575883B2 JP 1200796 A JP1200796 A JP 1200796A JP 20079689 A JP20079689 A JP 20079689A JP 2575883 B2 JP2575883 B2 JP 2575883B2
- Authority
- JP
- Japan
- Prior art keywords
- sequencer
- state
- input
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は相互バックアップ可能なシーケンサ機構に関
するものである。
するものである。
（従来の技術） シーケンサを利用した制御回路では、スイッチや電磁
弁等の入出力機器とシーケンサ本体とは、入出力インタ
フェースを経由して入出力回線で接続されており、この
入出力回線を介して信号の授受を行ってシーケンサ本体
で連続的にロジック制御を行っている。
弁等の入出力機器とシーケンサ本体とは、入出力インタ
フェースを経由して入出力回線で接続されており、この
入出力回線を介して信号の授受を行ってシーケンサ本体
で連続的にロジック制御を行っている。
（発明が解決しようとする課題） 各装置に対して１台のシーケンサのみで制御を行う方
式、いわゆる単一システム方式では、シーケンサが故障
すると、ロジック制御が不可能となるので、前述の入出
力機器を構成要素とする装置の運転が停止してしまい、
安全上に問題を有すると共に、この装置の運転再開は、
基本的にはシーケンサが復旧するまでは不可能である。
式、いわゆる単一システム方式では、シーケンサが故障
すると、ロジック制御が不可能となるので、前述の入出
力機器を構成要素とする装置の運転が停止してしまい、
安全上に問題を有すると共に、この装置の運転再開は、
基本的にはシーケンサが復旧するまでは不可能である。
本発明は、このような課題を解決することを目的とす
るものである。
るものである。
（課題を解決するための手段） 上述した課題を解決するために、本発明では、一対の
シーケンサを入出力回線の切替により選択動作可能に構
成すると共に、夫々のシーケンサに、他方のシーケンサ
が読出可能な状態信号記憶手段を設け、夫々のシーケン
サは、動作時においては、その動作状態に対応する所定
の状態信号を自体の状態信号記憶手段に書き込み、また
非動作時においては、他方のシーケンサの状態信号記憶
手段に記憶された状態信号を随時読み出し、読み出した
状態信号に基づいて自体の内部状態を推移させて待機さ
せる構成とした相互バックアップ可能なシーケンサ機構
を提案する。
シーケンサを入出力回線の切替により選択動作可能に構
成すると共に、夫々のシーケンサに、他方のシーケンサ
が読出可能な状態信号記憶手段を設け、夫々のシーケン
サは、動作時においては、その動作状態に対応する所定
の状態信号を自体の状態信号記憶手段に書き込み、また
非動作時においては、他方のシーケンサの状態信号記憶
手段に記憶された状態信号を随時読み出し、読み出した
状態信号に基づいて自体の内部状態を推移させて待機さ
せる構成とした相互バックアップ可能なシーケンサ機構
を提案する。
また本発明では、上記の構成において、状態信号記憶
手段には、動作状態に対応する全ての状態信号のうちの
重要な一部のみを書き込み、そして読み出す構成とする
ことを提案する。
手段には、動作状態に対応する全ての状態信号のうちの
重要な一部のみを書き込み、そして読み出す構成とする
ことを提案する。
（作用） 一方のシーケンサの動作時、即ちこの一方のシーケン
サが入出力回線を通して入出力機器を制御している状態
においては、その動作状態に対応する所定の状態信号を
自体の状態信号記憶手段に書き込む。
サが入出力回線を通して入出力機器を制御している状態
においては、その動作状態に対応する所定の状態信号を
自体の状態信号記憶手段に書き込む。
このように一方の状態信号記憶手段に書き込まれた動
作状態は、他方のシーケンサが読み出すことができるの
で、非動作中のシーケンサは、自体の内部状態を、動作
時のシーケンサの動作状態と同様に推移させることがで
きる。このように状態信号記憶手段を介して非動作中の
シーケンサの内部状態を推移させる状態信号は、動作状
態に対応する状態信号の全てとする他、このうちの重要
な一部のみとすることもできる。
作状態は、他方のシーケンサが読み出すことができるの
で、非動作中のシーケンサは、自体の内部状態を、動作
時のシーケンサの動作状態と同様に推移させることがで
きる。このように状態信号記憶手段を介して非動作中の
シーケンサの内部状態を推移させる状態信号は、動作状
態に対応する状態信号の全てとする他、このうちの重要
な一部のみとすることもできる。
従って動作中のシーケンサが故障した場合には、これ
を適宜の故障検出手段により検出して入出力回線を切り
替え、非動作中の他方のシーケンサが入出力回線を通し
て入出力機器を制御し得る状態とすれば、このシーケン
サにより、それまで動作中であったシーケンサと、少な
くとも重要な状態信号において同様な動作状態で装置の
運転を継続することができる。
を適宜の故障検出手段により検出して入出力回線を切り
替え、非動作中の他方のシーケンサが入出力回線を通し
て入出力機器を制御し得る状態とすれば、このシーケン
サにより、それまで動作中であったシーケンサと、少な
くとも重要な状態信号において同様な動作状態で装置の
運転を継続することができる。
（実施例） 本発明の実施例を図について説明する。
図は本発明を適用したシーケンサ制御回路の実施例を
表したもので、符号1a,1bは一対のシーケンサである。
これらのシーケンサ1a,1bには従来のシーケンサと同様
に、CPU等を用いた制御用回路2a,2b、内部演算用メモリ
3a,3b、入力用メモリ4a,4b及び出力用メモリ5a,5b等を
設けると共に、本発明を適用するために、前記状態信号
記憶手段としての共有メモリ6a,6bを設けている。
表したもので、符号1a,1bは一対のシーケンサである。
これらのシーケンサ1a,1bには従来のシーケンサと同様
に、CPU等を用いた制御用回路2a,2b、内部演算用メモリ
3a,3b、入力用メモリ4a,4b及び出力用メモリ5a,5b等を
設けると共に、本発明を適用するために、前記状態信号
記憶手段としての共有メモリ6a,6bを設けている。
この共有メモリ6a,6bは、夫々対応するシーケンサの
動作状態において、対応する所定の状態信号を書き込む
構成とすると共に、この書き込まれた状態信号を、他の
シーケンサ1b,1aの制御用回路2b,2aが読み出すことがで
きるように構成している。
動作状態において、対応する所定の状態信号を書き込む
構成とすると共に、この書き込まれた状態信号を、他の
シーケンサ1b,1aの制御用回路2b,2aが読み出すことがで
きるように構成している。
このように共有メモリに6a,6bに書き込み、そして読
み出す状態信号は、動作状態における全ての状態信号と
することもできるが、例えば装置のインターロックに関
連する停止要因等の入力信号、装置のインターロックに
関連し、緊急停止回路等の演算に用いる内部状態信号及
び電磁弁や電動機等の操作端機器を駆動している出力信
号等の、連続性を必要とする重要な信号のみとすればメ
モリ容量を低減することができる。
み出す状態信号は、動作状態における全ての状態信号と
することもできるが、例えば装置のインターロックに関
連する停止要因等の入力信号、装置のインターロックに
関連し、緊急停止回路等の演算に用いる内部状態信号及
び電磁弁や電動機等の操作端機器を駆動している出力信
号等の、連続性を必要とする重要な信号のみとすればメ
モリ容量を低減することができる。
前記入出力用メモリ4a,4b;5a,5bは、適宜のポート等
を経由して入出力回線7a,7bを介して入出力信号の授受
を行う構成としている。この入出力回線7a,7bは切替ス
イッチ８を介して共通の入出力回線９に接続されてお
り、この入出力回線９は入出力インターフェース10を介
してスイッチ11や電磁弁12等の入出力機器13に接続する
構成としている。また、切替スイッチ８は、夫々のシー
ケンサ1a,1bの自己診断機能等における異常検出信号等
により動作させる異常監視装置14により切替動作させる
構成としている。
を経由して入出力回線7a,7bを介して入出力信号の授受
を行う構成としている。この入出力回線7a,7bは切替ス
イッチ８を介して共通の入出力回線９に接続されてお
り、この入出力回線９は入出力インターフェース10を介
してスイッチ11や電磁弁12等の入出力機器13に接続する
構成としている。また、切替スイッチ８は、夫々のシー
ケンサ1a,1bの自己診断機能等における異常検出信号等
により動作させる異常監視装置14により切替動作させる
構成としている。
以上の構成において、図に示すように切替スイッチ８
を介して共通の入出力回線９と個別の入出力回線7aが接
続状態の場合には、図中左側のシーケンサ1aが入出力回
線9,7aを介して入出力機器13を制御しており、スイッチ
11等の入力機器からの入力信号は入力用メモリ4aに入力
され、そして電磁弁12等の出力機器への出力信号は出力
用メモリ5aに出力される。
を介して共通の入出力回線９と個別の入出力回線7aが接
続状態の場合には、図中左側のシーケンサ1aが入出力回
線9,7aを介して入出力機器13を制御しており、スイッチ
11等の入力機器からの入力信号は入力用メモリ4aに入力
され、そして電磁弁12等の出力機器への出力信号は出力
用メモリ5aに出力される。
制御用回路2aは、前記入力や内部の計時信号等に基づ
いて、必要に応じて内部演算用メモリ3aを用いて所定の
演算を行い、前述した出力信号を発する等のロジック制
御を行う。
いて、必要に応じて内部演算用メモリ3aを用いて所定の
演算を行い、前述した出力信号を発する等のロジック制
御を行う。
シーケンサ1aは以上の動作と共に、所定の入力信号、
出力信号及び内部状態信号を共有メモリ6aに転送し、書
き込む。これらの信号を共有メモリ6aに転送する方法
は、CPUを用いたり、DMA転造を用いる等、適宜である。
出力信号及び内部状態信号を共有メモリ6aに転送し、書
き込む。これらの信号を共有メモリ6aに転送する方法
は、CPUを用いたり、DMA転造を用いる等、適宜である。
図中左側のシーケンサ1aの以上の動作と並行して、図
中右側のシーケンサ1bの制御用回路2bは、共有メモリ6a
に書き込まれている状態信号を随時読み出し、この読み
出した状態信号に基づいて自体の各メモリ等の状態を、
シーケンサ1aの動作状態と同様に推移させる。
中右側のシーケンサ1bの制御用回路2bは、共有メモリ6a
に書き込まれている状態信号を随時読み出し、この読み
出した状態信号に基づいて自体の各メモリ等の状態を、
シーケンサ1aの動作状態と同様に推移させる。
シーケンサ1aの共有メモリ6aに書き込まれている状態
信号を、シーケンサ1b側に転送する方法は、適宜の通信
手段を介在させたり、制御回路2a,2bのCPU間転送で行う
等、適宜である。例えば、動作状態のシーケンサ1aにお
いて共有メモリ6aに所定の状態信号の書き込みが完了し
た後に、このシーケンサ1a側からシーケンサ1b側に書き
込み完了信号を送り、シーケンタ1bにおいては、かかる
書き込み完了信号を受けて所定の読み出し、そして続く
処理を行うように構成することにより、状態信号の転送
を遅滞なく行うことができる。
信号を、シーケンサ1b側に転送する方法は、適宜の通信
手段を介在させたり、制御回路2a,2bのCPU間転送で行う
等、適宜である。例えば、動作状態のシーケンサ1aにお
いて共有メモリ6aに所定の状態信号の書き込みが完了し
た後に、このシーケンサ1a側からシーケンサ1b側に書き
込み完了信号を送り、シーケンタ1bにおいては、かかる
書き込み完了信号を受けて所定の読み出し、そして続く
処理を行うように構成することにより、状態信号の転送
を遅滞なく行うことができる。
以上の構成において、動作状態のシーケンサ1aの自己
診断機能等により、自己の故障を検出して異常信号が発
せられると、異常監視装置14が動作して切替スイッチを
切り替え、今度はシーケンサ1bの入出力回線7bと共通の
入出力回線９が接続状態となる。
診断機能等により、自己の故障を検出して異常信号が発
せられると、異常監視装置14が動作して切替スイッチを
切り替え、今度はシーケンサ1bの入出力回線7bと共通の
入出力回線９が接続状態となる。
上述したとおり、シーケンサ1bは所定の状態信号に関
し、自己の状態をシーケンサ1aの動作状態と同様に推移
させているので、少なくとも前述した重要信号に関して
は切替において連続性を保持することができ、前記入出
力機器13を構成要素とする装置を停止させずに、運転を
継続することができる。
し、自己の状態をシーケンサ1aの動作状態と同様に推移
させているので、少なくとも前述した重要信号に関して
は切替において連続性を保持することができ、前記入出
力機器13を構成要素とする装置を停止させずに、運転を
継続することができる。
このようにして、シーケンサ1bにより装置の運転を継
続しながら、故障したシーケンサ1aの処理を行うことが
でき、復旧した場合に今度は、このシーケンサ1aが現在
動作状態のシーケンサ1bのバックアップ用となり、相互
のバックアップが行われる。
続しながら、故障したシーケンサ1aの処理を行うことが
でき、復旧した場合に今度は、このシーケンサ1aが現在
動作状態のシーケンサ1bのバックアップ用となり、相互
のバックアップが行われる。
（発明の効果） 本発明は以上のとおり、運転中の一方側のシーケンサ
が故障した場合には、少なくとも重要な状態信号につい
ては連続性を保持した状態で、他方側のシーケンサによ
り運転を継続することができ、またこのように運転を継
続しながら故障したシーケンサの修理を行うことができ
ると共に、修理が完了して復旧した場合には、今度は修
理が完了したシーケンサがバックアップ用となり、相互
のバックアップが行われるため、装置の安全性及び信頼
性を大幅に向上することができるという効果がある。
が故障した場合には、少なくとも重要な状態信号につい
ては連続性を保持した状態で、他方側のシーケンサによ
り運転を継続することができ、またこのように運転を継
続しながら故障したシーケンサの修理を行うことができ
ると共に、修理が完了して復旧した場合には、今度は修
理が完了したシーケンサがバックアップ用となり、相互
のバックアップが行われるため、装置の安全性及び信頼
性を大幅に向上することができるという効果がある。
図は本発明の実施例を系統図的に表した説明図である。 符号1a,1b……シーケンサ、2a,2b……制御用回路、3a,3
b……内部演算用メモリ、4a,4b……入力用メモリ、5a,5
b……出力用メモリ、6a,6b……共有メモリ（状態信号記
憶手段）、7a,7b……入出力回線、８……切替スイッ
チ、９……共通の入出力回線、10……入出力インタフェ
ース、11……スイッチ、12……電磁弁、13……入出力機
器、14……異常監視装置。
b……内部演算用メモリ、4a,4b……入力用メモリ、5a,5
b……出力用メモリ、6a,6b……共有メモリ（状態信号記
憶手段）、7a,7b……入出力回線、８……切替スイッ
チ、９……共通の入出力回線、10……入出力インタフェ
ース、11……スイッチ、12……電磁弁、13……入出力機
器、14……異常監視装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−57302（ＪＰ，Ａ) 特開 平１−142801（ＪＰ，Ａ) 特開 平１−145701（ＪＰ，Ａ)
Claims (2)
- 【請求項１】一対のシーケンサを入出力回線の切替によ
り選択動作可能に構成すると共に、夫々のシーケンサ
に、他方のシーケンサが読出可能な状態信号記憶手段を
設け、夫々のシーケンサは、動作時においては、その動
作状態に対応する所定の状態信号を自体の状態信号記憶
手段に書き込み、また非動作時においては、他方のシー
ケンサの状態信号記憶手段に記憶された状態信号を随時
読み出し、読み出した状態信号に基づいて自体の内部状
態を推移させて待機させる構成としたことを特徴とする
相互バックアップ可能なシーケンサ機構。 - 【請求項２】状態信号記憶手段には、動作状態に対応す
る全ての状態信号のうちの重要な一部のみを書き込み、
そして読み出す構成としたことを特徴とする請求項１記
載の相互バックアップ可能なシーケンサ機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200796A JP2575883B2 (ja) | 1989-08-02 | 1989-08-02 | 相互バックアップ可能なシーケンサ機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200796A JP2575883B2 (ja) | 1989-08-02 | 1989-08-02 | 相互バックアップ可能なシーケンサ機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0363802A JPH0363802A (ja) | 1991-03-19 |
| JP2575883B2 true JP2575883B2 (ja) | 1997-01-29 |
Family
ID=16430334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200796A Expired - Lifetime JP2575883B2 (ja) | 1989-08-02 | 1989-08-02 | 相互バックアップ可能なシーケンサ機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575883B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3994239B2 (ja) * | 1997-12-24 | 2007-10-17 | 株式会社安川電機 | モータ駆動制御装置およびその制御方法 |
| JP4731364B2 (ja) * | 2000-04-28 | 2011-07-20 | 株式会社日立製作所 | 多重化制御システム及びその多重化方法 |
| JP6312948B2 (ja) | 2016-02-03 | 2018-04-18 | 三菱電機株式会社 | 制御システム及び制御ユニット |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457302A (en) * | 1987-08-28 | 1989-03-03 | Mitsubishi Electric Corp | Sequence controller |
| JPH01142801A (ja) * | 1987-11-28 | 1989-06-05 | Toshiba Corp | プログラマブルコントローラバックアップ装置 |
| JPH01145701A (ja) * | 1987-12-01 | 1989-06-07 | Mitsubishi Electric Corp | プログラマブルコントローラのデータリンクシステム |
-
1989
- 1989-08-02 JP JP1200796A patent/JP2575883B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0363802A (ja) | 1991-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327670B1 (en) | Duplex processor with an update bus and method for operating the update bus | |
| US5991852A (en) | Cache ram using a secondary controller and switching circuit and improved chassis arrangement | |
| JP2575883B2 (ja) | 相互バックアップ可能なシーケンサ機構 | |
| JP2002007220A (ja) | 多重化メモリシステム | |
| JP2775536B2 (ja) | 電源装置および電源制御方法 | |
| JPH0319978B2 (ja) | ||
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JP2606144B2 (ja) | 二重化装置 | |
| JPH05334107A (ja) | システムバスバッファ制御装置 | |
| JPS632924Y2 (ja) | ||
| JPH0298747A (ja) | 多重制御装置 | |
| JPS60140438A (ja) | 情報処理系の系切替制御方式 | |
| JPH03268007A (ja) | シーケンスコントローラ | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JP2001147828A (ja) | 二重化構成装置の制御方式と制御方法 | |
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JPS60226088A (ja) | 磁気バブル記憶装置 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPS61243552A (ja) | 周辺制御装置の切替方式 | |
| JPS59200531A (ja) | 二重化切替方式 | |
| JPH02173832A (ja) | 二重化制御装置 | |
| JPH0760396B2 (ja) | 高信頼度化情報処理装置 | |
| JPH08305594A (ja) | 二重化装置の制御メモリ冗長方式 | |
| JPH07120297B2 (ja) | 二重化切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |