JP2023131341A - 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置 - Google Patents

基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置 Download PDF

Info

Publication number
JP2023131341A
JP2023131341A JP2022036043A JP2022036043A JP2023131341A JP 2023131341 A JP2023131341 A JP 2023131341A JP 2022036043 A JP2022036043 A JP 2022036043A JP 2022036043 A JP2022036043 A JP 2022036043A JP 2023131341 A JP2023131341 A JP 2023131341A
Authority
JP
Japan
Prior art keywords
film
supplying
gas
source gas
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022036043A
Other languages
English (en)
Other versions
JP7458432B2 (ja
Inventor
慎吾 野原
Shingo Nohara
清久 石橋
Kiyohisa Ishibashi
貴史 新田
Takashi Nitta
公彦 中谷
Kimihiko Nakatani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2022036043A priority Critical patent/JP7458432B2/ja
Priority to TW111140791A priority patent/TW202336267A/zh
Priority to CN202211603674.1A priority patent/CN116741620A/zh
Priority to KR1020220179291A priority patent/KR20230133180A/ko
Priority to EP22215311.6A priority patent/EP4243053A1/en
Priority to US18/087,257 priority patent/US20230317447A1/en
Publication of JP2023131341A publication Critical patent/JP2023131341A/ja
Application granted granted Critical
Publication of JP7458432B2 publication Critical patent/JP7458432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Figure 2023131341000001
【課題】良好な電荷保持特性および良好なステップカバレッジ特性を達成する基板処理装置、方法及びプログラムを提供する。
【解決手段】基板処理方法は、第１元素及び第２元素を含有する第１膜３０６ａを形成する工程と、第１膜に隣接して、第１元素及び第２元素を含有し、第１膜の特性と異なる特性を有する第２膜３０６ｂを形成する工程と、を有する。第１膜及び第２膜の一方は、第１元素を含有する第１原料ガスを供給する工程と、第２元素を含有する反応ガスを供給する工程と、を行うサイクルを所定回数実行することにより形成される。第１膜及び第２膜の他方は、第１元素を含み第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、第２元素を含有する反応ガスを供給する工程と、を行うサイクルを所定回数実行することにより形成される。
【選択図】図６

Description

本開示は、基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置に関する。
不揮発性メモリであるＮＡＮＤメモリは、近年、多層化が進み、３ＤＮＡＮＤが開発されている。３ＤＮＡＮＤの各メモリセルは、データを保持するチャージトラップナイトライド（ＣＴＮ）と呼ばれる窒化膜を有する（例えば特許文献１参照）。
特開２０１７－１１７９７７号公報
ＣＴＮは、良好な電荷保持特性が望まれている。また、ＣＴＮは、狭く長い溝の中に均一に成膜され、そのため、良好なステップカバレッジ特性を備えることが望まれている。
本開示の目的は、良好な電荷保持特性および良好なステップカバレッジ特性を達成することが可能な技術を提供することにある。
本開示の一態様によれば、
第１元素及び第２元素を含有する第１膜を形成する工程と、
第１膜に隣接して、第１元素及び第２元素を含有し、第１膜の特性と異なる特性を有する第２膜を形成する工程を有し、
第１膜及び第２膜の一方は、
（ａ１）第１元素を含有する第１原料ガスを供給する工程と、
（ｂ１）第２元素を含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成され、
第１膜及び第２膜の他方は、
（ａ２）第１元素を含み第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
（ｂ２）第２元素を含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される
技術が提供される。
本開示によれば、良好な電荷保持特性および良好なステップカバレッジ特性を達成することができる。
本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ－Ａ線断面図で示す図である。 本開示の一態様で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 ３ＤＮＡＮＤのメモリセルの断面構造の一例を示す図である。 ３ＤＮＡＮＤのメモリセルの製造工程の一例を示す図である。 本開示の一態様で好適に用いられる基板処理工程により形成されるＣＴＮを説明するための図である。 本開示の一態様で好適に用いられる基板処理工程により形成されるＣＴＮの変形例を示す図である。 本開示の一態様で好適に用いられる基板処理工程により形成されるＣＴＮの変形例を示す図である。 本開示の一態様で好適に用いられる基板処理工程により形成されるＣＴＮの変形例を示す図である。
＜本開示の一態様＞
以下、本開示の一態様について図１～図６を参照しながら説明する。なお、以下の説明において用いられる図面は、いずれも模式的なものであり、図面に示される、各要素の寸法の関係、各要素の比率等は、現実のものとは必ずしも一致していない。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。この処理室２０１内でウエハ２００に対する処理が行われる。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａのバルブ２４３ａよりも下流側には、ガス供給管２３２ｃが接続されている。ガス供給管２３２ｃには、ガス流の上流側から順に、ＭＦＣ２４１ｃおよびバルブ２４３ｃが設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｄ，２３２ｅがそれぞれ接続されている。ガス供給管２３２ｄ，２３２ｅには、ガス流の上流側から順に、ＭＦＣ２４１ｄ，２４１ｅおよびバルブ２４３ｄ，２４３ｅがそれぞれ設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、第１元素を含む第１原料ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。
ガス供給管２３２ｃからは、第１元素を含み、第１原料ガスよりも熱分解温度が高い第２原料ガスが、ＭＦＣ２４１ｃ、バルブ２４３ｃ、ノズル２４９ａを介して処理室２０１内へ供給される。
すなわち、第１原料ガスおよび第２原料ガスとしてそれぞれ互いに異なる原料ガスを用いる。
ガス供給管２３２ｂからは、第１元素とは異なる第２元素を含む反応ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。なお、反応ガスは、原料ガスとは分子構造（化学構造）が異なる物質である。
ガス供給管２３２ｄ，２３２ｅからは、不活性ガス、例えば、窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。Ｎ２ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
各ガス供給管から上述のようなガスをそれぞれ流す場合、主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１原料ガス供給系が構成される。主に、ガス供給管２３２ｃ、ＭＦＣ２４１ｃ、バルブ２４３ｃにより、第２原料ガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、反応ガス供給系が構成される。主に、ガス供給管２３２ｄ，２３２ｅ、ＭＦＣ２４１ｄ，２４１ｅ、バルブ２４３ｄ，２４３ｅにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ～２４３ｅやＭＦＣ２４１ａ～２４１ｅ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ～２３２ｅのそれぞれに対して接続され、ガス供給管２３２ａ～２３２ｅ内への各種ガスの供給動作、すなわち、バルブ２４３ａ～２４３ｅの開閉動作やＭＦＣ２４１ａ～２４１ｅによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ～２３２ｅ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１は、例えばＳＵＳ等の金属材料により構成されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、さらに、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、圧力センサ２４５、ＡＰＣバルブ２４４により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、例えばＳＵＳ等の金属材料により構成され、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５～２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する成膜処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する成膜処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ～２４１ｅ、バルブ２４３ａ～２４３ｅ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すことが可能なように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ～２４１ｅによる各種ガスの流量調整動作、バルブ２４３ａ～２４３ｅの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御することが可能なように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ等を含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
図４は、本開示における基板処理工程が用いられる３ＤＮＡＮＤのメモリセルの断面構造の一例を示す図である。図５（Ａ）～図５（Ｉ）は、図４に示す３ＤＮＡＮＤのメモリセルの製造工程の一例を示す図である。
３ＤＮＡＮＤのメモリセルは、先ず、ウエハ２００上に、シリコン酸化膜（ＳｉＯ膜）３００とシリコン窒化膜（ＳｉＮ膜）３０２とが交互に積層される。そして、その交互に積層された積層膜の上から下までを凹状にエッチングし、トレンチやホール等の凹部３０３を形成する（図５（Ａ）参照）。
次に、凹部３０３の内面に、第１酸化膜としてブロック膜（以下、ＢＯｘ膜と称す）３０４を形成する（図５（Ｂ）参照）。ＢＯｘ膜３０４は、例えば、ＳｉＯ膜やＨｉｇｈ－ｋ膜やこれらの積層膜であって、電荷がトンネルすることを防ぐ機能を有する。
次に、ＢＯｘ膜３０４の内面に、ＣＴＮでありＳｉｘＮｙ膜（ｘ、ｙは１以上の整数）である電荷トラップ膜（以下、ＣＴＮ膜と称す）３０６を形成する（図５（Ｃ）参照）。ＣＴＮ膜３０６は、電荷をトラップする機能を有する。
次に、ＣＴＮ膜３０６の内面に、第２酸化膜としてトンネル酸化膜（以下、ＴＯｘ膜と称す）３０８を形成する（図５（Ｄ）参照）。ＴＯｘ膜３０８は、例えば、シリコン酸窒化膜（ＳｉＯＮ膜）であって、電荷をトンネルする機能を有する。
次に、ＴＯｘ膜３０８の内面にポリシリコン（Ｐｏｌｙ－Ｓｉ）等のチャネル膜３１０を形成する（図５（Ｅ））。
次に、チャネル膜３１０の内面であって、凹部３０３内の溝に、埋め込み酸化膜３１２を充填する（図５（Ｆ））。
次に、図５（Ａ）において積層されたＳｉＮ膜３０２をエッチングする（図５（Ｇ））。
次に、ＳｉＮ膜３０２がエッチングされたＳｉＯ膜３００の内面に金属含有膜等のライナー膜３１４を形成する（図５（Ｈ））。ライナー膜３１４は、例えば酸化アルミニウム（ＡｌＯ）膜や窒化チタン（ＴｉＮ）膜である。
そして、ライナー膜３１４の内側に金属含有膜を充填してワード電極であるコントロールゲート３１６を作成する（図５（Ｉ））。
以上のように、３ＤＮＡＮＤのメモリセルは、ＢＯｘ膜３０４、ＣＴＮ膜３０６、ＴＯｘ膜３０８、チャネル膜３１０、コントロールゲート３１６の順に作成される。
これに対して、プレーナー型のＮＡＮＤのメモリセルは、チャネル膜３１０、ＴＯｘ膜３０８、ＣＴＮ膜３０６、ＢＯｘ膜３０４、コントロールゲート３１６の順に作成される。
ここで、ＮＡＮＤのメモリセルは、電荷を蓄積することによりデータを記憶する。この電荷は、ＴＯｘ膜３０８、ＣＴＮ膜３０６及びＢＯｘ膜３０４により構成されるＯＮＯ膜３２０においてＣＴＮ膜３０６にトラップされる。
ここで、ＣＴＮ膜３０６は、良好な電荷保持特性（電荷トラップ特性ともいう）のみならずステップカバレッジ特性が望まれる。電荷保持特性とは、電荷を保持する能力である。また、ステップカバレッジ特性とは、段差被覆性であって、凹部３０３内の上側面の膜厚と下側面の膜厚との関係である。凹部３０３内の上側面と下側面との差が小さいほど、ステップカバレッジ特性が良好である。
しかしながら、ＣＴＮ膜３０６となるＳｉＮ膜は、形成する際に用いるガス種によって、電荷保持特性とステップカバレッジ特性が異なり、この電荷保持特性とステップカバレッジ特性を両立させることが課題であった。本態様においては、これらの課題を解消するために、ＣＴＮ膜３０６を形成する際に、以下の基板処理工程を行うこととしている。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上にＣＴＮ膜３０６を形成する基板処理シーケンス例、すなわち、成膜シーケンス例（基板処理方法、半導体装置の製造方法の一例でもある）について説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
本開示の一態様によれば、
第１元素及び第２元素を含有する第１膜を形成する工程と、
第１膜に隣接して、第１元素及び第２元素を含有し、第１膜の特性と異なる特性を有する第２膜を形成する工程を有する。
そして、第１膜は、
（ａ１）第１元素を含有する第１原料ガスを供給する工程と、
（ｂ１）第２元素を含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される。
また、第２膜は、
（ａ２）第１元素を含み第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
（ｂ２）第２元素を含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される。
より具体的には、
第１元素としてＳｉ及び第２元素としてＮを含有する第１膜として第１ＳｉＮ膜を形成する工程と、
第１ＳｉＮ膜に隣接して、Ｓｉ及びＮを含有し、第１ＳｉＮ膜の特性と異なる特性を有する第２膜として第２ＳｉＮ膜を形成する工程を有する。
そして、第１ＳｉＮ膜は、
（ａ１）Ｓｉを含有する第１原料ガスを供給する工程と、
（ｂ１）Ｎを含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される。
また、第２ＳｉＮ膜は、
（ａ２）第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
（ｂ２）Ｎを含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される。
本明細書では、本態様における成膜シーケンスを、便宜上、以下のように示すこともある。以下の他の態様等の説明においても同様の表記を用いる。
（第１原料ガス→反応ガス）×ｍ＋（第２原料ガス→反応ガス）×ｎ （ｍは、１以上、好ましくは２以上の整数、ｎは、１以上、好ましくは２以上の整数）
⇒ 第１ＳｉＮ膜 ＋ 第２ＳｉＮ膜 ⇒ ＣＴＮ膜
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。このとき、例えば、上述した図５（Ｂ）に示すように、ウエハ２００上の凹部３０３内の表面には、ＢＯｘ膜３０４が凹状に形成されている。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の処理圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度（成膜温度）となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。なお、処理温度とはウエハ２００の温度のことを意味し、処理圧力とは処理室２０１内の圧力のことを意味する。以下の説明においても同様である。
（成膜処理）
その後、以下のステップを順次実行する。
＜第１膜形成工程＞
［ステップａ１］
このステップでは、処理室２０１内のウエハ２００、すなわちウエハ２００上に形成されたＢＯｘ膜３０４に対して第１原料ガスを供給する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へ第１原料ガスを流す。第１原料ガスは、ＭＦＣ２４１ａにより流量制御され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００に対して第１原料ガスが供給される。このとき同時にバルブ２４３ｄ，２４３ｅを開き、ガス供給管２３２ｄ，２３２ｅ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｄ，２４１ｅにより流量調整される。流量調整されたＮ２ガスは、第１原料ガスと一緒に処理室２０１内へ供給され、排気管２３１より排気される。
本ステップの処理条件としては、
第１原料ガス供給流量：１～２０００ｓｃｃｍ、好ましくは１００～１０００ｓｃｃｍ
Ｎ２ガス供給流量（各ガス供給管）：１００～２００００ｓｃｃｍ
各ガス供給時間：０．５～６０秒、好ましくは１～３０秒
処理温度（第１温度よりも高い温度、好ましくは、第１温度よりも高く第２温度よりも低い温度）：５００～１０００℃、好ましくは６００～８００℃、より好ましくは６５０～７５０℃
処理圧力：１～２６６６Ｐａ、好ましくは１０～１３３３Ｐａ
が例示される。なお、本明細書における「５００～１０００℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、「５００～１０００℃」とは「５００℃以上１０００℃以下」を意味する。他の数値範囲についても同様である。
なお、本態様では、本ステップの前処理として、ウエハ２００に対してＮＨ３ガス等の反応ガスを先行して供給するプリフローを行っている。プリフローにおいてＮＨ３ガスをウエハ２００に供給することによって、ウエハ２００の表面上に水素（Ｈ）による吸着サイトを形成し、本ステップや後述するステップｂ１において、Ｓｉ原子が吸着しやすい状態（すなわち、Ｓｉ原子との反応性の高い状態）としている。プリフローの手順は、例えば、後述するステップｂ１と同様に行うことができる。
上述の条件下では、第１原料ガスの分子構造の大部分を熱分解させて、Ｓｉに未結合手を有するようにする。これにより未結合手を有することとなったＳｉを、ステップａ１においてウエハ２００表面上の吸着サイトと反応させて、ウエハ２００の表面に吸着させることができる。また、第１原料ガスの熱分解により未結合手を有することとなったＳｉ同士は結合して、Ｓｉ－Ｓｉ結合を形成する。これらのＳｉ－Ｓｉ結合をウエハ２００の表面上に残存した吸着サイト等と反応させることにより、ＢＯｘ膜３０４上にＳｉ－Ｓｉ結合を含ませ、Ｓｉが多重に堆積した層とすることが可能となる。すなわち、本ステップにより、第１膜に含ませるＳｉ－Ｓｉ結合の量（含有比率）を、後述する第２膜に含ませるＳｉ－Ｓｉ結合の量（含有比率）よりも大きくする。つまり、第１膜は、第２膜に比べてＳｉリッチな膜となる。これにより、トラップ準位が増加し、電荷保持特性が向上する。すなわち、第１膜のトラップ準位は、第２膜のトラップ準位よりも多い。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。
なお、本ステップにより第１膜に含ませるＳｉ－Ｓｉ結合の量を後述する第２膜に含ませるＳｉ－Ｓｉ結合の量よりも大きくするためには、上述の通り、第１原料ガスの熱分解温度が第２原料ガスの熱分解温度よりも低いことが好適である。換言すると、第１原料ガスは第２原料ガスよりも、同一条件下においてＳｉ－Ｓｉ結合を形成しやすいガスであることが望ましい。例えば、第１原料ガスの分子中にＳｉ－Ｓｉ結合が含まれていることや、第１原料ガスの分子中におけるＣｌ等のハロゲン元素に対するＳｉの組成比が、第２原料ガスのものよりも大きいことなどが好適である。このように、本ステップでは、後述するステップａ２よりも、ウエハ表面上に残存した吸着サイト等に反応するＳｉ－Ｓｉ結合が形成されやすいように、各ステップの処理温度等の処理条件の選択や、第１原料ガス及び第２原料ガスの選択が行われる。
この結果、本ステップでは、第１膜の第１層として、Ｓｉ含有層が形成される。
なお、処理温度が５００℃未満となると、第１原料ガスが熱分解しにくくなり、第１層の形成が困難となる場合がある。処理温度を５００℃以上にすることにより、ウエハ２００上に第１層を形成することが可能となる。処理温度を６００℃以上にすることで、上述の効果が確実に得られるようになる。処理温度を６５０℃以上にすることで、上述の効果をより確実に得られるようになる。
処理温度が１０００℃を超えると、第１原料ガスの熱分解が過剰となり、自己飽和しないＳｉの堆積が急速に進みやすくなるため、第１層を略均一に形成することが困難となる場合がある。処理温度を１０００℃以下とすることにより、第１原料ガスの過剰な熱分解を抑制し、自己飽和しないＳｉの堆積を制御することで、第１層を略均一に形成することが可能となる。処理温度を８００℃以下とすることで、上述の効果が確実に得られるようになる。処理温度を７５０℃以下とすることで、上述の効果をより確実に得られるようになる。
ウエハ２００上に第１膜の第１層を形成した後、バルブ２４３ａを閉じ、処理室２０１内への第１原料ガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。なお、このとき、バルブ２４３ｄ，２４３ｅは開いたままとして、不活性ガスとしてのＮ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用し、これにより、処理室２０１内に残留するガス等を処理室２０１内から排除する効果を高めることができる。
第１原料ガスとして、第１元素としてのシリコン（Ｓｉ）とハロゲン元素とを含むハロシラン系ガスを用いることができる。ハロシランとは、ハロゲン基を有するシランのことである。ハロゲン基には、クロロ基、フルオロ基、ブロモ基、ヨード基等が含まれる。すなわち、ハロゲン基には、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等のハロゲン元素が含まれる。ハロシラン系ガスとしては、例えば、ＳｉおよびＣｌを含む原料ガス、すなわち、クロロシラン系ガスを用いることができる。第１原料ガスとしては、１分子中に含まれるＳｉ原子の数が２つ以上であり、Ｓｉ－Ｓｉ結合を有するクロロシラン系ガス、例えば、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガスを用いることができる。Ｓｉ２Ｃｌ６ガスは、後述する成膜処理においてＳｉソースとして作用する。本明細書では、処理室２０１内に第１原料ガスが単独で存在した場合に、第１原料ガスが熱分解する温度を第１温度と称する場合がある。第１原料ガスとしてＳｉ２Ｃｌ６ガスを用いたときの第１温度は、５００℃以上の範囲内の所定の温度である。第１原料ガスとしては、Ｓｉ２Ｃｌ６ガスの他、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス等の水素化ケイ素系ガス、トリスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビスジエチルアミノシラン（ＳｉＨ２［Ｎ（Ｃ２Ｈ５）２］２、略称：ＢＤＥＡＳ）ガス等のアミノシラン系ガスの少なくともいずれかを含むガスを用いることができる。第１原料ガスとしては、これらのうち１以上を用いることができる。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。この点は、後述するステップｂ１，ａ２，ｂ２においても同様である。
［ステップｂ１］
このステップでは、処理室２０１内のウエハ２００、すなわちウエハ２００上に形成されたＢＯｘ膜３０４上に形成された第１膜の第１層に対してＮを含有する反応ガスを供給する。具体的には、バルブ２４３ｂを開き、ガス供給管２３２ｂ内へ反応ガスを流す。反応ガスは、ＭＦＣ２４１ｂにより流量制御され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００に対して反応ガスが供給される。
本ステップにおける処理条件としては、
反応ガス供給流量：１００～１００００ｓｃｃｍ、好ましくは１０００～５０００ｓｃｃｍ
反応ガス供給時間：１～１２０秒、好ましくは１０～６０秒
処理圧力：１～４０００Ｐａ、好ましくは１０～１０００Ｐａ
が例示される。他の処理条件は、ステップａ１における処理条件と同様とする。ただし、ステップｂ１における温度条件は、成膜処理の生産性を向上させるという観点からは、ステップａ１と同一の条件とすることが望ましいが、これらの条件と異ならせてもよい。
上述の条件下では、第１膜の第１層であるＳｉ含有層の少なくとも一部を窒化することができる。第１層に含まれていたＣｌは、ＨＣｌ、Ｃｌ２等のガス状物質を構成して排気管２３１より排気される。
この結果、ウエハ２００上には、第１膜の第２層として、ＳｉとＮとを含むＳｉＮ層が形成される。なお、ステップａ１における第１原料ガスの供給時間を、ステップｂ１における反応ガスの供給時間よりも長くすることで、Ｓｉリッチな第１膜を形成することができる。
ウエハ２００上に第１膜の第２層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内への反応ガスの供給を停止する。そして、上述のステップａ１の残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
反応ガスとしては、例えば、窒化ガス（窒化剤）である窒素（Ｎ）及び水素（Ｈ）含有ガスを用いることができる。Ｎ及びＨ含有ガスは、Ｎ含有ガスでもあり、Ｈ含有ガスでもある。Ｎ及びＨ含有ガスは、Ｎ－Ｈ結合を有することが好ましい。反応ガスとしては、例えば、ＮＨ３ガス、ジアゼン（Ｎ２Ｈ２）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、Ｎ３Ｈ８ガス等の窒化水素系ガスを用いることができる。反応ガスとしては、これらのうち１以上を用いることができる。
［所定回数実行］
上述のステップａ１とステップｂ１を１サイクルとして、このサイクルを所定回数（ｍ回、ｍは１、好ましくは２以上の整数）実行することにより、ウエハ２００のＢＯｘ膜３０４上に、第１膜として、例えば、所定組成比および所定膜厚のＳｉ及びＮを含有する第１ＳｉＮ膜３０６ａを形成することができる。なお、上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成する層の厚さを所望の膜厚よりも小さくして、上述のサイクルを所望の膜厚になるまで複数回繰り返すのが好ましい。また、ステップａ１とステップｂ１は、非同時に交互に行われてもよく、一部重複して行われてもよい。
この結果、ウエハ２００のＢＯｘ膜３０４上には、第１ＳｉＮ膜３０６ａが形成される。第１ＳｉＮ膜３０６ａは、Ｓｉリッチで電荷保持特性の良好な膜となる。すなわち、第１ＳｉＮ膜３０６ａは、Ｓｉ及びＮを含有し、第１電荷保持特性と第１ステップカバレッジ特性を有する膜となる。
続けて（連続して）次の第２膜形成工程を行う。
＜第２膜形成工程＞
［ステップａ２］
次に、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１膜に対して、第２原料ガスを供給する。具体的には、バルブ２４３ｃを開き、ガス供給管２３２ｃ内へ第２原料ガスを流す。第２原料ガスは、ＭＦＣ２４１ｃにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１より排気される。このとき、ウエハ２００上に形成された第１ＳｉＮ膜３０６ａに対して第２原料ガスが供給される。このとき同時にバルブ２４３ｄ，２４３ｅを開き、ガス供給管２３２ｄ，２３２ｅ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｄ，２４１ｅにより流量調整される。流量調整されたＮ２ガスは、第２原料ガスと一緒に処理室２０１内へ供給され、排気管２３１より排気される。
本ステップにおける処理条件としては、
第２原料ガス供給流量：１～２０００ｓｃｃｍ、好ましくは１００～１０００ｓｃｃｍ
第２原料ガス供給時間：１０～３００秒、好ましくは３０～１２０秒
処理温度（第２温度よりも低い温度、好ましくは、第２温度よりも低く第１温度よりも高い温度）：４００～８００℃、好ましくは５００～８００℃、より好ましくは６００～７５０℃
が例示される。他の処理条件は、ステップａ１における処理条件と同様とする。
上述の条件下では、第２原料ガスにおけるＳｉ－Ｃｌ結合の一部を切断し、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、上述の条件下では、第２原料ガスにおける切断されなかったＳｉ－Ｃｌ結合をそのまま保持することができる。例えば、第２原料ガスを構成するＳｉが有する４つの結合手のうち、３つの結合手にそれぞれＣｌを結合させた状態で、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、ウエハ２００の表面に吸着したＳｉから切断されず保持されたＣｌが、このＳｉに未結合手を有することとなった他のＳｉが結合することを阻害するので、ウエハ２００上にＳｉが多重に堆積することを回避することができる。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。Ｓｉの吸着反応が進行し、ウエハ２００の表面に残存する吸着サイトがなくなると、その吸着反応は飽和することになるが、本ステップでは、吸着反応が飽和する前に第２原料ガスの供給を停止し、吸着サイトが残存した状態で本ステップを終了することが望ましい。
これらの結果、ウエハ２００、すなわち、ウエハ２００の第１膜上には、第２膜の第１層として、１原子層未満の厚さの略均一な厚さのＳｉおよびＣｌを含む層、すなわち、Ｃｌを含むＳｉ含有層が形成される。ここで、１原子層未満の厚さの層とは、不連続に形成される原子層のことを意味しており、１原子層の厚さの層とは、連続的に形成される原子層のことを意味している。また、１原子層未満の厚さの層が略均一であるということは、ウエハ２００の表面上に略均一な密度で原子が吸着していることを意味している。第２膜の第１層は、ウエハ２００上に略均一な厚さに形成されるため、ステップカバレッジ特性やウエハ面内膜厚均一性に優れている。
なお、処理温度が４００℃未満となると、ウエハ２００上にＳｉが吸着しにくくなり、第１層の形成が困難となる場合がある。処理温度を４００℃以上にすることにより、ウエハ２００上に第１層を形成することが可能となる。処理温度を５００℃以上にすることで、上述の効果が確実に得られるようになる。処理温度を６００℃以上にすることで、上述も効果をより確実に得られるようになる。
処理温度が８００℃を超えると、第２原料ガスにおける切断されなかったＳｉ－Ｃｌ結合をそのまま保持することが困難となるとともに、第２原料ガスの熱分解速度が増大するその結果、ウエハ２００上にＳｉが多重に堆積し、第１層として、１原子層未満の厚さの略均一な厚さのＳｉ含有層を形成することが難しくなる場合がある。処理温度を８００℃以下とすることにより、第１層として、１原子層未満の厚さの略均一な厚さのＳｉ含有層を形成することが可能となる。処理温度を７５０℃以下とすることで、上述の効果が確実に得られるようになる。
ウエハ２００の第１ＳｉＮ膜３０６ａ上に第２膜の第１層を形成した後、バルブ２４３ｃを閉じ、処理室２０１内への第２原料ガスの供給を停止する。そして、上述のステップａ１の残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
第２原料ガスとして、第１元素を含み、第１原料ガスよりも熱分解温度が高いハロシラン系ガスを使用することができる。例えば、第２原料ガスは、第１元素としてのＳｉとハロゲン元素とを含むハロシラン系ガスである。第２原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。第２原料ガスとしては、１分子中に含まれるＳｉ原子の数が１つであるクロロシラン系ガス、例えば、テトラクロロシラン（ＳｉＣｌ４）ガスを用いることができる。ＳｉＣｌ４ガスは、後述する成膜処理においてＳｉソースとして作用する。本明細書では、処理室２０１内に第２原料ガスが単独で存在した場合に、第２原料ガスが熱分解する温度を第２温度と称する場合がある。第２原料ガスとしてＳｉＣｌ４ガスを用いたときの第２温度は、８００℃以上の範囲内の所定の温度である。第２原料ガスとしては、ＳｉＣｌ４ガスの他、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス等のハロシラン原料ガスを用いることができる。第２原料ガスとしては、これらのうち１以上を用いることができる。
［ステップｂ２］
このステップでは、処理室２０１内のウエハ２００上、例えば、第１ＳｉＮ膜３０６ａ上に形成された第２膜の第１層に対して反応ガスを供給する。具体的には、上述のステップｂ１の反応ガス供給ステップと同様の処理手順、処理条件により、第１ＳｉＮ膜３０６ａ上に形成された第２膜の第１層に対して反応ガスを供給する。
ウエハ２００上に第２膜の第２層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内への反応ガスの供給を停止する。そして、上述のステップａ１の残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
［所定回数実行］
上述したステップａ２、ｂ２を１サイクルとして、このサイクルを所定回数（ｎ回、ｎは１以上の整数）実行することにより、ウエハ２００上の、第１膜としての第１ＳｉＮ膜３０６ａに隣接して、第２膜として、例えば、所定組成比および所定膜厚の第２ＳｉＮ膜３０６ｂを形成することができる。なお、上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成するＳｉＮ層の厚さを所望の膜厚よりも小さくして、上述のサイクルを所望の膜厚になるまで複数回繰り返すのが好ましい。
この結果、第１ＳｉＮ膜３０６ａ上には、第２ＳｉＮ膜３０６ｂが形成される。第２ＳｉＮ膜３０６ｂは、均一に成膜されて、ステップカバレッジの良好な膜となる。すなわち、第２ＳｉＮ膜３０６ｂは、Ｓｉ及びＮを含有し、第２電荷保持特性と第２ステップカバレッジ特性を有する膜となる。すなわち、第２ＳｉＮ膜３０６ｂは、第１ＳｉＮ膜３０６ａと異なる特性を有する膜となる。
すなわち、第１ＳｉＮ膜３０６aと第２ＳｉＮ膜３０６ｂは、原料ガスが異なることによりそれぞれ異なる特性を有することとなる。より具体的には、第１ＳｉＮ膜３０６ａと第２ＳｉＮ膜３０６ｂは、熱分解温度の違いにより、それぞれの電荷保持特性およびステップカバレッジ特性が異なるものとなる。
第１ＳｉＮ膜３０６ａの第１電荷保持特性は、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも優れている。例えば、第１ＳｉＮ膜３０６ａの第１電荷保持特性は、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも、２倍以上優れている。好ましくは、第１ＳｉＮ膜３０６ａの第１電荷保持特性は、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも、１０倍以上優れている。より好ましくは、第１ＳｉＮ膜３０６ａの第１電荷保持特性は、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも、１５倍以上優れている。また、第２ＳｉＮ膜３０６ｂの第２ステップカバレッジ特性は、第１ＳｉＮ膜３０６ａの第１ステップカバレッジ特性よりも優れている。例えば、本態様によれば、第２ＳｉＮ膜３０６ｂは、少なくとも７０％のステップカバレッジ（例えば、溝に形成された第２ＳｉＮ膜３０６ｂの下側面の膜厚は、上側面の膜厚よりも厚く、下側面の膜厚に対する上側面の膜厚比が７０％）を得ることができる。また、例えば、本態様における上述のいずれかの方法によれば、第２ＳｉＮ膜３０６ｂは、８０％以上のステップカバレッジを得ることもできる。また、例えば、本態様における上述のいずれかの方法によれば、第２ＳｉＮ膜３０６ｂは、好ましくは８５％以上のステップカバレッジを得ることもできる。更に、例えば、本態様における上述のいずれかの方法によれば、第２ＳｉＮ膜３０６ｂは、より好ましくは９０％以上のステップカバレッジを得ることもできる。第１ＳｉＮ膜３０６ａも、同様なステップカバレッジを得ることができるが、第２ＳｉＮ膜３０６ｂのステップカバレッジが第１ＳｉＮ膜３０６ａよりも優れるように形成される。このような第２ＳｉＮ膜３０６ｂによれば、適宜ウエハ２００の表面に設けられた凹部内の全域にわたり均一でコンフォーマルな膜を形成することが可能となる。
つまり、ＢＯｘ膜３０４の界面側に配置される第１ＳｉＮ膜３０６ａは、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも優れる第１電荷保持特性を備える膜となる。また、ＴＯｘ膜３０８の界面側に配置される第２ＳｉＮ膜３０６ｂは、第１ＳｉＮ膜３０６ａの第１ステップカバレッジ特性よりも優れる第２ステップカバレッジ特性を備える膜となる。言い換えると、ＣＴＮ膜３０６は、電荷保持特性の優れる第１ＳｉＮ膜３０６ａと、ステップカバレッジ特性の優れる第２ＳｉＮ膜３０６ｂと、を含む積層膜（多層膜ともいう）により構成される。
ここで、ＮＡＮＤのメモリセルは、ＣＴＮ膜３０６の、ＢＯｘ膜３０４界面側（コントロールゲート３１６側）に電荷がチャージされる。このため、ＢＯｘ膜３０４界面側におけるＣＴＮ膜３０６の電荷保持特性が重要となる。本開示におけるＣＴＮ膜３０６は、ＢＯｘ膜３０４界面側に電荷保持特性の優れる第１ＳｉＮ膜３０６ａを配置し、ＴＯｘ膜３０８界面側にステップカバレッジ特性の優れる第２ＳｉＮ膜３０６ｂを配置するよう構成している。よって、ＣＴＮ膜３０６は、全体として良好な電荷保持特性と良好なステップカバレッジ特性を兼ね備えた膜となり、ＣＴＮ膜３０６の電荷保持特性を高める効果と、ステップカバレッジ特性を向上させる効果と、を両立することが可能となる。
なお、第１ＳｉＮ膜３０６ａの膜厚は、第２ＳｉＮ膜３０６ｂの膜厚よりも薄く形成するのが好ましい。第１ＳｉＮ膜３０６ａは、第２ＳｉＮ膜３０６ｂと比較して膜厚を薄く形成した場合であっても、電荷保持特性を高めることが可能であり、第２ＳｉＮ膜３０６ｂの膜厚を第１ＳｉＮ膜３０６ａの膜厚と比較して厚く形成することにより、ＣＴＮ膜３０６のステップカバレッジ特性を向上させることができる。
具体的には、ＣＴＮ膜３０６のうちの、ＢＯｘ膜３０４側の１ｎｍ～３ｎｍであって、例えば２ｎｍ程度を、電特保持特性の良好な第１ＳｉＮ膜３０６ａとし、ＴＯｘ膜３０８側の３ｎｍ～７ｎｍであって、例えば６ｎｍ程度を、ステップカバレッジ特性の良好な第２ＳｉＮ膜３０６ｂとする。第１ＳｉＮ膜３０６ａと第２ＳｉＮ膜３０６ｂとの合計膜厚は、適宜可能であるが、ここでは、８ｎｍとして例示している。
第１ＳｉＮ膜３０６ａの膜厚が１ｎｍ未満となると、十分な電荷を保持できない場合がある。第１ＳｉＮ膜３０６ａの膜厚を１ｎｍ以上とすることにより、十分な電荷を保持することが可能となる。また、第１ＳｉＮ膜３０６ａの膜厚が３ｎｍを超えると、十分な電荷を保持することは可能ではあるが、第２ＳｉＮ膜３０６ｂを厚くすることができず、十分なステップカバレッジ特性を確保することが困難となる場合がある。第１ＳｉＮ膜３０６ａの膜厚を３ｎｍ以下にすることにより、電荷を保持しつつ十分なステップカバレッジ特性の確保が可能となる。
また、第２ＳｉＮ膜３０６ｂの膜厚が３ｎｍ未満となると、十分なステップカバレッジ特性が得られない場合がある。第２ＳｉＮ膜３０６ｂの膜厚を３ｎｍ以上とすることにより、十分なステップカバレッジ特性を得ることが可能となる。また、第２ＳｉＮ膜３０６ｂの膜厚が７ｎｍを超えると、十分なステップカバレッジ特性を得ることは可能ではあるが、第１ＳｉＮ膜３０６ａを厚くすることができず、十分な電荷を保持することが困難となる場合がある。第２ＳｉＮ膜３０６ｂの膜厚を７ｎｍ以下にすることにより、ステップカバレッジ特性を確保しつつ、十分な電荷保持が可能となる。
以上のように、第１膜形成工程において、第１原料ガスを供給するステップａ１と、反応ガスを供給するステップｂ１と、をこの順に行うサイクルを所定回数行うことにより、ウエハ２００上に形成されるＳｉＮ膜の電荷保持特性を良好とすることが可能となる。一方で、第１膜形成工程では、１サイクルあたりに形成されるＳｉ含有層の厚さがウエハ面内で不均一になり易いことから、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させることが困難となる場合がある。
また、第２膜形成工程において、第１原料ガスよりも熱分解温度が高く、熱分解しにくい第２原料ガスを供給するステップａ２と、反応ガスを供給するステップｂ２と、をこの順に行うサイクルを所定回数行うことにより、１サイクルあたりに形成されるＳｉ含有層の厚さがウエハ面内にわたり均一であることから、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を良好にすることが可能となる。一方で、電荷保持特性を向上させることが困難となる場合がある。
本開示におけるＣＴＮ膜３０６は、ステップａ１と、ステップｂ１と、をこの順に行うサイクルを所定回数行うことにより形成される第１ＳｉＮ膜３０６ａと、ステップａ２と、ステップｂ２と、をこの順に行うサイクルを所定回数行うことにより形成される第２ＳｉＮ膜３０６ｂと、を積層することにより構成されている。
すなわち、本開示では、ＣＴＮ膜３０６を、電荷保持特性の優れた第１ＳｉＮ膜３０６aと、ステップカバレッジ特性の優れた第２ＳｉＮ膜３０６ｂとを積層させた積層膜とすることにより、優れた電荷保持特性と優れたステップカバレッジ特性を備える膜を形成することが可能となる。
（アフターパージおよび大気圧復帰）
上述の成膜処理が終了した後、ガス供給管２３２ｄ，２３２ｅのそれぞれから不活性ガスとしてのＮ２ガス処理室２０１内へ供給し、排気管２３１より排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出される（ボートアンロード）。その後、処理済のウエハ２００は、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本態様による効果
本態様によれば、以下に示す一つ又は複数の効果が得られる。
（ａ）本態様では、第１原料ガスを供給して形成する第１膜と、第２原料ガスを供給して形成する第２膜と、を積層することから、ウエハ２００上に形成されるＣＴＮ膜の電荷保持特性を高める効果と、ステップカバレッジ特性やウエハ面内膜厚均一性を向上させる効果と、を両立することが可能となる。
本態様の一例では、第１膜形成工程において、ウエハ２００に対して、第１原料ガスとして、第２原料ガスとしてのＳｉＣｌ４ガスよりも熱分解温度が低く、熱分解しやすいＳｉ２Ｃｌ６ガスを供給すると、ウエハ２００上にはＳｉ－Ｓｉ結合を有する、１原子層を超える厚さのＳｉ含有層が形成されることとなる。よって、ＳｉＣｌ４ガスを用いた場合よりもＳｉリッチな膜となり、トラップ準位が増加し、電荷保持特性を向上させることが可能となる。
また、本態様の一例では、第１原料ガスとしてＳｉ２Ｃｌ６ガスを用いた場合、第２原料ガスとしてＳｉＣｌ４ガスを用いた場合よりも、１サイクルあたりに形成されるＳｉ含有層の厚さが厚いことから、ウエハ２００上に形成されるＳｉＮ膜の成膜レートを良好とすることが可能となる。
また、本態様の一例では、第２膜形成工程において、第２原料ガスとして、第１原料ガスとしてのＳｉ２Ｃｌ６ガスよりも熱分解温度が高く、熱分解しにくいＳｉＣｌ４ガスを供給すると、ウエハ２００上には１原子層未満の厚さの略均一な厚さのＳｉ含有層が形成されることとなる。よって、１サイクルあたりに形成されるＳｉ含有層の厚さがウエハ面内にわたり均一であることから、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を良好にすることが可能となる。
本態様では、第１膜形成工程と第２膜形成工程の両工程を行うことから、各工程から得られるそれぞれの効果を両立させることが可能となる。
（ｂ）本態様の一例では、ステップａ１の処理温度をＳｉ２Ｃｌ６ガスの熱分解温度（第１温度）よりも高くし、ステップａ２の処理温度をＳｉＣｌ４ガスの熱分解温度（第２温度）よりも低くしているので、上述の効果を確実に得ることができる。
ステップａ１では、処理温度を第１温度より高い温度としているので、Ｓｉ２Ｃｌ６ガスの適切な熱分解を維持することができ、ウエハ２００上に最終的に形成されるＳｉＮ膜の成膜レートを向上させることが可能となる。また、ＳｉＮ膜の組成比をＳｉリッチの方向に制御することが可能となる。よって、電荷保持特性を高める方向に制御することが可能となる。
また、本態様の一例では、ステップａ２では、処理温度を第２温度よりも低い温度としているので、ＳｉＣｌ４ガスの熱分解を抑制することができ、ウエハ２００上に最終的に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させることが可能となる。また、ＳｉＮ膜の組成比をＳｉ３Ｎ４に近づける方向に制御することが可能となる。
（ｃ）なお、上述の効果は、上述したあらゆる第１原料ガス、第２原料ガス、反応ガス、不活性ガスを用いる場合にも、同様に得ることができる。上述の効果は、原料ガスとしてハロシラン系ガスを用いる場合に、顕著に得られることになる。また、上述の効果は、原料ガスとしてクロロシラン系ガスを用いる場合に、特に顕著に得られることになる。
（４）本開示の他の態様
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述した第１膜形成工程を行った後、上述した第２膜形成工程の代わりに、次の第２膜形成工程を行ってもよい。すなわち、上述した第１膜の上に、第１膜の特性と異なる特性を有する第２膜として第３ＳｉＮ膜を形成してもよい。
第３ＳｉＮ膜は、
（ａ３）Ｓｉを含み第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
（ｂ３）第１原料ガスを供給する工程と、
（ｃ３）Ｎを含有する反応ガスを供給する工程と、
を行うサイクルを所定回数実行することにより形成される。なお、各工程は、互いに非同時に実行されてもよく、隣接する工程の一部が重複するように実行されてもよい。
すなわち、以下に示す成膜シーケンスにより、ウエハ２００上にＣＴＮ膜（ＳｉＮ膜）を形成するようにしてもよい。
（第１原料ガス→反応ガス）×ｍ＋（第２原料ガス→第１原料ガス→反応ガス）×ｐ （ｐは、１以上、好ましくは２以上の整数）
⇒ 第１ＳｉＮ膜 ＋ 第３ＳｉＮ膜 ⇒ ＣＴＮ膜
つまり、上述した第１膜形成工程を行った後、続けて（連続して）次の第２膜形成工程を行うようにしてもよい。
＜第２膜形成工程＞
次のステップａ３～ｃ３を実行する。
［ステップａ３］
上述のステップａ２と同様の処理手順、処理条件により、処理室２０１内のウエハ２００、すなわちウエハ２００上に形成された第１膜に対して、第２原料ガスを供給する。すなわち、ウエハ２００上の第１ＳｉＮ膜３０６ａに対して、第２原料ガスを供給する。
上述の条件下では、第２原料ガスにおけるＳｉ－Ｃｌ結合の一部を切断し、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、上述の条件下では、第２原料ガスにおける切断されなかったＳｉ－Ｃｌ結合をそのまま保持することができる。例えば、第２原料ガスを構成するＳｉが有する４つの結合手のうち、３つの結合手にそれぞれＣｌを結合させた状態で、未結合手を有することとなったＳｉをウエハ２００の表面の吸着サイトに吸着させることができる。また、ウエハ２００の表面に吸着したＳｉから切断されず保持されたＣｌが、このＳｉに未結合手を有することとなった他のＳｉが結合することを阻害するので、ウエハ２００上にＳｉが多重に堆積することを回避することができる。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。Ｓｉの吸着反応が進行し、ウエハ２００の表面に残存する吸着サイトがなくなると、その吸着反応は飽和することになるが、本ステップでは、吸着反応が飽和する前に第２原料ガスの供給を停止し、吸着サイトが残存した状態で本ステップを終了することが望ましい。
これらの結果、ウエハ２００の第１ＳｉＮ膜３０６ａ上には、第１層として、１原子層未満の厚さの略均一な厚さのＳｉおよびＣｌを含む層、すなわち、Ｃｌを含むＳｉ含有層が形成される。第１層は、ウエハ２００上に略均一な厚さに形成されるため、ステップカバレッジ特性やウエハ面内膜厚均一性に優れている。
第１層を形成した後、バルブ２４３ａを閉じ、処理室２０１内への第２原料ガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。なお、このとき、バルブ２４３ｄ，２４３ｅは開いたままとして、不活性ガスとしてのＮ２ガスの処理室２０１内への供給を維持する。Ｎ２ガスはパージガスとして作用し、これにより、処理室２０１内に残留するガス等を処理室２０１内から排除する効果を高めることができる。
［ステップｂ３］
上述のステップａ１と同様の処理手順、処理条件により、処理室２０１内のウエハ２００、すなわち、第１膜上に形成された第１層に対して、第１原料ガスを供給する。すなわち、第１ＳｉＮ膜３０６ａ上の第１層に対して、第１原料ガスを供給する。
本ステップでは、第１原料ガスの分子構造の大部分を熱分解させ、これにより未結合手を有することとなったＳｉを、ステップａ３において第１層が形成されずに残存したウエハ２００表面上の吸着サイトと反応させて、ウエハ２００の表面に吸着させることができる。一方、第１層が形成された部分には吸着サイトが存在しないため、第１層上に対するＳｉの吸着は抑制される。その結果、本ステップでは、略均一な厚さに形成された第１層を基礎として、第２層としてのＳｉ含有層が略均一な厚さで形成される。また、第１原料ガスの熱分解により未結合手を有することとなったＳｉ同士は結合して、Ｓｉ－Ｓｉ結合を形成する。これらのＳｉ－Ｓｉ結合をウエハ２００の表面上に残存した吸着サイト等と反応させることにより、第２層にＳｉ－Ｓｉ結合を含ませ、Ｓｉが多重に堆積した層とすることが可能となる。すなわち、本ステップにより、第２層に含ませるＳｉ－Ｓｉ結合の量（含有比率）を、第１層に含ませるＳｉ－Ｓｉ結合の量（含有比率）よりも大きくする。Ｓｉから切り離されたＣｌは、ＨＣｌやＣｌ２等のガス状物質を構成して排気管２３１より排気される。
なお、本ステップにより第２層に含ませるＳｉ－Ｓｉ結合の量を第１層に含ませるＳｉ－Ｓｉ結合の量よりも大きくするためには、上述の通り、第１原料ガスの熱分解温度が第２原料ガスの熱分解温度よりも低いことが好適である。換言すると、第１原料ガスは第２原料ガスよりも、同一条件下においてＳｉ－Ｓｉ結合を形成しやすいガスであることが望ましい。例えば、第１原料ガスの分子中にＳｉ－Ｓｉ結合が含まれていることや、第１原料ガスの分子中におけるＣｌ等のハロゲン元素に対するＳｉの組成比が、第２原料ガスのものよりも大きいことなどが好適である。このように、本ステップでは、ステップａ３よりも、ウエハ表面上に残存した吸着サイト等に反応するＳｉ－Ｓｉ結合が形成されやすいように、各ステップの処理温度等の処理条件の選択や、第１原料ガス及び第２原料ガスの選択が行われる。
この結果、本ステップでは、第２膜の第２層として、第１層の厚さを超える略均一な厚さのＳｉ含有層が形成される。成膜レートの向上等の観点から、本態様では特に、第２層として、１原子層を超える略均一な厚さのＳｉ含有層を形成する。なお、本明細書において、第２層とは、ステップａ３及びｂ３が1回ずつ実行されることにより形成されたウエハ２００上のＳｉ含有層を意味している。
また、ステップａ３，ｂ３における温度条件は、実質的に同一の条件とすることが望ましい。これにより、ステップａ３，ｂ３の間で、ウエハ２００の温度変更、すなわち、処理室２０１内の温度変更（ヒータ２０７の設定温度の変更）を行うことが不要となるので、ステップ間でウエハ２００の温度を安定させるまでの待機時間が不要となり、基板処理のスループットを向上させることができる。従って、ステップａ３，ｂ３においては共に、ウエハ２００の温度を、例えば５００～８００℃、好ましくは６００～８００℃、より好ましくは６５０～７５０℃の範囲内の所定の温度とするのがよい。本態様では、ステップａ３，ｂ３における温度条件が実質的に同一である場合、ステップａ３においては第２原料ガスの熱分解が実質的に起こらず（すなわち抑制され）、ステップｂ３においては第１原料ガスの熱分解が起こる（すなわち促進される）ように、当該温度条件と、第１原料ガス及び第２原料ガスが選択される。
ウエハ２００上に第２層を形成した後、バルブ２４３ｃを閉じ、処理室２０１内への第１原料ガスの供給を停止する。そして、上述のステップａ３の残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
［ステップｃ３］
上述のステップｂ１と同様の処理手順、処理条件により、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層と第２層とが積層してなる層に対してＮＨ３ガスを供給する。
この結果、ウエハ２００の第１ＳｉＮ膜３０６ａ上には、第２膜の第３層として、ＳｉとＮとを含むＳｉＮ層が形成される。ウエハ２００上に第３層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内への反応ガスの供給を停止する。そして、上述のステップａ３の残留ガス除去のステップと同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
［所定回数実行］
上述したステップａ３～ｃ３を１サイクルとして、このサイクルを所定回数（ｐ回、ｐは１以上の整数）行うことにより、ウエハ２００上の、第１膜としての第１ＳｉＮ膜３０６ａに隣接して、第２膜として、所定組成比および所定膜厚の第３ＳｉＮ膜３０６ｃを形成することができる。なお、上述のサイクルは、複数回繰り返すのが好ましい。すなわち、１サイクルあたりに形成するＳｉＮ層の厚さを所望の膜厚よりも小さくして、上述のサイクルを所望の膜厚になるまで複数回繰り返すのが好ましい。
上述の態様では、第２膜形成工程において、第２原料ガスを供給するステップａ３と、第１原料ガスを供給するステップｂ３と、の両方のステップを行うことから、上述の態様と同様の効果に加えて、ウエハ２００上に形成されるＳｉＮ膜のステップカバレッジ特性やウエハ面内膜厚均一性を向上させる効果と、この膜の成膜レートを高める効果と、をさらに両立することが可能となる。
また、上述の態様では、第２膜形成工程の各サイクルにおいて、ステップｂ３よりも先にステップａ３を行い、その後にステップｂ３を行うことにより、ウエハ２００上に最終的に形成される第３ＳｉＮ膜３０６ｃのステップカバレッジ特性やウエハ面内膜厚均一性を充分に発揮しつつ、その成膜レートを高めることが可能となる。
（５）変形例
上述の基板処理工程は、以下に示す変形例のように変形することができる。図７～図９は、電荷トラップ膜であるＣＴＮ膜の変形例を示す図である。なお、特に説明がない限り、各変形例における構成は、上述した態様における構成と同様であり、説明を省略する。
（変形例１）
本変形例では、図７に示すように、ＢＯｘ膜３０４とＴＯｘ膜３０８の間に、ＢＯｘ膜３０４側から順に、第１ＳｉＮ膜３０６ａ、第２ＳｉＮ膜３０６ｂ、第１ＳｉＮ膜３０６ａの三層を含むＣＴＮ膜３０６を形成する。言い換えればＢＯｘ膜３０４と接する側とＴＯｘ膜３０４と接する側に電荷保持特性の優れた第１ＳｉＮ膜３０６ａを形成し、第１ＳｉＮ膜３０６ａ間にステップカバレッジの優れた第２ＳｉＮ膜３０６ｂを形成する。
つまり、上述した基板処理工程において、ＢＯｘ膜３０４が形成されたウエハ２００上に、上述した第１膜形成工程により第１ＳｉＮ膜３０６ａを形成し、上述した第２膜形成工程により第２ＳｉＮ膜３０６ｂを形成した後に、上述した第１膜形成工程と同様の処理手順、処理条件により、第３膜として電荷保持特性の良好な第１ＳｉＮ膜３０６ａを形成する。
すなわち、上述した態様における第２ＳｉＮ膜３０６ｂ上に第３膜としての第１ＳｉＮ膜３０６ａを形成する。第３膜としての第１ＳｉＮ膜３０６ａは、上述したように第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも優れる第１電荷保持特性を有する。なお、第３膜として第１ＳｉＮ膜３０６ａを用いる場合に限らず、第２ＳｉＮ膜３０６ｂの第２電荷保持特性よりも優れる第３電荷保持特性を有する膜を用いてもよい。
すなわち、本変形例における成膜シーケンスを、以下のように示すことができる。
（第１原料ガス→反応ガス）×ｍ＋（第２原料ガス→反応ガス）×ｎ＋（第１原料ガス→反応ガス）×ｑ （ｑは、１以上、好ましくは２以上の整数）⇒ 第１ＳｉＮ膜３０６ａ ＋ 第２ＳｉＮ膜３０６ｂ ＋ 第１ＳｉＮ膜３０６ａ
⇒ ＣＴＮ膜３０６
以上により、電荷保持特性が良好で、ステップビバレッジが良好なＣＴＮ膜を形成することができる。また、ＴＯｘ膜３０８側にも電荷保持特性の優れた第１ＳｉＮ膜３０６ａを形成することにより、ＴＯｘ膜３０８から電荷を出し入れし易い、ＣＴＮ膜３０６のＴＯｘ膜３０８側においても電荷を貯めておくことが可能となる。よって、メモリセルにおける書き込み読み出しのスピードが向上される。
なお、上述した第２ＳｉＮ膜３０６ｂの代わりに、上述した第３ＳｉＮ膜３０６ｃを用いた場合であっても、上述の態様と同様の効果が得られる。
（変形例２）
本変形例では、図８に示すように、ＢＯｘ膜３０４とＴＯｘ膜３０８の間に、ＢＯｘ膜３０４側から順に、第２ＳｉＮ膜３０６ｂ、第１ＳｉＮ膜３０６ａ、第２ＳｉＮ膜３０６ｂの三層を含むＣＴＮ膜３０６を形成する。言い換えればＢＯｘ膜３０４と接する側とＴＯｘ膜３０８と接する側にステップカバレッジの優れる第２ＳｉＮ膜３０６ｂを形成し、第２ＳｉＮ膜３０６ｂ間に電荷保持特性の優れる第１ＳｉＮ膜３０６ａを形成する。電荷保持特性の優れた第１ＳｉＮ膜３０６ａは、ＢＯｘ膜３０４に近いことが好ましい。このため、例えばＣＴＮ膜３０６膜の膜厚が８０Åの場合、ＢＯｘ膜３０４側の第２ＳｉＮ膜３０６ｂの膜厚を例えば１ｎｍ、第１ＳｉＮ膜３０６ａの膜厚を例えば４ｎｍ、ＴＯｘ膜３０８側の第２ＳｉＮ膜３０６ｂを例えば３ｎｍとする。
つまり、上述した基板処理工程において、ＢＯｘ膜３０４が形成されたウエハ２００上に、上述した第１膜形成工程を実行する前であって、第１ＳｉＮ膜３０６ａを形成する前に、上述した第２膜形成工程と同様の処理手順、処理条件により、第３膜としてステップカバレッジの良好な第２ＳｉＮ膜３０６ｂを形成する。
すなわち、第１膜としての第１ＳｉＮ膜３０６ａを形成する前に第３膜としての第２ＳｉＮ膜３０６ｂを形成する。第２ＳｉＮ膜３０６ｂは、上述したように第１ＳｉＮ膜３０６ａの第１ステップカバレッジ特性よりも優れる第２ステップカバレッジ特性を有する。なお、第３膜として第２ＳｉＮ膜３０６ｂを用いる場合に限らず、第１ＳｉＮ膜３０６ａの第１ステップカバレッジ特性よりも優れる第３ステップカバレッジ特性を有する膜を用いてもよい。
すなわち、本変形例における成膜シーケンスを、以下のように示すことができる。
（第２原料ガス→反応ガス）×ｒ （ｒは、１以上、好ましくは２以上の整数）＋（第１原料ガス→反応ガス）×ｍ＋（第２原料ガス→反応ガス）×ｎ ⇒ 第２ＳｉＮ膜３０６ｂ ＋ 第１ＳｉＮ膜３０６ａ ＋ 第２ＳｉＮ膜３０６ｂ
⇒ ＣＴＮ膜３０６
以上により、電荷保持特性が良好で、ステップビバレッジが良好なＣＴＮ膜を形成することができる。また、ＢＯｘ膜３０４側とＴＯｘ膜３０８側の両側にステップカバレッジ特性の優れた第２ＳｉＮ膜３０６ｂを形成することにより、横穴の狭い凹部等に均一にＣＴＮ膜３０６を形成することが可能となる。
なお、上述した第２ＳｉＮ膜３０６ｂの代わりに、上述した第３ＳｉＮ膜３０６ｃを用いた場合であっても、上述の態様と同様の効果が得られる。
（変形例３）
本変形例では、図９に示すように、ＢＯｘ膜３０４とＴＯｘ膜３０８の間に、ＢＯｘ膜３０４の界面側がＴＯｘ膜３０８の界面側に比べてＳｉ含有量の多い（Ｓｉリッチな）、ＣＴＮ膜３０６を形成する。すなわち、ＢＯｘ膜３０４側が電荷保持特性が良くなるように形成し、ＴＯｘ膜３０８側がステップカバレッジが良くなるように形成する。
すなわち、ウエハ２００上のＢＯｘ膜３０４に対して、上述した基板処理工程の、上述したステップａ１と、ステップｂ１と、を行うサイクルを、所定回数実行することによりＳｉ及びＮを含有するＳｉＮ膜を形成する工程を行う。このとき、ステップａ１における第１原料ガスの供給量が各サイクルの後のサイクルになるにしたがって減少するように制御して供給する。
すなわち、１サイクルあたりのステップａ１における第１原料ガスの供給時間を各サイクルの後のサイクルになるにしたがって短くするように制御する。また、１サイクルあたりのステップａ１における第１原料ガスの供給流量を各サイクルの後のサイクルになるにしたがって短くするように制御するようにしてもよい。
これにより、ＣＴＮ膜３０６において、ＢＯｘ膜３０４側がＳｉリッチで電荷保持特性に優れ、ＴＯｘ膜３０８側がステップカバレッジ特性に優れるＳｉＮ膜が形成され、電荷保持特性が良好で、ステップビバレッジが良好なＣＴＮ膜３０６を形成することができる。
以上、本開示の種々の典型的な態様及び変形例を説明してきたが、本開示はそれらの態様及び変形例に限定されず、態様、変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の態様の処理手順、処理条件と同様とすることができる。
１２１ コントローラ
２００ ウエハ（基板）
２０１ 処理室
２１７ ボート
２４９ａ、２４９ｂ ノズル
２５０ａ、２５０ｂ ガス供給孔
２３２ａ～２３２ｄ ガス供給管

Claims (20)

  1. 第１元素及び第２元素を含有する第１膜を形成する工程と、
    前記第１膜に隣接して、前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する工程を有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する工程と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
    （ｂ２）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成される
    基板処理方法。
  2. 前記第１膜は第１電荷保持特性を有し、前記第２膜は第２電荷保持特性を有し、前記第１電荷保持特性は、前記第２電荷保持特性よりも優れている請求項１記載の基板処理方法。
  3. 前記第１膜は第１ステップカバレッジ特性を有し、前記第２膜は、前記第１ステップカバレッジ特性よりも優れる第２ステップカバレッジ特性を有する請求項１又は２に記載の基板処理方法。
  4. 前記第２膜上に第３膜を形成する工程をさらに有し、
    前記第３膜は、前記第２電荷保持特性よりも優れる第３電荷保持特性を有する請求項２記載の基板処理方法。
  5. 前記第１膜を形成する前に第３膜を形成する工程をさらに有し、
    前記第３膜は、前記第１ステップカバレッジ特性よりも優れる第３ステップカバレッジ特性を有する請求項３記載の基板処理方法。
  6. 前記第１膜の膜厚は、前記第２膜の膜厚よりも薄い請求項１から５のいずれか一項に記載の基板処理方法。
  7. 前記第１原料ガスおよび前記第２原料ガスとしてそれぞれ互いに異なるハロシラン系ガスを用いる、請求項１乃至６のいずれか１項に記載の基板処理方法。
  8. 前記第１原料ガスとして、水素化ケイ素系ガスまたはアミノシラン系ガスの少なくともいずれかを含むガスを用いる、請求項１から７のいずれか一項に記載の基板処理方法。
  9. 前記反応ガスとして、窒素含有ガスを用いる、請求項１から８のいずれか一項に記載の基板処理方法。
  10. （ａ）第１元素を含有する第１原料ガスを供給する工程と、
    （ｂ）第２元素を含有する反応ガスを供給する工程と、
    （ｃ）（ａ）および（ｂ）の工程を行うサイクルを、所定回数実行することにより前記第１元素及び前記第２元素を含有する膜を形成する工程と、を有し、
    （ａ）における前記第１原料ガスの供給量が各サイクルの後のサイクルになるにしたがって減少するように供給される
    基板処理方法。
  11. 第１元素及び第２元素を含有する第１膜を形成する工程と、
    前記第１膜に隣接して前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する工程とを有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する工程と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
    （ｂ２）前記第１原料ガスを供給する工程と、
    （ｃ２）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成される、
    基板処理方法。
  12. 第１元素及び第２元素を含有する第１膜を形成する工程と、
    前記第１膜に隣接して、前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する工程を有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する工程と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
    （ｂ２）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成される
    半導体装置の製造方法。
  13. （ａ）第１元素を含む第１原料ガスを供給する工程と、
    （ｂ）第２元素を含有する反応ガスを供給する工程と、
    （ｃ）（ａ）および（ｂ）の工程を行うサイクルを、所定回数実行することにより前記第１元素及び前記第２元素を含有する膜を形成する工程と、を有し、
    （ａ）における前記第１原料ガスの供給量が各サイクルの後のサイクルになるにしたがって減少するように供給される半導体装置の製造方法。
  14. 第１元素及び第２元素を含有する第１膜を形成する工程と、
    前記第１膜に隣接して前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する工程とを有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する工程と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する工程と、
    （ｂ２）前記第１原料ガスを供給する工程と、
    （ｃ２）前記第２元素を含有する反応ガスを供給する工程と、
    を行うサイクルを所定回数実行することにより形成される、
    半導体装置の製造方法。
  15. 基板処理装置の処理室内において、
    第１元素及び第２元素を含有する第１膜を形成する手順と、
    前記第１膜に隣接して、前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する手順を有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する手順と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する手順と、
    を行うサイクルを所定回数実行する手順により形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する手順と、
    （ｂ２）前記第２元素を含有する反応ガスを供給する手順と、
    を行うサイクルを所定回数実行する手順により形成されることを、コンピュータによって前記基板処理装置に実行させるプログラム。
  16. 基板処理装置の処理室内において、
    （ａ）第１元素を含有する第１原料ガスを供給する手順と、
    （ｂ）第２元素を含有する反応ガスを供給する手順と、
    （ｃ）（ａ）および（ｂ）の手順を行うサイクルを、所定回数実行することにより前記第１元素及び前記第２元素を含有する膜を形成する手順と、を有し、
    （ａ）における前記第１原料ガスの供給量が各サイクルの後のサイクルになるにしたがって減少するように供給される手順を、コンピュータによって前記基板処理装置に実行させるプログラム。
  17. 基板処理装置の処理室内において、
    第１元素及び第２元素を含有する第１膜を形成する手順と、
    前記第１膜に隣接して前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する手順とを有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１元素を含有する第１原料ガスを供給する手順と、
    （ｂ１）前記第２元素を含有する反応ガスを供給する手順と、
    を行うサイクルを所定回数実行する手順により形成され、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第１元素を含み前記第１原料ガスよりも熱分解温度が高い第２原料ガスを供給する手順と、
    （ｂ２）前記第１原料ガスを供給する手順と、
    （ｃ２）前記第２元素を含有する反応ガスを供給する手順と、
    を行うサイクルを所定回数実行する手順により形成されることを、コンピュータによって前記基板処理装置に実行させるプログラム。
  18. 基板を収容する処理室と、
    第１元素を含む第１原料ガスを前記処理室内へ供給する第１原料ガス供給系と、
    前記第１元素を含み、前記第１原料ガスよりも熱分解温度が高い第２原料ガスを前記処理室内へ供給する第２原料ガス供給系と、
    前記第１元素とは異なる第２元素を含む反応ガスを前記処理室内へ供給する反応ガス供給系と、
    前記処理室内において、
    第１元素及び第２元素を含有する第１膜を形成する処理と、
    前記第１膜に隣接して、前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する処理を有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１原料ガスを供給する処理と、
    （ｂ１）前記反応ガスを供給する処理と、
    を行うサイクルを所定回数実行することにより形成し、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第２原料ガスを供給する処理と、
    （ｂ２）前記反応ガスを供給する処理と、
    を行うサイクルを所定回数実行することにより形成する処理を実行させるように、前記第１原料ガス供給系、前記第２原料ガス供給系及び前記反応ガス供給系を制御することが可能なように構成される制御部と、
    を有する基板処理装置。
  19. 基板を収容する処理室と、
    第１元素を含む第１原料ガスを前記処理室内へ供給する第１原料ガス供給系と、
    前記第１元素とは異なる第２元素を含む反応ガスを前記処理室内へ供給する反応ガス供給系と、
    前記処理室内において、
    （ａ）前記第１原料ガスを供給する処理と、
    （ｂ）前記反応ガスを供給する処理と、
    （ｃ）（ａ）および（ｂ）の処理を行うサイクルを、所定回数実行することにより前記第１元素及び前記第２元素を含有する膜を形成する処理と、を有し、
    （ａ）における前記第１原料ガスの供給量が各サイクルの後のサイクルになるにしたがって減少するように供給される処理を実行させるように、前記第１原料ガス供給系及び前記反応ガス供給系を制御することが可能なように構成される制御部と、
    を有する基板処理装置。
  20. 基板を収容する処理室と、
    第１元素を含む第１原料ガスを前記処理室内へ供給する第１原料ガス供給系と、
    前記第１元素を含み、前記第１原料ガスよりも熱分解温度が高い第２原料ガスを前記処理室内へ供給する第２原料ガス供給系と、
    前記第１元素とは異なる第２元素を含む反応ガスを前記処理室内へ供給する反応ガス供給系と、
    前記処理室内において、
    前記第１元素及び前記第２元素を含有する第１膜を形成する工程と、
    前記第１膜に隣接して前記第１元素及び前記第２元素を含有し、前記第１膜の特性と異なる特性を有する第２膜を形成する処理とを有し、
    前記第１膜及び前記第２膜の一方は、
    （ａ１）前記第１原料ガスを供給する処理と、
    （ｂ１）前記反応ガスを供給する処理と、
    を行うサイクルを所定回数実行することにより形成し、
    前記第１膜及び前記第２膜の他方は、
    （ａ２）前記第２原料ガスを供給する処理と、
    （ｂ２）前記第１原料ガスを供給する処理と、
    （ｃ２）前記反応ガスを供給する処理と、
    を行うサイクルを所定回数実行することにより形成する処理を実行させるように、前記第１原料ガス供給系、前記第２原料ガス供給系及び前記反応ガス供給系を制御することが可能なように構成される制御部と、
    を有する基板処理装置。
JP2022036043A 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置 Active JP7458432B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2022036043A JP7458432B2 (ja) 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
TW111140791A TW202336267A (zh) 2022-03-09 2022-10-27 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
CN202211603674.1A CN116741620A (zh) 2022-03-09 2022-12-13 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
KR1020220179291A KR20230133180A (ko) 2022-03-09 2022-12-20 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
EP22215311.6A EP4243053A1 (en) 2022-03-09 2022-12-21 Method of processing substrate, method of manufacturing semiconductor device, program, and substrate processing apparatus
US18/087,257 US20230317447A1 (en) 2022-03-09 2022-12-22 Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022036043A JP7458432B2 (ja) 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2023131341A true JP2023131341A (ja) 2023-09-22
JP7458432B2 JP7458432B2 (ja) 2024-03-29

Family

ID=84888750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022036043A Active JP7458432B2 (ja) 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Country Status (6)

Country Link
US (1) US20230317447A1 (ja)
EP (1) EP4243053A1 (ja)
JP (1) JP7458432B2 (ja)
KR (1) KR20230133180A (ja)
CN (1) CN116741620A (ja)
TW (1) TW202336267A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2008166518A (ja) 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP5388993B2 (ja) 2010-11-18 2014-01-15 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP6486479B2 (ja) 2015-09-03 2019-03-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラム、および供給系
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
EP4243053A1 (en) 2023-09-13
KR20230133180A (ko) 2023-09-19
US20230317447A1 (en) 2023-10-05
CN116741620A (zh) 2023-09-12
JP7458432B2 (ja) 2024-03-29
TW202336267A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
KR101983437B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7368427B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7303226B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
WO2020008682A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018101687A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7149423B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2023101578A (ja) 半導体装置の製造方法、プログラム、基板処理装置および基板処理方法
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
TWI829048B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2022118060A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7087035B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7458432B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7361911B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240041928A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20240091155A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7458432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150