KR20230133180A - 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 Download PDF

Info

Publication number
KR20230133180A
KR20230133180A KR1020220179291A KR20220179291A KR20230133180A KR 20230133180 A KR20230133180 A KR 20230133180A KR 1020220179291 A KR1020220179291 A KR 1020220179291A KR 20220179291 A KR20220179291 A KR 20220179291A KR 20230133180 A KR20230133180 A KR 20230133180A
Authority
KR
South Korea
Prior art keywords
film
raw material
supplying
material gas
gas
Prior art date
Application number
KR1020220179291A
Other languages
English (en)
Inventor
신고 노하라
기요히사 이시바시
다카후미 니타
기미히코 나카타니
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230133180A publication Critical patent/KR20230133180A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 양호한 전하 유지 특성 및 양호한 스텝 커버리지 특성을 달성할 수 있다. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과, 제1 막에 인접하고, 제1 원소 및 제2 원소를 함유하고, 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고, 제1 막 및 제2 막의 한쪽은, (a1) 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과, (b1) 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고, 제1 막 및 상기 제2 막의 다른 쪽은, (a2) 제1 원소를 포함하고 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과, (b2) 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성된다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, PROGRAM, AND SUBSTRATE PROCESSING APPARATUS}
본 개시는, 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치에 관한 것이다.
불휘발성 메모리인 NAND 메모리는, 근년, 다층화가 진행되어, 3D NAND가 개발되어 있다. 3D NAND의 각 메모리 셀은, 데이터를 유지하는 차지 트랩 나이트라이드(CTN)라고 불리는 질화막을 갖는다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2017-117977호 공보
CTN은, 양호한 전하 유지 특성이 요망되고 있다. 또한, CTN은, 좁고 긴 홈 중에 균일하게 성막되고, 그 때문에, 양호한 스텝 커버리지 특성을 구비하는 것이 요망되고 있다.
본 개시의 목적은, 양호한 전하 유지 특성 및 양호한 스텝 커버리지 특성을 달성하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
제1 막에 인접하고, 제1 원소 및 제2 원소를 함유하고, 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고,
제1 막 및 제2 막의 한쪽은,
(a1) 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
(b1) 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정
을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고,
제1 막 및 제2 막의 다른 쪽은,
(a2) 제1 원소를 포함하고 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
(b2) 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정
을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성되는 기술이 제공된다.
본 개시에 의하면, 양호한 전하 유지 특성 및 양호한 스텝 커버리지 특성을 달성할 수 있다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 3D NAND의 메모리 셀의 단면 구조의 일례를 도시하는 도면이다.
도 5는 3D NAND의 메모리 셀의 제조 공정의 일례를 도시하는 도면이다.
도 6은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 공정에 의해 형성되는 CTN을 설명하기 위한 도면이다.
도 7은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 공정에 의해 형성되는 CTN의 변형예를 도시하는 도면이다.
도 8은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 공정에 의해 형성되는 CTN의 변형예를 도시하는 도면이다.
도 9는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 공정에 의해 형성되는 CTN의 변형예를 도시하는 도면이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서 도 1 내지 도 6을 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은 모두 모식적인 것이며, 도면에 도시되는, 각 요소의 치수 관계, 각 요소의 비율 등은, 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치는 것은 아니다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232c)이 접속되어 있다. 가스 공급관(232c)에는, 가스류의 상류측부터 순서대로 MFC(241c) 및 밸브(243c)가 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232d, 232e)에는, 가스류의 상류측부터 순서대로 MFC(241d, 241e) 및 밸브(243d, 243e)가 각각 마련되어 있다.
도 2에 도시하는 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 제1 원소를 포함하는 제1 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232c)으로부터는, 제1 원소를 포함하고, 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스가, MFC(241c), 밸브(243c), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
즉, 제1 원료 가스 및 제2 원료 가스로서 각각 서로 다른 원료 가스를 사용한다.
가스 공급관(232b)으로부터는, 제1 원소와는 다른 제2 원소를 포함하는 반응 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 또한, 반응 가스는, 원료 가스와는 분자 구조(화학 구조)가 다른 물질이다.
가스 공급관(232d, 232e)으로부터는, 불활성 가스, 예를 들어 질소(N2) 가스가, 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
각 가스 공급관으로부터 상술한 바와 같은 가스를 각각 흘리는 경우, 주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 제1 원료 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 제2 원료 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 반응 가스 공급계가 구성된다. 주로, 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하게 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하는 것이 가능하게 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
도 4는, 본 개시에서의 기판 처리 공정이 사용되는 3D NAND의 메모리 셀의 단면 구조의 일례를 도시하는 도면이다. 도 5의 (A) 내지 도 5의 (I)는, 도 4에 도시하는 3D NAND의 메모리 셀의 제조 공정의 일례를 도시하는 도면이다.
3D NAND의 메모리 셀은, 우선, 웨이퍼(200) 상에 실리콘 산화막(SiO막)(300)과 실리콘 질화막(SiN막)(302)이 교대로 적층된다. 그리고, 그 교대로 적층된 적층막 상에서부터 아래까지를 오목형으로 에칭하여, 트렌치나 홀 등의 오목부(303)를 형성한다(도 5의 (A) 참조).
이어서, 오목부(303)의 내면에, 제1 산화막으로서 블록막(이하, BOx막이라고 칭함)(304)을 형성한다(도 5의 (B) 참조). BOx막(304)은, 예를 들어 SiO막이나 High-k막이나 이들의 적층막이며, 전하가 터널하는 것을 방지하는 기능을 갖는다.
이어서, BOx막(304)의 내면에, CTN이며 SixNy막(x, y는 1 이상의 정수)인 전하 트랩막(이하, CTN막이라고 칭함)(306)을 형성한다(도 5의 (C) 참조). CTN막(306)은, 전하를 포획하는 기능을 갖는다.
이어서, CTN막(306)의 내면에, 제2 산화막으로서 터널 산화막(이하, TOx막이라고 칭함)(308)을 형성한다(도 5의 (D) 참조). TOx막(308)은, 예를 들어 실리콘 산질화막(SiON막)이며, 전하를 터널하는 기능을 갖는다.
이어서, TOx막(308)의 내면에 폴리실리콘(Poly-Si) 등의 채널막(310)을 형성한다(도 5의 (E)).
이어서, 채널막(310)의 내면이며, 오목부(303) 내의 홈에, 매립 산화막(312)을 충전한다(도 5의 (F)).
이어서, 도 5의 (A)에서 적층된 SiN막(302)을 에칭한다(도 5의 (G)).
이어서, SiN막(302)이 에칭된 SiO막(300)의 내면에 금속 함유막 등의 라이너막(314)을 형성한다(도 5의 (H)). 라이너막(314)은, 예를 들어 산화알루미늄(AlO)막이나 질화티타늄(TiN)막이다.
그리고, 라이너 막(314)의 내측에 금속 함유막을 충전해서 워드 전극인 컨트롤 게이트(316)를 제작한다(도 5의 (I)).
이상과 같이, 3D NAND의 메모리 셀은, BOx막(304), CTN막(306), TOx막(308), 채널막(310), 컨트롤 게이트(316)의 순으로 제작된다.
이에 대해, 플레이너형의 NAND의 메모리 셀은, 채널막(310), TOx막(308), CTN막(306), BOx막(304), 컨트롤 게이트(316)의 순으로 제작된다.
여기서, NAND의 메모리 셀은, 전하를 축적함으로써 데이터를 기억한다. 이 전하는, TOx막(308), CTN막(306) 및 BOx막(304)에 의해 구성되는 ONO막(320)에 있어서 CTN막(306)에 포획된다.
여기서, CTN막(306)은, 양호한 전하 유지 특성(전하 트랩 특성이라고도 함)뿐만 아니라 스텝 커버리지 특성이 요망된다. 전하 유지 특성이란, 전하를 유지하는 능력이다. 또한, 스텝 커버리지 특성이란, 단차 피복성이며, 오목부(303) 내의 상측면의 막 두께와 하측면의 막 두께의 관계이다. 오목부(303) 내의 상측면과 하측면의 차가 작을수록, 스텝 커버리지 특성이 양호하다.
그러나, CTN막(306)이 되는 SiN막은, 형성할 때 사용하는 가스종에 따라, 전하 유지 특성과 스텝 커버리지 특성이 달라, 이 전하 유지 특성과 스텝 커버리지 특성을 양립시키는 것이 과제이었다. 본 양태에서는, 이러한 과제를 해소하기 위해서, CTN막(306)을 형성할 때, 이하의 기판 처리 공정을 행하기로 하고 있다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 CTN막(306)을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예(기판 처리 방법, 반도체 장치의 제조 방법의 일례이기도 함)에 대해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 개시의 일 양태에 의하면,
제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
제1 막에 인접하고, 제1 원소 및 제2 원소를 함유하고, 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 갖는다.
그리고, 제1 막은,
(a1) 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
(b1) 제2 원소를 함유하는 반응 가스(제1 반응 가스)를 공급하는 공정
을 행하는 사이클을 소정 횟수 실행함으로써 형성된다. 또한, 제2 막은,
(a2) 제1 원소를 포함하고 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
(b2) 제2 원소를 함유하는 반응 가스(제2 반응 가스)를 공급하는 공정
을 행하는 사이클을 소정 횟수 실행함으로써 형성된다. 보다 구체적으로는,
제1 원소로서 Si 및 제2 원소로서 N을 함유하는 제1 막으로서 제1 SiN막을 형성하는 공정과,
제1 SiN막에 인접하고, Si 및 N을 함유하고, 제1 SiN막의 특성과 다른 특성을 갖는 제2 막으로서 제2 SiN막을 형성하는 공정을 갖는다.
그리고, 제1 SiN막은,
(a1) Si를 함유하는 제1 원료 가스를 공급하는 공정과,
(b1) N을 함유하는 반응 가스(제1 반응 가스)를 공급하는 공정
을 행하는 사이클을 소정 횟수 실행함으로써 형성된다.
또한, 제2 SiN막은,
(a2) 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
(b2) N을 함유하는 반응 가스(제2 반응 가스)를 공급하는 공정
을 행하는 사이클을 소정 횟수 실행함으로써 형성된다.
본 명세서에서는, 본 양태에서의 성막 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 다른 양태 등의 설명에서도 마찬가지의 표기를 사용한다.
(제1 원료 가스→반응 가스)×m+(제2 원료 가스→반응 가스)×n(m은, 1 이상, 바람직하게는 2 이상의 정수, n은, 1 이상, 바람직하게는 2 이상의 정수)
⇒제1 SiN막+제2 SiN막⇒CTN막
본 명세서에서 「웨이퍼」라는 말을 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시하는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태로 된다. 이때, 예를 들어 상술한 도 5의 (B)에 도시하는 바와 같이, 웨이퍼(200) 상의 오목부(303) 내의 표면에는, BOx막(304)이 오목형으로 형성되어 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 처리 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되어, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(성막 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 처리 온도란 웨이퍼(200)의 온도를 의미하고, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 이하의 설명에서도 마찬가지이다.
(성막 처리)
그 후, 이하의 스텝을 순차 실행한다.
<제1 막 형성 공정>
[스텝 a1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 BOx막(304)에 대하여 제1 원료 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 제1 원료 가스를 흘린다. 제1 원료 가스는, MFC(241a)에 의해 유량 제어되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 제1 원료 가스가 공급된다. 이때 동시에 밸브(243d, 243e)를 개방하여, 가스 공급관(232d, 232e) 내에 N2 가스를 흘린다. N2 가스는, MFC(241d, 241e)에 의해 유량 조정된다. 유량 조정된 N2 가스는, 제1 원료 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
본 스텝의 처리 조건으로서는,
제1 원료 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 100 내지 1000sccm
N2 가스 공급 유량(각 가스 공급관): 100 내지 20000sccm
각 가스 공급 시간: 0.5 내지 60초, 바람직하게는 1 내지 30초
처리 온도 (제1 온도보다도 높은 온도, 바람직하게는 제1 온도보다도 높고 제2 온도보다도 낮은 온도): 500 내지 1000℃, 바람직하게는 600 내지 800℃, 보다 바람직하게는 650 내지 750℃
처리 압력: 1 내지 2666Pa, 바람직하게는 10 내지 1333Pa
이 예시된다. 또한, 본 명세서에서의 「500 내지 1000℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 「500 내지 1000℃」란 「500℃ 이상 1000℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
또한, 본 양태에서는, 본 스텝의 전처리로서, 웨이퍼(200)에 대하여 NH3 가스 등의 반응 가스를 선행해서 공급하는 프리플로를 행하고 있다. 프리플로에 있어서 NH3 가스를 웨이퍼(200)에 공급함으로써, 웨이퍼(200)의 표면 상에 수소(H)에 의한 흡착 사이트를 형성하여, 본 스텝이나 후술하는 스텝 b1에서, Si 원자가 흡착되기 쉬운 상태(즉, Si 원자와의 반응성이 높은 상태)로 하고 있다. 프리플로의 수순은, 예를 들어 후술하는 스텝 b1과 마찬가지로 행할 수 있다. 프리플로에서 공급되는 반응 가스(프리플로 가스)는, 후술하는 스텝 b1 및/또는 b2에서 사용되는 반응 가스와 동일한 가스인 것이 바람직하지만, 이들의 반응 가스와는 상이한 가스여도 된다.
상술한 조건 하에서는, 제1 원료 가스의 분자 구조의 대부분을 열분해시켜서, Si에 미결합손을 갖도록 한다. 이에 의해 미결합손을 갖게 된 Si를, 스텝 a1에서 웨이퍼(200) 표면 상의 흡착 사이트와 반응시켜서, 웨이퍼(200)의 표면에 흡착시킬 수 있다. 또한, 제1 원료 가스의 열분해에 의해 미결합손을 갖게 된 Si끼리는 결합하여, Si-Si 결합을 형성한다. 이러한 Si-Si 결합을 웨이퍼(200)의 표면 상에 잔존한 흡착 사이트 등과 반응시킴으로써, BOx막(304) 상에 Si-Si 결합을 포함시켜, Si가 다중으로 퇴적된 층으로 하는 것이 가능하게 된다. 즉, 본 스텝에 의해, 제1 막에 포함시키는 Si-Si 결합의 양(함유 비율)을, 후술하는 제2 막에 포함시키는 Si-Si 결합의 양(함유 비율)보다도 크게 한다. 즉, 제1 막은, 제2 막에 비하여 Si 풍부한 막이 된다. 이에 의해, 트랩 준위가 증가하고, 전하 유지 특성이 향상된다. 즉, 제1 막의 트랩 준위는, 제2 막의 트랩 준위보다도 많다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다.
또한, 본 스텝에 의해 제1 막에 포함시키는 Si-Si 결합의 양을 후술하는 제2 막에 포함시키는 Si-Si 결합의 양보다도 크게 하기 위해서는, 상술한 바와 같이, 제1 원료 가스의 열분해 온도가 제2 원료 가스의 열분해 온도보다도 낮은 것이 적합하다. 환언하면, 제1 원료 가스는 제2 원료 가스보다도, 동일 조건 하에서 Si-Si 결합을 형성하기 쉬운 가스인 것이 바람직하다. 예를 들어, 제1 원료 가스의 분자 중에 Si-Si 결합이 포함되어 있는 것이나, 제1 원료 가스의 분자 중에서의 Cl 등의 할로겐 원소에 대한 Si의 조성비가, 제2 원료 가스의 것보다도 큰 것 등이 적합하다. 이와 같이, 본 스텝에서는, 후술하는 스텝 a2보다도, 웨이퍼 표면 상에 잔존한 흡착 사이트 등에 반응하는 Si-Si 결합이 형성되기 쉽도록, 각 스텝의 처리 온도 등의 처리 조건의 선택이나, 제1 원료 가스 및 제2 원료 가스의 선택이 행하여진다.
그 결과, 본 스텝에서는, 제1 막의 제1 층으로서 Si 함유층이 형성된다.
또한, 처리 온도가 500℃ 미만이 되면, 제1 원료 가스가 열분해하기 어려워져, 제1 층의 형성이 곤란해지는 경우가 있다. 처리 온도를 500℃ 이상으로 함으로써, 웨이퍼(200) 상에 제1 층을 형성하는 것이 가능하게 된다. 처리 온도를 600℃ 이상으로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 650℃ 이상으로 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다.
처리 온도가 1000℃를 초과하면, 제1 원료 가스의 열분해가 과잉으로 되어, 자기 포화하지 않는 Si의 퇴적이 급속하게 진행되기 쉬워지기 때문에, 제1 층을 대략 균일하게 형성하는 것이 곤란해지는 경우가 있다. 처리 온도를 1000℃ 이하로 함으로써, 제1 원료 가스의 과잉의 열분해를 억제하여, 자기 포화하지 않는 Si의 퇴적을 제어함으로써, 제1 층을 대략 균일하게 형성하는 것이 가능하게 된다. 처리 온도를 800℃ 이하로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 750℃ 이하로 함으로써, 상술한 효과가 보다 확실하게 얻어지게 된다.
웨이퍼(200) 상에 제1 막의 제1 층을 형성한 후, 밸브(243a)를 닫아, 처리실(201) 내에의 제1 원료 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243d, 243e)는 개방한 채로 두어, 불활성 가스로서의 N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하여, 이에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
제1 원료 가스로서, 제1 원소로서의 실리콘(Si)과 할로겐 원소를 포함하는 할로실란계 가스를 사용할 수 있다. 할로실란이란, 할로겐기를 갖는 실란이다. 할로겐기에는, 클로로기, 플루오로기, 브로모기, 요오드기 등이 포함된다. 즉, 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 제1 원료 가스로서는, 1분자 중에 포함되는 Si 원자의 수가 2개 이상이며, Si-Si 결합을 갖는 클로로실란계 가스, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다. Si2Cl6 가스는, 후술하는 성막 처리에서 Si 소스로서 작용한다. 본 명세서에서는, 처리실(201) 내에 제1 원료 가스가 단독으로 존재한 경우에, 제1 원료 가스가 열분해하는 온도를 제1 온도라고 칭하는 경우가 있다. 제1 원료 가스로서 Si2Cl6 가스를 사용했을 때의 제1 온도는, 500℃ 이상의 범위 내의 소정의 온도이다. 제1 원료 가스로서는, Si2Cl6 가스 외에, 모노실란(SiH4, 약칭: MS) 가스 등의 수소화규소계 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(SiH2[N(C2H5)2]2, 약칭: BDEAS) 가스 등의 아미노실란계 가스의 적어도 어느 것을 포함하는 가스를 사용할 수 있다. 제1 원료 가스로서는, 이들 중 1개 이상을 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 b1, a2, b2에서도 마찬가지이다.
[스텝 b1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 BOx막(304) 상에 형성된 제1 막의 제1 층에 대하여 N을 함유하는 반응 가스(제1 반응 가스)를 공급한다. 구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 반응 가스를 흘린다. 반응 가스는, MFC(241b)에 의해 유량 제어되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 반응 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
반응 가스 공급 유량: 100 내지 10000sccm, 바람직하게는 1000 내지 5000sccm
반응 가스 공급 시간: 1 내지 120초, 바람직하게는 10 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 10 내지 1000Pa
이 예시된다. 다른 처리 조건은, 스텝 a1에서의 처리 조건과 마찬가지로 한다. 단, 스텝 b1에서의 온도 조건은, 성막 처리의 생산성을 향상시킨다는 관점에서는, 스텝 a1과 동일한 조건으로 하는 것이 바람직하지만, 이들 조건과 다르게 해도 된다.
상술한 조건 하에서는, 제1 막의 제1 층인 Si 함유층의 적어도 일부를 질화할 수 있다. 제1 층에 포함되어 있던 Cl은, HCl, Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다.
그 결과, 웨이퍼(200) 상에는, 제1 막의 제2 층으로서, Si와 N을 포함하는 SiN층이 형성된다. 또한, 스텝 a1에서의 제1 원료 가스의 공급 시간을, 스텝 b1에서의 반응 가스의 공급 시간보다도 길게 함으로써, Si 풍부한 제1 막을 형성할 수 있다.
웨이퍼(200) 상에 제1 막의 제2 층을 형성한 후, 밸브(243b)를 닫아, 처리실(201) 내에의 반응 가스의 공급을 정지한다. 그리고, 상술한 스텝 a1의 잔류 가스 제거 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
반응 가스로서는, 예를 들어 질화 가스(질화제)인 질소(N) 및 수소(H) 함유 가스를 사용할 수 있다. N 및 H 함유 가스는, N 함유 가스이며, H 함유 가스이기도 하다. N 및 H 함유 가스는, N-H 결합을 갖는 것이 바람직하다. 반응 가스로서는, 예를 들어 NH3 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 반응 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 본 스텝에서 공급되는 반응 가스(제1 반응 가스)는, 후술하는 스텝 b2에서 사용되는 반응 가스(제2 반응 가스)와 동일한 가스인 것이 바람직하지만, 상이한 가스여도 된다.
[소정 횟수 실행]
상술한 스텝 a1과 스텝 b1을 1사이클로 하여, 이 사이클을 소정 횟수(m회, m은 1, 바람직하게는 2 이상의 정수) 실행함으로써, 웨이퍼(200)의 BOx막(304) 상에 제1 막으로서, 예를 들어 소정 조성비 및 소정 막 두께의 Si 및 N을 함유하는 제1 SiN막(306a)을 형성할 수 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성하는 층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께로 될 때까지 복수회 반복하는 것이 바람직하다. 또한, 스텝 a1과 스텝 b1은, 비동시에 교대로 행하여져도 되고, 일부 중복해서 행하여져도 된다.
그 결과, 웨이퍼(200)의 BOx막(304) 상에는, 제1 SiN막(306a)이 형성된다. 제1 SiN막(306a)은, Si 풍부하고 전하 유지 특성이 양호한 막이 된다. 즉, 제1 SiN막(306a)은, Si 및 N을 함유하고, 제1 전하 유지 특성과 제1 스텝 커버리지 특성을 갖는 막이 된다.
계속해서(연속해서) 다음의 제2 막 형성 공정을 행한다.
<제2 막 형성 공정>
[스텝 a2]
이어서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 막에 대하여 제2 원료 가스를 공급한다. 구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 제2 원료 가스를 흘린다. 제2 원료 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200) 상에 형성된 제1 SiN막(306a)에 대하여 제2 원료 가스가 공급된다. 이때 동시에 밸브(243d, 243e)를 개방하여, 가스 공급관(232d, 232e) 내에 N2 가스를 흘린다. N2 가스는, MFC(241d, 241e)에 의해 유량 조정된다. 유량 조정된 N2 가스는, 제2 원료 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다.
본 스텝에서의 처리 조건으로서는,
제2 원료 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 100 내지 1000sccm
제2 원료 가스 공급 시간: 10 내지 300초, 바람직하게는 30 내지 120초
처리 온도(제2 온도보다도 낮은 온도, 바람직하게는 제2 온도보다도 낮고 제1 온도보다도 높은 온도): 400 내지 800℃, 바람직하게는 500 내지 800℃, 보다 바람직하게는 600 내지 750℃
가 예시된다. 다른 처리 조건은, 스텝 a1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서는, 제2 원료 가스에서의 Si-Cl 결합의 일부를 절단하여, 미결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 상술한 조건 하에서는, 제2 원료 가스에서의 절단되지 않은 Si-Cl 결합을 그대로 유지할 수 있다. 예를 들어, 제2 원료 가스를 구성하는 Si가 갖는 4개의 결합손 중, 3개의 결합손에 각각 Cl을 결합시킨 상태에서, 미결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 웨이퍼(200)의 표면에 흡착된 Si로부터 절단되지 않고 유지된 Cl이, 이 Si에 미결합손을 갖게 된 다른 Si가 결합하는 것을 저해하므로, 웨이퍼(200) 상에 Si가 다중으로 퇴적되는 것을 회피할 수 있다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다. Si의 흡착 반응이 진행되어, 웨이퍼(200)의 표면에 잔존하는 흡착 사이트가 없어지면, 그 흡착 반응은 포화하게 되는데, 본 스텝에서는, 흡착 반응이 포화하기 전에 제2 원료 가스의 공급을 정지하여, 흡착 사이트가 잔존한 상태에서 본 스텝을 종료하는 것이 바람직하다.
이들의 결과, 웨이퍼(200), 즉, 웨이퍼(200)의 제1 막 상에는, 제2 막의 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 및 Cl을 포함하는 층, 즉, Cl을 포함하는 Si 함유층이 형성된다. 여기서, 1원자층 미만의 두께의 층이란, 불연속으로 형성되는 원자층을 의미하고 있고, 1원자층의 두께의 층이란, 연속적으로 형성되는 원자층을 의미하고 있다. 또한, 1원자층 미만의 두께의 층이 대략 균일하다는 것은, 웨이퍼(200)의 표면 상에 대략 균일한 밀도로 원자가 흡착되어 있는 것을 의미하고 있다. 제2 막의 제1 층은, 웨이퍼(200) 상에 대략 균일한 두께로 형성되기 때문에, 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성이 우수하다.
또한, 처리 온도가 400℃ 미만이 되면, 웨이퍼(200) 상에 Si가 흡착되기 어려워져, 제1 층의 형성이 곤란해지는 경우가 있다. 처리 온도를 400℃ 이상으로 함으로써, 웨이퍼(200) 상에 제1 층을 형성하는 것이 가능하게 된다. 처리 온도를 500℃ 이상으로 함으로써, 상술한 효과가 확실하게 얻어지게 된다. 처리 온도를 600℃ 이상으로 함으로써, 상술도 효과가 보다 확실하게 얻어지게 된다.
처리 온도가 800℃를 초과하면, 제2 원료 가스에서의 절단되지 않은 Si-Cl 결합을 그대로 유지하는 것이 곤란해짐과 함께, 제2 원료 가스의 열분해 속도가 증대한다. 그 결과, 웨이퍼(200) 상에 Si가 다중으로 퇴적되어, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층을 형성하는 것이 어려워지는 경우가 있다. 처리 온도를 800℃ 이하로 함으로써, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층을 형성하는 것이 가능하게 된다. 처리 온도를 750℃ 이하로 함으로써, 상술한 효과가 확실하게 얻어지게 된다.
웨이퍼(200)의 제1 SiN막(306a) 상에 제2 막의 제1 층을 형성한 후, 밸브(243c)를 닫아, 처리실(201) 내에의 제2 원료 가스의 공급을 정지한다. 그리고, 상술한 스텝 a1의 잔류 가스 제거의 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 원료 가스로서, 제1 원소를 포함하고, 제1 원료 가스보다도 열분해 온도가 높은 할로실란계 가스를 사용할 수 있다. 예를 들어, 제2 원료 가스는, 제1 원소로서의 Si와 할로겐 원소를 포함하는 할로실란계 가스이다. 제2 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 제2 원료 가스로서는, 1분자 중에 포함되는 Si 원자의 수가 1개인 클로로실란계 가스, 예를 들어 테트라클로로실란(SiCl4) 가스를 사용할 수 있다. SiCl4 가스는, 후술하는 성막 처리에서 Si 소스로서 작용한다. 본 명세서에서는, 처리실(201) 내에 제2 원료 가스가 단독으로 존재한 경우에, 제2 원료 가스가 열분해하는 온도를 제2 온도라고 칭하는 경우가 있다. 제2 원료 가스로서 SiCl4 가스를 사용했을 때의 제2 온도는, 800℃ 이상의 범위 내의 소정의 온도이다. 제2 원료 가스로서는, SiCl4 가스 외에, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스 등의 할로실란 원료 가스를 사용할 수 있다. 제2 원료 가스로서는, 이들 중 1개 이상을 사용할 수 있다.
[스텝 b2]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200) 상, 예를 들어 제1 SiN막(306a) 상에 형성된 제2 막의 제1 층에 대하여 반응 가스를 공급한다. 구체적으로는, 상술한 스텝 b1의 반응 가스 공급 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 제1 SiN막(306a) 상에 형성된 제2 막의 제1 층에 대하여 반응 가스를 공급한다. 상술한 바와 같이, 본 스텝에서 공급되는 반응 가스(제2 반응 가스)는, 스텝 b1에서 사용되는 반응 가스(제1 반응 가스)와 동일한 가스인 것이 바람직하지만, 상이한 가스여도 된다.
웨이퍼(200) 상에 제2 막의 제2 층을 형성한 후, 밸브(243b)를 닫아, 처리실(201) 내에의 반응 가스의 공급을 정지한다. 그리고, 상술한 스텝 a1의 잔류 가스 제거 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[소정 횟수 실행]
상술한 스텝 a2, b2를 1사이클로 하여, 이 사이클을 소정 횟수(n회, n은 1 이상의 정수) 실행함으로써, 웨이퍼(200) 상의, 제1 막으로서의 제1 SiN막(306a)에 인접하고, 제2 막으로서, 예를 들어 소정 조성비 및 소정 막 두께의 제2 SiN막(306b)을 형성할 수 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성하는 SiN층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께로 될 때까지 복수회 반복하는 것이 바람직하다.
그 결과, 제1 SiN막(306a) 상에는 제2 SiN막(306b)이 형성된다. 제2 SiN막(306b)은, 균일하게 성막되어, 스텝 커버리지가 양호한 막이 된다. 즉, 제2 SiN막(306b)은, Si 및 N을 함유하고, 제2 전하 유지 특성과 제2 스텝 커버리지 특성을 갖는 막이 된다. 즉, 제2 SiN막(306b)은, 제1 SiN막(306a)과 다른 특성을 갖는 막이 된다.
즉, 제1 SiN막(306a)과 제2 SiN막(306b)은, 원료 가스가 다름으로써 각각 다른 특성을 갖게 된다. 보다 구체적으로는, 제1 SiN막(306a)과 제2 SiN막(306b)은, 열분해 온도의 차이에 의해, 각각의 전하 유지 특성 및 스텝 커버리지 특성이 다른 것으로 된다.
제1 SiN막(306a)의 제1 전하 유지 특성은, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 우수하다. 예를 들어, 제1 SiN막(306a)의 제1 전하 유지 특성은, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 2배 이상 우수하다. 바람직하게는, 제1 SiN막(306a)의 제1 전하 유지 특성은, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 10배 이상 우수하다. 보다 바람직하게는, 제1 SiN막(306a)의 제1 전하 유지 특성은, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 15배 이상 우수하다. 또한, 제2 SiN막(306b)의 제2 스텝 커버리지 특성은, 제1 SiN막(306a)의 제1 스텝 커버리지 특성보다도 우수하다. 예를 들어, 본 양태에 의하면, 제2 SiN막(306b)은, 적어도 70％의 스텝 커버리지(예를 들어, 홈에 형성된 제2 SiN막(306b)의 하측면의 막 두께는, 상측면의 막 두께보다도 두꺼워, 하측면의 막 두께에 대한 상측면의 막 두께비가 70％)를 얻을 수 있다. 또한, 예를 들어 본 양태에서의 상술한 어느 한 방법에 의하면, 제2 SiN막(306b)은, 80％ 이상의 스텝 커버리지를 얻을 수도 있다. 또한, 예를 들어 본 양태에서의 상술한 어느 한 방법에 의하면, 제2 SiN막(306b)은, 바람직하게는 85％ 이상의 스텝 커버리지를 얻을 수도 있다. 또한, 예를 들어 본 양태에서의 상술한 어느 한 방법에 의하면, 제2 SiN막(306b)은, 보다 바람직하게는 90％ 이상의 스텝 커버리지를 얻을 수도 있다. 제1 SiN막(306a)도 마찬가지의 스텝 커버리지를 얻을 수 있지만, 제2 SiN막(306b)의 스텝 커버리지가 제1 SiN막(306a)보다도 우수하게 형성된다. 이러한 제2 SiN막(306b)에 의하면, 적절히 웨이퍼(200)의 표면에 마련된 오목부 내의 전역에 걸쳐 균일하고 컨포멀한 막을 형성하는 것이 가능하게 된다.
즉, BOx막(304)의 계면측에 배치되는 제1 SiN막(306a)은, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 우수한 제1 전하 유지 특성을 구비하는 막이 된다. 또한, TOx막(308)의 계면측에 배치되는 제2 SiN막(306b)은, 제1 SiN막(306a)의 제1 스텝 커버리지 특성보다도 우수한 제2 스텝 커버리지 특성을 구비하는 막이 된다. 바꾸어 말하면, CTN막(306)은, 전하 유지 특성이 우수한 제1 SiN막(306a)과, 스텝 커버리지 특성이 우수한 제2 SiN막(306b)을 포함하는 적층막(다층막이라고도 함)에 의해 구성된다.
여기서, NAND의 메모리 셀은, CTN막(306)의, BOx막(304) 계면측(컨트롤 게이트(316)측)에 전하가 충전된다. 이 때문에, BOx막(304) 계면측에서의 CTN막(306)의 전하 유지 특성이 중요해진다. 본 개시에서의 CTN막(306)은, BOx막(304) 계면측에 전하 유지 특성이 우수한 제1 SiN막(306a)을 배치하고, TOx막(308) 계면측에 스텝 커버리지 특성이 우수한 제2 SiN막(306b)을 배치하도록 구성하고 있다. 따라서, CTN막(306)은, 전체로서 양호한 전하 유지 특성과 양호한 스텝 커버리지 특성을 겸비한 막으로 되어, CTN막(306)의 전하 유지 특성을 높이는 효과와, 스텝 커버리지 특성을 향상시키는 효과를 양립시키는 것이 가능하게 된다.
또한, 제1 SiN막(306a)의 막 두께는, 제2 SiN막(306b)의 막 두께보다도 얇게 형성하는 것이 바람직하다. 제1 SiN막(306a)은, 제2 SiN막(306b)과 비교해서 막 두께를 얇게 형성한 경우라도, 전하 유지 특성을 높이는 것이 가능하고, 제2 SiN막(306b)의 막 두께를 제1 SiN막(306a)의 막 두께와 비교해서 두껍게 형성함으로써, CTN막(306)의 스텝 커버리지 특성을 향상시킬 수 있다.
구체적으로는, CTN막(306) 중, BOx막(304)측의 1nm 내지 3nm이며, 예를 들어 2nm 정도를, 전하 유지 특성이 양호한 제1 SiN막(306a)으로 하고, TOx막(308)측의 3nm 내지 7nm이며, 예를 들어 6nm 정도를, 스텝 커버리지 특성이 양호한 제2 SiN막(306b)으로 한다. 제1 SiN막(306a)과 제2 SiN막(306b)의 합계 막 두께는 적절히 가능하지만, 여기서는 8nm로서 예시하고 있다.
제1 SiN막(306a)의 막 두께가 1nm 미만이 되면, 충분한 전하를 유지할 수 없는 경우가 있다. 제1 SiN막(306a)의 막 두께를 1nm 이상으로 함으로써, 충분한 전하를 유지하는 것이 가능하게 된다. 또한, 제1 SiN막(306a)의 막 두께가 3nm를 초과하면, 충분한 전하를 유지하는 것은 가능하지만, 제2 SiN막(306b)을 두껍게 할 수 없어, 충분한 스텝 커버리지 특성을 확보하는 것이 곤란해지는 경우가 있다. 제1 SiN막(306a)의 막 두께를 3nm 이하로 함으로써, 전하를 유지하면서 충분한 스텝 커버리지 특성의 확보가 가능하게 된다.
또한, 제2 SiN막(306b)의 막 두께가 3nm 미만이 되면, 충분한 스텝 커버리지 특성이 얻어지지 않는 경우가 있다. 제2 SiN막(306b)의 막 두께를 3nm 이상으로 함으로써, 충분한 스텝 커버리지 특성을 얻는 것이 가능하게 된다. 또한, 제2 SiN막(306b)의 막 두께가 7nm를 초과하면, 충분한 스텝 커버리지 특성을 얻는 것은 가능하지만, 제1 SiN막(306a)을 두껍게 할 수 없어, 충분한 전하를 유지하는 것이 곤란해지는 경우가 있다. 제2 SiN막(306b)의 막 두께를 7nm 이하로 함으로써, 스텝 커버리지 특성을 확보하면서, 충분한 전하 유지가 가능하게 된다.
이상과 같이, 제1 막 형성 공정에서, 제1 원료 가스를 공급하는 스텝 a1과, 반응 가스를 공급하는 스텝 b1을 이 순으로 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 형성되는 SiN막의 전하 유지 특성을 양호하게 하는 것이 가능하게 된다. 한편, 제1 막 형성 공정에서는, 1사이클당 형성되는 Si 함유층의 두께가 웨이퍼 면 내에서 불균일해지기 쉬우므로, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 곤란해지는 경우가 있다.
또한, 제2 막 형성 공정에서, 제1 원료 가스보다도 열분해 온도가 높아, 열분해하기 어려운 제2 원료 가스를 공급하는 스텝 a2와, 반응 가스를 공급하는 스텝 b2를 이 순으로 행하는 사이클을 소정 횟수 행함으로써, 1사이클당 형성되는 Si 함유층의 두께가 웨이퍼 면 내에 걸쳐 균일하므로, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 양호하게 하는 것이 가능하게 된다. 한편, 전하 유지 특성을 향상시키는 것이 곤란해지는 경우가 있다.
본 개시에서의 CTN막(306)은, 스텝 a1과 스텝 b1을 이 순으로 행하는 사이클을 소정 횟수 행함으로써 형성되는 제1 SiN막(306a)과, 스텝 a2와 스텝 b2를 이 순으로 행하는 사이클을 소정 횟수 행함으로써 형성되는 제2 SiN막(306b)을 적층함으로써 구성되어 있다.
즉, 본 개시에서는, CTN막(306)을, 전하 유지 특성이 우수한 제1 SiN막(306a)과, 스텝 커버리지 특성이 우수한 제2 SiN막(306b)을 적층시킨 적층막으로 함으로써, 우수한 전하 유지 특성과 우수한 스텝 커버리지 특성을 구비하는 막을 형성하는 것이 가능하게 된다.
(애프터 퍼지 및 대기압 복귀)
상술한 성막 처리가 종료된 후, 가스 공급관(232d, 232e) 각각으로부터 불활성 가스로서의 N2 가스를 처리실(201) 내에 공급하여, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 그 후, 처리가 끝난 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 본 양태에서는, 제1 원료 가스를 공급해서 형성하는 제1 막과, 제2 원료 가스를 공급해서 형성하는 제2 막을 적층하므로, 웨이퍼(200) 상에 형성되는 CTN막의 전하 유지 특성을 높이는 효과와, 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 효과를 양립시키는 것이 가능하게 된다.
본 양태의 일례에서는, 제1 막 형성 공정에서, 웨이퍼(200)에 대하여, 제1 원료 가스로서, 제2 원료 가스로서의 SiCl4 가스보다도 열분해 온도가 낮아, 열분해하기 쉬운 Si2Cl6 가스를 공급하면, 웨이퍼(200) 상에는 Si-Si 결합을 갖는, 1원자층을 초과하는 두께의 Si 함유층이 형성되게 된다. 따라서, SiCl4 가스를 사용한 경우보다도 Si 풍부한 막이 되어, 트랩 준위가 증가하여, 전하 유지 특성을 향상시키는 것이 가능하게 된다.
또한, 본 양태의 일례에서는, 제1 원료 가스로서 Si2Cl6 가스를 사용한 경우, 제2 원료 가스로서 SiCl4 가스를 사용한 경우보다도, 1사이클당 형성되는 Si 함유층의 두께가 두꺼우므로, 웨이퍼(200) 상에 형성되는 SiN막의 성막 레이트를 양호하게 하는 것이 가능하게 된다.
또한, 본 양태의 일례에서는, 제2 막 형성 공정에서, 제2 원료 가스로서, 제1 원료 가스로서의 Si2Cl6 가스보다도 열분해 온도가 높아, 열분해하기 어려운 SiCl4 가스를 공급하면, 웨이퍼(200) 상에는 1원자층 미만의 두께의 대략 균일한 두께의 Si 함유층이 형성되게 된다. 따라서, 1사이클당 형성되는 Si 함유층의 두께가 웨이퍼 면 내에 걸쳐 균일하므로, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 양호하게 하는 것이 가능하게 된다.
본 양태에서는, 제1 막 형성 공정과 제2 막 형성 공정의 양쪽 공정을 행하므로, 각 공정에서 얻어지는 각각의 효과를 양립시키는 것이 가능하게 된다.
(b) 본 양태의 일례에서는, 스텝 a1의 처리 온도를 Si2Cl6 가스의 열분해 온도(제1 온도)보다도 높게 하고, 스텝 a2의 처리 온도를 SiCl4 가스의 열분해 온도(제2 온도)보다도 낮게 하고 있으므로, 상술한 효과를 확실하게 얻을 수 있다.
스텝 a1에서는, 처리 온도를 제1 온도보다 높은 온도로 하고 있으므로, Si2Cl6 가스의 적절한 열분해를 유지할 수 있어, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 성막 레이트를 향상시키는 것이 가능하게 된다. 또한, SiN막의 조성비를 Si 풍부한 방향으로 제어하는 것이 가능하게 된다. 따라서, 전하 유지 특성을 높이는 방향으로 제어하는 것이 가능하게 된다.
또한, 본 양태의 일례에서는, 스텝 a2에서는, 처리 온도를 제2 온도보다도 낮은 온도로 하고 있으므로, SiCl4 가스의 열분해를 억제할 수 있어, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 것이 가능하게 된다. 또한, SiN막의 조성비를 Si3N4에 접근시키는 방향으로 제어하는 것이 가능하게 된다.
(c) 또한, 상술한 효과는, 상술한 모든 제1 원료 가스, 제2 원료 가스, 반응 가스, 불활성 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다. 상술한 효과는, 원료 가스로서 할로실란계 가스를 사용하는 경우에 현저하게 얻어지게 된다. 또한, 상술한 효과는, 원료 가스로서 클로로실란계 가스를 사용하는 경우에 특히 현저하게 얻어지게 된다.
(4) 본 개시의 다른 양태
이상, 본 개시의 양태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 양태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 상술한 제1 막 형성 공정을 행한 후, 상술한 제2 막 형성 공정 대신에 다음의 제2 막 형성 공정을 행해도 된다. 즉, 상술한 제1 막의 상에 제1 막의 특성과 다른 특성을 갖는 제2 막으로서 제3 SiN막을 형성해도 된다.
제3 SiN막은,
(a3) Si를 포함하고 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
(b3) 제1 원료 가스를 공급하는 공정과,
(c3) N을 함유하는 반응 가스(제3 반응 가스)를 공급하는 공정
을 행하는 사이클을 소정 횟수 실행함으로써 형성된다. 또한, 각 공정은, 서로 비동시에 실행되어도 되고, 인접하는 공정의 일부가 중복되도록 실행되어도 된다.
즉, 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼(200) 상에 CTN막(SiN막)을 형성하도록 해도 된다.
(제1 원료 가스→반응 가스)×m+(제2 원료 가스→제1 원료 가스→반응 가스)×p(p는, 1 이상, 바람직하게는 2 이상의 정수)
⇒제1 SiN막+제3 SiN막⇒CTN막
즉, 상술한 제1 막 형성 공정을 행한 후, 계속해서(연속해서) 다음의 제2 막 형성 공정을 행하도록 해도 된다.
<제2 막 형성 공정>
다음의 스텝 a3 내지 c3을 실행한다.
[스텝 a3]
상술한 스텝 a2와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200), 즉 웨이퍼(200) 상에 형성된 제1 막에 대하여 제2 원료 가스를 공급한다. 즉, 웨이퍼(200) 상의 제1 SiN막(306a)에 대하여 제2 원료 가스를 공급한다.
상술한 조건 하에서는, 제2 원료 가스에서의 Si-Cl 결합의 일부를 절단하여, 미결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 상술한 조건 하에서는, 제2 원료 가스에서의 절단되지 않은 Si-Cl 결합을 그대로 유지할 수 있다. 예를 들어, 제2 원료 가스를 구성하는 Si가 갖는 4개의 결합손 중, 3개의 결합손에 각각 Cl을 결합시킨 상태에서, 미결합손을 갖게 된 Si를 웨이퍼(200)의 표면의 흡착 사이트에 흡착시킬 수 있다. 또한, 웨이퍼(200)의 표면에 흡착된 Si로부터 절단되지 않고 유지된 Cl이, 이 Si에 미결합손을 갖게 된 다른 Si가 결합하는 것을 저해하므로, 웨이퍼(200) 상에 Si가 다중으로 퇴적되는 것을 회피할 수 있다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다. Si의 흡착 반응이 진행되어, 웨이퍼(200)의 표면에 잔존하는 흡착 사이트가 없어지면, 그 흡착 반응은 포화하게 되는데, 본 스텝에서는, 흡착 반응이 포화하기 전에 제2 원료 가스의 공급을 정지하여, 흡착 사이트가 잔존한 상태에서 본 스텝을 종료하는 것이 바람직하다.
이들의 결과, 웨이퍼(200)의 제1 SiN막(306a) 상에는, 제1 층으로서, 1원자층 미만의 두께의 대략 균일한 두께의 Si 및 Cl을 포함하는 층, 즉, Cl을 포함하는 Si 함유층이 형성된다. 제1 층은, 웨이퍼(200) 상에 대략 균일한 두께로 형성되기 때문에, 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성이 우수하다.
제1 층을 형성한 후, 밸브(243a)를 닫아, 처리실(201) 내에의 제2 원료 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 또한, 이때, 밸브(243d, 243e)는 개방한 채로 두어, 불활성 가스로서의 N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용하여, 이에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다.
[스텝 b3]
상술한 스텝 a1과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200), 즉, 제1 막 상에 형성된 제1 층에 대하여 제1 원료 가스를 공급한다. 즉, 제1 SiN막(306a) 상의 제1 층에 대하여 제1 원료 가스를 공급한다.
본 스텝에서는, 제1 원료 가스의 분자 구조의 대부분을 열분해시켜, 이에 의해 미결합손을 갖게 된 Si를, 스텝 a3에서 제1 층이 형성되지 않고 잔존한 웨이퍼(200) 표면 상의 흡착 사이트와 반응시켜서, 웨이퍼(200)의 표면에 흡착시킬 수 있다. 한편, 제1 층이 형성된 부분에는 흡착 사이트가 존재하지 않기 때문에, 제1 층 상에 대한 Si의 흡착은 억제된다. 그 결과, 본 스텝에서는, 대략 균일한 두께로 형성된 제1 층을 기초로 해서, 제2 층으로서의 Si 함유층이 대략 균일한 두께로 형성된다. 또한, 제1 원료 가스의 열분해에 의해 미결합손을 갖게 된 Si끼리는 결합하여, Si-Si 결합을 형성한다. 이러한 Si-Si 결합을 웨이퍼(200)의 표면 상에 잔존한 흡착 사이트 등과 반응시킴으로써, 제2 층에 Si-Si 결합을 포함시켜, Si가 다중으로 퇴적된 층으로 하는 것이 가능하게 된다. 즉, 본 스텝에 의해, 제2 층에 포함시키는 Si-Si 결합의 양(함유 비율)을, 제1 층에 포함시키는 Si-Si 결합의 양(함유 비율)보다도 크게 한다. Si로부터 분리된 Cl은, HCl이나 Cl2 등의 가스 상태 물질을 구성해서 배기관(231)으로부터 배기된다.
또한, 본 스텝에 의해 제2 층에 포함시키는 Si-Si 결합의 양을 제1 층에 포함시키는 Si-Si 결합의 양보다도 크게 하기 위해서는, 상술한 바와 같이, 제1 원료 가스의 열분해 온도가 제2 원료 가스의 열분해 온도보다도 낮은 것이 적합하다. 환언하면, 제1 원료 가스는 제2 원료 가스보다도, 동일 조건 하에서 Si-Si 결합을 형성하기 쉬운 가스인 것이 바람직하다. 예를 들어, 제1 원료 가스의 분자 중에 Si-Si 결합이 포함되어 있는 것이나, 제1 원료 가스의 분자 중에서의 Cl 등의 할로겐 원소에 대한 Si의 조성비가, 제2 원료 가스의 것보다도 큰 것 등이 적합하다. 이와 같이, 본 스텝에서는, 스텝 a3보다도, 웨이퍼 표면 상에 잔존한 흡착 사이트 등에 반응하는 Si-Si 결합이 형성되기 쉽도록, 각 스텝의 처리 온도 등의 처리 조건의 선택이나, 제1 원료 가스 및 제2 원료 가스의 선택이 행하여진다.
그 결과, 본 스텝에서는, 제2 막의 제2 층으로서, 제1 층의 두께를 초과하는 대략 균일한 두께의 Si 함유층이 형성된다. 성막 레이트의 향상 등의 관점에서, 본 양태에서는 특히, 제2 층으로서, 1원자층을 초과하는 대략 균일한 두께의 Si 함유층을 형성한다. 또한, 본 명세서에서, 제2 층이란, 스텝 a3 및 b3이 1회씩 실행됨으로써 형성된 웨이퍼(200) 상의 Si 함유층을 의미하고 있다.
또한, 스텝 a3, b3에서의 온도 조건은, 실질적으로 동일한 조건으로 하는 것이 바람직하다. 이에 의해, 스텝 a3, b3의 사이에서, 웨이퍼(200)의 온도 변경, 즉, 처리실(201) 내의 온도 변경(히터(207)의 설정 온도의 변경)을 행하는 것이 불필요하게 되므로, 스텝간에 웨이퍼(200)의 온도를 안정시킬 때까지의 대기 시간이 불필요하게 되어, 기판 처리의 스루풋을 향상시킬 수 있다. 따라서, 스텝 a3, b3에서는 모두, 웨이퍼(200)의 온도를, 예를 들어 500 내지 800℃, 바람직하게는 600 내지 800℃, 보다 바람직하게는 650 내지 750℃의 범위 내의 소정의 온도로 하는 것이 좋다. 본 양태에서는, 스텝 a3, b3에서의 온도 조건이 실질적으로 동일한 경우, 스텝 a3에서는 제2 원료 가스의 열분해가 실질적으로 일어나지 않고(즉 억제되고), 스텝 b3에서는 제1 원료 가스의 열분해가 일어나도록(즉 촉진되도록), 당해 온도 조건과, 제1 원료 가스 및 제2 원료 가스가 선택된다.
웨이퍼(200) 상에 제2층을 형성한 후, 밸브(243c)를 닫아, 처리실(201) 내에의 제1 원료 가스의 공급을 정지한다. 그리고, 상술한 스텝 a3의 잔류 가스 제거 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[스텝 c3]
상술한 스텝 b1과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 층과 제2 층이 적층되어 이루어지는 층에 대하여 N을 함유하는 반응 가스(제3 반응 가스)인 NH3 가스를 공급한다.
그 결과, 웨이퍼(200)의 제1 SiN막(306a) 상에는, 제2 막의 제3 층으로서 Si와 N을 포함하는 SiN층이 형성된다. 웨이퍼(200) 상에 제3 층을 형성한 후, 밸브(243b)를 닫아, 처리실(201) 내에의 반응 가스의 공급을 정지한다. 그리고, 상술한 스텝 a3의 잔류 가스 제거 스텝과 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[소정 횟수 실행]
상술한 스텝 a3 내지 c3을 1사이클로 하여, 이 사이클을 소정 횟수(p회, p는 1 이상의 정수) 행함으로써, 웨이퍼(200) 상의, 제1 막으로서의 제1 SiN막(306a)에 인접하고, 제2 막으로서, 소정 조성비 및 소정 막 두께의 제3 SiN막(306c)을 형성할 수 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성하는 SiN층의 두께를 원하는 막 두께보다도 작게 하여, 상술한 사이클을 원하는 막 두께로 될 때까지 복수회 반복하는 것이 바람직하다.
상술한 양태에서는, 제2 막 형성 공정에서, 제2 원료 가스를 공급하는 스텝 a3과, 제1 원료 가스를 공급하는 스텝 b3의 양쪽의 스텝을 행하므로, 상술한 양태와 마찬가지의 효과에 더하여, 웨이퍼(200) 상에 형성되는 SiN막의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 향상시키는 효과와, 이 막의 성막 레이트를 높이는 효과를 또한 양립시키는 것이 가능하게 된다.
또한, 상술한 양태에서는, 제2 막 형성 공정의 각 사이클에 있어서, 스텝 b3보다도 먼저 스텝 a3을 행하고, 그 후에 스텝 b3을 행함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 제3 SiN막(306c)의 스텝 커버리지 특성이나 웨이퍼 면내 막 두께 균일성을 충분히 발휘하면서, 그 성막 레이트를 높이는 것이 가능하게 된다.
(5) 변형예
상술한 기판 처리 공정은, 이하에 나타내는 변형예와 같이 변형할 수 있다. 도 7 내지 도 9는, 전하 트랩막인 CTN막의 변형예를 도시하는 도면이다. 또한, 특별히 설명이 없는 한, 각 변형예에서의 구성은, 상술한 양태에서의 구성과 마찬가지이며, 설명을 생략한다.
(변형예 1)
본 변형예에서는, 도 7에 도시하는 바와 같이, BOx막(304)과 TOx막(308)의 사이에, BOx막(304)측부터 순서대로 제1 SiN막(306a), 제2 SiN막(306b), 제1 SiN막(306a)의 3층을 포함하는 CTN막(306)을 형성한다. 바꿔 말하면 BOx막(304)과 접하는 측과 TOx막(308)과 접하는 측에 전하 유지 특성이 우수한 제1 SiN막(306a)을 형성하고, 제1 SiN막(306a)간에 스텝 커버리지가 우수한 제2 SiN막(306b)을 형성한다.
즉, 상술한 기판 처리 공정에서, BOx막(304)이 형성된 웨이퍼(200) 상에 상술한 제1 막 형성 공정에 의해 제1 SiN막(306a)을 형성하고, 상술한 제2 막 형성 공정에 의해 제2 SiN막(306b)을 형성한 후에, 상술한 제1 막 형성 공정과 마찬가지의 처리 수순, 처리 조건에 의해, 제3 막으로서 전하 유지 특성이 양호한 제1 SiN막(306a)을 형성한다.
즉, 상술한 양태에서의 제2 SiN막(306b) 상에 제3 막으로서의 제1 SiN막(306a)을 형성한다. 제3 막으로서의 제1 SiN막(306a)은, 상술한 바와 같이 제2 SiN막(306b)의 제2 전하 유지 특성보다도 우수한 제1 전하 유지 특성을 갖는다. 또한, 제3 막으로서 제1 SiN막(306a)을 사용하는 경우에 한하지 않고, 제2 SiN막(306b)의 제2 전하 유지 특성보다도 우수한 제3 전하 유지 특성을 갖는 막을 사용해도 된다.
즉, 본 변형예에서의 성막 시퀀스를, 이하와 같이 나타낼 수 있다.
(제1 원료 가스→반응 가스)×m+(제2 원료 가스→반응 가스)×n+(제1 원료 가스→반응 가스)×q(q는, 1 이상, 바람직하게는 2 이상의 정수)
⇒제1 SiN막(306a)+제2 SiN막(306b)+제1 SiN막(306a)
⇒CTN막(306)
이상에 의해, 전하 유지 특성이 양호하고, 스텝 커버리지가 양호한 CTN막을 형성할 수 있다. 또한, TOx막(308)측에도 전하 유지 특성이 우수한 제1 SiN막(306a)을 형성함으로써, TOx막(308)으로부터 전하를 출입시키기 쉽고, CTN막(306)의 TOx막(308)측에서도 전하를 모아 두는 것이 가능하게 된다. 따라서, 메모리 셀에서의 기입 판독의 스피드가 향상된다.
또한, 상술한 제2 SiN막(306b) 대신에 상술한 제3 SiN막(306c)을 사용한 경우라도, 상술한 양태와 마찬가지의 효과가 얻어진다.
(변형예 2)
본 변형예에서는, 도 8에 도시하는 바와 같이, BOx막(304)과 TOx막(308)의 사이에, BOx막(304)측부터 순서대로 제2 SiN막(306b), 제1 SiN막(306a), 제2 SiN막(306b)의 3층을 포함하는 CTN막(306)을 형성한다. 바꿔 말하면 BOx막(304)과 접하는 측과 TOx막(308)과 접하는 측에 스텝 커버리지가 우수한 제2 SiN막(306b)을 형성하고, 제2 SiN막(306b)간에 전하 유지 특성이 우수한 제1 SiN막(306a)을 형성한다. 전하 유지 특성이 우수한 제1 SiN막(306a)은, BOx막(304)에 가까운 것이 바람직하다. 이 때문에, 예를 들어 CTN막(306)의 막 두께가 80Å인 경우, BOx막(304)측의 제2 SiN막(306b)의 막 두께를 예를 들어 1nm, 제1 SiN막(306a)의 막 두께를 예를 들어 4nm, TOx막(308)측의 제2 SiN막(306b)을 예를 들어 3nm로 한다.
즉, 상술한 기판 처리 공정에서, BOx막(304)이 형성된 웨이퍼(200) 상에 상술한 제1 막 형성 공정을 실행하기 전이며, 제1 SiN막(306a)을 형성하기 전에, 상술한 제2 막 형성 공정과 마찬가지의 처리 수순, 처리 조건에 의해, 제3 막으로서 스텝 커버리지가 양호한 제2 SiN막(306b)을 형성한다.
즉, 제1 막으로서의 제1 SiN막(306a)을 형성하기 전에 제3 막으로서의 제2 SiN막(306b)을 형성한다. 제2 SiN막(306b)은, 상술한 바와 같이 제1 SiN막(306a)의 제1 스텝 커버리지 특성보다도 우수한 제2 스텝 커버리지 특성을 갖는다. 또한, 제3 막으로서 제2 SiN막(306b)을 사용하는 경우에 한하지 않고, 제1 SiN막(306a)의 제1 스텝 커버리지 특성보다도 우수한 제3 스텝 커버리지 특성을 갖는 막을 사용해도 된다.
즉, 본 변형예에서의 성막 시퀀스를, 이하와 같이 나타낼 수 있다.
(제2 원료 가스→반응 가스)×r (r은, 1 이상, 바람직하게는 2 이상의 정수)+(제1 원료 가스→반응 가스)×m+(제2 원료 가스→반응 가스)×n
⇒제2 SiN막(306b)+제1 SiN막(306a)+제2 SiN막(306b)
⇒CTN막(306)
이상에 의해, 전하 유지 특성이 양호하고, 스텝 커버리지가 양호한 CTN막을 형성할 수 있다. 또한, BOx막(304)측과 TOx막(308)측의 양측에 스텝 커버리지 특성이 우수한 제2 SiN막(306b)을 형성함으로써, 가로 구멍이 좁은 오목부 등에 균일하게 CTN막(306)을 형성하는 것이 가능하게 된다.
또한, 상술한 제2 SiN막(306b) 대신에 상술한 제3 SiN막(306c)을 사용한 경우라도, 상술한 양태와 마찬가지의 효과가 얻어진다.
(변형예 3)
본 변형예에서는, 도 9에 도시하는 바와 같이, BOx막(304)과 TOx막(308)의 사이에, BOx막(304)의 계면측이 TOx막(308)의 계면측에 비하여 Si 함유량이 많은(Si 풍부한), CTN막(306)을 형성한다. 즉, BOx막(304)측이 전하 유지 특성이 좋아지도록 형성하고, TOx막(308)측이 스텝 커버리지가 좋아지도록 형성한다.
즉, 웨이퍼(200) 상의 BOx막(304)에 대하여, 상술한 기판 처리 공정의, 상술한 스텝 a1과 스텝 b1을 행하는 사이클을 소정 횟수 실행함으로써, Si 및 N을 함유하는 SiN막을 형성하는 공정을 행한다. 이때, 스텝 a1에서의 제1 원료 가스의 공급량이 각 사이클 후의 사이클로 됨에 따라서 감소하도록 제어해서 공급한다.
즉, 1사이클당 스텝 a1에서의 제1 원료 가스의 공급 시간을 각 사이클 후의 사이클로 됨에 따라서 짧게 하도록 제어한다. 또한, 1사이클당 스텝 a1에서의 제1 원료 가스의 공급 유량을 각 사이클 후의 사이클로 됨에 따라서 짧게 하도록 제어해도 된다.
이에 의해, CTN막(306)에 있어서, BOx막(304)측이 Si 풍부하고 전하 유지 특성이 우수하고, TOx막(308)측이 스텝 커버리지 특성이 우수한 SiN막이 형성되고, 전하 유지 특성이 양호해서, 스텝 커버리지가 양호한 CTN막(306)을 형성할 수 있다.
이상, 본 개시의 다양한 전형적인 양태 및 변형예를 설명해 왔지만, 본 개시는 그러한 양태 및 변형예에 한정되지 않고, 양태, 변형예 등은 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.

Claims (21)

  1. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
    상기 제1 막에 인접하고, 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정
    을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
    (b2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정
    을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성되는,
    기판 처리 방법.
  2. 제1항에 있어서, 상기 제1 막은 제1 전하 유지 특성을 갖고, 상기 제2 막은 제2 전하 유지 특성을 갖고, 상기 제1 전하 유지 특성은, 상기 제2 전하 유지 특성보다도 우수한, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 막은 제1 스텝 커버리지 특성을 갖고, 상기 제2 막은, 상기 제1 스텝 커버리지 특성보다도 우수한 제2 스텝 커버리지 특성을 갖는, 기판 처리 방법.
  4. 제2항에 있어서, 상기 제2 막 상에 제3 막을 형성하는 공정을 더 포함하고,
    상기 제3 막은, 상기 제2 전하 유지 특성보다도 우수한 제3 전하 유지 특성을 갖는, 기판 처리 방법.
  5. 제3항에 있어서, 상기 제1 막을 형성하기 전에 제3 막을 형성하는 공정을 더 포함하고,
    상기 제3 막은, 상기 제1 스텝 커버리지 특성보다도 우수한 제3 스텝 커버리지 특성을 갖는, 기판 처리 방법.
  6. 제1항에 있어서, 상기 제1 막의 막 두께는, 상기 제2 막의 막 두께보다도 얇은, 기판 처리 방법.
  7. 제1항에 있어서, 상기 제1 원료 가스 및 상기 제2 원료 가스로서 각각 서로 다른 할로실란계 가스를 사용하는, 기판 처리 방법.
  8. 제1항에 있어서, 상기 제1 원료 가스로서, 수소화규소계 가스 또는 아미노실란계 가스의 적어도 어느 것을 포함하는 가스를 사용하는, 기판 처리 방법.
  9. 제1항에 있어서, 상기 제1 반응 가스 및 상기 제2 반응 가스로서, 질소 함유 가스를 사용하는, 기판 처리 방법.
  10. 제1항에 있어서, 상기 제1 반응 가스 및 상기 제2 반응 가스는 동일한 가스인, 기판 처리 방법.
  11. (a) 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
    (b) 제2 원소를 함유하는 반응 가스를 공급하는 공정과,
    (c) (a) 및 (b)의 공정을 행하는 사이클을 소정 횟수 실행함으로써 상기 제1 원소 및 상기 제2 원소를 함유하는 막을 형성하는 공정을 포함하고,
    (a)에서의 상기 제1 원료 가스의 공급량이 각 사이클 후의 사이클로 됨에 따라서 감소하도록 공급되는, 기판 처리 방법.
  12. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
    상기 제1 막에 인접해서 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정
    을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
    (b2) 상기 제1 원료 가스를 공급하는 공정과,
    (c2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정
    을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성되는, 기판 처리 방법.
  13. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
    상기 제1 막에 인접하고, 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정
    을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
    (b2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정
    을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성되는, 반도체 장치의 제조 방법.
  14. (a) 제1 원소를 포함하는 제1 원료 가스를 공급하는 공정과,
    (b) 제2 원소를 함유하는 반응 가스를 공급하는 공정과,
    (c) (a) 및 (b)의 공정을 행하는 사이클을 소정 횟수 실행함으로써, 상기 제1 원소 및 상기 제2 원소를 함유하는 막을 형성하는 공정을 포함하고,
    (a)에서의 상기 제1 원료 가스의 공급량이 각 사이클 후의 사이클로 됨에 따라서 감소하도록 공급되는, 반도체 장치의 제조 방법.
  15. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 공정과,
    상기 제1 막에 인접해서 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 공정을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 공정과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 공정
    을 행하는 제1 사이클을 소정 횟수 실행함으로써 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 공정과,
    (b2) 상기 제1 원료 가스를 공급하는 공정과,
    (c2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 공정
    을 행하는 제2 사이클을 소정 횟수 실행함으로써 형성되는, 반도체 장치의 제조 방법.
  16. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 수순과,
    상기 제1 막에 인접하고, 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 수순을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 수순과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 수순
    을 행하는 제1 사이클을 소정 횟수 실행하는 수순에 의해 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 수순과,
    (b2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 수순
    을 행하는 제2 사이클을 소정 횟수 실행하는 수순에 의해 형성되는 것을, 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터에 의해 판독 가능한 기록 매체에 기록된 프로그램.
  17. (a) 제1 원소를 함유하는 제1 원료 가스를 공급하는 수순과,
    (b) 제2 원소를 함유하는 반응 가스를 공급하는 수순과,
    (c) (a) 및 (b)의 수순을 행하는 사이클을 소정 횟수 실행함으로써, 상기 제1 원소 및 상기 제2 원소를 함유하는 막을 형성하는 수순을 포함하고,
    (a)에서의 상기 제1 원료 가스의 공급량이 각 사이클 후의 사이클로 됨에 따라서 감소하도록 공급되는 수순을, 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터에 의해 판독 가능한 기록 매체에 기록된 프로그램.
  18. 제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 수순과,
    상기 제1 막에 인접해서 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 수순을 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원소를 함유하는 제1 원료 가스를 공급하는 수순과,
    (b1) 상기 제2 원소를 함유하는 제1 반응 가스를 공급하는 수순
    을 행하는 제1 사이클을 소정 횟수 실행하는 수순에 의해 형성되고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제1 원소를 포함하고 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 공급하는 수순과,
    (b2) 상기 제1 원료 가스를 공급하는 수순과,
    (c2) 상기 제2 원소를 함유하는 제2 반응 가스를 공급하는 수순
    을 행하는 제2 사이클을 소정 횟수 실행하는 수순에 의해 형성되는 것을, 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터에 의해 판독 가능한 기록 매체에 기록된 프로그램.
  19. 제1 원소를 포함하는 제1 원료 가스를 기판에 공급하는 제1 원료 가스 공급계와,
    상기 제1 원소를 포함하고, 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 상기 기판에 공급하는 제2 원료 가스 공급계와,
    상기 제1 원소와는 다른 제2 원소를 포함하는 반응 가스를 상기 기판에 공급하는 반응 가스 공급계와,
    제1 원소 및 제2 원소를 함유하는 제1 막을 형성하는 처리와,
    상기 제1 막에 인접하고, 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 처리를 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원료 가스를 공급하는 처리와,
    (b1) 상기 반응 가스를 공급하는 처리
    를 행하는 제1 사이클을 소정 횟수 실행함으로써 형성하고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제2 원료 가스를 공급하는 처리와,
    (b2) 상기 반응 가스를 공급하는 처리
    를 행하는 제2 사이클을 소정 횟수 실행함으로써 형성하는 처리를 실행시키도록, 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 반응 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부
    를 포함하는 기판 처리 장치.
  20. 제1 원소를 포함하는 제1 원료 가스를 기판에 공급하는 제1 원료 가스 공급계와,
    상기 제1 원소와는 다른 제2 원소를 포함하는 반응 가스를 상기 기판에 공급하는 반응 가스 공급계와,
    (a) 상기 제1 원료 가스를 공급하는 처리와,
    (b) 상기 반응 가스를 공급하는 처리와,
    (c) (a) 및 (b)의 처리를 행하는 사이클을 소정 횟수 실행함으로써, 상기 제1 원소 및 상기 제2 원소를 함유하는 막을 형성하는 처리를 포함하고,
    (a)에서의 상기 제1 원료 가스의 공급량이 각 사이클 후의 사이클로 됨에 따라서 감소하도록 공급되는 처리를 실행시키도록, 상기 제1 원료 가스 공급계 및 상기 반응 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부
    를 포함하는 기판 처리 장치.
  21. 제1 원소를 포함하는 제1 원료 가스를 기판에 공급하는 제1 원료 가스 공급계와,
    상기 제1 원소를 포함하고, 상기 제1 원료 가스보다도 열분해 온도가 높은 제2 원료 가스를 상기 기판에 공급하는 제2 원료 가스 공급계와,
    상기 제1 원소와는 다른 제2 원소를 포함하는 반응 가스를 상기 기판에 공급하는 반응 가스 공급계와,
    상기 제1 원소 및 상기 제2 원소를 함유하는 제1 막을 형성하는 처리와,
    상기 제1 막에 인접해서 상기 제1 원소 및 상기 제2 원소를 함유하고, 상기 제1 막의 특성과 다른 특성을 갖는 제2 막을 형성하는 처리를 포함하고,
    상기 제1 막 및 상기 제2 막의 한쪽은,
    (a1) 상기 제1 원료 가스를 공급하는 처리와,
    (b1) 상기 반응 가스를 공급하는 처리
    를 행하는 제1 사이클을 소정 횟수 실행함으로써 형성하고,
    상기 제1 막 및 상기 제2 막의 다른 쪽은,
    (a2) 상기 제2 원료 가스를 공급하는 처리와,
    (b2) 상기 제1 원료 가스를 공급하는 처리와,
    (c2) 상기 반응 가스를 공급하는 처리
    를 행하는 제2 사이클을 소정 횟수 실행함으로써 형성하는 처리를 실행시키도록, 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 반응 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부
    를 포함하는 기판 처리 장치.
KR1020220179291A 2022-03-09 2022-12-20 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 KR20230133180A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022036043A JP7458432B2 (ja) 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JPJP-P-2022-036043 2022-03-09

Publications (1)

Publication Number Publication Date
KR20230133180A true KR20230133180A (ko) 2023-09-19

Family

ID=84888750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220179291A KR20230133180A (ko) 2022-03-09 2022-12-20 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Country Status (6)

Country Link
US (1) US20230317447A1 (ko)
EP (1) EP4243053A1 (ko)
JP (1) JP7458432B2 (ko)
KR (1) KR20230133180A (ko)
CN (1) CN116741620A (ko)
TW (1) TW202336267A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117977A (ja) 2015-12-25 2017-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2008166518A (ja) 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP5388993B2 (ja) 2010-11-18 2014-01-15 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP6486479B2 (ja) 2015-09-03 2019-03-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラム、および供給系

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117977A (ja) 2015-12-25 2017-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
JP2023131341A (ja) 2023-09-22
JP7458432B2 (ja) 2024-03-29
EP4243053A1 (en) 2023-09-13
CN116741620A (zh) 2023-09-12
US20230317447A1 (en) 2023-10-05
TW202336267A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
KR101920702B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101983437B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101553481B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TW201442116A (zh) 半導體裝置之製造方法，基板處理裝置及記錄媒體
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6022273B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2012221978A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2018163931A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP7087035B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7458432B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP7524442B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
KR102666428B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240041928A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2024042995A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置