KR20240041928A - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20240041928A
KR20240041928A KR1020247003693A KR20247003693A KR20240041928A KR 20240041928 A KR20240041928 A KR 20240041928A KR 1020247003693 A KR1020247003693 A KR 1020247003693A KR 20247003693 A KR20247003693 A KR 20247003693A KR 20240041928 A KR20240041928 A KR 20240041928A
Authority
KR
South Korea
Prior art keywords
film
gas
raw material
shaped structure
material gas
Prior art date
Application number
KR1020247003693A
Other languages
English (en)
Inventor
나오노리 아카에
토미유키 시미즈
타카시 오자키
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20240041928A publication Critical patent/KR20240041928A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(a) 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 공정; 및 (b) 상기 기판에 대하여 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 공정을 수행한다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
본 개시(開示)는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서 기판의 표면 상에 막을 형성하는 처리가 수행되는 경우가 있다(예컨대 특허문헌 1, 2 참조).
1. 일본 특개 2010-153776호 공보 2. 일본 특개 2014-216342호 공보
본 개시의 목적은 기판의 요(凹) 형상 구조의 내부를 막으로 매립할 때, 기판의 표면에 형성된 패턴 사이에 발생하는 응력을 저감하는 기술을 제공하는 데 있다.
본 개시의 일 형태에 따르면, (a) 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 공정; 및 (b) 상기 기판에 대하여 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 공정을 수행하는 기술이 제공된다.
본 개시에 따르면, 기판의 요 형상 구조의 내부를 막으로 매립할 때, 기판의 표면에 형성된 패턴 사이에 발생하는 응력을 저감하는 것이 가능해진다.
도 1은 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도(縱斷面圖)로 도시하는 도면.
도 2는 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 도시하는 도면.
도 3은 본 개시의 일 형태에서 바람직하게 이용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 도시하는 도면.
도 4는 본 개시의 일 형태에서의 처리 시퀀스를 도시하는 도면.
도 5는 본 개시의 일 형태에서의 처리 시퀀스의 변형예를 도시하는 도면.
도 6은 표면에 요 형상 구조가 설치된 기판에 대하여 원료 가스로서 제1 원료 가스를 이용한 성막을 수행하여, 요 형상 구조 내의 매립을 수행했을 때의 기판의 단면 부분 확대도.
도 7은 표면에 요 형상 구조가 설치된 기판에 대하여 원료 가스로서 제2 원료 가스를 이용한 성막을 수행하여, 요 형상 구조 내의 매립을 수행했을 때의 기판의 단면 부분 확대도.
도 8은 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 이용한 성막과 제2 원료 가스를 이용한 성막을 이 순서대로 수행하여, 요 형상 구조 내의 매립을 수행했을 때의 기판의 단면 부분 확대도.
도 9는 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 이용한 성막과 제2 원료 가스를 이용한 성막을 이 순서대로 수행하여, 요 형상 구조 내의 매립을 수행했을 때의 기판의 단면 부분 확대도.
도 10은 기판 상에 형성된 막에서의, 막 두께와 응착력의 관계를 예시하는 도면.
<본 개시의 일 형태>
이하, 본 개시의 일 형태에 대해서 주로 도 1 내지 도 4를 참조하면서 설명한다. 또한 이하의 설명에서 이용되는 도면은 모두 모식적인 것이며, 도면에 도시되는 각 요소의 치수 관계, 각 요소의 비율 등은 현실의 것과 반드시 일치하지 않는다. 또한 복수의 도면의 상호 간에서도 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하지 않는다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 온도 조정기(가열부)로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)에 지지되는 것에 의해 수직으로 설치된다. 히터(207)는 가스를 열로 활성화[여기(勵起)]시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는 히터(207)와 동심원 형상으로 반응관(203)이 배설(配設)된다. 반응관(203)은 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색(閉塞)되고 하단이 개구(開口)된 원통 형상으로 형성된다. 반응관(203)의 하방(下方)에는 반응관(203)과 동심원 형상으로 매니폴드(209)가 배설된다. 매니폴드(209)는 예컨대 스텐레스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성된다. 매니폴드(209)의 상단부는 반응관(203)의 하단부에 계합(係合)되고, 반응관(203)을 지지하도록 구성된다. 매니폴드(209)와 반응관(203) 사이에는 씰 부재로서의 O링(220a)이 설치된다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치된다. 주로 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통중공부(筒中空部)에는 처리실(201)이 형성된다. 처리실(201)은 기판으로서의 웨이퍼(200)를 수용 가능하도록 구성된다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 수행된다.
처리실(201) 내에는 제1 공급부, 제2 공급부로서의 노즐(249a, 249b)이 매니폴드(209)의 측벽을 관통하도록 각각 설치된다. 노즐(249a, 249b)을 각각 제1 노즐, 제2 노즐이라고도 부른다. 노즐(249a, 249b)은 예컨대 석영 또는 SiC 등의 내열성 재료에 의해 구성된다. 노즐(249a, 249b)에는 가스 공급관(232a, 232b)이 각각 접속된다. 노즐(249a, 249b)은 각각 다른 노즐이며, 노즐(249a, 249b)은 서로 인접해서 설치된다.
가스 공급관(232a, 232b)에는 가스의 흐름의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치된다. 가스 공급관(232a)의 밸브(243a)보다 하류측에는 가스 공급관(232c 내지 232e)이 각각 접속된다. 가스 공급관(232b)의 밸브(243b)보다 하류측에는 가스 공급관(232f)이 접속된다. 가스 공급관(232c 내지 232f)에는 가스의 흐름의 상류측부터 순서대로 MFC(241c 내지 241f) 및 밸브(243c 내지 243f)가 각각 설치된다. 가스 공급관(232a 내지 232f)은 예컨대 SUS 등의 금속 재료에 의해 구성된다.
도 2에 도시하는 바와 같이, 노즐(249a, 249b)은 반응관(203)의 내벽과 웨이퍼(200) 사이에서의 평면시에서 원환(圓環) 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방(上方)을 향하여 상승[立上]하도록 각각 설치된다. 즉 노즐(249a, 249b)은 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 각각 설치된다. 노즐(249a, 249b)의 측면에는 가스를 공급하는 가스 공급공(250a, 250b)이 각각 설치된다. 가스 공급공(250a, 250b)은 각각이 평면시에서 웨이퍼(200)의 중심을 향하여 개구되고, 웨이퍼(200)를 향하여 가스를 공급하는 것이 가능하도록 이루어진다. 가스 공급공(250a, 250b)은 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치된다.
가스 공급관(232a)으로부터는 제1 원료 가스가 MFC(241a), 밸브(243a), 노즐(249a)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(232b)으로부터는 산화 가스로서의 산소(O) 함유 가스가 MFC(241b), 밸브(243b), 노즐(249b)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(232c)으로부터는 제2 원료 가스가 MFC(241c), 밸브(243c), 노즐(249a)을 개재하여 처리실(201) 내에 공급된다.
가스 공급관(232d)으로부터는 환원 가스로서의 수소(H) 함유 가스가 MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 개재하여 처리실(201) 내에 공급된다. H 함유 가스는 그것 단체(單體)로는 산화 작용은 얻지 못하지만, 후술하는 기판 처리 공정에서 특정 조건 하에서 O 함유 가스와 반응하는 것에 의해 원자상 산소(atomic oxygen, O) 등의 산화종을 생성하고, 산화 처리의 효율을 향상 시키도록 작용한다. 그렇기 때문에 H 함유 가스는 산화 가스에 포함시켜서 생각할 수 있다.
가스 공급관(232e, 232f)으로부터는 불활성 가스가 각각 MFC(241e, 241f), 밸브(243e, 243f), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급된다. 불활성 가스는 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 제1 원료 가스 공급계가 구성된다. 주로 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 제2 원료 가스 공급계가 구성된다.
주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 산화 가스 공급계가 구성된다. 주로 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해 환원 가스 공급계가 구성된다. 가스 공급관(232d), MFC(241d), 밸브(243d)를 산화 가스 공급계에 포함시켜서 생각해도 좋다. 산화 가스 및 환원 가스는 후술하는 기판 처리 공정에서 반응 가스로서 이용된다. 기판 처리 공정에서 기판 상에 제1 막을 형성할 때 이용하는 반응 가스를 제1 반응 가스라고 부르고, 기판 상에 제2 막을 형성할 때 이용하는 반응 가스를 제2 반응 가스라고 부를 수 있다. 그러므로 산화 가스 공급계 및 환원 가스 공급계의 각각 또는 양방(兩方)을 반응 가스 공급계(제1 반응 가스 공급계, 제2 반응 가스 공급계)라고도 부를 수 있다.
주로 가스 공급관(232e, 232f), MFC(241e, 241f), 밸브(243e, 243f)에 의해 불활성 가스 공급계가 구성된다.
원료 가스 및 반응 가스의 각각 또는 양방을 성막 가스라고도 부르고, 원료 가스 공급계, 산화 가스 공급계의 각각 또는 양방을 성막 가스 공급계라고도 부른다.
전술한 각종 공급계 중 어느 하나, 또는 모든 공급계는 밸브(243a 내지 243f)나 MFC(241a 내지 241f) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어도 좋다. 집적형 공급 시스템(248)은 가스 공급관(232a 내지 232f)의 각각에 대하여 접속되고, 가스 공급관(232a 내지 232f) 내로의 각종 물질(각종 가스)의 공급 동작, 즉 밸브(243a 내지 243f)의 개폐 동작이나 MFC(241a 내지 241f)에 의한 유량 조정 동작 등이 후술하는 컨트롤러(121)에 의해 제어되도록 구성된다. 집적형 공급 시스템(248)은 일체형 또는 분할형의 집적 유닛으로서 구성되고, 가스 공급관(232a 내지 232f) 등에 대하여 집적 유닛 단위로 탈착을 수행할 수 있고, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 수행하는 것이 가능하도록 구성된다.
반응관(203)의 측벽 하방으로는 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 설치된다. 배기구(231a)는 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉 웨이퍼 배열 영역을 따라 설치되어도 좋다. 배기구(231a)에는 배기관(231)이 접속된다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속된다. APC 밸브(244)는 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐하는 것에 의해 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브의 개도(開度)를 조절하는 것에 의해 처리실(201) 내의 압력을 조정할 수 있도록 구성된다. 주로 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜서 생각해도 좋다.
매니폴드(209)의 하방에는 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(219)이 설치된다. 씰 캡(219)은 예컨대 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성된다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접(當接)하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)의 하방에는 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치된다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통해서 보트(217)에 접속된다. 회전 기구(267)는 보트(217)를 회전시키는 것에 의해 웨이퍼(200)를 회전시키도록 구성된다. 씰 캡(219)은 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성된다. 보트 엘리베이터(115)는 씰 캡(219)을 승강시키는 것에 의해 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성된다.
매니폴드(209)의 하방에는 씰 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 개체로서의 셔터(219s)가 설치된다. 셔터(219s)는 예컨대 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성된다. 셔터(219s)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220c)이 설치된다. 셔터(219s)의 개폐 동작[승강 동작이나 회동(回動) 동작 등]은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는 복수 매, 예컨대 25매 내지 200매의 웨이퍼(200)를 수평 자세로, 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜서 다단으로 지지하도록, 즉 간격을 두고 배열시키도록 구성된다. 보트(217)는 예컨대 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는 예컨대 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지된다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치된다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정하는 것에 의해 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는 반응관(203)의 내벽을 따라 설치된다.
도 3에 도시하는 바와 같이 제어부(제어 수단)인 컨트롤러(121)는 CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성된다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 개재하여 CPU(121a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(121)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(122)가 접속된다. 또한 컨트롤러(121)에는 외부 기억 장치(123)를 접속하는 것이 가능하도록 이루어진다.
기억 장치(121c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive), SSD(Solid State Drive) 등으로 구성된다. 기억 장치(121c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 프로세스 레시피는 후술하는 기판 처리에서의 각 순서를 컨트롤러(121)에 의해 기판 처리 장치에 실행시켜 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 프로세스 레시피를 단순히 레시피라고도 부른다. 본 명세서에서 프로그램이라는 단어를 사용한 경우는 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그것들의 양방을 포함하는 경우가 있다. RAM(121b)은 CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(121d)는 전술한 MFC(241a 내지 241f), 밸브(243a 내지 243f), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속된다.
CPU(121a)는 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하도록 구성된다. CPU(121a)는 판독한 레시피의 내용을 따르도록 MFC(241a 내지 241f)에 의한 각종 물질(각종 가스)의 유량 조정 동작, 밸브(243a 내지 243f)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하는 것이 가능하도록 구성된다.
컨트롤러(121)는 외부 기억 장치(123)에 격납된 전술한 프로그램을 컴퓨터에 인스톨하는 것에 의해 구성할 수 있다. 외부 기억 장치(123)는 예컨대 HDD 등의 자기(磁氣) 디스크, CD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB 메모리나 SSD 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 본 명세서에서 기록 매체라는 단어를 사용한 경우는 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그것들의 양방을 포함하는 경우가 있다. 또한 컴퓨터로의 프로그램의 제공은 외부 기억 장치(123)를 이용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 이용하여 수행해도 좋다.
(2) 기판 처리 공정
전술한 기판 처리 장치를 이용하여 반도체 장치의 제조 공정의 일 공정으로서 기판으로서의 웨이퍼(200)의 표면에 설치된 요(凹) 형상 구조를 매립하도록, 요 형상 구조의 내부에 막을 형성하는 처리 시퀀스 예에 대해서 주로 도 4를 이용하여 설명한다. 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(121)에 의해 제어된다.
웨이퍼(200)의 표면에 설치된 요 형상 구조의 내면은, 대향되는 측면과 저면을 포함한다. 요 형상 구조는, 요 형상 구조의 상부에서의 측면 간의 거리보다 요 형상 구조의 하부에서의 측면 간의 거리가 더 짧은(좁은), 이른바 테이퍼 형상으로 구성된다.
도 4에 도시하는 처리 시퀀스는, 표면에 요 형상 구조가 설치된 웨이퍼(200)에 대하여 제1 원료 가스를 공급하여, 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 스텝 A와, 웨이퍼(200)에 대하여 제2 원료 가스를 공급하여, 제1 막 상에 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 스텝 B를 포함한다.
스텝 A에서는, 제1 원료 가스를 공급하는 공정과 제1 반응 가스를 공급하는 공정을 비동시에 수행하는 사이클을 소정 횟수(m회, m은 1 이상의 정수) 수행한다.
스텝 B에서는, 제2 원료 가스를 공급하는 공정과 제2 반응 가스를 공급하는 공정을 비동시에 수행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 수행한다.
본 명세서에서는 전술한 처리 시퀀스를 편의상 다음과 같이 나타내는 경우도 있다. 이하의 변형예나 다른 형태 등의 설명에서도 마찬가지의 표기를 이용한다.
(제1 원료 가스 → 제1 반응 가스)×m → (제2 원료 가스 → 제2 반응 가스)×n
본 명세서에서 「웨이퍼」라는 단어를 사용한 경우는 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 단어를 사용한 경우는 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되고 있는 층 등의 상에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 단어를 사용한 경우도 「웨이퍼」라는 단어를 사용한 경우와 같은 의미다.
(웨이퍼 차지 및 보트 로드)
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동시켜져 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이 복수 매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 밀봉한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도가 되도록 히터(207)에 의해 가열된다. 이때 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다. 또한 회전 기구(267)에 의한 웨이퍼(200)의 회전을 시작한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속해서 수행된다.
(OH 종단 형성)
본 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 제1 반응 가스를 공급(프리플로우)한다.
구체적으로는 밸브(243b)를 열고, 가스 공급관(232b) 내에 제1 반응 가스를 흘린다. 제1 반응 가스는 MFC(241b)에 의해 유량 조정되어 노즐(249b)을 개재하여 처리실(201) 내에 공급되고 배기구(231a)로부터 배기된다. 이때 웨이퍼(200)에 대하여 제1 반응 가스가 공급된다(반응 가스 공급). 이때 밸브(243e, 243f)를 열고, 노즐(249a, 249b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 또한 불활성 가스의 공급은 불실시로 해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 온도: 400℃ 내지 900℃. 바람직하게는 600℃ 내지 700℃
처리 압력: 0.1Torr 내지 30Torr, 바람직하게는 0.2Torr 내지 20Torr
제1 반응 가스 공급 유량: 0.1slm 내지 20slm, 바람직하게는 5slm 내지 12slm
제1 반응 가스 공급 시간: 100초 내지 1,000초, 바람직하게는 200초 내지 1,000초
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 3.0slm
또한 본 명세서에서의 「400℃ 내지 900℃」와 같은 수치 범위의 표기는 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서 예컨대 「400℃ 내지 900℃」란 「400℃ 이상 900℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지다. 또한 본 명세서에서의 처리 온도란 웨이퍼(200)의 온도 또는 처리실(201) 내의 온도를 의미하고, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 또한 '가스 공급 유량: 0slm'이란 그 가스를 공급하지 않는 경우를 의미한다. 이것들은 이하의 설명에서도 마찬가지다.
본 스텝을 전술한 처리 조건 하에서 수행하는 것에 의해 웨이퍼(200)의 표면 모든 영역에 걸쳐서 수산기(基) 종단(OH 종단)을 형성할 수 있다. 웨이퍼(200)의 표면에 존재하는 OH 종단은, 후술하는 성막 처리에서 원료 가스의 흡착 사이트, 즉 원료 가스를 구성하는 분자나 원자의 흡착 사이트로서 기능한다.
OH 종단이 형성된 후, 밸브(243b)를 닫고 처리실(201) 내로의 제1 반응 가스의 공급을 정지한다. 그리고 처리실(201) 내를 진공 배기하여 처리실(201) 내에 잔류하는 가스상 물질 등을 처리실(201) 내로부터 배제한다. 이때 밸브(243e, 243f)를 열고, 노즐(249a, 249b)을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 노즐(249a, 249b)로부터 공급되는 불활성 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 퍼지된다(퍼지).
퍼지에서의 처리 조건은 예컨대 다음과 같다.
불활성 가스 공급 유량(가스 공급관마다): 0.5slm 내지 10slm
불활성 가스 공급 시간: 1초 내지 30초, 바람직하게는 5초 내지 20초
불활성 가스로서는 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희(希)가스를 이용할 수 있다. 불활성 가스로서는 이들 중 1개 이상을 이용할 수 있다. 이 점은 후술하는 각 스텝에서도 마찬가지다.
(스텝 A: 제1 막 형성)
그 후, 이하의 스텝 a1, a2를 순차 실행한다.
[스텝 a1]
본 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 제1 원료 가스를 공급한다.
구체적으로는 밸브(243a)를 열고 가스 공급관(232a) 내에 제1 원료 가스를 흘린다. 제1 원료 가스는 MFC(241a)에 의해 유량 조정되어 노즐(249a)을 개재하여 처리실(201) 내에 공급되고 배기구(231a)로부터 배기된다. 이때 웨이퍼(200)에 대하여 제1 원료 가스가 공급된다(원료 가스 공급). 이때 밸브(243e, 243f)를 열고, 노즐(249a, 249b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 또한 불활성 가스의 공급은 불실시로 해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 온도: 400℃ 내지 900℃, 바람직하게는 600℃ 내지 700℃
처리 압력: 0.1Torr 내지 10Torr, 바람직하게는 0.2Torr 내지 10Torr
제1 원료 가스 공급 유량: 0.01slm 내지 1slm, 바람직하게는 0.1slm 내지 0.5slm
제1 원료 가스 공급 시간: 1초 내지 100초, 바람직하게는 15초 내지 20초
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 10.0slm
전술한 처리 조건 하에서, 웨이퍼(200)에 대하여 제1 원료 가스로서 예컨대 후술하는 아미노기 및 알콕시기를 포함하는 실란 가스를 공급하는 것에 의해, 제1 원료 가스에 포함되는 실리콘(Si)으로부터, 알콕시기를 탈리시키지 않고 아미노기를 탈리시키는 것이 가능해진다. 또한 아미노기가 탈리해 알콕시기와의 결합이 유지된 상태의 Si를 웨이퍼(200)의 표면에 흡착(화학 흡착)시키는 것이 가능해진다. 즉 Si의 3개의 결합수에 알콕시기가 결합된 상태에서, Si를 웨이퍼(200)의 표면에서의 흡착 사이트의 일부에 흡착시키는 것이 가능해진다. 이와 같이 하여 웨이퍼(200)의 최표면(最表面) 상에 Si에 알콕시기가 결합된 성분을 포함하는 제1층(Si 함유층)을 형성하는 것이 가능해진다.
또한 본 스텝을 전술한 처리 조건 하에서 수행하는 것에 의해, 제1 원료 가스에 포함되는 Si로부터 탈리한 아미노기를 웨이퍼(200)의 표면에 흡착시키지 않도록 하는 것이 가능해진다. 결과적으로 웨이퍼(200) 상에 형성되는 제1층 중에 제1 원료 가스에 포함되는 Si로부터 탈리한 아미노기를 포함시키지 않도록 하는 것이 가능해진다. 즉 웨이퍼(200) 상에 형성되는 제1층을, 아미노기의 함유량이 적고, 아미노기에 유래되는 불순물, 예컨대 탄소(C), 질소(N) 등의 불순물이 적은 층으로 하는 것이 가능해진다.
본 스텝에서는 웨이퍼(200)의 표면에 흡착된 Si에 결합한 알콕시기에 의해, 즉 웨이퍼(200)의 표면에 흡착된 Si의 결합수를 알콕시기에 의해 매립해두는(폐색해두는) 것에 의해, 웨이퍼(200)의 표면에 흡착된 Si로의 원자 또는 분자 중 적어도 어느 하나의 흡착을 저해하는 것이 가능해진다. 또한 본 스텝에서는 웨이퍼(200)의 표면에 흡착된 Si에 결합한 알콕시기를 입체 장해로서 작용시키는 것에 의해, 웨이퍼(200)의 표면에 흡착된 Si의 주변의, 웨이퍼(200)의 표면에서의 흡착 사이트(OH 종단)로의 원자 또는 분자 중 적어도 어느 하나의 흡착을 저해하는 것이 가능해진다. 또한 이에 의해 본 스텝에서는 웨이퍼(200)의 표면에 흡착된 Si의 주변의, 웨이퍼(200)의 표면에서의 흡착 사이트(OH 종단)를 보지(保持)하는 것이 가능해진다.
본 스텝에서는 Si의 웨이퍼(200)의 표면으로의 흡착 반응(화학 흡착 반응)이 포화될 때까지 제1 원료 가스의 공급을 계속하는 것이 바람직하다. 제1 원료 가스의 공급을 이와 같이 계속해도, Si에 결합된 알콕시기가 입체 장해로서 작용하는 것에 의해 Si를 웨이퍼(200)의 표면에 불연속적으로 흡착시키는 것이 가능해진다. 구체적으로는 Si를 웨이퍼(200)의 표면에 1원자층 미만의 두께가 되도록 흡착시키는 것이 가능해진다.
Si의 웨이퍼(200)의 표면으로의 흡착 반응을 포화시킨 상태에서, 웨이퍼(200)의 표면은 Si에 결합된 알콕시기에 의해 피복된 상태가 되고, 웨이퍼(200)의 표면의 일부는 흡착 사이트(OH 종단)가 소비되지 않고 보지된 상태가 된다. Si의 웨이퍼(200)의 표면으로의 흡착 반응을 포화시킨 상태에서, 웨이퍼(200)의 표면에 흡착된 Si에 의해 구성되는 층은 1원자층 미만의 두께의 불연속층이 된다.
제1층이 형성된 후, 밸브(243a)를 닫고 처리실(201) 내로의 제1 원료 가스의 공급을 정지한다. 그리고 OH 종단 형성에서의 퍼지와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제1 원료 가스로서는, 예컨대 웨이퍼(200) 상에 형성되는 막을 구성하는 주원소로서의 Si에 알콕시기와 아미노기가 결합된 분자 구조를 가지는 가스를 이용할 수 있다.
알콕시기란 알킬기(R)가 산소(O) 원자와 결합된 구조를 가지는 것이며, -OR의 구조식으로 나타내어지는 1값의 관능기를 말한다. 알콕시기(-OR)에는 메톡시기(-OMe), 에톡시기(-OEt), 프로폭시기(-OPr), 부톡시기(-OBu) 등이 포함된다. 알콕시기는 이러한 직쇄(直鎖) 형상 알콕시기뿐만 아니라, 이소프로폭시기, 이소부톡시기, 세컨더리부톡시기, 터셔리부톡시기 등의 분기 형상 알콕시기이어도 좋다. 또한 알킬기(-R)에는 메틸기(-Me), 에틸기(-Et), 프로필기(-Pr), 부틸기(-Bu) 등이 포함된다. 알킬기는 이러한 직쇄 형상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분기 형상 알킬기이어도 좋다.
아미노기란 암모니아(NH3), 제1급 아민, 제2급 아민 중 어느 하나로부터 수소(H)를 제거한 구조를 가지는 것이며, -NH2, -NHR, -NRR' 중 어느 하나의 구조식으로 나타내어지는 1값의 관능기를 말한다. 구조식 중에 표시한 R, R'은 메틸기, 에틸기, 프로필기, 부틸기 등을 포함하는 알킬기다. R, R'은 이러한 직쇄 형상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분기 형상 알킬기이어도 좋다. R, R'은 동일한 알킬기이어도 좋고, 다른 알킬기이어도 좋다. 아미노기로서는 예컨대 디메틸아미노기[-N(CH3)2], 디에틸아미노기[-N(C2H5)2] 등을 예시할 수 있다.
제1 원료 가스로서는 예컨대 (디메틸아미노)트리에톡시실란{[(CH3)2N]Si(OC2H5)3} 가스, (디에틸아미노)트리에톡시실란{[(C2H5)2N]Si(OC2H5)3} 가스, (디메틸아미노)트리메톡시실란{[(CH3)2N]Si(OCH3)3} 가스, (디에틸아미노)트리메톡시실란{[(C2H5)2N]Si(OCH3)3} 가스 등의 디알킬아미노트리알콕시실란 가스를 이용할 수 있다. 디알킬아미노트리알콕시실란 가스는 아미노기 및 알콕시기를 포함하는 실란 가스로서 이용할 수 있다. 이들의 가스에 포함되는 Si는 4개의 결합수를 포함하고, Si의 4개의 결합수 중 3개의 결합수에는 알콕시기(메톡시기, 에톡시기)가 결합되고, Si의 4개의 결합수 중 나머지 1개의 결합수에는 아미노기(디메틸아미노기, 디에틸아미노기)가 결합된다. 이와 같이 제1 원료 가스로서 분자 구조 중에 아미노기를 포함하는 유기계 가스를 이용하는 것이 바람직하다. 제1 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
제1 원료 가스로서는 예컨대 테트라키스(디메틸아미노)실란{Si[N(CH3)2]4, 약칭: 4DMAS} 가스, 트리스(디메틸아미노)실란{Si[N(CH3)2]3H, 약칭: 3DMAS} 가스, 비스(디에틸아미노)실란{Si[N(C2H5)2]2H2, 약칭: BDEAS} 가스, 비스(터셔리부틸아미노)실란{SiH2[NH(C4H9)]2, 약칭: BTBAS} 가스, (디이소프로필아미노)실란{SiH3[N(C3H7)2], 약칭: DIPAS} 가스 등의 아미노실란계 가스도 이용할 수 있다. 제1 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
[스텝 a2]
본 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 제1 반응 가스로서 O 함유 가스를 공급한다.
구체적으로는 밸브(243b)를 열고 가스 공급관(232b) 내에 제1 반응 가스를 흘린다. 제1 반응 가스는 MFC(241b)에 의해 유량 조정되어 노즐(249b)을 개재하여 처리실(201) 내에 공급되고 배기구(231a)로부터 배기된다. 이때 웨이퍼(200)에 대하여 제1 반응 가스가 공급된다(반응 가스 공급). 이때 밸브(243e, 243f)를 열고, 노즐(249a, 249b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 또한 불활성 가스의 공급은 불실시로 해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 압력: 0.1Torr 내지 30Torr, 바람직하게는 0.2Torr 내지 20Torr
제1 반응 가스 공급 유량: 0.1slm 내지 20slm, 바람직하게는 5slm 내지 12slm
제1 반응 가스 공급 시간: 1초 내지 200초, 바람직하게는 150초 내지 190초
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 3.0slm
다른 처리 조건은 스텝 a1의 제1 원료 가스 공급을 수행할 때의 처리 조건과 마찬가지의 처리 조건으로 할 수 있다.
본 스텝을 전술한 처리 조건 하에서 수행하는 것에 의해, 예컨대 제1층에 포함되는 Si와 결합되는 알콕시기를 제1층으로부터 탈리시키는 것이 가능해진다. 전술한 처리 조건 하에서, 웨이퍼(200)에 대하여 제1 반응 가스로서 예컨대 산화 가스(O 함유 가스)를 공급하는 것에 의해, 웨이퍼(200) 상에 형성된 제1층의 적어도 일부를 산화(개질)시켜, 제2층으로서 Si 및 O를 포함하는 층인 실리콘산화층(SiO층)을 형성하는 것이 가능해진다. 제2층은 알콕시기 등을 포함하지 않는 층, 즉 C 등의 불순물을 포함하지 않는 층이 된다. 또한 제2층의 표면은 O 함유 가스에 의한 산화 처리의 결과, OH 종단된 상태, 즉 흡착 사이트가 형성된 상태가 된다. 또한 제1층으로부터 탈리한 C 등의 불순물은 이산화탄소(CO2) 등의 가스상 물질을 구성하고, 처리실(201) 내로부터 배출된다. 이에 의해 제2층(SiO층)은 스텝 a1로 형성된 제1층(Si 함유층)에 비해 C 등의 불순물이 적은 층이 된다.
제2층이 형성된 후, 밸브(243b)를 닫고 처리실(201) 내로의 제1 반응 가스의 공급을 정지한다. 그리고 스텝 a1에서의 퍼지와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제1 반응 가스로서는 예컨대 산소(O2) 가스, 오존(O3) 가스, 수증기(H2O) 가스, 과산화수소(H2O2) 가스, 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 일산화탄소(CO) 가스, 이산화질소(NO2) 가스, 플라즈마 여기(勵起)시킨 O2 가스(O2 *) 등의 O 함유 가스를 이용할 수 있다. 제1 반응 가스로서는 이들 중 1개 이상을 이용할 수 있다.
[소정 횟수 실시]
전술한 스텝 a1, a2를 비동시에, 즉 동기시키지 않고 수행하는 사이클을 소정 횟수(m회, m은 1 이상의 정수) 수행하는 것에 의해, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 제1 막으로서의 제1 SiO막을 형성하는 것이 가능해진다. 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 전술한 사이클을 1회 수행하는 것에 의해 형성되는 제2층(SiO층)의 두께를 원하는 막 두께보다 작게 하고, 제2층을 적층하는 것에 의해 형성되는 제1 SiO막의 막 두께가 원하는 막 두께가 될 때까지 전술한 사이클을 복수 회 반복하는 것이 바람직하다.
또한 스텝 A에서는 웨이퍼(200)의 표면에 설치된 요 형상 구조 내의 대향되는 측면에 형성된 제1 SiO막이 서로 접촉하지 않는 상태(막 두께)를 유지하면서 제1 SiO막을 형성하는 것이 바람직하다.
또한 스텝 A에서는 제1 SiO막의 두께와 후술하는 제2 막으로서의 제2 SiO막의 두께의 합계의 두께에 대한 제1 SiO막의 두께의 비율을 50% 이하로 하는 것이 바람직하다.
또한 스텝 A에서는 제1 SiO막의 두께와 후술하는 제2 막으로서의 제2 SiO막의 두께의 합계의 두께에 대한 제1 SiO막의 두께의 비율을 10% 이상으로 하는 것이 바람직하다.
또한 제1 SiO막의 단차 피복성은, 후술하는 제2 막으로서의 제2 SiO막의 단차 피복성보다 높게 이루어진다. 이는 스텝 a1에서, 전술과 같이 제1 원료 가스에 포함되는 Si의 웨이퍼(200)의 표면으로의 흡착 반응을 포화시킨 상태에서, 웨이퍼(200)의 표면에 흡착된 Si에 의해 구성되는 층을 1원자층 미만의 두께의 불연속층으로 할 수 있기 때문이다. 즉 스텝 a1에서는 예컨대 웨이퍼(200)의 요 형상 구조 내의 상부 부근에서의 측면인지, 요 형상 구조의 저부(底部)인지와 상관없이, 제1층이 1원자층 이상의 불균일한 두께로 형성되는 것이 억제되어, 제1층은 단차 피복성이 뛰어난 균일한 두께의 층으로서 형성된다. 이 경우, 스텝 a2에서는 예컨대 웨이퍼(200)의 요 형상 구조 내의 상부 부근에서의 측면에서도, 또한 요 형상 구조의 저부에서도 O 함유 가스를 단차 피복성이 뛰어난 제1층과 반응시킬 수 있고, 결과적으로 제1 SiO막을 단차 피복성이 뛰어난 막으로 하는 것이 가능해진다.
또한 제1 SiO막은 후술하는 제2 막으로서의 제2 SiO막보다 하지(下地) 산화량을 양호한 상태로 유지할 수 있는 특성을 가지고 있다. 제1 SiO막을 형성할 때, 제2 SiO막을 형성할 때보다 하지 산화량을 양호한 상태로 유지할 수 있는 것은, 스텝 a2에서 후술하는 스텝 b2보다 산화력이 약해지는 처리 조건 하에서 제1층을 산화시키기 때문이다. 구체적으로는 스텝 a2에서 제1 반응 가스로서 후술하는 스텝 b2에서 이용하는 제2 반응 가스보다 산화력이 약한 가스를 이용하기 때문에다. 결과적으로 하지의 산화, 즉 제1 SiO막과 접하는 웨이퍼(200)의 표면의 산화를 충분히 억제하는 것이 가능해진다. 웨이퍼(200)의 표면의 산화를 억제하는 것에 의해 거기에 따른 디바이스 특성의 저하 등의 영향을 저감할 수 있다.
(스텝 B: 제2 막 형성)
그 후, 이하의 스텝 b1, b2를 순차 실행한다.
[스텝 b1]
본 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 제2 원료 가스를 공급한다.
구체적으로는 밸브(243c)를 열고 가스 공급관(232c) 내에 제2 원료 가스를 흘린다. 제2 원료 가스는 MFC(241c)에 의해 유량 조정되어 노즐(249a)을 개재하여 처리실(201) 내에 공급되고 배기구(231a)로부터 배기된다. 이때 웨이퍼(200)에 대하여 제2 원료 가스가 공급된다(원료 가스 공급). 이때 밸브(243e, 243f)를 열고, 노즐(249a, 249b)의 각각을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 또한 불활성 가스의 공급은 불실시로 해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
제2 원료 가스 공급 유량: 0.01slm 내지 1slm, 바람직하게는 0.1slm 내지 0.5slm
제2 원료 가스 공급 시간: 1초 내지 100초, 바람직하게는 15초 내지 20초
다른 처리 조건은 스텝 a1의 제1 원료 가스 공급을 수행할 때의 처리 조건과 마찬가지의 처리 조건으로 할 수 있다.
전술한 처리 조건 하에서, 웨이퍼(200)에 대하여 제2 원료 가스로서 예컨대 후술하는 클로로실란계 가스를 공급하는 것에 의해, 하지로서의 웨이퍼(200)의 최표면 상에 제3층으로서 염소(Cl)를 포함하는 Si 함유층을 형성하는 것이 가능해진다. Cl을 포함하는 Si 함유층은 웨이퍼(200)의 최표면으로의, 클로로실란계 가스의 분자의 물리 흡착이나 화학 흡착, 클로로실란계 가스의 일부가 분해된 물질의 분자의 물리 흡착이나 화학 흡착, 클로로실란계 가스의 열 분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은 클로로실란계 가스의 분자나 클로로실란계 가스의 일부가 분해된 물질의 분자의 흡착층(물리 흡착층이나 화학 흡착층)이어도 좋고, Cl을 포함하는 Si의 퇴적층이어도 좋다. 또한 전술한 처리 조건 하에서는 웨이퍼(200)의 최표면 상으로의 클로로실란계 가스의 분자나 클로로실란계 가스의 일부가 분해된 물질의 분자의 물리 흡착이나 화학 흡착이 지배적으로(우선적으로) 발생하고, 클로로실란계 가스의 열 분해에 의한 Si의 퇴적은 근소하게 발생하거나, 또는 거의 발생하지 않게 된다. 즉 전술한 처리 조건 하에서는 제3층(Si 함유층)은 클로로실란계 가스의 분자나 클로로실란계 가스의 일부가 분해된 물질의 분자의 흡착층(물리 흡착층이나 화학 흡착층)을 압도적으로 다량 포함하게 되고, Cl을 포함하는 Si의 퇴적층을 근소하게 포함하거나, 또는 거의 포함하지 않게 된다.
제3층이 형성된 후, 밸브(243b)를 닫고 처리실(201) 내로의 제1 반응 가스의 공급을 정지한다. 그리고 스텝 a1에서의 퍼지와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제2 원료 가스로서는 예컨대 웨이퍼(200) 상에 형성되는 막을 구성하는 주원소로서의 실리콘(Si)을 포함하는 실란계 가스를 이용할 수 있다. 실란계 가스로서는 예컨대 Si 및 할로겐을 포함하는 가스, 즉 할로실란계 가스를 이용할 수 있다. 할로겐에는 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는 예컨대 Si 및 Cl을 포함하는 전술한 클로로실란계 가스를 이용할 수 있다.
제2 원료 가스로서는 예컨대 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스 등의 클로로실란계 가스를 이용할 수 있다. 이와 같이 제2 원료 가스로서, 분자 구조 중에 아미노기를 포함하지 않는 무기계 가스를 이용할 수 있다. 제2 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
제2 원료 가스로서는 클로로실란계 가스 외에, 예컨대 테트라플루오로실란(SiF4) 가스, 디플루오로실란(SiH2F2) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스, 디브로모실란(SiH2Br2) 가스 등의 브로모실란계 가스나, 테트라요오드실란(SiI4) 가스, 디요오드실란(SiH2I2) 가스 등의 요오드실란계 가스도 이용할 수 있다. 원료 가스로서는 이들 중 1개 이상을 이용할 수 있다.
[스텝 b2]
본 스텝에서는 처리실(201) 내의 웨이퍼(200)에 대하여 제2 반응 가스로서 O 함유 가스 및 H 함유 가스를 공급한다.
구체적으로는 밸브(243b, 243d)를 열고, 가스 공급관(232a, 232b) 내에 H 함유 가스, O 함유 가스를 각각 흘린다. 가스 공급관(232a, 232b) 내를 흐른 H 함유 가스, O 함유 가스는 각각 MFC(241a, 241b)에 의해 유량 조정되어 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급된다. O 함유 가스와 H 함유 가스는 처리실(201) 내에서 혼합되어 반응하고, 그 후 배기구(231a)로부터 배기된다. 이때 웨이퍼(200)에 대하여 O 함유 가스와 H 함유 가스의 반응에 의해 발생한 원자상 산소(atomic oxygen, O) 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 공급된다(O 함유 가스 및 H 함유 가스 공급). 이때 밸브(243d, 243e)를 열고 노즐(249a, 249b)을 개재하여 처리실(201) 내에 불활성 가스를 공급한다. 또한 불활성 가스의 공급은 불실시로 해도 좋다.
본 스텝에서의 처리 조건은 예컨대 다음과 같다.
처리 압력: 대기압 미만, 바람직하게는 0.1Torr, 내지 20Torr, 보다 바람직하게는 0.2Torr, 내지 0.8Torr
O 함유 가스 공급 유량: 0.1slm 내지 10slm, 바람직하게는 0.5slm 내지 10slm
H 함유 가스 공급 유량: 0.01slm 내지 5slm, 바람직하게는 0.1slm 내지 1.5slm
각 가스 공급 시간: 1초 내지 200초, 바람직하게는 15초 내지 50초
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 10slm
다른 처리 조건은 스텝 a1의 제1 원료 가스 공급을 수행할 때의 처리 조건과 마찬가지의 처리 조건으로 할 수 있다.
본 스텝을 전술한 처리 조건 하에서 수행하는 것에 의해, 웨이퍼(200) 상에 형성된 제3층의 적어도 일부를 산화(개질)시켜, 제4층으로서 Si 및 O를 포함하는 층인 실리콘산화층(SiO층)을 형성하는 것이 가능해진다. 제4층(SiO층)을 형성할 때, 제3층(Si 함유층)에 포함되어 있었던 Cl 등의 불순물은 O 함유 가스 및 H 함유 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스상 물질을 구성하고, 처리실(201) 내로부터 배출된다. 이에 의해 제4층은 스텝 b1에서 형성된 제3층에 비해 Cl 등의 불순물이 적은 층이 된다. 또한 제4층의 표면은 O 함유 가스 및 H 함유 가스에 의한 산화 처리의 결과, OH 종단된 상태, 즉 흡착 사이트가 형성된 상태가 된다.
전술한 조건 하에서 처리실(201) 내에 O 함유 가스 및 H 함유 가스를 동시 또한 함께 공급하는 것에 의해, O 함유 가스 및 H 함유 가스는, 가열된 감압 분위기 하에서 논플라즈마로 열적으로 활성화(여기)되어 반응하고, 이에 의해 원자상 산소(O) 등의 산소를 포함하는 수분(H2O) 비함유의 산화종이 생성된다. 그리고 주로 이 산화종에 의해 전술한 산화(개질) 처리가 수행된다. 이 산화 처리에 따르면, O 함유 가스를 단독으로 공급하는 전술의 스텝 a2에 비해 산화력을 대폭적으로 향상시킬 수 있다. 즉 감압 분위기 하에서 O 함유 가스 및 H 함유 가스를 동시 또한 함께 첨가하는 것에 의해, O 함유 가스 단독 공급의 경우에 비해 대폭적인 산화력 향상 효과를 얻을 수 있게 된다.
제4층이 형성된 후, 밸브(243b, 243d)를 닫고, 처리실(201) 내로의 O 함유 가스, H 함유 가스의 공급을 각각 정지한다. 그리고 스텝 a1에서의 퍼지와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
제2 반응 가스, 즉 O 함유 가스 및 H 함유 가스(O 함유 가스 + H 함유 가스)로서는 예컨대 O2 가스+수소(H2) 가스, 오존(O3) 가스 + H2 가스, 과산화수소(H2O2) 가스 + H2 가스, 수증기(H2O) 가스 + H2 가스 등을 이용할 수 있다. 이 경우에서 H 함유 가스로서 H2 가스 대신에 중수소(2H2) 가스도 이용할 수 있다. 또한 본 명세서에서 「O2 가스+H2 가스」와 같은 2개의 가스의 병기 기재는 H2 가스와 O2 가스의 혼합 가스를 의미한다. 혼합 가스를 공급하는 경우에는 2개의 가스를 공급관 내에서 혼합(프리믹스)시킨 후 처리실(201) 내에 공급해도 좋고, 2개의 가스를 다른 공급관으로부터 따로따로 처리실(201) 내에 공급하고, 처리실(201) 내에서 혼합(포스트 믹스)시켜도 좋다. 제2 반응 가스로서는 이들 중 1개 이상을 이용할 수 있다.
또한 본 스텝에서는 O 함유 가스 및 H 함유 가스 중 적어도 어느 하나를 플라즈마 여기시켜서 공급해도 좋다. 예컨대 플라즈마 여기시킨 O2 가스(O2 *)와 플라즈마 여기시키지 않은 H2 가스(H2 *)를 공급해도 좋고, 플라즈마 여기시키지 않은 O2 가스와 플라즈마 여기시킨 H2 가스를 공급해도 좋고, 플라즈마 여기시킨 O2 가스와 플라즈마 여기시킨 H2 가스를 공급해도 좋다.
[소정 횟수 실시]
전술한 스텝 b1, b2를 비동시에, 즉 동기시키지 않고 수행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 수행하는 것에 의해, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 제2 막으로서의 제2 SiO막을 형성하는 것이 가능해진다. 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 즉 전술한 사이클을 1회 수행하는 것에 의해 형성되는 제4층(SiO층)의 두께를 원하는 막 두께보다 작게 하고, 제4층을 적층 하는 것에 의해 형성되는 제2 SiO막의 막 두께가 원하는 막 두께가 될 때까지, 전술한 사이클을 복수 회 반복하는 것이 바람직하다.
또한 스텝 B에서는 제1 SiO막 상에 형성된 대향되는 제2 SiO막의 적어도 일부가 서로 접촉될 때까지 제2 SiO막을 형성하는 것이 바람직하다.
또한 스텝 B에서는 제1 SiO막과 제2 SiO막에 의해 웨이퍼(200)의 요 형상 구조 내의 전체를 충전할 때까지 제2 SiO막을 형성하는 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
웨이퍼(200) 상에 원하는 두께의 제2 SiO막을 형성하는 처리가 완료된 후, 노즐(249a, 249b)의 각각으로부터 퍼지 가스로서의 불활성 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구된다. 그리고 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동시켜지고, 매니폴드(209)의 하단 개구가 O링(220c)을 개재하여 셔터(219s)에 의해 밀봉된다(셔터 클로즈). 처리 완료된 웨이퍼(200)는 반응관(203)의 외부에 반출된 후, 보트(217)로부터 취출(取出)된다(웨이퍼 디스차지).
(3) 본 형태에 따른 효과
본 형태에 따르면, 이하에 나타내는 1개 또는 복수의 효과를 얻을 수 있다.
(a) 표면에 요 형상 구조가 설치된 웨이퍼(200)에 대하여 제1 원료 가스를 공급하여, 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 SiO막을 형성하는 스텝 A; 및 웨이퍼(200)에 대하여 제2 원료 가스를 공급하여, 제1 SiO막 상에 제1 SiO막의 응착력보다 작은 응착력을 가지는 제2 제SiO막을 형성하는 스텝 B를 수행하는 것에 의해, 웨이퍼(200)의 표면에 형성된 패턴의 도괴, 변형과 같은 현상(이하, 이것들을 총칭해서 패턴 무너짐이라고도 말한다)의 발생을 억제할 수 있다.
이는 전술한 기판 처리 공정에서 원료 가스로서 제1 원료 가스만을 이용하고, 제2 제SiO막의 응착력보다 큰 응착력을 가지는 제1 SiO막만으로 요 형상 구조의 내부의 매립을 수행하는 경우, 제1 SiO막의 형성이 진행되는 도중에, 요 형상 구조의 내면에 형성되는 제1 SiO막의 표면끼리가 접촉할 때, 이들의 막이 강한 힘으로 서로 응착하려고 한다(서로 끌어당긴다). 이와 같이 요 형상 구조에 가해지는 응력, 즉 요 형상 구조 내의 대향되는 내면끼리 사이에 발생하는 인력이 커지는 것에 의해 패턴 무너짐이 발생하는 것이다(도 6 참조).
본 형태에서는, 제1 원료 가스를 이용한 성막을 수행할 뿐만 아니라 제2 원료 가스를 이용한 성막을 조합하여, 제1 SiO막 상에 제1 SiO막의 응착력보다 작은 응착력을 가지는 제2 SiO막을 형성한다. 이에 의해 요 형상 구조의 내부의 매립을 제1 SiO막만에 의해 수행하는 경우에 비해, 요 형상 구조의 내면에 형성되는 막의 표면끼리가 접촉할 때 요 형상 구조에 가해지는 응력을 저감시켜, 패턴 무너짐의 발생을 억제할 수 있다(도 8 참조). 본 형태에 따르면, 스텝 B에서 제1 SiO막과 제2 SiO막에 의해 요 형상 구조 내의 전체를 충전할 때까지 제2 제SiO막을 형성한 경우에도 패턴 무너짐의 발생을 억제할 수 있다.
본 명세서에서 「응착력」이란 주로 반 데르 발스 힘 등에 기초하여 막 표면의 분자 간에 작용하는 인력을 말한다. 또한 「패턴 무너짐」이란, 인접하는 패턴끼리가 서로 기대듯이 근접하고, 경우에 따라서는 패턴이 기부에서 절손(折損)되거나 박리되는 현상을 말한다.
(b) 스텝 A에서 제1 원료 가스로서 유기계 가스를 공급한 경우에도, 스텝 B에서 제2 원료 가스로서 무기계 가스를 공급하는 것에 의해 패턴 무너짐의 발생을 억제할 수 있다.
이는 유기계 가스인 제1 원료 가스의 분자량은, 무기계 가스인 제2 원료 가스의 분자량보다 큰 경향에 있으며, 이에 따라 제1 SiO막의 표면의 분자량은 제2 SiO막의 표면의 분자량보다 커진다. 막의 표면을 구성하는 분자의 분자량이 커질수록 막의 응착력은 커지는 경향이 있으므로, 제1 SiO막의 응착력은 제2 SiO막의 응착력보다 커진다(도 10 참조). 본 형태에서는 전술과 같이 제1 원료 가스를 이용한 성막을 수행할 뿐만 아니라, 제2 원료 가스를 이용한 성막을 조합하는 것에 의해 패턴 무너짐의 발생을 억제할 수 있다.
(c) 스텝 A에서는 요 형상 구조 내의 대향되는 2개의 측면에 각각 형성된 제1 SiO막이 서로 접촉하지 않는 상태를 유지하면서 제1 SiO막을 형성하고, 스텝 B에서는 대향하는 제2 SiO막의 적어도 일부가 서로 접촉할 때까지 제1 SiO막 상에 제2 SiO막을 형성한다. 즉 요부 구조 내의 매립 시에 발생하는 막끼리의 접촉을 응착력이 큰 제1 SiO막에 의해 수행시키는 것이 아니라, 응착력이 작은 제2 SiO막에 의해 수행시키도록 한다. 이에 의해 제2 SiO막의 응착력보다 큰 응착력을 가지는 제1 SiO막이 서로 접촉하는 경우에 비해, 요 형상 구조에 가해지는 응력을 저감할 수 있다. 이에 의해 패턴 무너짐의 발생을 억제할 수 있다.
(d) 웨이퍼(200)의 표면에 설치된 요 형상 구조가 요 형상 구조의 상부에서의 측면 간의 거리보다, 요 형상 구조의 하부에서의 측면 간의 거리가 더 짧은, 이른바 테이퍼 형상으로 구성된 경우에도 패턴 무너짐의 발생을 억제할 수 있다.
이는, 제1 SiO막, 제2 SiO막은 모두 그 막 두께가 얇을수록 막의 응착력이 커지는 경향을 가진다(도 10 참조). 여기서 요 형상 구조가 전술과 같은 테이퍼 형상으로 구성된 경우, 요 형상 구조의 저부 부근에서는 요 형상 구조의 상부 부근에 비해, 대향되는 측면 간의 거리가 짧다(좁다). 그렇기 때문에 제1 SiO막의 형성이 진행되는 도상에, 요 형상 구조의 저부 부근의 측면에 형성된 제1 SiO막은, 요 형상 구조의 상부 부근의 측면에 형성된 제1 SiO막에 비해 막 두께가 얇은 상태에서, 즉 응착력이 큰 상태에서 서로 접촉하고, 그 결과, 요 형상 구조에 큰 응력을 가할 것이 염려된다. 그 결과, 요 형상 구조의 저부 부근을 기점으로 패턴 무너짐이 발생하기 쉽다. 본 형태에서는 스텝 A에서 요 형상 구조 내의 대향되는 측면에 형성된 제1 SiO막이 서로 접촉하지 않는 상태를 유지하면서 제1 SiO막을 형성하기 때문에 패턴 무너짐의 발생을 억제할 수 있다.
(e) 제1 SiO막의 두께와 제2 제SiO막의 두께의 합계의 두께(적층 SiO막의 두께)에 대한 제1 SiO막의 두께의 비율을 50% 이하로 하는 것에 의해, 요 형상 구조의 내면에 형성되는 제1 SiO막의 표면끼리가 접촉하는 것을 회피하고, 패턴 무너짐의 발생을 억제할 수 있다. 제1 SiO막의 두께의 비율이 50%보다 높아지면, 요 형상 구조의 내면에 형성되는 제1 SiO막의 표면끼리가 접촉하는 것을 회피하지 못해, 패턴 무너짐이 발생할 가능성이 높아지는 경우가 있다.
(f) 스텝 A에서 형성되는 제1 SiO막의 단차 피복성을, 스텝 B에서 형성되는 제2 제SiO막의 단차 피복성보다 높게 하는 것에 의해, 요 형상 구조 내에서의 보이드나 심의 발생을 억제할 수 있다.
이는, 전술한 기판 처리 공정에서 원료 가스로서 제2 원료 가스만을 사용하고, 제1 제SiO막의 단차 피복성보다 낮은 단차 피복성을 가지는 제2 SiO막만으로 요 형상 구조의 내부의 매립을 수행하는 경우, 요 형상 구조의 상부 부근에서 제2 SiO막이 국소적으로 두껍게 성장해, 요 형상 구조의 내부의 매립이 완료되기 전에 요 형상 구조의 상부가 폐색되고, 그 결과, 요부 구조 내에 보이드나 심이 발생하는 경우가 있다(도 7 참조).
본 형태에서는 제2 원료 가스를 이용한 성막을 수행할 뿐만 아니라, 제1 원료 가스를 이용한 성막을 조합하여, 제2 제SiO막의 단차 피복성보다 높은 단차 피복성을 가지는 제1 SiO막을 제2 제SiO막보다 먼저 형성하는 것에 의해, 요 형상 구조 내에서의 보이드나 심의 발생을 억제할 수 있다(도 8 참조). 본 형태에 따르면, 스텝 B에서 제1 SiO막과 제2 SiO막에 의해 요 형상 구조 내의 전체를 충전할 때까지 제2 제SiO막을 형성한 경우에도 요부 구조 내에서의 보이드나 심의 발생을 억제할 수 있다.
(g) 스텝 A에서 제1 원료 가스로서 분자 구조 중에 아미노기를 포함하는 가스를 이용하는 것에 의해 요부 구조 내에서의 보이드나 심의 발생을 억제할 수 있다.
이는, 원료 가스로서 분자 구조 중에 아미노기를 포함하는 가스를 이용하는 경우, 분자 구조 중에 아미노기를 포함하지 않는 가스를 이용하는 경우에 비해, 원료 가스 분자와 웨이퍼(200) 표면 사이에서의 표면 반응을 적정화시켜, 형성되는 막의 단차 피복성을 향상시킬 수 있기 때문이다. 본 형태에서는 분자 구조 중에 아미노기를 포함하는 제1 원료 가스를, 분자 구조 중에 아미노기를 포함하지 않는 제2 원료 가스보다 먼저 공급하고, 제2 제SiO막의 단차 피복성보다 높은 단차 피복성을 가지는 제1 SiO막을 제2 제SiO막보다 먼저 형성하는 것에 의해, 요부 구조 내에서의 보이드나 심 등의 발생을 억제할 수 있다.
(h) 스텝 A에서 공급되는 제1 반응 가스의 산화력을, 스텝 B에서 공급되는 제2 반응 가스의 산화력보다 작게 하는 것에 의해, 스텝 A에서 하지로서의 웨이퍼(200)의 표면의 산화를 억제할 수 있다.
또한 스텝 B로 공급되는 제2 반응 가스의 산화력을, 스텝 A에서 공급되는 제1 반응 가스의 산화력보다 크게 하는 것에 의해, 스텝 B에서는 스텝 B에서 형성되는 제2 SiO막을 충분히 산화시킬 수 있다. 또한 스텝 A에서 형성된 제1 SiO막에 산화가 불충분한 영역이 남아있어도, 스텝 B에서는 제2 반응 가스의 높은 산화력을 이용하여 그러한 영역을 충분히 산화시키는 것이 가능해진다.
이와 같이 본 형태에서는 하지의 산화의 억제와, 제1 SiO막 및 제2 SiO막의 확실한 산화를 양립시킬 수 있게 된다.
또한 스텝 A, 스텝 B의 각각에서, 반응 가스로서 산화력이 작은 제1 반응 가스만을 이용하는 경우, 하지의 산화를 억제할 수 있어도 제1 SiO막 및 제2 SiO막의 산화가 불충분해지는 경우가 있다. 또한 스텝 A, 스텝 B의 각각에서 반응 가스로서 산화력이 큰 제2 반응 가스만을 이용하는 경우, 제1 SiO막 및 제2 SiO막을 충분히 산화시킬 수 있었다고 해도, 하지의 산화를 억제하지 못하는 경우가 있다.
(i) 제1 SiO막의 두께와 제2 제SiO막의 두께(적층 SiO막의 두께)의 합계의 두께에 대한 제1 SiO막의 두께의 비율을 10% 이상으로 하는 것에 의해, 스텝 B에서 공급하는 제2 반응 가스에 의한 하지의 산화를 억제할 수 있다. 또한 형성되는 적층 SiO막의 단차 피복성을 향상시킬 수 있다. 제1 SiO막의 두께의 비율이 10%보다 낮아지면, 하지의 산화를 억제하지 못하는 경우가 있다. 또한 형성되는 적층 SiO막의 단차 피복성이 저하될 가능성이 있다.
(4) 변형예
본 형태에서의 기판 처리 시퀀스는 이하에 나타내는 변형예와 같이 변경할 수 있다. 특별한 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 순서, 처리 조건은 전술한 기판 처리 시퀀스의 각 스텝에서의 처리 순서, 처리 조건과 마찬가지로 할 수 있다.
전술한 형태에서의 처리 시퀀스와 같이, 스텝 A를 수행한 후, 스텝 B를 수행하는 것 외에, 도 5 및 이하에 나타내는 처리 시퀀스와 같이 각 스텝을 수행하는 순서를 변경하고, 스텝 B를 수행한 뒤에 스텝 A를 수행하도록 해도 좋다. 본 변형예에서는 스텝 B에서 웨이퍼(200)의 표면에 설치된 요 형상 구조 내의 대향되는 측면에 형성된 제2 SiO막이 서로 접촉하는 상태(막 두께)가 될 때까지 제2 SiO막을 형성하는 것이 바람직하다. 또한 제1 SiO막보다 응착력이 작은 제2 SiO막에 의해 요 형상 구조 내의 저부의 적어도 일부가 매립될 때까지 제2 SiO막을 형성하는 것이 보다 바람직하다.
(제2 원료 가스 → 제2 반응 가스)×n → (제1 원료 가스 → 제1 반응 가스)×m
또한 이하에 나타내는 가스 공급 시퀀스와 같이, 스텝 B를 수행하기 전에 웨이퍼(200)에 대하여 제2 반응 가스로서 O 함유 가스 및 H 함유 가스를 공급(프리플로우)하는 것이 바람직하다. 이 스텝에서의 처리 순서는 전술한 스텝 b2에서의 처리 순서와 마찬가지의 처리 순서로 할 수 있다.
제2 반응 가스 → (제2 원료 가스 → 제2 반응 가스)×n → (제1 원료 가스 → 제1 반응 가스)×m
본 스텝에서의 조건은 예컨대 다음과 같다.
처리 압력: 대기압 미만, 바람직하게는 0.1Torr 내지 20Torr, 보다 바람직하게는 0.2Torr 내지 0.8Torr
O 함유 가스 공급 유량: 0.1slm 내지 10slm, 바람직하게는 0.5slm 내지 10slm
H 함유 가스 공급 유량: 0.01slm 내지 5slm, 바람직하게는 0.1slm 내지 1.5slm
각 가스 공급 시간: 1초 내지 200초, 바람직하게는 15초 내지 50초
불활성 가스 공급 유량(가스 공급관마다): 0slm 내지 10slm
다른 처리 조건은 OH 종단 형성의 제1 원료 가스 공급을 수행할 때의 처리 조건과 마찬가지의 처리 조건으로 할 수 있다.
본 스텝을 전술한 처리 조건 하에서 수행하는 것에 의해, 웨이퍼(200)의 표면 모든 영역에 걸쳐서 수산기 종단(OH 종단)을 형성할 수 있다. 웨이퍼(200)의 표면에 존재하는 OH 종단은 후술하는 성막 처리에서 원료 가스의 흡착 사이트, 즉 원료 가스를 구성하는 분자나 원자의 흡착 사이트로서 기능한다.
OH 종단이 형성된 후, 밸브(243b, 243d)를 닫고, 처리실(201) 내로의 O 함유 가스, H 함유 가스의 공급을 각각 정지한다. 그리고 스텝 a1에서의 퍼지와 마찬가지의 처리 순서, 처리 조건에 의해 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
스텝 B에서는 제1 막으로서의 제1 SiO막의 두께와 제2 막으로서의 제2 SiO막의 두께의 합계의 두께에 대한 제2 SiO막의 두께의 비율은 90% 이하로 하는 것이 바람직하다. 이러한 비율로 하는 것에 의해 스텝 B에서 공급하는 제2 반응 가스에 의한 하지의 산화를 억제할 수 있다. 또한 형성되는 적층 SiO막의 단차 피복성을 향상시킬 수 있다. 제2 SiO막의 두께의 비율 90%보다 높아지면, 하지의 산화를 억제하지 못하는 경우가 있다. 또한 형성되는 적층 SiO막의 단차 피복성이 저하될 가능성이 있다.
스텝 B에서는 제1 막으로서의 제1 SiO막의 두께와 제2 막으로서의 제2 SiO막의 두께의 합계의 두께에 대한 제2 SiO막의 두께의 비율은 50% 이상으로 하는 것이 바람직하다. 이러한 비율로 하는 것에 의해 요 형상 구조의 내면에 형성되는 제1 SiO막의 표면끼리가 접촉하는 것을 회피하여, 패턴 무너짐의 발생을 억제할 수 있다. 제2 SiO막의 두께의 비율 50%보다 낮아지면, 요 형상 구조의 내면에 형성되는 제1 SiO막의 표면끼리가 접촉하는 것을 회피하지 못하고, 패턴 무너짐이 발생할 가능성이 높아지는 경우가 있다.
본 변형예에서는 스텝 B에서 적어도 요 형상 구조 내의 저부를, 제1 막으로서의 제1 SiO막보다 응착력이 작은 제2 막으로서의 제2 SiO막에 의해 어느 정도 충전하고 나서 스텝 A를 수행하기 때문에, 저부를 기점으로 하는 패턴 무너짐의 발생을 억제할 수 있다(도 9 참조).
<본 개시의 다른 형태>
이상, 본 개시의 형태를 구체적으로 설명했다. 하지만 본 개시는 전술한 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
전술한 형태에서는 스텝 A, 스텝 B를 이 순서로 수행하는 것에 의해, 웨이퍼(200) 상에 제1 SiO막과 제2 SiO막이 적층되어서 이루어지는 SiO막(적층SiO막)을 형성하는 예에 대해서 설명했다. 하지만 본 개시는 이러한 형태에 한정되지 않는다. 예컨대 스텝 A, 스텝 B를 이 순서로 수행하고, 스텝 B 후에 스텝 A를 더 수행하여, 웨이퍼(200) 상에 제1 SiO막과 제2 SiO막과 제1 SiO막이 이 순서로 적층되어 이루어지는 SiO막을 형성해도 좋다. 요 형상 구조 내를 제1 SiO막과 제2 SiO막으로 어느 정도 충전한 상태에서 2회째의 스텝 A를 수행하게 되기 때문에 패턴 무너짐의 발생을 억제할 수 있다. 또한 2회째의 스텝 A에 의해, 단차 피복성이 뛰어난 제1 SiO막에 의한 요 형상 구조 내의 충전을 수행할 수 있기 때문에 보이드나 심의 발생을 보다 확실하게 억제할 수 있다.
전술한 형태에서는 스텝 A, 스텝 B의 각각을 동일한 처리실(201) 내에서(in-situ로) 수행하는 예에 대해서 설명했다. 하지만 본 개시는 이러한 형태에 한정되지 않는다. 예컨대 스텝 A, 스텝 B를 각각 다른 처리실 내에서(ex-situ로) 수행하도록 해도 좋다. 이 경우에는, 스텝 A와 스텝 B 사이에서는 웨이퍼(200)를 대기에 폭로시키지 않는 것이 바람직하다. 이러한 경우에서도 전술한 형태에서의 효과와 마찬가지의 효과를 얻을 수 있다.
전술한 형태에서는 스텝 B에서 요 형상 구조 내의 전체를 충전할 때까지 제2 제SiO막을 형성하는 예에 대해서 설명했다. 하지만 본 개시는 이러한 형태에 한정되지 않는다. 예컨대 스텝 B에서 요 형상 구조 내의 적어도 일부를 충전하도록 제2 제SiO막을 형성하도록 해도 좋다. 이 경우에서도 전술의 형태에서의 효과와 마찬가지의 효과를 얻을 수 있다.
또한 예컨대 스텝 A, 스텝 B에서는 각각 SiO막뿐만 아니라, 예컨대 실리콘산탄화막(SiOC막), 실리콘산탄질화막(SiOCN막), 실리콘산질화막(SiON막), 실리콘붕산질화막(SiBON막), 실리콘붕산탄질화막(SiBOCN막) 등의 실리콘계 산화막을 형성하도록 해도 좋다. 또한 스텝 A, 스텝 B에서는 각각 예컨대 알루미늄산화막(AlO막), 티타늄산화막(TiO막), 하프늄산화막(HfO막), 지르코늄산화막(ZrO막) 등의 금속계 산화막을 형성하도록 해도 좋다.
전술한 형태에서는 한 번에 복수 매의 기판을 처리하는 뱃치(batch)식의 기판 처리 장치를 이용하여 막을 형성하는 예에 대해서 설명했다. 본 개시는 전술한 형태에 한정되지 않고, 예컨대 한 번에 1매 또는 여러 매의 기판을 처리하는 매엽식(枚葉式)의 기판 처리 장치를 이용하여 막을 형성하는 경우에도 바람직하게 적용할 수 있다. 또한 전술한 형태에서는 핫 월형의 처리로를 포함하는 기판 처리 장치를 이용하여 막을 형성하는 예에 대해서 설명했다. 본 개시는 전술한 형태에 한정되지 않고, 콜드 월형의 처리로를 포함하는 기판 처리 장치를 이용하여 막을 형성하는 경우에도 바람직하게 적용할 수 있다.
이러한 기판 처리 장치를 이용하는 경우에서도 전술한 형태와 마찬가지의 처리 순서, 처리 조건으로 각 처리를 수행할 수 있고, 전술한 형태와 마찬가지의 효과를 얻을 수 있다.
전술한 형태는 적절히 조합해서 이용할 수 있다. 이때의 처리 순서, 처리 조건은 예컨대 전술한 형태의 처리 순서, 처리 조건과 마찬가지로 할 수 있다.
<실시예>
전술한 기판 처리 장치를 이용하여, 표면에 요 형상 구조가 설치된 웨이퍼에 대하여 전술한 형태의 처리 시퀀스를 수행하는 것에 의해, 요 형상 구조 내를 매립하도록 제1 SiO막과 제2 SiO막을 형성하고, 샘플 1을 제작했다. 샘플 1 제작 시는 제1 원료 가스로서 (디메틸아미노)트리메톡시실란 가스, 제1 반응 가스로서 O2 가스, 제2 원료 가스로서 HCDS 가스, 제2 반응 가스로서 O2 가스+수소(H2) 가스를 이용했다.
전술한 기판 처리 장치를 이용하여 샘플 1을 제작할 때 이용한 웨이퍼와 마찬가지의 구성의 웨이퍼에 대하여 전술한 변형예의 처리 시퀀스를 수행하는 것에 의해, 요 형상 구조 내를 매립하게 제1 SiO막과 제2 SiO막을 형성하고, 샘플 2를 제작했다. 샘플 2 제작 시, 제1 원료 가스, 제1 반응 가스, 제2 원료 가스, 제2 반응 가스는 각각 샘플 1을 제작할 때 이용한 가스와 같은 가스를 이용했다.
전술한 기판 처리 장치를 이용하여 샘플 1을 제작할 때 이용한 웨이퍼와 마찬가지의 구성의 웨이퍼에 대하여 전술한 형태의 처리 시퀀스 중 스텝 A만을 수행하는 것에 의해, 요 형상 구조 내를 매립하도록 제1 SiO막을 형성하고, 샘플 3을 제작했다. 샘플 3 제작 시, 제1 원료 가스, 제1 반응 가스는 각각 샘플 1을 제작할 때 이용한 가스와 같은 가스를 이용했다. 다른 처리 조건은 샘플 1의 스텝 A에서의 처리 조건과 마찬가지로 했다.
전술한 기판 처리 장치를 이용하여, 샘플 1을 제작할 때 이용한 웨이퍼와 마찬가지의 구성의 웨이퍼에 대하여 전술한 형태의 처리 시퀀스 중 스텝 B만을 수행하는 것에 의해, 요 형상 구조 내를 매립하도록 제2 SiO막을 형성하고, 샘플 4를 제작했다. 샘플 4 제작 시는 제2 원료 가스, 제2 반응 가스는 각각 샘플 1을 제작할 때 이용한 가스와 같은 가스를 이용했다. 다른 처리 조건은 샘플 1의 스텝 B에서의 처리 조건과 마찬가지로 했다.
그리고 샘플 1 내지 샘플 4에서의 패턴 무너짐의 발생의 유무, 하지의 산화 억제의 가부에 대해서 조사했다.
패턴 무너짐의 발생의 유무는 패턴 상에 형성한 SiO막의 단면 TEM 화상을 관찰하는 것에 의해 수행했다. 단면 TEM 화상을 관찰한 결과, 원료 가스로서 제1 원료 가스(유기계 가스)만을 공급한 샘플 3이, 원료 가스로서 제2 원료 가스(무기계 가스)만을 공급한 샘플 4보다 패턴 무너짐이 다량 발생하고 있다는 것이 확인되었다. 샘플 3, 샘플 4의 각각에 대해서, 인접하는 패턴 간의 거리(웨이퍼의 표면에 형성된 요 형상 구조의 상부에서의 측면 간의 거리)를 가로축으로 하고, 각 거리가 된 인접된 패턴의 발생 개수를 세로축으로 하는 히스토그램을 작성한 결과, 샘플 3이 샘플 4보다 인접하는 패턴간의 거리에 편차가 있다는 것을 알 수 있었다. 그래서 샘플 3, 샘플 4의 각각에 대해서, 인접하는 패턴 간의 거리의 표준 편차(nm)를 구한 결과, 샘플 3의 표준 편차가 샘플 4의 표준 편차보다 더 큰 결과가 되었다. 이 결과로부터 패턴 무너짐의 발생의 유무에 관해서, 샘플 4의 표준 편차를 임계값으로서 판정하기로 했다. 샘플 1, 샘플 2의 각각에 대해서, 인접하는 패턴 간의 거리의 표준 편차(nm)를 구한 결과, 샘플 1, 샘플 2의 표준 편차가 샘플 4의 표준 편차보다 더 작은 결과가 되었다. 이에 의해 샘플 1, 샘플 2에서는 패턴 무너짐이 발생하지 않는다고 판정했다.
하지의 산화 억제의 가부(可否)는 샘플 1 내지 샘플 4의 패턴 상에 형성한 SiO막의 단면 TEM 화상을 관찰하고, 하지인 웨이퍼 표면의 산화막의 두께(nm)를 하지 산화량으로서 각각 측정하는 것에 의해 수행했다. 샘플 1 내지 샘플 4의 웨이퍼 표면의 산화막의 두께를 측정한 결과, 샘플 1의 산화막의 두께는 1.2(nm), 샘플 2의 산화막의 두께는 1.4(nm), 샘플 3의 산화막의 두께는 0.6(nm), 샘플 4의 산화막의 두께는 1.5(nm)였다. 이 결과로부터 하지의 산화 억제의 가부는 샘플 4의 산화막의 두께 1.5(nm)를 임계값으로서 판정하기로 했다. 샘플 1, 샘플 2의 산화막의 두께가 샘플 4의 산화막의 두께보다 얇은 결과가 되었으므로, 샘플 1, 샘플 2는 하지의 산화가 억제된다고 판정했다.
200: 웨이퍼 201: 처리실

Claims (20)

  1. (a) 표면에 요(凹) 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 공정; 및
    (b) 상기 기판에 대하여 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 요 형상 구조의 내면은, 대향하는 측면과 저면을 포함하고,
    (a)에서는 상기 대향되는 측면에 각각 형성된 상기 제1 막이 서로 접촉되지 않는 상태를 유지하면서 상기 제1 막을 형성하고,
    (b)에서는 대향되는 상기 제2 막의 적어도 일부가 서로 접촉될 때까지 상기 제2 막을 형성하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    (a)에서는 상기 제1 원료 가스를 공급하는 공정과 제1 반응 가스를 공급하는 공정을 비동시에 수행하는 사이클을 소정 횟수 수행하는 것에 의해 상기 제1 막을 형성하고,
    (b)에서는 상기 제2 원료 가스를 공급하는 공정과 제2 반응 가스를 공급하는 공정을 비동시에 수행하는 사이클을 소정 횟수 수행하는 것에 의해 상기 제2 막을 형성하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 반응 가스 및 상기 제2 반응 가스는 각각 산화 가스이며, 상기 제1 막 및 상기 제2 막은 각각 산화막인 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 반응 가스의 산화력은 상기 제2 반응 가스의 산화력보다 작은 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 한 항에 있어서,
    상기 제1 막의 단차 피복성은 상기 제2 막의 단차 피복성보다 높은 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 한 항에 있어서,
    상기 제1 원료 가스의 분자량은 상기 제2 원료 가스의 분자량보다 큰 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 원료 가스는 유기계 가스이며,
    상기 제2 원료 가스는 무기계 가스인 반도체 장치의 제조 방법.
  9. 제1항 내지 제8항 중 한 항에 있어서,
    (b)에서는 상기 제1 막과 상기 제2 막에 의해 상기 요 형상 구조 내의 적어도 일부를 충전할 때까지 상기 제2 막을 형성하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    (b)에서는 상기 제1 막과 상기 제2 막에 의해 상기 요 형상 구조 내의 전체를 충전할 때까지 상기 제2 막을 형성하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 한 항에 있어서,
    상기 요 형상 구조의 내면은 대향되는 측면을 포함하고,
    상기 요 형상 구조의 상부에서의 상기 측면 간의 거리보다, 상기 요 형상 구조의 하부에서의 상기 측면 간의 거리가 더 짧은 반도체 장치의 제조 방법.
  12. 제1항 내지 제11항 중 한 항에 있어서,
    상기 제1 원료 가스 및 상기 제2 원료 가스는 각각 소정 원소를 포함하는 분자 구조를 가지고,
    상기 제1 막 및 상기 제2 막은 각각 상기 소정 원소를 포함하는 막인 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 소정 원소는 실리콘이며,
    상기 제1 원료 가스에 포함되는 실리콘의 원자가 포함하는 1개의 결합수에는 아미노기가 결합되고, 나머지의 3개의 결합수에는 알콕시기가 결합된 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    (a)에서는 실리콘으로부터 상기 알콕시기가 탈리하지 않고 상기 아미노기가 탈리하는 조건이며, 상기 아미노기가 탈리해 상기 알콕시기와의 결합이 유지된 상태의 실리콘이 상기 기판의 표면에 흡착되는 조건 하에서, 상기 제1 원료 가스가 상기 기판에 공급되는 반도체 장치의 제조 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 제1 원료 가스는 디알킬아미노트리알콕시실란 가스인 반도체 장치의 제조 방법.
  16. 제12항 내지 제15항 중 한 항에 있어서,
    상기 제2 원료 가스는 상기 소정 원소에 결합된 할로겐 원소를 포함하는 분자 구조를 가지는 반도체 장치의 제조 방법.
  17. 제1항 내지 제16항 중 한 항에 있어서,
    (b) 후에 (a)를 더 수행하여, 상기 제2 막 상에 상기 제1 막을 형성하는 반도체 장치의 제조 방법.
  18. (a) 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 공정; 및
    (b) 상기 기판에 대하여 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 공정
    을 포함하는 기판 처리 방법.
  19. 기판이 처리되는 처리실;
    상기 처리실 내의 기판에 대하여 제1 원료 가스를 공급하는 제1 원료 가스 공급계;
    상기 처리실 내의 기판에 대하여 상기 제1 원료 가스와는 다른 분자 구조를 가지는 제2 원료 가스를 공급하는 제2 원료 가스 공급계;
    상기 처리실 내의 기판에 대하여 반응 가스를 공급하는 반응 가스 공급계; 및
    상기 처리실 내에서, (a) 표면에 요 형상 구조가 설치된 기판에 대하여 상기 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 처리와, (b) 상기 기판에 대하여 상기 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 처리를 수행하도록, 상기 제1 원료 가스 공급계, 상기 제2 원료 가스 공급계 및 상기 반응 가스 공급계를 제어하는 것이 가능하도록 구성되는 제어부
    를 포함하는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 표면에 요 형상 구조가 설치된 기판에 대하여 제1 원료 가스를 공급하여, 상기 요 형상 구조의 내면에 소정의 응착력을 가지는 제1 막을 형성하는 단계; 및
    (b) 상기 기판에 대하여 제2 원료 가스를 공급하여, 상기 제1 막 상에 상기 제1 막의 응착력보다 작은 응착력을 가지는 제2 막을 형성하는 단계
    를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램.
KR1020247003693A 2021-09-14 2021-09-14 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR20240041928A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/033761 WO2023042264A1 (ja) 2021-09-14 2021-09-14 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (1)

Publication Number Publication Date
KR20240041928A true KR20240041928A (ko) 2024-04-01

Family

ID=85601997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247003693A KR20240041928A (ko) 2021-09-14 2021-09-14 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (4)

Country Link
KR (1) KR20240041928A (ko)
CN (1) CN117616546A (ko)
TW (1) TWI831204B (ko)
WO (1) WO2023042264A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153776A (ja) 2008-10-29 2010-07-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2014216342A (ja) 2013-04-22 2014-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008830B1 (ko) * 1988-08-18 1991-10-21 현대전자산업 주식회사 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
JP2009146917A (ja) * 2007-12-11 2009-07-02 New Japan Radio Co Ltd 半導体装置
JP2012104695A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置の製造方法
US9786492B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10049913B2 (en) * 2016-04-12 2018-08-14 Tokyo Electron Limited Methods for SiO2 filling of fine recessed features and selective SiO2 deposition on catalytic surfaces
US10580645B2 (en) * 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153776A (ja) 2008-10-29 2010-07-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2014216342A (ja) 2013-04-22 2014-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
TW202311558A (zh) 2023-03-16
CN117616546A (zh) 2024-02-27
TWI831204B (zh) 2024-02-01
WO2023042264A1 (ja) 2023-03-23
JPWO2023042264A1 (ko) 2023-03-23

Similar Documents

Publication Publication Date Title
US10513775B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20190311898A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20210198785A1 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
KR101983437B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102345313B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101786889B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20180106897A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210109465A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP2022118060A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN114203522A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
KR20240041928A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240222112A1 (en) Substrate processing method, method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2022180825A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2024116592A1 (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
KR20240091155A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램