CN116741620A - 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置 - Google Patents

衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置 Download PDF

Info

Publication number
CN116741620A
CN116741620A CN202211603674.1A CN202211603674A CN116741620A CN 116741620 A CN116741620 A CN 116741620A CN 202211603674 A CN202211603674 A CN 202211603674A CN 116741620 A CN116741620 A CN 116741620A
Authority
CN
China
Prior art keywords
film
supplying
raw material
material gas
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211603674.1A
Other languages
English (en)
Inventor
野原慎吾
石桥清久
新田贵史
中谷公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN116741620A publication Critical patent/CN116741620A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置。能实现良好的电荷保持特性及良好的阶梯覆盖特性。其具有：形成含有第一元素及第二元素的第一膜的工序；和与第一膜邻接地形成含有第一元素及第二元素、且具有与第一膜的特性不同的特性的第二膜的工序，其中，第一膜及第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：(a1)供给含有第一元素的第一原料气体的工序；和(b1)供给含有第二元素的反应气体的工序，第一膜及前述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：(a2)供给包含第一元素且热分解温度高于第一原料气体的第二原料气体的工序；和(b2)供给含有第二元素的反应气体的工序。

Description

衬底处理方法、半导体器件的制造方法、记录介质及衬底处理 装置
技术领域
本公开文本涉及衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置。
背景技术
作为非易失性存储器的NAND存储器近年来向多层化发展，并开发了3DNAND。3DNAND的各存储单元具有保持数据的被称作电荷陷阱氮化物(CTN，charge trap nitride)的氮化膜(例如参见专利文献1)。现有技术文献
专利文献
专利文献1：日本特开2017-117977号公报
发明内容
发明所要解决的课题
期望CTN具有良好的电荷保持特性。另外，CTN在狭长的槽中均匀地成膜，因此期望具备良好的阶梯覆盖特性。
本公开文本的目的在于提供能够实现良好的电荷保持特性及良好的阶梯覆盖特性的技术。
用于解决课题的手段
根据本公开文本的一个方式，提供一种技术，其具有：
形成含有第一元素及第二元素的第一膜的工序；和
与第一膜邻接地形成含有第一元素及第二元素且具有与第一膜的特性不同的特性的第二膜的工序，
其中，第一膜及第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有第一元素的第一原料气体的工序；和
(b1)供给含有第二元素的反应气体的工序，
第一膜及第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含第一元素且热分解温度高于第一原料气体的第二原料气体的工序；和
(b2)供给含有第二元素的反应气体的工序。
发明效果
根据本公开文本，能够实现良好的电荷保持特性及良好的阶梯覆盖特性。
附图说明
[图1]为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以纵向剖视图来示出处理炉部分的图。
[图2]为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以图1的A-A线剖视图来示出处理炉部分的图。
[图3]为本公开文本的一个方式中适宜使用的衬底处理装置的控制器的概略构成图，且是以框图来示出控制器的控制***的图。
[图4]为示出3DNAND的存储单元的截面结构的一例的图。
[图5]为示出3DNAND的存储单元的制造工序的一例的图。
[图6]为用于对利用本公开文本的一个方式中适宜使用的衬底处理工序形成的CTN进行说明的图。
[图7]为示出利用本公开文本的一个方式中适宜使用的衬底处理工序形成的CTN的变形例的图。
[图8]为示出利用本公开文本的一个方式中适宜使用的衬底处理工序形成的CTN的变形例的图。
[图9]为示出利用本公开文本的一个方式中适宜使用的衬底处理工序形成的CTN的变形例的图。
附图标记说明
121控制器
200晶片(衬底)
201处理室
217晶舟
249a、249b喷嘴
250a、250b气体供给孔
232a～232d气体供给管
具体实施方式
＜本公开文本的一个方式＞
以下，参照图1～图6对本公开文本的一个方式进行说明。需要说明的是，以下的说明中使用的附图均为示意图，附图中示出的各要素的尺寸关系、各要素的比率等并非必然与实际一致。另外，在多个附图彼此之间，各要素的尺寸关系、各要素的比率等也并非必然一致。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状，通过支承于保持板而被垂直地安装。加热器207也作为利用热使气体活化(激发)的活化机构(激发部)发挥作用。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端闭塞、下端开口的圆筒形状。反应管203的筒中空部形成有处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行对晶片200的处理。
在处理室201内，以贯穿反应管203的下部侧壁的方式设置有喷嘴249a、249b。在喷嘴249a、249b上分别连接有气体供给管232a、232b。
在气体供给管232a、232b上，从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b及作为开闭阀的阀243a、243b。在气体供给管232a的较之阀243a靠下游侧，连接有气体供给管232c。在气体供给管232c上，从气流的上游侧起依次设有MFC241c及阀243c。在气体供给管232a、232b的较之阀243a、243b靠下游侧，分别连接有气体供给管232d、232e。在气体供给管232d、232e上，从气流的上游侧起依次分别设有MFC241d、241e及阀243d、243e。
如图2所示，在反应管203的内壁与晶片200之间的俯视下呈圆环状的空间中，以自反应管203的内壁的下部沿上部朝向晶片200的排列方向上方竖立的方式，分别设有喷嘴249a、249b。即，在排列有晶片200的晶片排列区域的侧方的、将晶片排列区域水平包围的区域，以沿着晶片排列区域的方式分别设有喷嘴249a、249b。在喷嘴249a、249b的侧面，分别设有供给气体的气体供给孔250a、250b。气体供给孔250a、250b分别以朝向反应管203的中心的方式开口，能够朝晶片200供给气体。在反应管203的从下部至上部的范围内，设有多个气体供给孔250a、250b。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给包含第一元素的第一原料气体。
从气体供给管232c经由MFC241c、阀243c、喷嘴249a向处理室201内供给包含第一元素且热分解温度高于第一原料气体的第二原料气体。
即，作为第一原料气体及第二原料气体，使用彼此相互不同的原料气体。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给包含与第一元素不同的第二元素的反应气体。需要说明的是，反应气体是分子结构(化学结构)与原料气体不同的物质。
从气体供给管232d、232e分别经由MFC241d、241e、阀243d、243e、气体供给管232a、232b、喷嘴249a、249b向处理室201内供给非活性气体，例如氮(N2)气体。N2气体作为吹扫气体、载气、稀释气体等发挥作用。
从各气体供给管分别流过上述那样的气体的情况下，主要由气5体供给管232a、MFC241a、阀243a构成第一原料气体供给***。主要由气体供给管232c、MFC241c、阀243c构成第二原料气体供给***。主要由气体供给管232b、MFC241b、阀243b构成反应气体供给***。主要由气体供给管232d、232e、MFC241d、241e、阀243d、
243e构成非活性气体供给***。
0上述各种供给***中的任一者或全部的供给***可以构成为集成有阀243a～243e、MFC241a～241e等而成的集成型供给***248。集成型供给***248与气体供给管232a～232e的各自连接，构成为由后述的控制器121控制向气体供给管232a～232e内供给各种气体的动作、即阀243a～243e的开闭动作、由MFC241a～241e进行的流5量调节动作等。集成型供给***248以一体型或分体型的集成单元的形式构成，构成为能够以集成单元为单位相对于气体供给管232a～232e等进行装拆，并能够以集成单元为单位进行集成型供给***248的维护、更换、增设等。
在反应管203的侧壁下方，连接有对处理室201内的气氛进行0排气的排气管231。排气管231由例如SUS等金属材料构成。在排气管231上，经由作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(AutoPressure Controller，自动压力控制器)阀244，连接有作
为真空排气装置的真空泵246。APC阀244构成为通过在使真空泵5 246工作的状态下将阀开闭，能够进行处理室201内的真空排气及真
空排气停止，此外，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息调节阀开度，能够调节处理室201内的压力。主要由排气管231、压力传感器245、APC阀244构成排气***。也可考虑将真空泵246包含在排气***中。
在反应管203的下方，设有能够将反应管203的下端开口气密地闭塞的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面，设有与反应管203的下端抵接的作为密封部件的O型圈220。在密封盖219的下方，设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255由例如SUS等金属材料构成，其贯穿密封盖219而与晶舟217连接。旋转机构267以通过使晶舟217旋转而使晶片200旋转的方式构成。密封盖219以通过设置于反应管203外部的作为升降机构的晶舟升降机115而在垂直方向上升降的方式构成。晶舟升降机115构成为通过使密封盖219升降，从而将晶片200向处理室201内搬入及向处理室201外搬出(搬送)的搬送装置(搬送机构)。
作为衬底支承件的晶舟217以将多张(例如25～200张)晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列并呈多层地进行支承的方式、即隔开间隔排列的方式构成。晶舟217由例如石英、SiC等耐热性材料构成。晶舟217的下部以水平姿态呈多层地支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内，设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电状态，从而处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制手段)的控制器121以具备CPU(Central ProcessingUnit，中央处理器)121a、RAM(Random AccessMemory，随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有例如构成为触控面板等的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储装置121c内以可读取的方式储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的成膜处理的步骤、条件等的工艺制程等。工艺制程是以能够使控制器121执行后述的成膜处理中的各步骤并获得规定结果的方式组合而成的，作为程序发挥功能。以下，也将工艺制程、控制程序等一并简称为程序。另外，也将工艺制程简称为制程。本说明书中，使用程序这一用语的情况包括仅包含制程的情况、仅包含控制程序的情况、或包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序、数据等的存储区域(工作区)。
I/O端口121d与上述的MFC241a～241e、阀243a～243e、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115等连接。
CPU121a以能够从存储装置121c读取并执行控制程序，并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程的方式构成。CPU121a构成为能够按照所读取的制程的内容控制以下动作：利用MFC241a～241e进行的各种气体的流量调节动作、阀243a～243e的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等。
控制器121能够通过将储存在外部存储装置123中的上述程序安装在计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光磁盘、MO等光磁盘、USB存储器等半导体存储器等。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下也将它们一并简称为记录介质。在本说明书中，使用记录介质这一用语的情况包括仅包含存储装置121c的情况、仅包含外部存储装置123的情况或包含这两者的情况。需要说明的是，向计算机提供程序也可以不使用外部存储装置123而使用互联网、专用线路等通信手段进行。
图4为示出本公开文本中的衬底处理工序所使用的3DNAND的存储单元的截面结构的一例的图。图5的(A)～图5的(I)为示出图4所示的3DNAND的存储单元的制造工序的一例的图。
对于3DNAND的存储单元，首先在晶片200上交替地层叠氧化硅膜(SiO膜)300与氮化硅膜(SiN膜)302。然后，将该交替地层叠而成的层叠膜从上至下蚀刻成凹状，形成沟槽、孔等凹部303(参见图5的(A))。
接着，在凹部303的内表面形成阻挡膜(以下也称为BOx膜)304作为第一氧化膜(参见图5的(B))。BOx膜304为例如SiO膜、High-k膜、它们的层叠膜，具有防止电荷隧穿的功能。
接着，在BOx膜304的内表面形成作为CTN的且为SixNy膜(x、y为1以上的整数)的电荷陷阱膜(以下也称为CTN膜)306(参见图5的(C))。CTN膜306具有捕获电荷的功能。
接着，在CTN膜306的内表面形成隧道氧化膜(以下也称为TOx膜)308作为第二氧化膜(参见图5的(D))。TOx膜308为例如硅氧氮化膜(SiON膜)，具有将电荷隧穿的功能。
接着，在TOx膜308的内表面形成多晶硅(Poly-Si)等的通道膜310(图5的(E))。
接着，在通道膜310的内表面即凹部303内的槽中填充埋入氧化膜312(图5的(F))。
接着，对图5的(A)中所层叠的SiN膜302进行蚀刻(图5的(G))。
接着，在SiN膜302经蚀刻的SiO膜300的内表面形成含金属膜等衬膜314(图5的(H))。衬膜314为例如氧化铝(AlO)膜、氮化钛(TiN)膜。
然后，在衬膜314的内侧填充含金属膜，制作作为字电极的控制栅极316(图5的(I))。
如上所述，3DNAND的存储单元以BOx膜304、CTN膜306、TOx膜308、通道膜310、控制栅极316的顺序制作而成。
相对于此，平面型的NAND的存储单元以通道膜310、TOx膜308、CTN膜306、BOx膜304、控制栅极316的顺序制作而成。
此处，NAND的存储单元通过蓄积电荷来存储数据。该电荷在由TOx膜308、CTN膜306及BOx膜304构成的ONO膜320中被CTN膜306捕获。
此处，期望CTN膜306不仅具有良好的电荷保持特性(也称为电荷陷阱特性)，还具有阶梯覆盖特性。所谓电荷保持特性，是保持电荷的能力。另外，所谓阶梯覆盖特性，是阶梯被覆性，是凹部303内的上侧面的膜厚与下侧面的膜厚的关系。凹部303内的上侧面与下侧面之差越小，阶梯覆盖特性越良好。
然而，成为CTN膜306的SiN膜根据形成时所使用的气体种类的不同，电荷保持特性和阶梯覆盖特性有所不同，在同时实现其电荷保持特性与阶梯覆盖特性方面存在课题。本方式中，为了解决这些课题，在形成CTN膜306时进行以下的衬底处理工序。
(2)衬底处理工序
对作为半导体器件的制造工序的一个工序的、使用上述衬底处理装置在作为衬底的晶片200上形成CTN膜306的衬底处理顺序例、即成膜顺序例(也是衬底处理方法、半导体器件的制造方法的一例)进行说明。以下的说明中，构成衬底处理装置的各部分的动作由控制器121控制。
根据本公开文本的一个方式，具有：
形成含有第一元素及第二元素的第一膜的工序；和
与第一膜邻接地形成含有第一元素及第二元素、且具有与第一膜的特性不同的特性的第二膜的工序。
并且，第一膜通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有第一元素的第一原料气体的工序；和
(b1)供给含有第二元素的反应气体的工序。
另外，第二膜通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含第一元素且热分解温度高于第一原料气体的第二原料气体的工序；和
(b2)供给含有第二元素的反应气体的工序。
更具体而言，具有：
形成第一SiN膜作为第一膜的工序，前述第一膜含有作为第一元素的Si及作为第二元素的N；和
形成第二SiN膜作为第二膜的工序，前述第二膜与第一SiN膜邻接，含有Si及N且具有与第一SiN膜的特性不同的特性。
并且，第一SiN膜通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有Si的第一原料气体的工序；和
(b1)供给含有N的反应气体的工序。
另外，第二SiN膜通过将进行下述工序的循环执行规定次数而形成：
(a2)供给热分解温度高于第一原料气体的第二原料气体的工序；和
(b2)供给含有N的反应气体的工序。
本说明书中，为方便起见，有时也如下示出本方式中的成膜顺序。以下的其他方式等的说明中，也使用同样的表述。
本说明书中，在使用“晶片”这一用语的情况下，有时表示晶片本身，有时表示晶片与在其表面形成的规定的层、膜的层叠体。本说明书中，在使用“晶片的表面”这一用语的情况下，有时表示晶片本身的表面，有时表示形成于晶片上的规定的层等的表面。本说明书中，在记载为“在晶片上形成规定层”的情况下，有时表示在晶片本身的表面上直接形成规定层，有时表示在晶片上形成的层等之上形成规定层的情况。本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
(晶片填充及晶舟加载)
多张晶片200被装填(晶片填充)于晶舟217。然后，如图1所示，利用晶舟升降机115将支承有多张晶片200的晶舟217抬起，并向处理室201内搬入(晶舟加载)。在该状态下，密封盖219成为借助O型圈220将反应管203的下端密封的状态。此时，例如，如上述图5的(b)所示，在晶片200上的凹部303内的表面，BOx膜304形成为凹状。
(压力调节及温度调节)
利用真空泵246进行真空排气(减压排气)，以使得处理室201内、即晶片200所存在的空间成为所期望的处理压力(真空度)。此时，处理室201内的压力由压力传感器245测定，基于该测得的压力信息对APC阀244进行反馈控制。另外，以使处理室201内的晶片200成为所期望的处理温度(成膜温度)的方式利用加热器207进行加热。此时，以使处理室201内成为所期望的温度分布的方式，基于温度传感器263检测到的温度信息，对向加热器207的通电状态进行反馈控制。另外，开始利用旋转机构267进行的晶片200的旋转。对于真空泵246的运转、晶片200的加热及旋转而言，均至少在针对晶片200的处理结束之前持续进行。需要说明的是，所谓处理温度，是指晶片200的温度，所谓处理压力，是指处理室201内的压力。在以下的说明中也是同样的。
(成膜处理)
然后，依次执行以下的步骤。
＜第一膜形成工序＞
[步骤a1]
该步骤中，向处理室201内的晶片200、即晶片200上形成的BOx膜304供给第一原料气体。具体而言，将阀243a打开，向气体供给管232a内流入第一原料气体。第一原料气体由MFC241a进行流量控制，经由喷嘴249a向处理室201内供给，并从排气管231排气。此时，向晶片200供给第一原料气体。与此同时地，将阀243d、243e打开，向气体供给管232d、232e内流入N2气体。N2气体由MFC241d、241e进行流量调节。经流量调节的N2气体与第一原料气体一同向处理室201内供给，并从排气管231排气。
作为本步骤的处理条件，可例示出：
第一原料气体供给流量：1～2000sccm、优选100～1000sccm
N2气体供给流量(各气体供给管)：100～20000sccm
各气体供给时间：0.5～60秒、优选1～30秒
处理温度(高于第1温度的温度、优选高于第1温度的温度且低于第2温度的温度)：500～1000℃、优选600～800℃、更优选650～750℃
处理压力：1～2666Pa、优选10～1333Pa。
需要说明的是，本说明书中的“500～1000℃”这样的数值范围的表述是指下限值及上限值包含在该范围内。因此，所谓“500～1000℃”，是指“500℃以上1000℃以下”。关于其他数值范围，也是同样的。
需要说明的是，本方式中，作为本步骤的前处理，进行预先向晶片200供给NH3气体等反应气体的提前送气。通过在提前送气中将NH3气体供给至晶片200，在晶片200的表面上形成基于氢(H)的吸附位点，在本步骤、后述的步骤b1中，成为Si原子易吸附的状态(即，与Si原子的反应性高的状态)。提前送气的步骤例如能够与后述的步骤b1同样地进行。
在上述条件下，使第一原料气体的分子结构的大部分热分解而在Si上具有未键合键。由此使具有未键合键的Si在步骤a1中与晶片200表面上的吸附位点反应，能够使其吸附于晶片200的表面。另外，通过第一原料气体的热分解而具有未键合键的Si彼此键合，形成Si-Si键。通过使这些Si-Si键与晶片200的表面上残留的吸附位点等反应，能够使BOx膜304上包含Si-Si键，而制成Si多层沉积而成的层。即，通过本步骤，使第一膜中包含的Si-Si键的量(含有比率)大于后述的第二膜中包含的Si-Si键的量(含有比率)。即，第一膜与第二膜相比成为富Si的膜。由此，陷阱能级增加，电荷保持特性提高。即，第一膜的陷阱能级高于第二膜的陷阱能级。与Si分离的Cl构成HCl、Cl2等气体状物质，并从排气管231排气。
需要说明的是，为了通过本步骤使第一膜中包含的Si-Si键的量大于后述的第二膜中包含的Si-Si键的量，如上所述，第一原料气体的热分解温度低于第二原料气体的热分解温度是适宜的。换言之，期望第一原料气体是较之第二原料气体在同一条件下更容易形成Si-Si键的气体。例如，第一原料气体的分子中包含Si-Si键、第一原料气体的分子中的Si相对Cl等卤元素的组成比大于第二原料气体中的Si相对Cl等卤元素的组成比是适宜的。如此，本步骤中，以较之后述的步骤a2更容易形成与晶片表面上残留的吸附位点等反应的Si-Si键的方式，进行各步骤的处理温度等处理条件的选择、第一原料气体及第二原料气体的选择。
其结果，本步骤中，作为第一膜的第一层，形成含Si层。
需要说明的是，若处理温度低于500℃，则第一原料气体不易热分解，有时难以形成第一层。通过将处理温度设为500℃以上，能够在晶片200上形成第一层。通过将处理温度设为600℃以上，能可靠地得到上述的效果。通过将处理温度设为650℃以上，能更可靠地得到上述的效果。
若处理温度超过1000℃，则第一原料气体的热分解变得过度，非自饱和的Si的沉积易于急剧进行，因此有时难以大致均匀地形成第一层。通过将处理温度设为1000℃以下，抑制第一原料气体的过度的热分解，对非自饱和的Si的沉积进行控制，能够大致均匀地形成第一层。通过将处理温度设为800℃以下，能可靠地得到上述的效果。通过将处理温度设为750℃以下，能更可靠地得到上述的效果。
在晶片200上形成第一膜的第一层之后，将阀243a关闭，停止向处理室201内供给第一原料气体。然后，对处理室201内进行真空排气，将处理室201内残留的气体等从处理室201内排出。需要说明的是，此时，阀243d、243e保持打开的状态，维持作为非活性气体的N2气体向处理室201内的供给。N2气体作为吹扫气体发挥作用，由此，能够提高将处理室201内残留的气体等从处理室201内排出的效果。
作为第一原料气体，可以使用包含作为第一元素的硅(Si)和卤元素的卤代硅烷系气体。所谓卤代硅烷，是具有卤素基团的硅烷。卤素基团包括氯基、氟基、溴基、碘基等。即，卤素基团包括氯(Cl)、氟(F)、溴(Br)、碘(I)等卤元素。作为卤代硅烷系气体，可以使用例如包含Si及Cl的原料气体、即氯硅烷系气体。作为第一原料气体，可以使用1分子中所含的Si原子的数量为2个以上、具有Si-Si键的氯硅烷系气体，例如六氯二硅烷(Si2Cl6、简称：HCDS)气体。Si2Cl6气体在后述的成膜处理中作为Si源发挥作用。本说明书中，在处理室201内单独存在第一原料气体的情况下，有时将第一原料气体发生热分解的温度称为第1温度。使用Si2Cl6气体作为第一原料气体时的第1温度为500℃以上的范围内的规定温度。作为第一原料气体，Si2Cl6气体之外，还可以使用包含单硅烷(SiH4、简称：MS)气体等氢化硅系气体、三(二甲基氨基)硅烷(Si[N(CH3)2]3H、简称：3DMAS)气体、双(二乙基氨基)硅烷(SiH2[N(C2H5)2]2、简称：BDEAS)气体等氨基硅烷系气体中的至少任一者的气体。作为第一原料气体，可以使用上述之中的1种以上。
作为非活性气体，N2气体之外，还可以使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。这一点在后述的步骤b1，a2，b2中也是同样的。
[步骤b1]
该步骤中，向处理室201内的晶片200、即晶片200上形成的BOx膜304上的第一膜的第一层供给含有N的反应气体。具体而言，将阀243b打开，向气体供给管232b内流入反应气体。反应气体由MFC241b进行流量控制，经由喷嘴249b向处理室201内供给，并从排气管231排气。此时，向晶片200供给反应气体。
作为本步骤中的处理条件，可例示出：
反应气体供给流量：100～10000sccm、优选1000～5000sccm
反应气体供给时间：1～120秒、优选10～60秒
处理压力：1～4000Pa、优选10～1000Pa。
其他处理条件与步骤a1中的处理条件同样。其中，对于步骤b1中的温度条件，从提高成膜处理的生产率的观点考虑，期望设为与步骤a1相同的条件，但这些条件也可以不同。
在上述条件下，能够将作为第一膜的第一层的含Si层的至少一部分氮化。第一层中所含的Cl构成HCl、Cl2等气体状物质，并从排气管231排气。
其结果，在晶片200上形成包含Si和N的SiN层作为第一膜的第二层。需要说明的是，通过使步骤a1中的第一原料气体的供给时间长于步骤b1中的反应气体的供给时间，能够形成富Si的第一膜。
在晶片200上形成第一膜的第二层之后，将阀243b关闭，停止向处理室201内供给反应气体。然后，利用与上述步骤a1的残留气体除去的步骤同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
作为反应气体，例如可以使用作为氮化气体(氮化剂)的含氮(N)及氢(H)的气体。含N及H的气体既是含N气体，也是含H气体。含N及H的气体优选具有N-H键。作为反应气体，可以使用例如NH3气体、二氮烯(N2H2)气体、肼(N2H4)气体、N3H8气体等氮化氢系气体。作为反应气体，可以使用上述之中的1种以上。
[执行规定次数]
通过将上述步骤a1与步骤b1设为1个循环并将该循环执行规定次数(m次，m为1、优选2以上的整数)，能够在晶片200的BOx膜304上形成例如规定组成比及规定膜厚的含有Si及N的第一SiN膜306a作为第一膜。需要说明的是，上述循环优选重复进行多次。即，优选的是，每1个循环所形成的层的厚度小于所期望的膜厚，重复进行多次上述循环直至成为所期望的膜厚。另外，步骤a1与步骤b1可以非同时地交替进行，也可以部分重复地进行。
其结果，在晶片200的BOx膜304上形成第一SiN膜306a。第一SiN膜306a成为富Si且电荷保持特性良好的膜。即，第一SiN膜306a成为含有Si及N且具有第一电荷保持特性和第一阶梯覆盖特性的膜。
接着(连续地)进行后续的第二膜形成工序。
＜第二膜形成工序＞
[步骤a2]
接着，向处理室201内的晶片200、即晶片200上形成的第一膜供给第二原料气体。具体而言，将阀243c打开，向气体供给管232c内流入第二原料气体。第二原料气体由MFC241c进行流量调节，经由喷嘴249a向处理室201内供给，并从排气管231排气。此时，向形成于晶片200上的第一SiN膜306a供给第二原料气体。与此同时地，将阀243d、243e打开，向气体供给管232d、232e内流入N2气体。N2气体由MFC241d、241e进行流量调节。经流量调节的N2气体与第二原料气体一同向处理室201内供给，并从排气管231排气。
作为本步骤中的处理条件，可例示出：
第二原料气体供给流量：1～2000sccm、优选100～1000sccm
第二原料气体供给时间：10～300秒、优选30～120秒
处理温度(低于第2温度的温度、优选低于第2温度且高于第1温度的温度)：400～800℃、优选500～800℃、更优选600～750℃。
其他处理条件与步骤a1中的处理条件同样。
在上述条件下，能够将第二原料气体中的Si-Cl键的一部分切断，使具有未键合键的Si吸附于晶片200的表面的吸附位点。另外，在上述条件下能够将第二原料气体中未被切断的Si-Cl键保持在原本的状态。例如能够在构成第二原料气体的Si所具有的4个键之中的3个键分别与Cl键合的状态下，使具有未键合键的Si吸附于晶片200的表面的吸附位点。另外，由于未与吸附于晶片200的表面的Si切断而保留着的Cl妨碍具有未键合键的其他Si与该Si键合，因此能够避免Si多层地沉积在晶片200上。与Si分离的Cl构成HCl、Cl2等气体状物质，并从排气管231排气。Si的吸附反应进行，晶片200的表面残留的吸附位点消失时，该吸附反应达到饱和，但本步骤中，期望的是，在吸附反应饱和之前停止第二原料气体的供给，在吸附位点残留的状态下结束本步骤。
其结果，在晶片200、即晶片200的第一膜上，作为第二膜的第一层，形成薄于1原子层的厚度的大致均匀的厚度的包含Si及Cl的层、即包含Cl的含Si层。此处，所谓薄于1原子层的厚度的层，是指不连续地形成的原子层，所谓1原子层的厚度的层，是指连续地形成的原子层。另外，薄于1原子层的厚度的层大致均匀是指，晶片200的表面上以大致均匀的密度吸附有原子。第二膜的第一层以大致均匀的厚度形成于晶片200上，因此阶梯覆盖特性、晶片面内膜厚均匀性优异。
需要说明的是，若处理温度低于400℃，则Si不易吸附于晶片200上，有时难以形成第一层。通过将处理温度设为400℃以上，，能够在晶片200上形成第一层。通过将处理温度设为500℃以上，能可靠地得到上述的效果。通过将处理温度设为600℃以上，能更可靠地得到上述的效果。
若处理温度超过800℃，则难以将第二原料气体中未被切断的Si-Cl键保持在原本的状态，且同时第二原料气体的热分解速度增加大，其结果，Si多层地沉积于晶片200上，作为第一层，有时难以形成薄于1原子层的厚度的大致均匀的厚度的含Si层。通过将处理温度设为800℃以下，作为第一层，能够形成薄于1原子层的厚度的大致均匀的厚度的含Si层。通过将处理温度设为750℃以下，能可靠地得到上述的效果。
在晶片200的第一SiN膜306a上形成第二膜的第一层之后，将阀243c关闭，停止向处理室201内供给第二原料气体。然后，利用与上述步骤a1的残留气体除去的步骤同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
作为第二原料气体，可以使用包含第一元素且热分解温度高于第一原料气体的卤代硅烷系气体。例如，第二原料气体为包含作为第一元素的Si和卤元素的卤代硅烷系气体。所谓第二原料气体，为气体状态的原料，例如通过将在常温常压下为液体状态的原料气化而得的气体、在常温常压下为气体状态的原料等。作为第二原料气体，可以使用1分子中所含的Si原子的数量为1个的氯硅烷系气体，例如四氯硅烷(SiCl4)气体。SiCl4气体在后述的成膜处理中作为Si源发挥作用。本说明书中，处理室201内单独存在第二原料气体的情况下，有时将第二原料气体发生热分解的温度称为第2温度。使用SiCl4气体作为第二原料气体时的第2温度为800℃以上的范围内的规定温度。作为第二原料气体，SiCl4气体之外，可以使用二氯硅烷(SiH2Cl2、简称：DCS)气体、三氯硅烷(SiHCl3、简称：TCS)气体等卤代硅烷原料气体。作为第二原料气体，可以使用上述之中的1种以上。
[步骤b2]
该步骤中，向处理室201内的晶片200上、例如形成于第一SiN膜306a上的第二膜的第一层供给反应气体。具体而言，利用与上述步骤b1的反应气体供给步骤同样的处理步骤、处理条件，向形成于第一SiN膜306a上的第二膜的第一层供给反应气体。
在晶片200上形成第二膜的第二层之后，将阀243b关闭，停止向处理室201内供给反应气体。然后，利用与上述步骤a1的残留气体除去的步骤同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
[执行规定次数]
通过将上述步骤a2、b2设为1个循环并将该循环执行规定次数(n次，n为1以上的整数)，能够与晶片200上的作为第一膜的第一SiN膜306a邻接地形成例如规定组成比及规定膜厚的第二SiN膜306b作为第二膜。需要说明的是，上述循环优选重复进行多次。即，优选的是，每1个循环所形成的SiN层的厚度小于所期望的膜厚，重复进行多次上述循环直至成为所期望的膜厚。
其结果，在第一SiN膜306a上形成第二SiN膜306b。第二SiN膜306b均匀地成膜，成为阶梯覆盖率良好的膜。即，第二SiN膜306b成为含有Si及N且具有第二电荷保持特性和第二阶梯覆盖特性的膜。即，第二SiN膜306b成为具有与第一SiN膜306a不同的特性的膜。
即，第一SiN膜306a与第二SiN膜306b因原料气体不同而具有各自不同的特性。更具体而言，第一SiN膜306a与第二SiN膜306b因热分解温度的差异而各自的电荷保持特性及阶梯覆盖特性不同。
第一SiN膜306a的第一电荷保持特性优于第二SiN膜306b的第二电荷保持特性。例如，第一SiN膜306a的第一电荷保持特性比第二SiN膜306b的第二电荷保持特性优异2倍以上。优选第一SiN膜306a的第一电荷保持特性比第二SiN膜306b的第二电荷保持特性优异10倍以上。更优选的是，第一SiN膜306a的第一电荷保持特性比第二SiN膜306b的第二电荷保持特性优异15倍以上。另外，第二SiN膜306b的第二阶梯覆盖特性比第一SiN膜306a的第一阶梯覆盖特性优异。例如，根据本方式，第二SiN膜306b能够得到至少70％的阶梯覆盖率(例如，形成于槽中的第二SiN膜306b的下侧面的膜厚比上侧面的膜厚更厚，相对下侧面的膜厚而言的上侧面的膜厚比为70％)。另外，例如，根据本方式中的上述中任一方法，第二SiN膜306b也能够得到80％以上的阶梯覆盖率。另外，例如，根据本方式中的上述中任一方法，第二SiN膜306b也优选能够得到85％以上的阶梯覆盖率。进一步地，例如，根据本方式中的上述中任一方法，第二SiN膜306b也更优选能够得到90％以上的阶梯覆盖率。第一SiN膜306a也能够得到同样的阶梯覆盖率，但形成为第二SiN膜306b的阶梯覆盖率优于第一SiN膜306a。根据这样的第二SiN膜306b，能够在适当设置于晶片200的表面的凹部内的整个范围内均匀地形成共形(conformal)膜。
即，配置于BOx膜304的界面侧的第一SiN膜306a成为具备比第二SiN膜306b的第二电荷保持特性优异的第一电荷保持特性的膜。另外，配置于TOx膜308的界面侧的第二SiN膜306b成为具备比第一SiN膜306a的第一阶梯覆盖特性优异的第二阶梯覆盖特性的膜。换言之，CTN膜306由包含电荷保持特性优异的第一SiN膜306a、和阶梯覆盖特性优异的第二SiN膜306b的层叠膜(也称为多层膜)构成。
此处，就NAND的存储单元而言，电荷积蓄在CTN膜306的BOx膜304界面侧(控制栅极316侧)。因此，BOx膜304界面侧中的CTN膜306的电荷保持特性是重要的。本公开文本中的CTN膜306构成为，电荷保持特性优异的第一SiN膜306a配置在BOx膜304界面侧，阶梯覆盖特性优异的第二SiN膜306b配置在TOx膜308界面侧。因此，CTN膜306成为整体兼具良好的电荷保持特性和良好的阶梯覆盖特性的膜，能够同时实现提高CTN膜306的电荷保持特性的效果和提高阶梯覆盖特性的效果。
需要说明的是，优选第一SiN膜306a的膜厚形成得比第二SiN膜306b的膜厚薄。第一SiN膜306a即使在膜厚与第二SiN膜306b相比较薄地形成的情况下，也能够提高电荷保持特性，通过使第二SiN膜306b的膜厚与第一SiN膜306a的膜厚相比较厚地形成，能够提高CTN膜306的阶梯覆盖特性。
具体而言，将CTN膜306之中的、BOx膜304侧的1nm～3nm、例如2nm左右制成电荷保持特性良好的第一SiN膜306a，将TOx膜308侧的3nm～7nm、例如6nm左右制成阶梯覆盖特性良好的第二SiN膜306b。第一SiN膜306a与第二SiN膜306b的合计膜厚可以为适度，此处例示为8nm。
若第一SiN膜306a的膜厚小于1nm，则有时无法保持充分的电荷。通过将第一SiN膜306a的膜厚设为1nm以上，能够保持充分的电荷。另外，如第一SiN膜306a的膜厚超过3nm，则虽然能够保持充分的电荷，但无法将第二SiN膜306b制得厚，有时难以确保充分的阶梯覆盖特性。通过将第一SiN膜306a的膜厚设为3nm以下，能够在保持电荷的同时确保充分的阶梯覆盖特性。
另外，若第二SiN膜306b的膜厚小于3nm，则有时无法得到充分的阶梯覆盖特性。通过将第二SiN膜306b的膜厚设为3nm以上，能够得到充分的阶梯覆盖特性。另外，若第二SiN膜306b的膜厚超过7nm，则虽然能够得到充分的阶梯覆盖特性，但无法将第一SiN膜306a制得厚，有时难以保持充分的电荷。通过将第二SiN膜306b的膜厚设为7nm以下，能够在确保阶梯覆盖特性的同时保持充分的电荷。
如上所示，在第一膜形成工序中，通过将依次进行供给第一原料气体的步骤a1和供给反应气体的步骤b1的循环实施规定次数，能够使形成于晶片200上的SiN膜的电荷保持特性良好。另一方面，第一膜形成工序中，每1个循环所形成的含Si层的厚度在晶片面内易于变得不均匀，因此有时难以提高形成于晶片200上的SiN膜的阶梯覆盖特性、晶片面内膜厚均匀性。
另外，在第二膜形成工序中，通过将依次进行供给与第一原料气体相比热分解温度高且不易热分解的第二原料气体的步骤a2、和供给反应气体的步骤b2的循环实施规定次数，每1个循环所形成的含Si层的厚度在晶片面内整个范围内是均匀的，因此能够使形成于晶片200上的SiN膜的阶梯覆盖特性、晶片面内膜厚均匀性良好。另一方面，有时难以提高电荷保持特性。
本公开文本中的CTN膜306通过层叠第一SiN膜306a和第二SiN膜306b而形成，前述第一SiN膜306a通过将依次进行步骤a1和步骤b1的循环实施规定次数而形成，前述第二SiN膜306b通过将依次进行步骤a2和步骤b2的循环实施规定次数而形成。
即，本公开文本中，通过将CTN膜306制成层叠有电荷保持特性优异的第一SiN膜306a和阶梯覆盖特性优异的第二SiN膜306b的层叠膜，能够形成具备优异的电荷保持特性和优异的阶梯覆盖特性的膜。
(后吹扫及大气压恢复)
上述成膜处理结束后，从气体供给管232d、232e的各自将作为非活性气体的N2向气体处理室201内供给，并从排气管231排气。由此，处理室201内被吹扫，处理室201内残留的气体、反应副产物等从处理室201内被除去(后吹扫)。然后，处理室201内的气氛被置换成非活性气体(非活性气体置换)，处理室201内的压力恢复为常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后，利用晶舟升降机115使密封盖219下降，反应管203的下端打开。然后，处理完的晶片200在支承于晶舟217的状态下被从反应管203的下端搬出至反应管203的外部(晶舟卸载)。然后，处理完的晶片200被从晶舟217取出(晶片取出)。
(3)由本方式带来的效果
根据本方式，可获得以下所示的一个或多个效果。
(a)本方式中，由于将供给第一原料气体而形成的第一膜与供给第二原料气体而形成的第二膜层叠，因此能够同时实现提高形成于晶片200上的CTN膜的电荷保持特性的效果和提高阶梯覆盖特性、晶片面内膜厚均匀性的效果。
本方式的一例中，在第一膜形成工序中，若向晶片200供给热分解温度低于作为第二原料气体的SiCl4气体、易于热分解的Si2Cl6气体作为第一原料气体，则在晶片200上形成具有Si-Si键的、厚度超过1原子层的含Si层。因此，与使用了SiCl4气体的情况相比，成为富Si的膜，陷阱能级增加，能够提高电荷保持特性。
另外，本方式的一例中，使用Si2Cl6气体作为第一原料气体的情况下，每1个循环所形成的含Si层的厚度较之使用SiCl4气体作为第二原料气体的情况厚，因此能够使形成于晶片200上的SiN膜的成膜率(rate)良好。
另外，本方式的一例中，在第二膜形成工序中，若供给与作为第一原料气体的Si2Cl6气体相比热分解温度高、且不易热分解的SiCl4气体作为第二原料气体，则在晶片200上形成厚度小于1原子层的大致均匀的厚度的含Si层。因此，每1个循环所形成的含Si层的厚度在晶片面内整个范围内均匀，因此能够使形成于晶片200上的SiN膜的阶梯覆盖特性、晶片面内膜厚均匀性良好。
本方式中，由于进行第一膜形成工序与第二膜形成工序这两个工序，因此能够同时实现由各工序得到的各自的效果。
(b)本方式的一例中，由于使步骤a1的处理温度高于Si2Cl6气体的热分解温度(第1温度)、使步骤a2的处理温度低于SiCl4气体的热分解温度(第2温度)，因此能够可靠地得到上述的效果。
在步骤a1中，由于将处理温度设为高于第1温度的温度，因此能够维持Si2Cl6气体的适度的热分解，能够提高最终形成于晶片200上的SiN膜的成膜率。另外，能够将SiN膜的组成比控制在富Si的方向。因此能够控制为提高电荷保持特性的方向。
另外，本方式的一例中，由于步骤a2中将处理温度设为低于第2温度的温度，因此能够抑制SiCl4气体的热分解，能够提高最终形成于晶片200上的SiN膜的阶梯覆盖特性、晶片面内膜厚均匀性。另外，能够将SiN膜的组成比控制为靠近Si3N4的方向。
(c)需要说明的是，在使用上述所有的第一原料气体、第二原料气体、反应气体、非活性气体的情况下，也同样地能够得到上述的效果。在使用卤代硅烷系气体作为原料气体的情况下，可显著地得到上述的效果。另外，使用氯硅烷系气体作为原料气体的情况下，可特别显著地得到上述的效果。
(4)本公开文本的其他方式
以上，对本公开文本的方式进行具体说明。然而，本公开文本并不限于上述方式，可在不脱离其要旨的范围内进行各种变更。
例如，在进行了上述的第一膜形成工序之后，也可以进行接下来的第二膜形成工序来代替上述的第二膜形成工序。即，在上述第一膜之上形成第三SiN膜作为具有与第一膜的特性不同的特性的第二膜。
第三SiN膜通过将进行下述工序的循环执行规定次数而形成：
(a3)供给包含Si、且热分解温度高于第一原料气体的第二原料气体的工序；
(b3)供给第一原料气体的工序；和
(c3)供给含有N的反应气体的工序。
需要说明的是，各工序可以彼此非同时地执行，也可以以相邻的工序的一部分重复的方式执行。
即，可以通过以下所示的成膜顺序在晶片200上形成CTN膜(SiN膜)。
即，也可以在上述的第一膜形成工序之后接着(连续地)进行下述第二膜形成工序。
＜第二膜形成工序＞
执行下述步骤a3～c3。
[步骤a3]
利用与上述步骤a2同样的处理步骤、处理条件，向处理室201内的晶片200、即晶片200上形成的第一膜供给第二原料气体。即，向晶片200上的第一SiN膜306a供给第二原料气体。
在上述条件下，能够将第二原料气体中的Si-Cl键的一部分切断，使具有未键合键的Si吸附于晶片200的表面的吸附位点。另外，在上述条件下，能够将第二原料气体中未被切断的Si-Cl键保持在原本的状态。例如，能够在构成第二原料气体的Si所具有的4个键之中的3个键分别与Cl键合的状态下，使具有未键合键的Si吸附于晶片200的表面的吸附位点。另外，未与吸附于晶片200的表面的Si切断而保留着的Cl妨碍具有未键合键的其他Si与该Si键合，因此能够避免Si多层地沉积在晶片200上。与Si分离的Cl构成HCl、Cl2等气体状物质，并从排气管231排气。Si的吸附反应进行，晶片200的表面残留的吸附位点消失时，该吸附反应达到饱和，但本步骤中，期望的是，在吸附反应饱和之前停止第二原料气体的供给，在吸附位点残留的状态下结束本步骤。
它们的结果，在晶片200的第一SiN膜306a上形成厚度小于15原子层的大致均匀的厚度的包含Si及Cl的层(即包含Cl的含Si层)作为第一层。第一层以大致均匀的厚度形成于晶片200上，因此阶梯覆盖特性、晶片面内膜厚均匀性优异。
形成第一层之后，将阀243a关闭，停止向处理室201内供给第二原料气体。然后，对处理室201内进行真空排气，将处理室2010内残留的气体等从处理室201内排出。需要说明的是，此时，阀243d、
243e保持在打开的状态，维持作为非活性气体的N2气体向处理室201内的供给。N2气体作为吹扫气体发挥作用，由此，能够提高将处理室201内残留的气体等从处理室201内排出的效果。
[步骤b3]
5利用与上述步骤a1同样的处理步骤、处理条件，向处理室201
内的晶片200、即第一膜上形成的第一层供给第一原料气体。即，向第一SiN膜306a上的第一层供给第一原料气体。
本步骤中，使第一原料气体的分子结构的大部分热分解，由此具有未键合键的Si与步骤a3中未形成第一层而残留的晶片200表面0上的吸附位点反应，从而能够使其吸附于晶片200的表面。另一方
面，由于在形成有第一层的部分不存在吸附位点，因此Si在第一层上的吸附被抑制。其结果，本步骤中，将以大致均匀的厚度形成的第一层作为基础，以大致均匀的厚度形成作为第二层的含Si层。另
外，因第一原料气体的热分解而具有未键合键的Si彼此键合，形成5Si-Si键。通过使这些Si-Si键与晶片200的表面上残留的吸附位点等反应，能够使第二层包含Si-Si键，制成Si多层沉积而成的层。即，通过本步骤，使第二层中包含的Si-Si键的量(含有比率)大于第一层中包含的Si-Si键的量(含有比率)。与Si分离的Cl构成HCl、Cl2等气体状物质，并从排气管231排气。
需要说明的是，为了通过本步骤使第二层中包含的Si-Si键的量大于第一层中包含的Si-Si键的量，如上所述，第一原料气体的热分解温度低于第二原料气体的热分解温度是适宜的。换言之，与第二原料气体相比，第一原料气体为在同一条件下更易于形成Si-Si键的气体是期望的。例如，第一原料气体的分子中包含Si-Si键、第一原料气体的分子中的Si相对Cl等卤元素的组成比大于第二原料气体中的Si相对Cl等卤元素的组成比等是适宜的。如此，本步骤中，以较之步骤a3更容易形成与晶片表面上残留的吸附位点等反应的Si-Si键的方式，进行各步骤的处理温度等处理条件的选择、第一原料气体及第二原料气体的选择。
其结果，本步骤中，作为第二膜的第二层，形成超过第一层的厚度的大致均匀的厚度的含Si层。从提高成膜率等观点考虑，本方式中，特别是作为第二层，形成超过1原子层的大致均匀的厚度的含Si层。需要说明的是，本说明书中，所谓第二层，是指通过各执行1次步骤a3及b3而形成的晶片200上的含Si层。
另外，步骤a3、b3中的温度条件期望设为实质相同的条件。由此，无需在步骤a3、b3之间进行晶片200的温度变更、即处理室201内的温度变更(加热器207的设定温度的变更)，因此在步骤间不需要使晶片200的温度稳定为止的待机时间，能够提高衬底处理的处理能力。因此，可以在步骤a3、b3中均将晶片200的温度设为例如500～800℃、优选600～800℃、更优选650～750℃的范围内的规定温度。本方式中，步骤a3、b3中的温度条件实质相同的情况下，以步骤a3中实质没有发生第二原料气体的热分解(即被抑制)、步骤b3中发生第一原料气体的热分解(即被促进)的方式，选择该温度条件、和第一原料气体及第二原料气体。
在晶片200上形成第二层之后，将阀243c关闭，停止向处理室201内供给第一原料气体。然后，利用与上述步骤a3的残留气体除去的步骤同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
[步骤c3]
利用与上述步骤b1同样的处理步骤、处理条件，向处理室201内的晶片200、即晶片200上形成的第一层与第二层层叠而成的层供给NH3气体。
其结果，在晶片200的第一SiN膜306a上形成包含Si和N的SiN层作为第二膜的第三层。在晶片200上形成第三层之后，将阀243b关闭，停止向处理室201内供给反应气体。然后，利用与上述的步骤a3的残留气体除去的步骤同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
[执行规定次数]
通过将上述步骤a3～c3作为1个循环并将该循环实施规定次数(p次，p为1以上的整数)，能够与晶片200上的作为第一膜的第一SiN膜306a邻接地形成规定组成比及规定膜厚的第三SiN膜306c来作为第二膜。需要说明的是，上述循环优选重复进行多次。即，优选的是，每1个循环所形成的SiN层的厚度小于所期望的膜厚，重复进行多次上述循环直至成为所期望的膜厚。
上述方式中，在第二膜形成工序中进行供给第二原料气体的步骤a3和供给第一原料气体的步骤b3这两个步骤，因此在与上述方式同样的效果之外，能够进一步同时实现提高形成于晶片200上的SiN膜的阶梯覆盖特性、晶片面内膜厚均匀性的效果、和提高该膜的成膜率的效果。
另外，上述方式中，第二膜形成工序的各循环中，通过在步骤b3之前进行步骤a3，然后进行步骤b3，能够在充分发挥最终形成于晶片200上的第三SiN膜306c的阶梯覆盖特性、晶片面内膜厚均匀性的同时提高其成膜率。
(5)变形例
上述的衬底处理工序能够如以下所示的变形例那样进行变形。图7～图9是示出作为电荷陷阱膜的CTN膜的变形例的图。需要说明的是，除非特别说明，各变形例中的构成与上述方式中的构成同样，省略说明。
(变形例1)
本变形例中，如图7所示，在BOx膜304与TOx膜308之间形成自BOx膜304侧起依次包含第一SiN膜306a、第二SiN膜306b、第一SiN膜306a这三层的CTN膜306。换言之，在与BOx膜304相接的一侧和与TOx膜304相接的一侧形成电荷保持特性优异的第一SiN膜306a，在第一SiN膜306a间形成阶梯覆盖率优异的第二SiN膜306b。
即，在上述衬底处理工序中，在形成有BOx膜304的晶片200上，利用上述第一膜形成工序形成第一SiN膜306a、利用上述第二膜形成工序形成第二SiN膜306b，然后利用与上述第一膜形成工序同样的处理步骤、处理条件，形成电荷保持特性良好的第一SiN膜306a作为第三膜。
即，在上述方式中的第二SiN膜306b上形成作为第三膜的第一SiN膜306a。作为第三膜的第一SiN膜306a如上所述具有比第二SiN膜306b的第二电荷保持特性优异的第一电荷保持特性。需要说明的是，并不限于使用第一SiN膜306a作为第三膜的情况，也可以使用具有比第二SiN膜306b的第二电荷保持特性优异的第三电荷保持特性的膜。
即，能够如下示出本变形例中的成膜顺序。
由此，能够形成电荷保持特性良好、阶梯覆盖率良好的CTN膜。另外，通过在TOx膜308侧也形成电荷保持特性优异的第一SiN膜306a，电荷易于从TOx膜308进出，能够使电荷预先储存在CTN膜306的TOx膜308侧。因此，存储单元中的写入读取的速度得以提高。
需要说明的是，在使用上述第三SiN膜306c代替上述第二SiN膜306b的情况下，也可得到与上述方式同样的效果。
(变形例2)
本变形例中，如图8所示，在BOx膜304与TOx膜308之间，形成自BOx膜304侧起依次包含第二SiN膜306b、第一SiN膜306a、第二SiN膜306b这三层的CTN膜306。换言之，在与BOx膜304相接的一侧和与TOx膜308相接的一侧形成阶梯覆盖率优异的第二SiN膜306b，在第二SiN膜306b间形成电荷保持特性优异的第一SiN膜306a。优选电荷保持特性优异的第一SiN膜306a靠近BOx膜304。因此，例如CTN膜306膜的膜厚为的情况下，将BOx膜304侧的第二SiN膜306b的膜厚设为例如1nm，将第一SiN膜306a的膜厚设为例如4nm，将TOx膜308侧的第二SiN膜306b设为例如3nm。
即，在上述衬底处理工序中，在形成有BOx膜304的晶片200上，在执行上述第一膜形成工序之前(形成第一SiN膜306a之前)，利用与上述第二膜形成工序同样的处理步骤、处理条件，形成阶梯覆盖率良好的第二SiN膜306b作为第三膜。
即，在形成作为第一膜的第一SiN膜306a之前，形成作为第三膜的第二SiN膜306b。第二SiN膜306b如上述那样具有比第一SiN膜306a的第一阶梯覆盖特性优异的第二阶梯覆盖特性。需要说明的是，并不限于使用第二SiN膜306b作为第三膜的情况，也可以使用具有比第一SiN膜306a的第一阶梯覆盖特性优异的第三阶梯覆盖特性的膜。
即，能够如下示出本变形例中的成膜顺序。
由此，能够形成电荷保持特性良好、阶梯覆盖率良好的CTN膜。另外，通过在BOx膜304侧与TOx膜308侧这两侧形成阶梯覆盖特性优异的第二SiN膜306b，能够在横洞(lateralhole)的狭窄的凹部等均匀地形成CTN膜306。
需要说明的是，在使用上述第三SiN膜306c代替上述第二SiN5膜306b的情况下，也可得到与上述方式同样的效果。
(变形例3)
本变形例中，如图9所示，在BOx膜304与TOx膜308之间，形成Si含量在BOx膜304的界面侧比TOx膜308的界面侧多的(富Si的)CTN膜306。即，以使BOx膜304侧的电荷保持特性良好的0方式形成，以使TOx膜308侧的阶梯覆盖率良好的方式形成。
即，对晶片200上的BOx膜304实施上述衬底处理工序的、通过将进行上述步骤a1和步骤b1的循环执行规定次数而形成含有Si及N的SiN膜的工序。此时，以步骤a1中的第一原料气体的供给量随着各循环的下一循环而减少的方式进行控制并供给。
5即，将每1个循环的步骤a1中的第一原料气体的供给时间控制为随着各循环的下一循环而变短。另外，也可以将每1个循环的步骤a1中的第一原料气体的供给流量控制为随着各循环的下一循环而变短。
由此，在CTN膜306中，形成BOx膜304侧富Si且电荷保持0特性优异、TOx膜308侧阶梯覆盖特性优异的SiN膜，能够形成电荷保持特性良好、阶梯覆盖率良好的CTN膜306。
以上对本公开文本的各种典型的方式及变形例进行了说明，但本公开文本并不限定于这些方式及变形例，方式、变形例等可以适
当组合而使用。此时的处理步骤、处理条件例如能够与上述方式的5处理步骤、处理条件同样。

Claims (20)

1.衬底处理方法，其具有：
形成含有第一元素及第二元素的第一膜的工序；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的工序；
其中，所述第一膜及所述第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有所述第一元素的第一原料气体的工序；和
(b1)供给含有所述第二元素的反应气体的工序，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的工序；和
(b2)供给含有所述第二元素的反应气体的工序。
2.如权利要求1所述的衬底处理方法，其中，所述第一膜具有第一电荷保持特性，所述第二膜具有第二电荷保持特性，所述第一电荷保持特性比所述第二电荷保持特性优异。
3.如权利要求1或2所述的衬底处理方法，其中，所述第一膜具有第一阶梯覆盖特性，所述第二膜具有比所述第一阶梯覆盖特性优异的第二阶梯覆盖特性。
4.如权利要求2所述的衬底处理方法，其还具有在所述第二膜上形成第三膜的工序，
所述第三膜具有比所述第二电荷保持特性优异的第三电荷保持特性。
5.如权利要求3所述的衬底处理方法，其还具有在形成所述第一膜之前形成第三膜的工序，
所述第三膜具有比所述第一阶梯覆盖特性优异的第三阶梯覆盖特性。
6.如权利要求1所述的衬底处理方法，其中，所述第一膜的膜厚比所述第二膜的膜厚薄。
7.如权利要求1所述的衬底处理方法，其中，作为所述第一原料气体及所述第二原料气体使用各自相互不同的卤代硅烷系气体。
8.如权利要求1所述的衬底处理方法，其中，作为所述第一原料气体，使用包含氢化硅系气体或氨基硅烷系气体中的至少任一者的气体。
9.如权利要求1所述的衬底处理方法，其中，作为所述反应气体，使用含氮气体。
10.衬底处理方法，其具有：
(a)供给含有第一元素的第一原料气体的工序；
(b)供给含有第二元素的反应气体的工序；和
(c)通过将进行(a)及(b)的工序的循环执行规定次数而形成含有所述第一元素及所述第二元素的膜的工序，
其中，以(a)中的所述第一原料气体的供给量随着成为各循环的后续循环而减少的方式供给。
11.衬底处理方法，其具有：
形成含有第一元素及第二元素的第一膜的工序；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的工序，
其中，所述第一膜及所述第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有所述第一元素的第一原料气体的工序；和
(b1)供给含有所述第二元素的反应气体的工序，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的工序；
(b2)供给所述第一原料气体的工序；和
(c2)供给含有所述第二元素的反应气体的工序。
12.半导体器件的制造方法，其具有：
形成含有第一元素及第二元素的第一膜的工序；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的工序，
其中，所述第一膜及所述第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有所述第一元素的第一原料气体的工序；和
(b1)供给含有所述第二元素的反应气体的工序，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的工序；和
(b2)供给含有所述第二元素的反应气体的工序。
13.半导体器件的制造方法，其具有：
(a)供给包含第一元素的第一原料气体的工序；
(b)供给含有第二元素的反应气体的工序；和
(c)通过将进行(a)及(b)的工序的循环执行规定次数而形成含有所述第一元素及所述第二元素的膜的工序，
其中，以(a)中的所述第一原料气体的供给量随着成为各循环的后续循环而减少的方式供给。
14.半导体器件的制造方法，其具有：
形成含有第一元素及第二元素的第一膜的工序；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的工序，
其中，所述第一膜及所述第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：
(a1)供给含有所述第一元素的第一原料气体的工序；和
(b1)供给含有所述第二元素的反应气体的工序，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的工序；
(b2)供给所述第一原料气体的工序；和
(c2)供给含有所述第二元素的反应气体的工序。
15.计算机可读取的记录介质，其记录有利用计算机使衬底处理装置在衬底处理装置的处理室内执行下述步骤的程序：
形成含有第一元素及第二元素的第一膜的步骤；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的步骤，
其中，所述第一膜及所述第二膜中的一者通过将进行下述步骤的循环执行规定次数的步骤而形成：
(a1)供给含有所述第一元素的第一原料气体的步骤；和
(b1)供给含有所述第二元素的反应气体的步骤，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数的步骤而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的步骤；和
(b2)供给含有所述第二元素的反应气体的步骤。
16.计算机可读取的记录介质，其记录有利用计算机使衬底处理装置在衬底处理装置的处理室内执行下述步骤的程序：
(a)供给含有第一元素的第一原料气体的步骤；
(b)供给含有第二元素的反应气体的步骤；
(c)通过将进行(a)及(b)的步骤的循环执行规定次数而形成含有所述第一元素及所述第二元素的膜的步骤；
以(a)中的第一原料气体的供给量随着成为各循环的后续循环而减少的方式供给的步骤。
17.计算机可读取的记录介质，其记录有利用计算机使衬底处理装置在衬底处理装置的处理室内执行下述步骤的程序：
形成含有第一元素及第二元素的第一膜的步骤；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的步骤，
其中，所述第一膜及所述第二膜中的一者通过将进行下述步骤的循环执行规定次数的步骤而形成：
(a1)供给含有所述第一元素的第一原料气体的步骤；和
(b1)供给含有所述第二元素的反应气体的步骤，
所述第一膜及所述第二膜中的另一者通过将进行下述工序的循环执行规定次数的步骤而形成：
(a2)供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体的步骤；
(b2)供给所述第一原料气体的步骤；和
(c2)供给含有所述第二元素的反应气体的步骤。
18.衬底处理装置，其具有：
收容衬底的处理室；
第一原料气体供给***，其向所述处理室内供给包含第一元素的第一原料气体；
第二原料气体供给***，其向所述处理室内供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体；
反应气体供给***，其向所述处理室内供给包含与所述第一元素不同的第二元素的反应气体；和
控制部，其构成为能够对所述第一原料气体供给***、所述第二原料气体供给***及所述反应气体供给***进行控制，以在所述处理室内执行下述处理：
形成含有第一元素及第二元素的第一膜的处理；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的处理，
所述第一膜及所述第二膜中的一者通过将进行(a1)供给所述第一原料气体的处理、和(b1)供给所述反应气体的处理的循环执行规定次数而形成，所述第一膜及所述第二膜中的另一者通过将进行(a2)供给所述第二原料气体的处理、和(b2)供给所述反应气体的处理的循环执行规定次数而形成。
19.衬底处理装置，其具有：
收容衬底的处理室；
第一原料气体供给***，其向所述处理室内供给包含第一元素的第一原料气体；
反应气体供给***，其向所述处理室内供给包含与所述第一元素不同的第二元素的反应气体；和
控制部，其构成为能够对所述第一原料气体供给***及所述反应气体供给***进行控制，以在所述处理室内执行下述处理：
(a)供给所述第一原料气体的处理；
(b)供给所述反应气体的处理；
(c)通过将进行(a)及(b)的处理的循环执行规定次数而形成含有所述第一元素及所述第二元素的膜的处理；
以(a)中的所述第一原料气体的供给量随着成为各循环的后续循环而减少的方式供给的处理。
20.衬底处理装置，其具有：
收容衬底的处理室；
第一原料气体供给***，其向所述处理室内供给包含第一元素的第一原料气体；
第二原料气体供给***，其向所述处理室内供给包含所述第一元素且热分解温度比所述第一原料气体高的第二原料气体；
反应气体供给***，其向所述处理室内供给包含与所述第一元素不同的第二元素的反应气体；和
控制部，其构成为能够对所述第一原料气体供给***、所述第二原料气体供给***及所述反应气体供给***进行控制，以在所述处理室内执行下述处理：
形成含有所述第一元素及所述第二元素的第一膜的工序；和
与所述第一膜邻接地形成含有所述第一元素及所述第二元素、且具有与所述第一膜的特性不同的特性的第二膜的处理，
所述第一膜及所述第二膜中的一者通过将进行(a1)供给所述第一原料气体的处理、和(b1)供给所述反应气体的处理的循环执行规定次数而形成，所述第一膜及所述第二膜中的另一者通过将进行(a2)供给所述第二原料气体的处理、(b2)供给所述第一原料气体的处理、和(c2)供给所述反应气体的处理的循环执行规定次数而形成。
CN202211603674.1A 2022-03-09 2022-12-13 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置 Pending CN116741620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022036043A JP7458432B2 (ja) 2022-03-09 2022-03-09 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP2022-036043 2022-03-09

Publications (1)

Publication Number Publication Date
CN116741620A true CN116741620A (zh) 2023-09-12

Family

ID=84888750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211603674.1A Pending CN116741620A (zh) 2022-03-09 2022-12-13 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置

Country Status (6)

Country Link
US (1) US20230317447A1 (zh)
EP (1) EP4243053A1 (zh)
JP (1) JP7458432B2 (zh)
KR (1) KR20230133180A (zh)
CN (1) CN116741620A (zh)
TW (1) TW202336267A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2008166518A (ja) 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP5388993B2 (ja) 2010-11-18 2014-01-15 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5975617B2 (ja) 2011-10-06 2016-08-23 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP6486479B2 (ja) 2015-09-03 2019-03-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラム、および供給系
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
JP2023131341A (ja) 2023-09-22
JP7458432B2 (ja) 2024-03-29
EP4243053A1 (en) 2023-09-13
KR20230133180A (ko) 2023-09-19
US20230317447A1 (en) 2023-10-05
TW202336267A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
KR101540534B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US9177786B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
US8895455B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
JP7368427B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20150018455A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102023834B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
TW202230514A (zh) 半導體裝置的製造方法，基板處理方法，基板處理裝置，及程式
JP2012221978A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
TWI817260B (zh) 半導體裝置之製造方法、基板處理方法、程式及基板處理裝置
CN116741620A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7524406B2 (ja) 半導体装置の製造方法、プログラム、基板処理装置および基板処理方法
CN113363151B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
TWI840899B (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置、及程式
JP7524442B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230046225A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN116057677A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination