JPS63279183A - 発振器を監視するための集積回路装置および方法 - Google Patents

発振器を監視するための集積回路装置および方法

Info

Publication number
JPS63279183A
JPS63279183A JP63085555A JP8555588A JPS63279183A JP S63279183 A JPS63279183 A JP S63279183A JP 63085555 A JP63085555 A JP 63085555A JP 8555588 A JP8555588 A JP 8555588A JP S63279183 A JPS63279183 A JP S63279183A
Authority
JP
Japan
Prior art keywords
oscillator
frequency
integrated circuit
integrated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63085555A
Other languages
English (en)
Other versions
JP2573920B2 (ja
Inventor
ハインリツヒ、ケスラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS63279183A publication Critical patent/JPS63279183A/ja
Application granted granted Critical
Publication of JP2573920B2 publication Critical patent/JP2573920B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、共に集積されておりかつ外部の周波数基準
器を介して励振されて集積回路の機能を同期制御するク
ロックを供給する発振器を監視するための集積回路装置
に関するものである。
〔従来の技術〕
たとえばマイクロコントローラのように同期クロックに
より制御される集積回路は、回路内に共に集積されて外
部周波数基準器、たとえば水晶振動子により周波数を決
定される発振器により通常の仕方でクロック信号を発生
する。
水晶振動子の損傷または周波数基準器から集積回路に通
ずる導線の断線が起ると、発振器は制御不能な状態に、
また集積回路は不定の状態に陥る。
集積回路が故障すると、集積回路により制御されるシス
テムまたはプロセス、たとえば自動車内のエンジン制御
装置または自動化された工業生産設備は制御不能な状態
に陥る。
集積回路の機能不良に起因するこのような制御不能なシ
ステムまたはプロセス崩壊を、ユーザーにより構成すべ
き外部回路により監視し、また場合によっては除去する
ことは公知である。しかしその際に、一方ではユーザー
が集積回路の構成に関する詳細な知識を存していなけれ
ばならず、また他方では外部監視回路の実現のために追
加的なシステムコストを要するという欠点がある。
〔発明が解決しようとする課題〕
本発明の課題は、前記の公知の回路装置の欠点を回避し
、共に集積されている発振器の不良の際に集積回路を定
められた状態にもたらすため、共に集積されている発振
器の周波数を直接的に監視することにある。
〔課題を解決するための手段〕
このｖ１Ｂ！は、本発明によれば、冒頭に記載した種類
の集積回路装置において、発振器の最低周波数よりも低
い最高周波数を存する予備発振器が共に集積され、また
予備発振器の周波数を発振器の周波数と比較する周波数
比較器が共に集積されることにより解決される。
〔作用効果〕
この回路装置における予備発振器の周波数は発振器の最
低周波数よりも低くなければならないだけであり、安定
化を必要としないので、予備発振器に対しては外部の周
波数基準器を省略し得る。
従って、予備発振器の実現は専ら集積回路部分により、
たとえば集積回路の電圧供給源に接続可能で従ってまた
固有の外部電圧源を必要としないシェミットトリガ回路
により行われ得る。
共に集積されている発振器を励振する周波数基準器の不
良の際には、この発振器の周波数が予備発振器の周波数
よりも低い値に低下する６周波数比較器がこの下方超過
を検出し、また集積回路の動作進行を同期制御するクロ
ックを予備発振器から導き出す、集積回路を介して制御
されるシステムまたはプロセスの制御不能な崩壊はそれ
により排除される。
〔実施態様〕
本発明による回路装置の有利な実施態様では、論理回路
の内部で周波数比較器の応答の際にメモリビットがセッ
トされ、このメモリビットは周波数比較器により検出さ
れた不良を記憶し、また外部リセット信号によってのみ
それ自体は公知の仕方で再び消去され得る。
供給電圧の投入の際に予備発振器は一般に、外部の周波
数基準器に接続されている発振器よりも速く応答するの
で、外部のリセット信号を介して回路装置は投入過程の
後に定められた状態に移され得る。
本発明による回路装置の別の実施態様では、メモリビッ
トは回路の定められた状態を設定し、またはメモリビッ
トは集積回路の異常動作を設定するために利用され得る
。
〔実施例〕 １つのチップの上に集積されている周波数比較器ｌは、
外部水晶振動子３に接続されている発振器２と、同じく
共に集積されている予備発振器４との周波数を与えられ
ている２つの入力端ＡおよびＢを有する０周波数比較器
ｌの出力端には、予備発振器４の周波数ｆ　（Ａ）が発
振器２の周波数ｆ　（Ｂ）よりも高い場合に信号が生じ
、この信号が後段のＲＳフリップフロップ５のなかでメ
モリビットをセットし、このメモリビットが内部クロッ
クを発振器２から予備発振器４へ切換え、また同時にオ
ア回路６を介して内部リセット信号をレリーズする。Ｒ
Ｓフリップフロップ５のＲ入力端にもオア回路６の第２
の入力端にも与えられる外部で発生されたりセット信号
はＲＳフリップフロップ５のなかで周波数比較器１によ
りレリーズされたメモリビットを消去し、またオア回路
６のなかで内部リセット信号を発生する。
【図面の簡単な説明】
図面は本発明による集積回路装置の実施例のブロック回
路図である。 １・・・周波数比較器 ２・・・発振器 ３・・・外部水晶振動子 ４・・・予備発振器 ５・・・ＲＳフリップフロップ ６・・・オア回路

Claims (1)

  1. 【特許請求の範囲】 １）共に集積されておりかつ外部の周波数基準器を介し
    て励振されて集積回路の機能を同期制御するクロックを
    供給する発振器を監視するための集積回路装置において
    、発振器（２）の最低周波数よりも低い最高周波数を有
    する予備発振器（４）が共に集積され、また予備発振器
    （４）の周波数を発振器（２）の周波数と比較する周波
    数比較器（１）が共に集積されることを特徴とする共に
    集積されている発振器を監視するための集積回路装置。 ２）予備発振器（４）が専ら集積された回路部分から成
    っていることを特徴とする請求項１記載の集積回路装置
    。 ３）予備発振器がシュミットトリガ回路を含んでいるこ
    とを特徴とする請求項１または２記載の集積回路装置。 ４）周波数比較器（１）が少なくとも１つのメモリビッ
    トを記憶するための論理回路と接続されていることを特
    徴とする請求項１ないし３の１つに記載の集積回路装置
    。 ５）発振器（２）の周波数が予備発振器（４）の周波数
    よりも低い値に低下する際に、集積回路の機能を同期制
    御するクロックが予備発振器（４）から導き出されるこ
    とを特徴とする請求項１ないし４の１つに記載の共に集
    積されている発振器の監視方法。 ６）発振器（２）から予備発振器（４）への切換の際に
    メモリビットがセットされ、このメモリビットが周波数
    比較により検出された不良を記憶し、また外部リセット
    信号によってのみ再び消去され得ることを特徴とする請
    求項５記載の方法。 ７）メモリビットが回路の定められた状態を設定するた
    めに使用されることを特徴とする請求項６記載の方法。 ８）メモリビットが集積回路の異常動作を設定するため
    に使用されることを特徴とする請求項６記載の方法。
JP63085555A 1987-04-13 1988-04-08 発振器を監視するための集積回路装置および方法 Expired - Lifetime JP2573920B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3712517.6 1987-04-13
DE3712517 1987-04-13

Publications (2)

Publication Number Publication Date
JPS63279183A true JPS63279183A (ja) 1988-11-16
JP2573920B2 JP2573920B2 (ja) 1997-01-22

Family

ID=6325545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63085555A Expired - Lifetime JP2573920B2 (ja) 1987-04-13 1988-04-08 発振器を監視するための集積回路装置および方法

Country Status (5)

Country Link
US (1) US4816776A (ja)
EP (1) EP0286879B1 (ja)
JP (1) JP2573920B2 (ja)
AT (1) ATE76696T1 (ja)
DE (1) DE3871425D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185963A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988901A (en) * 1988-04-15 1991-01-29 Sharp Kabushiki Kaisha Pulse detecting device for detecting and outputting a pulse signal related to the slower frequency input pulse
EP0355466A3 (en) * 1988-08-26 1990-06-20 Motorola, Inc. Integrated circuit with clock generator circuit
US5101127A (en) * 1989-03-23 1992-03-31 Texas Instruments Incorporated Digital integrated frequency discriminator of external clock and internally generated signal backup
ES2060726T3 (es) * 1989-11-21 1994-12-01 Siemens Ag Microprocesador con un oscilador-rc integrado con frecuencia programable.
DE3940745C1 (ja) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
US5140197A (en) * 1990-08-13 1992-08-18 Dallas Semiconductor Corporation Filtered detection plus propagated timing window for stabilizing the switch from crystal to ring oscillator at power-down
US5099153A (en) * 1990-08-13 1992-03-24 Dallas Semiconductor Corporation Frequency-independent monitor circuit
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US5473271A (en) * 1993-02-09 1995-12-05 Dallas Semiconductor Corporation Microprocessor output driver
FR2726921B1 (fr) * 1994-11-16 1997-04-25 Ela Medical Sa Procede d'ajustage d'un parametre electrique d'un dispositif electronique, notamment d'un stimulateur ou d'un defibrillateur cardiaque, et dispositif le mettant en oeuvre
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
US5581699A (en) 1995-05-15 1996-12-03 International Business Machines Corporation System and method for testing a clock signal
US5610561A (en) * 1995-08-18 1997-03-11 Ventritex, Inc. Crystal oscillator and back-up circuit with overspeed and underspeed detection
US5638028A (en) * 1995-10-12 1997-06-10 Microsoft Corporation Circuit for generating a low power CPU clock signal
EP0896761B1 (de) * 1996-04-29 2001-08-01 Infineon Technologies AG Integrierte takterzeugungsschaltung
DE19722114C2 (de) * 1997-05-27 2003-04-30 Bosch Gmbh Robert Taktsignal-Bereitstellungsvorrichtung und -verfahren
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
JP3661573B2 (ja) * 2000-07-24 2005-06-15 株式会社村田製作所 電圧制御発振器、電圧制御発振器装置およびレーダ装置
US6552578B1 (en) 2002-06-10 2003-04-22 Pericom Semiconductor Corp. Power down circuit detecting duty cycle of input signal
US7307481B1 (en) * 2005-10-03 2007-12-11 National Semiconductor Corporation Minimum synchronization frequency discriminator
WO2016119139A1 (en) * 2015-01-28 2016-08-04 Texas Instruments Incorporated Fault detection and self-recovery method for crystal oscillator
KR20220012019A (ko) * 2020-07-22 2022-02-03 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159218A (en) * 1979-05-29 1980-12-11 Toshiba Corp Clock pulse generator
JPS6168532U (ja) * 1984-10-05 1986-05-10

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289097A (en) * 1964-05-11 1966-11-29 Gen Dynamics Corp Emergency clock pulse standby system
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
FR2315736A1 (fr) * 1975-06-25 1977-01-21 Materiel Telephonique Systeme de transmission de signaux periodiques
US4233682A (en) * 1978-06-15 1980-11-11 Sperry Corporation Fault detection and isolation system
US4667328A (en) * 1985-04-29 1987-05-19 Mieczyslaw Mirowski Clocking circuit with back-up clock source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159218A (en) * 1979-05-29 1980-12-11 Toshiba Corp Clock pulse generator
JPS6168532U (ja) * 1984-10-05 1986-05-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185963A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2573920B2 (ja) 1997-01-22
US4816776A (en) 1989-03-28
EP0286879A1 (de) 1988-10-19
ATE76696T1 (de) 1992-06-15
EP0286879B1 (de) 1992-05-27
DE3871425D1 (de) 1992-07-02

Similar Documents

Publication Publication Date Title
JPS63279183A (ja) 発振器を監視するための集積回路装置および方法
JPH0556577A (ja) 電源制御装置
US6121849A (en) Oscillator amplifier with frequency based digital multi-discrete-level gain control and method of operation
JP3323045B2 (ja) 情報処理装置
EP0403047B1 (en) A frequency divider circuit
US6606713B1 (en) Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal
JPH0321928B2 (ja)
US6631467B1 (en) Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal
US5089793A (en) Semiconductor device having an oscillatory circuit
JPH076155A (ja) シングルチップ・マイクロコンピュータ
JP2903031B2 (ja) 放電加工装置用電源回路
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
KR100407569B1 (ko) 발진제어기능을구비한발진회로
JPS61123916A (ja) マイクロコンピユ−タ
JP2669360B2 (ja) クロック発生装置
JPH1115572A (ja) 停電バックアップ回路
JPS595327A (ja) Ｃｍｏｓディジタル制御回路
KR0172802B1 (ko) Plc운전중 i/o 유니트 착탈방법
JPS59189426A (ja) クロツク供給制御方式
SU1539996A1 (ru) Триггерное устройство
JP3218152B2 (ja) パワーダウン制御方式
JP3147441B2 (ja) スイッチング電源制御用半導体装置及びスイッチング電源装置
JPH02266269A (ja) 異常検出回路
JPH064169A (ja) 半導体装置
JPS63269825A (ja) 入出力回路