JP2000022072A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP2000022072A
JP2000022072A JP19163398A JP19163398A JP2000022072A JP 2000022072 A JP2000022072 A JP 2000022072A JP 19163398 A JP19163398 A JP 19163398A JP 19163398 A JP19163398 A JP 19163398A JP 2000022072 A JP2000022072 A JP 2000022072A
Authority
JP
Japan
Prior art keywords
terminal group
semiconductor chip
input
output terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19163398A
Other languages
English (en)
Inventor
Takeyoshi Ochiai
勇悦 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19163398A priority Critical patent/JP2000022072A/ja
Publication of JP2000022072A publication Critical patent/JP2000022072A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路パッケージを構成する半導体チップ
の単独テストを部品点数を増加させることなく可能とし
たマルチチップモジュールを提供する。 【解決手段】 第一の半導体チップ２に、外部からテス
ト信号を入力する入力端子群１２と、通常モードとテス
トモードを切り替える切替回路２１０と出力をチップ外
部でモニターする出力端子群１４を設け、第二の半導体
チップ３に、外部からテスト信号を入力する入力端子群
１５と、前記入力をモニターする出力端子群１７と通常
モードとテストモードを切り替える切替回路３００を設
け、入力端子群１１または入力端子群１５からテスト信
号を供給して第一の半導体チップ２または第二の半導体
チップ３のテストを行なうと共に、各半導体チップ２，
３間の接続テストを行なうようにしたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の半導体チップ
を一つのパッケージに搭載したマルチチップモジュー
ル、特にそのテスト装置を内蔵したマルチチップモジュ
ールに関するものである。
【０００２】
【従来の技術】近年、各種電子機器の小型軽量化に伴
い、ハードウエア構成として複数の半導体チップを一つ
のパッケージに内蔵したいわゆるマルチチップモジュー
ルが採用され始めている。マルチチップモジュールにし
た場合、内蔵されている各半導体チップのそれぞれの機
能をテストすることが大変重要になっており、そのテス
ト装置を内蔵したマルチチップモジュールとしては、例
えば特開平５−１３６６２号公報に記載されているもの
が知られている。
【０００３】以下、従来のこの種のマルチチップモジュ
ールについて図面を参照しながら説明する。図５は従来
のマルチチップモジュールの構成を示すブロック図であ
り、図中、１は集積回路パッケージであり、入力端子群
１１、出力端子群１８、入出力端子群１９、切替制御端
子群２０を有している。２は機能Ａを有する第一の半導
体チップであり、入力端子群２１、出力端子群２４を有
する。３は機能Ｂを有する第二の半導体チップであり、
入力端子群３１、出力端子群３５を有する。４は第一の
半導体チップ２と第二の半導体チップ３の接続や切断を
行う切替用チップであり、入力端子群４１、入出力端子
群４２、切替制御端子群４３、出力端子群４４を有す
る。なお、切替用チップ４は切替制御端子群４３に論理
レベル“Ｌ，Ｌ”を印加すると、入力端子群４１に入力
された信号が出力端子群４４からそのまま出力される。
また、切替制御端子群４３に論理レベル“Ｌ，Ｈ”を印
加すると、入出力端子群４２に入力された信号が出力端
子群４４からそのまま出力される。さらに切替制御端子
群４３に論理レベル“Ｈ，Ｌ”を印加すると、入力端子
群４１に入力された信号が入出力端子群４２からそのま
ま出力されるようになっている。
【０００４】図５における各端子の接続関係は次のよう
になっている。すなわち、集積回路パッケージ１の入力
端子群１１と第一の半導体チップ２の入力端子群２１が
接続され、第一の半導体チップ２の出力端子群２４と切
替用チップ４の入力端子群４１が接続され、集積回路パ
ッケージ１の入出力端子群１９と切替用チップ４の入出
力端子群４２が接続され、集積回路パッケージ１の切替
制御端子群２０と切替用チップ４の切替制御端子群４３
が接続され、切替用チップ４の出力端子群４４と第二の
半導体チップ３の入力端子群３１が接続され、第二の半
導体チップ３の出力端子群３５と集積回路パッケージの
出力端子群１８がそれぞれ接続されている。
【０００５】以下その動作について説明する。第一の半
導体チップ２をテストする場合は、まず、切替制御端子
群２０に論理レベル“Ｈ，Ｌ”を印加し、次に入力端子
群１１に第一の半導体チップ２の機能を確認するための
テスト信号を入力する。第一の半導体チップ２で信号処
理された結果は出力端子群２４から出力される。切替用
チップ４は入力端子群４１に入力された信号が入出力端
子群４２からそのまま出力されるようになっているた
め、第一の半導体チップ２の出力は入出力端子群１９に
出力されるので、第一の半導体チップ２をテストするこ
とができる。
【０００６】次に、第二の半導体チップ３をテストする
場合は、まず、切替制御端子群２０に論理レベル“Ｌ，
Ｈ”を印加し、次に入出力端子群１９に第二の半導体チ
ップ３の機能を確認するためのテスト信号を入力する。
切替用チップ４は入出力端子群４２に入力された信号が
出力端子群４４からそのまま出力されるようになってい
るため、入出力端子群１９に入力された信号は第二の半
導体チップ３の入力端子群３１に入力される。第二の半
導体チップ３で信号処理された結果は出力端子群３５を
通り集積回路パッケージ１の出力端子群１８から出力さ
れるので、第二の半導体チップ３をテストすることがで
きる。
【０００７】
【発明が解決しようとする課題】しかしながらこのよう
な構成では、第一の半導体チップと第二の半導体チップ
の他に切替用チップが必要であるため、集積回路パッケ
ージを構成するための部品点数が増加してしまうという
問題点があった。
【０００８】本発明は上記従来の問題点を解決するもの
であり、集積回路パッケージを構成する半導体チップの
単独テストを部品点数を増加させることなく可能とした
マルチチップモジュールを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のマルチチップモ
ジュールは、各半導体チップ内に、半導体チップ間を接
続する端子と共に出力をチップ外部でモニターするため
の外部端子とテスト信号を入力するための外部端子と通
常モードとテストモードを切り替えるための切替手段を
備えたものである。
【００１０】この発明によれば、集積回路パッケージ内
に切替用チップを設置しなくても各半導体チップを単独
でテストできるので、従来のように、テストのために部
品点数を増加させることがなく、容易にテストを行なう
ことができる。
【００１１】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。なお、前記従来のも
の及び各実施の形態において同一の部分については同一
の符号を用いるものとする。
【００１２】（実施の形態１）図１は本発明のマルチチ
ップモジュールの実施の形態１における構成を示すブロ
ック図であり、図中、１は集積回路パッケージ、２は集
積回路パッケージ１に内蔵された機能Ａを有する第一の
半導体チップ、３は第一の半導体チップ２と同様に集積
回路パッケージ１に内蔵された機能Ｂを有する第二の半
導体チップである。集積回路パッケージ１は、入力端子
群１１および第一の半導体チップの出力を外部からモニ
ターするための出力端子群１４および出力端子群１８を
有している。第一の半導体チップ２は、入力端子群２
１、第二の半導体チップに信号を出力するための出力端
子群２４、出力をモニターするための出力端子群２５、
機能回路２００を有する。機能回路２００は入力端子群
２０１、出力端子群２０２を有する。第二の半導体チッ
プ３は、入力端子群３１、出力端子群３５を有する。
【００１３】図１における各端子の接続関係は次のよう
になっている。集積回路パッケージ１の入力端子群１１
と第一の半導体チップ２の入力端子群２１と機能回路２
００の入力端子群２０１がそれぞれ接続され、また、機
能回路２００の出力端子群２０２と出力端子群２４と第
二の半導体チップ３の入力端子群３１およびモニター用
出力端子群２５と集積回路パッケージ１の出力端子群１
４がそれぞれ接続され、更に、第二の半導体チップ３の
出力端子群３５と集積回路パッケージ１の出力端子群１
８がそれぞれ接続されている。
【００１４】以下、その動作について説明するが、本実
施の形態においては第一の半導体チップ２を単独にテス
トする場合について述べる。まず、集積回路パッケージ
１の入力端子群１１にテスト信号を入力する。入力され
たテスト信号は第一の半導体チップ２の入力端子群２１
を通り、機能回路２００に供給されてこのテスト信号に
対応した信号処理が行なわれ、出力端子群２０２に出力
される。出力端子群２０２から出力された信号は、第一
の半導体チップ２の出力端子群２４に出力されると同時
に、出力端子群２５を通って集積回路パッケージ１の出
力端子群１４にも出力される。このため、第一の半導体
チップ２を単独でテストすることができる。
【００１５】以上のように本実施の形態によれば、半導
体チップ内に半導体チップ間を接続する端子群と共に出
力をチップ外部でモニターするための出力端子群を備え
ることにより、従来のような切替用チップを用いること
なく半導体チップを単独でテストすることができる。
【００１６】（実施の形態２）図２は本発明のマルチチ
ップモジュールの実施の形態２おける構成を示すブロッ
ク図であり、図中、１は集積回路パッケージ、２は集積
回路パッケージ１に内蔵された機能Ａを有する第一の半
導体チップ、３は第一の半導体チップ２と同様に集積回
路パッケージ１に内蔵された機能Ｂを有する第二の半導
体チップである。集積回路パッケージ１は、入力端子群
１１、第二の半導体チップ３にテスト信号を入力するた
めの入力端子群１５、通常モードとテストモードを選択
するための切替制御端子１６、出力端子群１８を有して
いる。第一の半導体チップ２は、入力端子群２１、出力
端子群２４を有する。第二の半導体チップ３は、入力端
子群３１、テスト信号を入力するための入力端子群３
２、通常モードとテストモードを選択するための切替制
御端子３３、出力端子群３５、切替回路３００、機能回
路３１０を有する。切替回路３００は入力端子群３０
１、テスト信号を入力する入力端子群３０２、切替制御
端子３０３、出力端子群３０４を有する。機能回路３１
０は、入力端子群３１１、出力端子群３１２を有する。
【００１７】図２における各端子の接続関係は次のよう
になっている。すなわち、集積回路パッケージ１の入力
端子群１１と第一の半導体チップ２の入力端子群２１が
接続され、第一の半導体チップ２の出力端子群２４と第
二の半導体チップ３の入力端子群３１と切替回路３００
の入力端子群３０１が接続され、集積回路パッケージ１
の入力端子群１５と第二の半導体チップ３の入力端子群
３２と切替回路３００の入力端子群３０２が接続され、
集積回路パッケージ１の切替制御端子１６と第二の半導
体チップ３の切替制御端子３３と切替回路３００の切替
制御端子３０３が接続され、切替回路３００の出力端子
群３０４と機能回路３１０の入力端子群３１１が接続さ
れ、機能回路３１０の出力端子群３１２と第二の半導体
チップ３の出力端子群３５と集積回路パッケージ１の出
力端子群１８がそれぞれ接続されている。
【００１８】ここで、第二の半導体チップ３の切替回路
３００は、切替制御端子３０３に論理レベル“Ｌ”を入
力すると、入力端子群３０１から入力された信号がその
まま出力端子群３０４に出力されるようになっており、
また、切替制御端子３０３に論理レベル“Ｈ”を入力す
ると、入力端子群３０２から入力された信号がそのまま
出力端子群３０４に出力されるようになっている。
【００１９】以下、その動作について説明するが、本実
施の形態においては第二の半導体チップ３を単独にテス
トする場合について述べる。まず、集積回路パッケージ
１の切替制御端子１６に論理レベル“Ｈ”を入力する。
次に入力端子群１５から第二の半導体チップ３をテスト
するための信号を入力すると、第二の半導体チップ３の
切替回路３００は入力端子群３０２から入力された信号
がそのまま出力端子群３０４に出力されるようになって
いるので、集積回路パッケージ１の入力端子群１５から
入力されたテスト信号はそのまま機能回路３１０に入力
される。機能回路３１０は入力されたテスト信号に対応
した信号処理を行い、その結果を出力端子群３１２に出
力し、出力された信号は第二の半導体チップ３を通って
集積回路パッケージ１の出力端子群１８に出力される。
このため、第一の半導体チップ２を単独でテストするこ
とができる。
【００２０】以上のように本実施の形態によれば、集積
回路パッケージに内蔵される複数の半導体チップにおい
て、前段の半導体チップから信号を受け取る入力端子群
の他に、テスト信号を入力するための入力端子群と、通
常モードとテストモードを切り替えるための切替手段を
設けることにより、従来のような切替用チップを用いる
ことなく半導体チップを単独でテストできる。
【００２１】（実施の形態３）図３は本発明のマルチチ
ップモジュールの実施の形態３おける構成を示すブロッ
ク図であり、図中、１は集積回路パッケージ、２は集積
回路パッケージ１に内蔵された機能Ａを有する第一の半
導体チップ、３は第一の半導体チップ２と同様に、集積
回路パッケージ１に内蔵された機能Ｂを有する第二の半
導体チップである。集積回路パッケージ１は、入力端子
群１１、テスト信号を入力するための入力端子群１２、
通常モードとテストモードを選択するための切替制御端
子１３、第二の半導体チップ３に入力される信号をモニ
ターするための出力端子群１７、出力端子群１８を有し
ている。第一の半導体チップ２は、入力端子群２１、テ
スト信号を入力するための入力端子群２２、通常モード
とテストモードを選択するための切替制御端子２３、出
力端子群２４、機能回路２００、切替回路２１０を有す
る。機能回路２００は入力端子群２０１、出力端子群２
０２を有する。切替回路２１０は入力端子群２１１、テ
スト信号を入力するための入力端子群２１２、通常モー
ドとテストモードを選択するための切替制御端子２１
３、出力端子群２１４を有する。第二の半導体チップ３
は、入力端子群３１、入力される信号をモニターするた
めの出力端子群３４、出力端子群３５、機能回路３１０
を有する。機能回路３１０は、入力端子群３１１、出力
端子群３１２を有する。
【００２２】図３における各端子の接続関係は次のよう
になっている。集積回路パッケージ１の入力端子群１１
と第一の半導体チップ２の入力端子群２１と機能回路２
００の入力端子群２０１が接続され、機能回路２００の
出力端子群２０２と切替回路２１０の入力端子群２１１
が接続され、集積回路パッケージ１の入力端子群１２と
第一の半導体チップ２の入力端子群２２と切替回路２１
０の入力端子群２１２が接続され、集積回路パッケージ
１の切替制御端子１３と第一の半導体チップ２の切替制
御端子２３と切替回路２１０の切替制御端子２１３が接
続され、切替回路２１０の出力端子群２１４と第一の半
導体チップ２の出力端子群２４と第二の半導体チップ３
の入力端子群３１と機能回路３１０の入力端子群３１１
および第二の半導体チップ３の出力端子群３４と集積回
路パッケージ１の出力端子群１７がそれぞれ接続され、
機能回路３１０の出力端子群３１２と第二の半導体チッ
プ３の出力端子群３５と集積回路パッケージ１の出力端
子群１８がそれぞれ接続されている。
【００２３】ここで第一の半導体チップ２の切替回路２
１０は、切替制御端子２１３に論理レベル“Ｌ”を入力
すると、入力端子群２１１から入力された信号がそのま
ま出力端子群２１４に出力されるようになっており、ま
た、切替制御端子２１３に論理レベル“Ｈ”を入力する
と、入力端子群２１２から入力された信号がそのまま出
力端子群２１４に出力されるようになっている。
【００２４】以下、その動作について説明するが、本実
施の形態においては第一の半導体チップ２と第二の半導
体チップ３の接続をテストする場合について述べる。
【００２５】まず、集積回路パッケージ１の切替制御端
子１３に論理レベル“Ｈ”を入力すると共に、集積回路
パッケージ１の入力端子群１２から任意の信号を入力す
ると切替回路２１０は入力端子群２１２から入力された
信号がそのまま出力端子群２１４に出力されるようにな
っているので、入力端子群１２から入力された信号は切
替回路２１０の出力端子群２１４からそのまま出力さ
れ、第一の半導体チップ２の出力端子群２４に出力され
る。この信号は図示したように集積回路パッケージ１の
出力端子群１７でモニターできるため、第一の半導体チ
ップ２と第二の半導体チップ３の接続をテストすること
ができる。
【００２６】以上のように本実施の形態によれば、集積
回路パッケージに内蔵される複数の半導体チップの接続
部において、前段の半導体チップの出力部にテスト信号
を入力するための入力端子群と、通常モードとテストモ
ードを切り替えるための切替手段を設け、さらに次段の
半導体チップの入力部に入力される信号をモニターする
ための出力端子群を設けることにより、半導体チップ間
の接続を非常に簡単にテストできる。
【００２７】（実施の形態４）図４は本発明のマルチチ
ップモジュールの実施の形態４おける構成を示すブロッ
ク図であり、本実施の形態は前記の実施の形態１，２，
３を統合したものである。図中、１は集積回路パッケー
ジ、２は集積回路パッケージ１に内蔵された機能Ａを有
する第一の半導体チップ、３は第一の半導体チップ２と
同様に、集積回路パッケージ１に内蔵された機能Ｂを有
する第二の半導体チップである。集積回路パッケージ１
は、入力端子群１１、第一の半導体チップ２にテスト信
号を入力するための入力端子群１２、通常モードとテス
トモードを選択するための切替制御端子１３、第一の半
導体チップ２の出力を外部からモニターするための出力
端子群１４、第二の半導体チップ３にテスト信号を入力
するための入力端子群１５、通常モードとテストモード
を選択するための切替制御端子１６、入力される信号を
モニターするための出力端子群１７、出力端子群１８を
有している。第一の半導体チップ２は入力端子群２１、
テスト信号を入力するための入力端子群２２、通常モー
ドとテストモードを選択するための切替制御端子２３、
出力端子群２４、第一の半導体チップ２の出力をモニタ
ーするための出力端子群２５、機能回路２００、切替回
路２１０を有する。機能回路２００は入力端子群２０
１、出力端子群２０２を有する。切替回路２１０は入力
端子群２１１、テスト信号を入力するための入力端子群
２１２、切替制御端子２１３、出力端子群２１４を有す
る。第二の半導体チップ３は、入力端子群３１、テスト
信号を入力するための入力端子群３２、通常モードとテ
ストモードを選択するための切替制御端子３３、入力さ
れる信号をモニターするための出力端子群３４、出力端
子群３５、切替回路３００、機能回路３１０を有する。
切替回路３００は入力端子群３０１、テスト信号を入力
するための入力端子群３０２、切替制御端子３０３、出
力端子群３０４を有する。機能回路３１０は、入力端子
群３１１、出力端子群３１２を有する。
【００２８】図４における各端子の接続関係は次のよう
になっている。集積回路パッケージ１の入力端子群１１
と第一の半導体チップ２の入力端子群２１と機能回路２
００の入力端子群２０１が接続され、機能回路２００の
出力端子群２０２と切替回路２１０の入力端子群２１
１、第一の半導体チップ２の出力端子群２５と集積回路
パッケージ１の出力端子群１４が接続され、集積回路パ
ッケージ１の入力端子群１２と第一の半導体チップ２の
入力端子群２２と切替回路２１０の入力端子群２１２が
接続され、集積回路パッケージ１の切替制御端子１３と
第一の半導体チップ２の切替制御端子２３と切替回路２
１０の切替制御端子２１３が接続され、切替回路２１０
の出力端子群２１４と第一の半導体チップ２の出力端子
群２４と第二の半導体チップ３の入力端子群３１と切替
回路３００の入力端子群３０１および出力端子群３４と
集積回路パッケージ１の出力端子群１７が接続され、集
積回路パッケージ１の入力端子群１５と第二の半導体チ
ップ３の入力端子群３２と切替回路３００の入力端子群
３０２が接続され、集積回路パッケージ１の切替制御端
子１６と第二の半導体チップ３の切替制御端子３３と切
替回路３００の切替制御端子３０３が接続され、切替回
路３００の出力端子群３０４と機能回路３１０の入力端
子群３１１が接続され、機能回路３１０の出力端子群３
１２と第二の半導体チップ３の出力端子群３５と集積回
路パッケージ１の出力端子群１８がそれぞれ接続されて
いる。
【００２９】ここで、第一の半導体チップ２の切替回路
２１０は切替制御端子２１３に論理レベル“Ｌ”を入力
すると、入力端子群２１１から入力された信号がそのま
ま出力端子群２１４に出力されるようになっており、ま
た、切替制御端子２１３に論理レベル“Ｈ”を入力する
と、入力端子群２１２から入力された信号がそのまま出
力端子群２１４に出力されるようになっている。第二の
半導体チップ３の切替回路３００は、切替制御端子３０
３に論理レベル“Ｌ”を入力すると、入力端子群３０１
から入力された信号がそのまま出力端子群３０４に出力
されるようになっており、また、切替制御端子３０３に
論理レベル“Ｈ”を入力すると、入力端子群３０２から
入力された信号がそのまま出力端子群３０４に出力され
るようになっている。
【００３０】以下、その動作について説明する。
【００３１】まず、第一の半導体チップ２をテストする
場合について説明する。集積回路パッケージ１の入力端
子群１１にテスト信号を入力すると、前記入力されたテ
スト信号は入力端子群２１を通って機能回路２００に入
力される。機能回路２００では入力されたテスト信号に
応じた信号処理を行い、出力端子群２０２より出力す
る。出力端子群２０２より出力された信号は出力端子群
２５を通って集積回路パッケージ１の出力端子群１４か
ら出力される。したがって第一の半導体チップ２をテス
トすることができる。
【００３２】次に第二の半導体チップ３をテストする場
合について説明する。切替制御端子１６に論理レベル
“Ｈ”を入力する。次に入力端子群１５にテスト信号を
入力すると、切替回路３００は入力端子群３０２から入
力された信号をそのまま出力端子群３０４に出力するよ
うになっているので、入力端子群１５から入力されたテ
スト信号は機能回路３１０に入力される。機能回路３１
０は入力されたテスト信号に対応した信号処理を行い、
これを出力端子群３１２に出力する。出力端子群３１２
から出力された信号は、出力端子群３５を通って集積回
路パッケージ１の出力端子群１８から出力される。した
がって、第二の半導体チップ３をテストすることができ
る。
【００３３】次に、第一の半導体チップ２と第二の半導
体チップ３の接続をテストする場合について説明する。
切替制御端子１３に論理レベル“Ｈ”を入力すると共
に、集積回路パッケージ１の入力端子群１２から任意の
信号を入力する。切替回路２１０は入力端子群２１２か
ら入力された信号がそのまま出力端子群２１４に出力す
るようになっているので、入力端子群１２から入力され
た信号は切替回路２１０の出力端子群２１４からそのま
ま出力され、第一の半導体チップ２の出力端子群２４に
出力される。さらに、出力端子群２４から出力された信
号は、第二の半導体チップ３の入力端子群３１および出
力端子群３４を通って集積回路パッケージ１の出力端子
群１７から出力される。このため、第一の半導体チップ
２と第二の半導体チップ３の接続をテストすることがで
きる。
【００３４】以上のように本実施の形態によれば、半導
体チップ内に、半導体チップ間を接続する端子群と共に
出力をチップ外部でモニターするための出力端子群を備
え、また、集積回路パッケージに内蔵される複数の半導
体チップにおいて、前段の半導体チップから信号を受け
取る入力端子群の他に、テスト信号を入力するための入
力端子群と、通常モードとテストモードを切り替えるた
めの切替手段を設け、さらに、集積回路パッケージに内
蔵される複数の半導体チップの接続部において、前段の
半導体チップの出力部にテスト信号を入力するための入
力端子群と、通常モードとテストモードを切り替えるた
めの切替手段を設けると共に、次段の半導体チップの入
力部に入力される信号をモニターするための出力端子群
を設けることにより、集積回路パッケージ内の各半導体
チップを単独でテストすることができ、また、半導体チ
ップ間の接続を非常に簡単にテストできる。
【００３５】なお、実施の形態４においては、第一の半
導体チップ１の出力をモニターするための出力端子群２
５を設けて、すなわち第一の半導体チップ１の外部端子
数を増やしてテストするようにしたが、第一の半導体チ
ップ１内に切替回路を設けて他の出力端子群と切り替え
（容易に実施できるため、各図には記載していない）て
これら出力端子群２５を共用することにより、外部端子
数を削減できることは明らかである。同様に第二の半導
体チップ３の入力端子群３２も、他の入力端子群と共用
できることは言うまでもない。
【００３６】
【発明の効果】以上のように本発明によれば、集積回路
パッケージ内の各半導体チップを単独でテストできると
共に、半導体チップ間の接続も非常に簡単にテストで
き、さらに、従来のようなテストのための切替用チップ
は不要となるので、マルチチップモジュールを構成する
部品点数を削減することができるという有利な効果が得
られる。
【図面の簡単な説明】
【図１】本発明のマルチチップモジュールの実施の形態
１における構成を示すブロック図
【図２】本発明のマルチチップモジュールの実施の形態
２における構成を示すブロック図
【図３】本発明のマルチチップモジュールの実施の形態
３における構成を示すブロック図
【図４】本発明のマルチチップモジュールの実施の形態
４における構成を示すブロック図
【図５】従来のマルチチップモジュールの構成を示すブ
ロック図
【符号の説明】
１ 集積回路パッケージ ２ 第一の半導体チップ ３ 第二の半導体チップ １１，１２，１５，２１，２２，３１，３２，２０１，
２１１，２１２，３０１，３０２，３１１ 入力端子群 １３，１６，２３，３３，２１３，３０３ 切替制御端
子 １４，１７，１８，２４，２５，３４，３５，２０２，
２１４，３０４，３１２出力端子群 ２００，３１０ 機能回路 ２１０，３００ 切替回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/66

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップを内蔵した集積回路
    パッケージであって、内蔵された第一の半導体チップ
    に、第一の出力端子群と同じ信号を外部に出力する第二
    の出力端子群を具備したことを特徴とするマルチチップ
    モジュール。
  2. 【請求項２】 複数の半導体チップを内蔵した集積回路
    パッケージであって、内蔵された第二の半導体チップ
    に、テスト信号を供給する入力端子群と、通常モードと
    テストモードを切り替える切替手段を具備したことを特
    徴とするマルチチップモジュール。
  3. 【請求項３】 複数の半導体チップを内蔵した集積回路
    パッケージであって、内蔵された第一の半導体チップに
    テスト信号を供給する入力端子群と、通常モードとテス
    トモードを切り替える切替手段を備え、かつ、内蔵され
    た第二の半導体チップに入力信号を外部に出力する出力
    端子群を具備したことを特徴とするマルチチップモジュ
    ール。
  4. 【請求項４】 複数の半導体チップを内蔵した集積回路
    パッケージであって、内蔵された第一の半導体チップ
    に、第一の出力端子群と同じ信号を外部に出力する第二
    の出力端子群と、テスト信号を供給する入力端子群と、
    通常モードとテストモードを切り替える切替手段を備
    え、かつ、第二の半導体チップに、第一の入力端子群と
    同じ信号を出力する出力端子群と、テスト信号を供給す
    る入力端子群と、通常モードとテストモードを切り替え
    る切替手段を具備したことを特徴とするマルチチップモ
    ジュール。
JP19163398A 1998-07-07 1998-07-07 マルチチップモジュール Pending JP2000022072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19163398A JP2000022072A (ja) 1998-07-07 1998-07-07 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19163398A JP2000022072A (ja) 1998-07-07 1998-07-07 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JP2000022072A true JP2000022072A (ja) 2000-01-21

Family

ID=16277909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19163398A Pending JP2000022072A (ja) 1998-07-07 1998-07-07 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JP2000022072A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332440A (ja) * 2002-05-07 2003-11-21 Megic Corp 高性能サブシステムの設計および組立体
US6844624B1 (en) 2003-06-26 2005-01-18 Renesas Technology Corp. Multichip module
US7378735B2 (en) 1999-03-01 2008-05-27 Megica Corporation High performance sub-system design and assembly
JP2010239137A (ja) * 2010-04-21 2010-10-21 Megic Corp 高性能サブシステムの設計および組立体
US7868454B2 (en) 1999-03-01 2011-01-11 Megica Corporation High performance sub-system design and assembly
US7982217B2 (en) 2001-03-19 2011-07-19 Renesas Electronics Corporation Semiconductor device and its test method
US8013448B2 (en) 1999-02-08 2011-09-06 Megica Corporation Multiple selectable function integrated circuit module

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013448B2 (en) 1999-02-08 2011-09-06 Megica Corporation Multiple selectable function integrated circuit module
US8471389B2 (en) 1999-02-08 2013-06-25 Megica Corporation Multiple selectable function integrated circuit module
US7868463B2 (en) 1999-03-01 2011-01-11 Megica Corporation High performance sub-system design and assembly
US7535102B2 (en) 1999-03-01 2009-05-19 Megica Corporation High performance sub-system design and assembly
US7868454B2 (en) 1999-03-01 2011-01-11 Megica Corporation High performance sub-system design and assembly
US7923848B2 (en) 1999-03-01 2011-04-12 Megica Corporation High performance sub-system design and assembly
US7999381B2 (en) 1999-03-01 2011-08-16 Megica Corporation High performance sub-system design and assembly
US7378735B2 (en) 1999-03-01 2008-05-27 Megica Corporation High performance sub-system design and assembly
US8399988B2 (en) 1999-03-01 2013-03-19 Megica Corporation High performance sub-system design and assembly
US7982217B2 (en) 2001-03-19 2011-07-19 Renesas Electronics Corporation Semiconductor device and its test method
JP2003332440A (ja) * 2002-05-07 2003-11-21 Megic Corp 高性能サブシステムの設計および組立体
US6844624B1 (en) 2003-06-26 2005-01-18 Renesas Technology Corp. Multichip module
JP2010239137A (ja) * 2010-04-21 2010-10-21 Megic Corp 高性能サブシステムの設計および組立体

Similar Documents

Publication Publication Date Title
JP2004061299A (ja) 半導体装置
US7739571B2 (en) Semiconductor integrated circuit and system LSI having a test expected value programming circuit
JP2004085366A (ja) マルチチップモジュールおよびそのテスト方法
JP2000022072A (ja) マルチチップモジュール
US5132614A (en) Semiconductor device and method and apparatus for testing the same
JPH05264667A (ja) テスト回路
US6646952B2 (en) Semiconductor circuit and semiconductor device
US6714002B2 (en) Integrated semiconductor circuit and multi-chip module with a plurality of integrated semiconductor circuits
KR100452326B1 (ko) 반도체 메모리장치의 동작전압 모드 선택 방법
JP2937619B2 (ja) 半導体集積回路装置
JP2005159111A (ja) マルチチップ型半導体装置
JPH0744415A (ja) 半導体集積回路装置
US6759890B2 (en) Integrated semiconductor module with a bridgeable input low-pass filter
JP2004037254A (ja) スキャンテスト装置
JPH06112205A (ja) 半導体集積回路装置
JPH1140739A (ja) 電子回路装置
JP2000187063A (ja) 半導体集積回路
JPH10241391A (ja) 半導体集積回路
KR0146524B1 (ko) 반도체 메모리 장치
JPH0317577A (ja) 半導体集積回路
JPH05235281A (ja) 半導体集積回路
JPH07226439A (ja) 半導体集積回路
JPH11248802A (ja) 半導体装置
JPH0961496A (ja) 半導体集積回路装置および論理テスト方法
JPH10325851A (ja) 制御用ｉｃ搭載テスタ治具