JP2021041595A - 駆動装置および記録装置 - Google Patents

Abstract

【課題】発光素子を駆動する駆動装置の回路規模を抑制した記録装置を提供する。【解決手段】複数の発光素子が配されている発光素子アレイ２０１−１〜２０１−２８と、入力される電圧に応じた電流を生成する複数の駆動回路３０１−１ａ〜３０１−１４ａを備え、複数の駆動回路３０１−１ａ〜３０１−１４ａのそれぞれは、少なくとも１つの負荷素子アレイ２０１−１〜２０１−２８に配された複数の負荷素子にそれぞれ電流を供給する複数の出力回路を備える。【選択図】図３

Description

本発明は、駆動装置および記録装置に関する。

特許文献１には、定電流駆動によって発光制御を行う駆動回路が示されている。濃度データ信号に応じたアナログの出力電圧を各ＬＥＤに対応した電流設定回路に供給し、電流設定回路が出力電圧に従った電流を各ＬＥＤに供給することによって、ＬＥＤごとの発光出力を制御することができる。

特開平７−１５６４４４号公報

特許文献１に示されるような、多数のＬＥＤのような負荷素子がそれぞれ配列された複数の発光素子アレイを駆動する駆動回路において、駆動回路が搭載された駆動装置のチップ面積の増大を抑制するために、駆動回路の回路規模を抑制する必要がある。

本発明は、駆動装置の回路規模の抑制に有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る駆動装置は、入力される電圧に応じた電流を生成する複数の駆動回路を備え、複数の駆動回路のそれぞれは、少なくとも１つの負荷素子アレイに配された複数の負荷素子にそれぞれ電流を供給する複数の出力回路を備えることを特徴とする。

本発明によれば、駆動装置の回路規模の抑制に有利な技術を提供することができる。

本実施形態おける駆動装置の構成例を示すブロック図。 図１の駆動装置が駆動する発光素子アレイの発光量のばらつきの例を示す図。 図１の駆動装置と発光素子アレイとの関係を示す図。 図１の駆動装置の駆動回路の構成例を示す回路図。 図１の駆動装置によって駆動される発光素子アレイの構成例を示す回路図。 図５の発光素子アレイの駆動タイミングの例を示す図。 図１の駆動装置の駆動タイミングの例を示す図。 図３の駆動装置と発光素子アレイとの関係の変形例を示す図。 図１の駆動装置を備える記録装置の構成例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

以下の説明において、本実施形態の駆動装置が、露光ヘッドとして負荷素子である発光素子を駆動する場合を例に説明を行う。また、発光素子として発光サイリスタを用いる例を示す。しかしながら、本実施形態の駆動装置は、発光素子の発光制御に限らず、電流駆動型の素子全般の電流制御に適用することが可能である。電流駆動型の素子の中でも発光素子は、画像形成装置などの記録装置に多く利用されるため、高精度な制御が必要となりうる。また、画像形成装置などの記録装置において、多くの発光素子が配されるため、駆動装置の回路規模が大きくなりうる。そこで、駆動装置の回路規模を抑制し、かつ、高精度に発光を制御することが可能となる本実施形態の駆動装置について説明する。

図１〜図８を参照して、本実施形態による駆動装置の構造および動作について説明する。図１は、本実施形態における駆動装置１００の構成例を示すブロック図である。駆動装置１００は、データ受信部１０１、期間制御部１０２、タイミング制御部１０３、電圧制御部１０４、制御信号生成部１０５、駆動部１０６、メモリ１０７を含みうる。データ受信部１０１は、駆動装置１００の外部から少なくとも１つの発光素子アレイ２０１が配された発光部２００に対応した画像データを受信し、発光素子アレイ２０１を並列に処理可能にする回路を有する。期間制御部１０２は、データ受信部１０１から入力したデータに応じて発光素子アレイ２０１に配された発光素子に出力するパルス信号（以降ｄｒｉｖｅ信号と呼ぶ場合がある。）を生成する。後述するが、このｄｒｉｖｅ信号によって、発光素子アレイ２０１に配された各発光素子を駆動させる期間が制御される。ｄｒｉｖｅ信号を出力するタイミングは、タイミング制御部１０３によって制御される。タイミング制御部１０３は、駆動装置１００の外部から入力する信号から、各発光素子アレイ２０１に対応した同期信号を生成し、期間制御部１０２、制御信号生成部１０５に送信する。電圧制御部１０４は、駆動部１０６に配される駆動回路に供給する電圧を制御する。電圧制御部１０４は、発光部２００の発光素子アレイ２０１に配された複数の発光素子のそれぞれを駆動制御するための情報を記憶したメモリ１０７の情報に基づいて、駆動部１０６のそれぞれの駆動回路に電圧を供給しうる。メモリ１０７には、例えば、工場の検査工程などにおいて調整目標光量と各発光素子の光量との差を検出し、調整目標値の光出力が得られる駆動電圧データＶｘが記憶されている。例えば、駆動制御のための情報として、各発光素子の目標光量と駆動電圧との関係を示すルックアップテーブルや演算式が、メモリ１０７に記憶されていてもよい。制御信号生成部１０５は、タイミング制御部１０３で生成された同期信号に応じて、発光素子アレイ２０１に配されたシフトサイリスタを転送するための制御信号Φｓ、Φ１、Φ２を生成する。駆動部１０６は、ｄｒｉｖｅ信号に同期して発光素子を駆動させるための電流を発光素子に供給する複数の駆動回路を有している。本実施形態において、駆動装置１００の一例として図１のブロック図を示しているが、駆動装置１００の構成は、これに限られるものではない。駆動装置１００は、用途に応じて、データ受信部１０１、期間制御部１０２、タイミング制御部１０３、電圧制御部１０４、制御信号生成部１０５、メモリ１０７の何れかが、駆動装置１００の外部に配される構成を備えていてもよい。

発光サイリスタなどの発光素子は、製造ばらつきに起因して発光素子の順方向電圧降下量や内部抵抗値などがばらつくため、所定の発光に必要な駆動電流も発光素子ごとに異なりうる。このため、同じ電流を発光素子に供給した場合、発光素子ごとに発光量が異なる場合がある。この発光ばらつきによって光量むらが生じ、例えば、複数の発光素子アレイ２０１が配された発光部２００を用いた画像形成装置などの記録装置において、印刷結果に濃度むらが生じ、画像品位を低下させてしまう場合がある。

図１に示されるように、発光部２００には複数の発光素子アレイ２０１が配されている。また、各発光素子アレイ２０１には、複数の発光素子が配されている。１つの発光素子アレイ２０１内における順方向電圧降下量や内部抵抗値などの発光素子間でのばらつきは、発光素子アレイ２０１間の順方向電圧降下量平均値や内部抵抗平均値などのばらつきに比べれば、一般的に低くなる。図２は、発光素子間および発光素子アレイ２０１間のばらつきの例を示す。図２は、２つの発光素子アレイ２０１に同じ量の電流を供給した場合の発光量の変化を示しており、横軸が発光素子アレイ２０１の発光素子の並びを示し、縦軸がそれらに対応した発光量を示している。このような、発光素子の発光量のばらつきを補正するために、１つ１つの発光素子ごとに発光素子を駆動する電流を制御する制御回路を用意した場合、駆動装置１００の回路規模が大きくなり駆動装置１００のチップ面積が大きくなってしまう。

そこで、本実施形態において、発光素子ごとではなく、複数の発光素子が配される発光素子アレイ２０１に対応して、発光素子を駆動する複数の駆動回路を駆動装置１００に配することによって、駆動装置１００の回路規模を抑制する。まず、図３、図４を用いて、駆動装置１００の駆動部１０６に配される駆動回路３０１の回路規模の抑制と発光ばらつきの補正に関して、詳細に説明する。

図３は、駆動装置１００に配された複数の駆動回路３０１と発光部２００に配された複数の発光素子アレイ２０１との関係を示す図である。プリント基板２０２には、複数の発光素子アレイ２０１を配した発光部２００が実装されている。図３に示される構成において、発光部２００には、２８の発光素子アレイ２０１−１〜２０１−２８が配され、２つの駆動装置１００ａ、１００ｂによって、それぞれの発光素子アレイ２０１に配された発光素子が駆動される。駆動装置１００ａの駆動回路部１０ａには、１４の駆動回路３０１−１ａ〜３０１−１４ａが配されており、同様に、駆動装置１００ｂの駆動回路部１０ｂには、１４の駆動回路３０１−１ｂ〜３０１−１４ｂが配されている。複数の駆動回路３０１のそれぞれは、負荷素子アレイ２０１に配された複数の負荷素子にそれぞれ電流を供給する複数の出力回路を備えている。１つの出力回路には、１つの出力端子ＯＵＴが配される。本実施形態において、各駆動回路３０１は３つの出力回路１００１を備え、出力回路の出力端子ＯＵＴ１〜３は、発光素子アレイ２０１の点灯信号ラインに接続される。また、図３に示される構成において、各駆動回路３０１は、１つの負荷素子アレイ２０１にそれぞれ対応するように配されている。しかしながら、これに限られることはなく、後述するように、各駆動回路３０１は、複数の負荷素子アレイ２０１にそれぞれ対応するように配されていてもよい。また、例えば、複数の駆動回路３０１を用いて、１つの負荷素子アレイ２０１が駆動されてもよい。

駆動回路３０１の構成例が、図４に示される。駆動回路３０１は、入力された電圧に応じた電流を生成する電流生成部１０００と、負荷素子に電流を供給する出力端子ＯＵＴをそれぞれ備える複数の出力回路１００１と、を含む。電流生成部１０００は、入力電圧Ｖｉｎに応じて抵抗Ｒ１で決まる電流Ｉ１＝Ｖｉｎ／Ｒ１を生成する。入力電圧Ｖｉｎは、メモリ１０７に記憶された駆動電圧データＶｘに基づいて電圧制御部１０４によって供給される。前述したように、駆動電圧データＶｘは、各発光素子アレイ２０１を所定の目標光量で発光する際に必要となる駆動電圧を示すデータである。電圧制御部１０４は、駆動装置１００の外部から供給されるそれぞれの発光素子アレイ２０１への駆動信号から、各発光素子アレイ２０１の目標平均光量を算出し、メモリ１０７から目標値が得られる駆動電圧データＶｘを取得する。電圧制御部１０４は、各駆動回路３０１の入力電圧Ｖｉｎとして、駆動電圧データＶｘに基づいた電圧値を入力する。このように、それぞれの駆動回路３０１の電流生成部１０００に供給される電圧値を可変とすることによって、電流値Ｉ１を所望の値に制御することができる。例えば、電圧制御部１０４は、複数の駆動回路３０１に含まれる第１の駆動回路と第２の駆動回路とに対して、互いに異なる電圧値に電圧（入力電圧Ｖｉｎ）を制御する。

電流生成部１０００において、カレントミラー回路１００５を介して電流Ｉ１から電流Ｉ２が生成される。電流生成部１０００と出力回路１００１とは、カレントミラー回路１００６を構成する。カレントミラー回路１００６によって、電流Ｉ２から電流Ｉ３が生成され、それぞれの出力回路１００１に供給される。出力回路１００１には、カレントミラー回路１００７を含み、電流Ｉ３からそれぞれの発光素子を駆動させる電流ＩＯＵＴが生成される。このように、電流生成部１０００で入力電圧Ｖｉｎに応じて生成された電流Ｉ１は、３つのカレントミラー回路１００５〜１００７によって、それぞれのミラー比に応じた比率で増倍され、出力回路１００１の出力端子ＯＵＴから電流ＩＯＵＴとして出力される。

図４に示される３つの出力回路１００１のそれぞれの出力端子ＯＵＴ１〜３は、図５に示される自己走査型の発光素子アレイ２０１（詳細は後述する。）の発光素子（発光サイリスタ）の点灯信号ラインΦＷ１〜ΦＷ３の何れか１つのラインに接続される。つまり、駆動回路３０１の複数の出力回路１００１のそれぞれ出力端子ＯＵＴ１〜３は、複数の負荷素子のうちそれぞれ異なる負荷素子に接続されることとなる。図５に示される３つの点灯信号ラインΦＷ１〜ΦＷ３に対応させるために、駆動回路３０１の出力回路１００１は、３ｃｈ分必要となる。出力回路１００１の数は、３つに限られることはなく、２つであってもよいし、４つ以上であってもよい。発光素子アレイ２０１に配される点灯信号ラインの数に応じて適宜配されればよい。

出力回路１００１において、期間制御部１０２から供給されるｄｒｉｖｅ信号（パルス信号）は、電流ＩＯＵＴを発光素子アレイ２０１に供給するタイミングおよび期間を制御する。ｄｒｉｖｅ信号は、ＨｉおよびＬｏの２つの状態がある。ｄｒｉｖｅ信号がＬｏの期間において、駆動回路３０１の出力回路１００１の出力端子ＯＵＴから、電流ＩＯＵＴは供給されない。ｄｒｉｖｅ信号がＨｉとなる期間において、駆動回路３０１の出力回路１００１の出力端子ＯＵＴから、電流ＩＯＵＴが供給される。例えば、期間制御部１０２は、複数の駆動回路３０１の１つが備える複数の出力回路１００１に対して、複数の出力回路１００１の１つが電流ＩＯＵＴを供給する期間の長さと、複数の出力回路１００１の別の１つが電流ＩＯＵＴを供給する期間の長さとが異なるように、複数の出力回路１００１をそれぞれ制御する。電流ＩＯＵＴは、パルス信号として出力回路１００１の出力端子ＯＵＴから発光素子アレイ２０１に供給される。電圧制御部１０４で設定された電圧に応じた入力電圧Ｖｉｎによって、電流ＩＯＵＴの電流値（パルス信号の高さ）が制御され、期間制御部１０２がｄｒｉｖｅ信号としてＨｉを出力する期間によって、電流を供給する期間（パルス信号の幅）が制御される。

また、駆動回路３０１は、出力回路１００１による電流の供給をリセットするための構成を備えていてもよい。より具体的には、出力回路１００１は、出力回路１００１の出力端子ＯＵＴを接地電位などの所定の電位に接続するためのスイッチ１００３を備えていてもよい。図４に示されるように、駆動装置１００の外部から入力されるｄｉｓｃｈａｒｇｅ信号によって、出力端子ＯＵＴと接地電位ＧＮＤとの間にあるスイッチ１００３が制御されてもよい。ｄｉｓｃｈａｒｇｅ信号がＨｉとなる期間において、スイッチ１００３がオン動作し、出力端子ＯＵＴが接地電位ＧＮＤに接続されることで、出力回路１００１（駆動回路３０１）がリセット状態となる。

発光素子アレイ２０１に配された発光素子の発光量は、電流ＩＯＵＴのパルス信号の高さとパルス信号の幅とによって制御できるため、パルス信号の高さやパルス信号の幅を調整することによって発光ばらつきを制御することができる。前述したように、電圧制御部１０４は、メモリ１０７に記憶された駆動電圧データＶｘに基づいて、所望の電流ＩＯＵＴを設定することができる。電圧制御部１０４は、例えば、ＤＡＣ（デジタルアナログ変換制御回路）を用いて、７ｂｉｔ（１２８段階）の分解能で電圧を駆動回路３０１に供給してもよい。電流ＩＯＵＴのパルス信号の高さの最大値をＤＡＣ（７ｂｉｔ）の最大値（１２７）とする場合、パルス信号の高さは、約０．８％の分解能で制御することができる。このように、電流ＩＯＵＴのパルス信号の高さは、駆動装置１００に配された複数の駆動回路３０１の駆動回路ごとに設定することができ、発光素子アレイ２０１ごとに供給する電流ＩＯＵＴのパルス信号の高さを変えることができる。これによって、発光素子アレイ２０１間での発光ばらつきを補正することができる。

また、それぞれの発光素子アレイ２０１に配された各発光素子が発光する期間は、期間制御部１０２でパルス信号の幅（出力期間）が演算され、ｄｒｉｖｅ信号として供給される。期間制御部１０２は、例えば、６ｂｉｔ（６４段階）の分解能でｄｒｉｖｅ信号を供給してもよい。ｄｒｉｖｅ信号の出力期間が１５０ｎｓの場合、１つの分割時間は約２．３ｎｓとなり、パルス信号の幅を約１．６％の分解能で制御することができる。このように、出力回路１００１に供給されるｄｒｉｖｅ信号１〜３のパルス信号の幅を変えることによって、各発光素子に対応した電流ＩＯＵＴのパルス信号の幅を設定することができる。これによって、各発光素子アレイ２０１内における発光素子間の発光ばらつきを補正することができる。

このように、発光素子アレイ２０１に配された発光素子の発光ばらつきの補正するために、各発光素子アレイ２０１に対応して供給する電流ＩＯＵＴのパルス信号の高さを制御し、かつ、発光素子アレイ２０１内の発光素子に対応して電流ＩＯＵＴのパルス信号の幅を制御する回路を設ける。これによって、特許文献１に示されるように、発光素子ごとに発光素子を駆動するための電流を設定するための回路を配する場合と比較して、駆動装置１００の回路規模を抑制し、かつ、高精度な発光制御を行うことができる。

前述したように、各発光素子アレイ２０１内の発光素子間のばらつきは、発光素子アレイ２０１間の発光ばらつきに比べて、一般的に小さい。このため、上述のように、期間制御部１０２が、電流を供給する期間を制御するｄｒｉｖｅ信号を供給する際の分解能が、電圧制御部１０４が、入力電圧Ｖｉｎを供給する際の分解能よりも低くてもよい。しかしながら、これに限られることはなく、期間制御部１０２が、電流を供給する期間を制御するｄｒｉｖｅ信号を供給する際の分解能と、電圧制御部１０４が、入力電圧Ｖｉｎを供給する際の分解能と、が同等の分解能を備えていてもよい。駆動装置１００に要求される仕様や設定された回路規模に応じて、期間制御部１０２および電圧制御部１０４の分解能は、適宜設定されればよい。

次いで、上述の発光素子アレイ２０１の一例として、発光サイリスタ素子を含む自己走査型の発光素子アレイについて説明する。図５は、本実施形態の駆動装置１００によって駆動される自己走査型の発光素子アレイの一部を示す等価回路図である。Ｒａ、Ｒｇはそれぞれアノード抵抗、ゲート抵抗であり、Ｔはシフトサイリスタ、Ｄは結合ダイオード、Ｌは発光サイリスタを示す。また、Ｇは対応するシフトサイリスタＴおよびＴに接続されている発光サイリスタの共通ゲートを表す。ここで、シフトサイリスタＴのうち特定のシフトサイリスタを示す場合、シフトサイリスタＴｎと示す。ここで、ｎは２以上の整数とする。他の構成要素についても同様である。

Φ１は奇数番目のシフトサイリスタＴの転送ライン、Φ２は偶数番目のシフトサイリスタＴの転送ラインである。ΦＷ１〜ΦＷ３は、発光サイリスタＬの点灯信号ラインである。ＶＧＫはゲートラインであり、Φｓはスタートパルスラインである。図５に示される構成において、１つのシフトサイリスタＴｎに対し、発光サイリスタはＬ３ｎ−２からＬ３ｎまでの３つの発光サイリスタＬが接続されており、同時に３つの発光サイリスタが点灯可能な構成となっている。

ここで、図５に示される発光素子アレイの動作について説明する。ゲートラインＶＧＫには５Ｖが印加されているものとし、転送ラインΦ１、Φ２に供給される電圧も同じく５Ｖとする。また、点灯信号ラインΦＷ１〜ΦＷ３は、本実施形態の駆動装置１００が与える入力である。シフトサイリスタＴｎがオン状態にあるとき、シフトサイリスタＴｎおよびシフトサイリスタＴｎに接続されている発光サイリスタＬｎの共通ゲートＧｎの電位は約０．２Ｖまで引き下げられる。共通ゲートＧｎと共通ゲートＧｎ＋１との間は結合ダイオードＤｎで接続されているため、結合ダイオードＤｎの拡散電位にほぼ等しい電位差が発生する。本実施形態では、結合ダイオードＤの拡散電位は約１．５Ｖであるので、共通ゲートＧｎ＋１の電位は、共通ゲートＧｎの電位の０．２Ｖに拡散電位の１．５Ｖを加えた１．７Ｖとなる。以下、同様に共通ゲートＧｎ＋２の電位は３．２Ｖ、共通ゲートＧｎ＋３の電位は４．７Ｖとなる。ただし、共通ゲートＧｎ＋４以降は、ゲートラインＶＧＫの電圧が５Ｖであり、ゲートラインＶＧＫの電圧によって決まるため５Ｖとなる。また、共通ゲートＧｎより前（図５の左側）に関しては、結合ダイオードＤが逆バイアスになっているためゲートラインＶＧＫの電圧がそのまま印加されており、５Ｖとなっている。

シフトサイリスタＴｎがオン状態の場合のゲート電位の分布が、図６（ａ）に示される。各シフトサイリスタＴがオン動作するために必要な電圧（以下、しきい値電圧と表記する場合がある。）は、それぞれのゲート電位に拡散電位を加えたものとほぼ同じである。シフトサイリスタＴｎがオン動作している場合、同じ転送ラインΦ２に接続されているシフトサイリスタＴの中で最もゲート電位が低いのはシフトサイリスタＴｎ＋２である。このため、シフトサイリスタＴｎ＋２の共通ゲートＧｎ＋２の電位は、先に説明したように３．２Ｖであり、したがってシフトサイリスタＴｎ＋２のしきい値電圧は４．７Ｖとなる。しかしながら、シフトサイリスタＴｎがオン動作しているため、転送ラインΦ２の電位は約１．５Ｖ（拡散電位）に引き込まれており、シフトサイリスタＴｎ＋２のしきい値電圧より低いため、シフトサイリスタＴｎ＋２はオン動作する事ができない。同じ転送ラインΦ２に接続されている他のシフトサイリスタＴは、すべてシフトサイリスタＴｎ＋２よりも、しきい値電圧が高いため、同様にオン動作する事ができず、シフトサイリスタＴｎのみがオン状態を保つことができる。

また、転送ラインΦ１に接続されているシフトサイリスタＴにおいて、最も、しきい値電圧が低い状態であるシフトサイリスタＴｎ＋１のしきい値電圧は３．２Ｖ、次にしきい値電圧が低いシフトサイリスタＴｎ＋３は６．２Ｖである。この状態で転送ラインΦ１に５Ｖを供給すると、シフトサイリスタＴｎ＋１のみがオン状態に遷移できる。この状態では、シフトサイリスタＴｎとシフトサイリスタＴｎ＋１とが同時にオンした状態であり、シフトサイリスタＴｎ＋１から右側のシフトサイリスタＴのゲート電位が、それぞれ拡散電位分だけ引き下げられる。ただし、ゲートラインＶＧＫが５Ｖであり、ゲート電圧はゲートラインＶＧＫで制限されるため、シフトサイリスタＴｎ＋５より右側は５Ｖである。この場合のゲート電圧分布が、図６（ｂ）に示される。この状態で転送ラインΦ１の電位を０Ｖに下げると、シフトサイリスタＴｎがオフ状態に遷移し、共通ゲートＧｎの電位がゲートラインＶＧＫの電位まで上昇する。この場合のゲート電圧分布が、図５（ｃ）に示される。こうしてシフトサイリスタＴｎからシフトサイリスタＴｎ＋１へ、オン状態の転送が完了する。

次いで、発光サイリスタＬの発光動作に関して説明する。シフトサイリスタＴｎのみがオン動作している場合を考える。発光サイリスタＬ３ｎ−２〜Ｌ３ｎの３つの発光サイリスタのゲート電位は、シフトサイリスタＴｎの共通ゲートＧｎに共通に接続されているため、共通ゲートＧｎと同じ０．２Ｖである。したがって、それぞれの発光サイリスタＬ３ｎ−２〜Ｌ３ｎのしきい値は１．７Ｖであり、点灯信号ラインΦＷ１〜ΦＷ３から１．７Ｖ以上の電圧が供給されれば点灯可能である。つまり、シフトサイリスタＴｎがオン動作している場合、点灯信号ラインΦＷ１〜ΦＷ３に点灯信号を供給することによって、発光サイリスタＬ３ｎ−２〜Ｌ３ｎの３つの発光サイリスタを適当な組み合わせで選択的に発光させることが可能である。この場合、シフトサイリスタＴｎの隣に配されたシフトサイリスタＴｎ＋１の共通ゲートＧｎ＋１の電位は１．７Ｖであり、共通ゲートＧｎ＋１に接続している発光サイリスタＬ３ｎ＋１〜Ｌ３ｎ＋３のしきい値は３．２Ｖとなる。点灯信号ラインΦＷ１〜ΦＷ３から供給される点灯信号の値が、例えば、５Ｖの場合、発光サイリスタＬ３ｎ−２〜Ｌ３ｎの点灯パターンと同じ点灯パターンで、発光サイリスタＬ３ｎ＋１〜Ｌ３ｎ＋３も点灯しそうである。しかしながら、発光サイリスタＬ３ｎ−２〜Ｌ３ｎの方がしきい値が低いため、点灯信号が供給された場合、発光サイリスタＬ３ｎ＋１〜Ｌ３ｎ＋３よりも早くオン動作（点灯）する。一旦、発光サイリスタＬ３ｎ−２〜Ｌ３ｎがオン動作すると、接続されている点灯信号ラインΦＷ１〜ΦＷ３が約１．５Ｖ（拡散電位）に引き込まれ、発光サイリスタＬ３ｎ＋１〜Ｌ３ｎ＋３のしきい値よりも低くなるため、発光サイリスタＬ３ｎ＋１〜Ｌ３ｎ＋３はオン動作することができない。このように、１つのシフトサイリスタＴに複数の発光サイリスタＬを接続することによって、複数の発光サイリスタＬを同時に点灯させることができる。

図７に、図５に示される発光素子アレイの駆動信号波形の例が示される。ここでは、駆動回路３０１−１、３０１−２の出力回路１００１の出力端子ＯＵＴ１〜３−１、１〜３−２に接続された発光素子アレイ２０１−１、２０１−２の発光サイリスタＬの駆動信号波形の例を示している。ゲートラインＶＧＫには常に５Ｖが供給される。奇数番目のシフトサイリスタＴ用の転送ラインΦ１、偶数番目のシフトサイリスタＴ用の転送ラインΦ２は、同じ周期（Ｔｃ）で５Ｖが供給される。スタートパルスラインΦｓには５Ｖが供給されているが、転送ラインΦ１に最初に５Ｖを供給される少し前に、ゲートラインに電位差をつけるために、スタートパルスラインΦｓは、０Ｖに遷移される。これによって、最初のシフトサイリスタＴのゲートが５Ｖから１．５Ｖに引き込まれ、しきい値が３．０Ｖとなり、転送ラインΦ１による信号でシフトサイリスタＴがオン動作できる状態になる。転送ラインΦ１に５Ｖが印加され、最初のシフトサイリスタＴがオン状態に遷移してから少し遅れてスタートパルスラインΦｓに５Ｖが供給され、以降、スタートパルスラインΦｓには５Ｖが供給され続ける。転送ラインΦ１と転送ラインΦ２とは、互いのオン状態（ここでは５Ｖ）が重なる時間Ｔｏｖを有し、略相補的な関係になるように構成される。

ゲートラインＶＧＫ、転送ラインΦ１、Φ２、スタートパルスラインΦｓは、発光素子アレイ間で共通である。駆動回路３０１−１の出力回路１００１−１〜３の出力端子ＯＵＴ１−１〜ＯＵＴ３−１は、発光素子アレイ２０１−１の点灯信号ラインΦＷ１−１〜ΦＷ３−１に接続されている。駆動回路３０１−２の出力回路１００１−１〜３の出力端子ＯＵＴ１−２〜ＯＵＴ３−２は、発光素子アレイ２０１−２の点灯信号ラインΦＷ１−２〜ΦＷ３−２に接続されている。発光サイリスタＬの点灯信号ラインΦＷ１−１〜ΦＷ３−１、ΦＷ１−２〜ΦＷ３−２は、転送ラインΦ１、Φ２の周期の半分の周期（Ｔｃ／２）で送信される。シフトサイリスタＴがオン状態の場合、しきい値以上の電圧を印加されると対応する発光サイリスタＬが点灯する。

駆動回路３０１−１の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−１から出力される駆動電流ＩＯＵＴのパルス信号の高さは、上述のように、電圧制御部１０４から供給される入力電圧Ｖｉｎに応じた同じ高さである。同様に、駆動回路３０１−２の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−２から出力される駆動電流ＩＯＵＴのパルス信号の高さは、同じ高さである。一方、駆動回路３０１−１の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−１から出力される電流ＩＯＵＴのパルス信号の高さと、駆動回路３０１−２の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−２から出力される電流ＩＯＵＴのパルス信号の高さは異なりうる。そのため、点灯信号ラインΦＷ１〜３−１と点灯信号ラインΦＷ１〜３−２とに印加される電圧も異なり、ここでは、電圧Ｖａ、Ｖｂとしている。時刻ｔ１から時刻ｔ２の間、駆動回路３０１−１、３０１−２にそれぞれ接続された２つの発光素子アレイ２０１−１、２０１−２の同じシフトサイリスタＴに接続されている３つの発光サイリスタＬは、全て点灯している状態である。

時刻ｔ１〜ｔ２において、駆動回路３０１−１の出力回路１００１−１〜３の出力端子ＯＵＴ１−１〜ＯＵＴ３−１から出力される信号は、期間制御部１０２から供給されるｄｒｉｖｅ信号１〜３に基づき、出力端子ごとにパルス信号の幅が異なりうる。つまり、発光サイリスタＬを駆動するための電流が供給されている期間が、出力回路１００１−１〜３の出力端子ＯＵＴ１−１〜ＯＵＴ３−１ごとに異なっていてもよい。駆動回路３０１−２においても同様である。また、時刻ｔ１〜ｔ２と、時刻ｔ２〜ｔ３と、において、駆動回路３０１−１の出力回路１００１−１の出力端子ＯＵＴ１−１から出力される信号のパルス信号の幅が、異なりうる。他の出力回路１００１の出力端子ＯＵＴにおいても同様である。このように、期間制御部１０２から供給されるｄｒｉｖｅ信号に基づいて、駆動回路３０１は、発光素子を駆動するパルス信号の幅（発光素子を駆動する電流を供給する期間）を変化させる。これによって、駆動回路３０１の出力回路１００１−１〜３から出力される電流が同じであっても、各発光素子アレイ２０１内における発光素子の発光ばらつきを補正することができる。

また、時刻ｔ１〜ｔ２において、駆動回路３０１−１の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−１から出力されるパルス信号と、駆動回路３０１−２の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−２から出力されるパルス信号との幅は異なりうる。同じ時刻において、異なる駆動回路３０１において、期間制御部１０２から供給されるｄｒｉｖｅ信号に基づき、発光素子を駆動する電流を供給する期間であるパルス信号の幅を変化させることができる。また、上述したように、駆動回路３０１−１から出力される電流ＩＯＵＴのパルス信号と、駆動回路３０１−２から出力される電流ＩＯＵＴのパルス信号と、の高さは異なりうる。このように、駆動回路３０１の出力回路１００１から出力されるパルス信号の高さを変え、かつ、パルス信号の幅も変えることによって、発光素子の発光ばらつきを補正することも可能である。時刻ｔ２〜ｔ３で示されるに駆動回路３０１−２の出力回路１００１−１〜３の出力端子ＯＵＴ１〜３−２から出力される信号のように、同時に点灯する発光サイリスタの数を変えて、発光ばらつきを補正することも可能である。本実施形態において、１つのシフトサイリスタＴに接続する発光サイリスタＬの数は３つであるが、これに限られるものではなく、用途に応じて３個よりも少なくてもよいし、４つ以上であってもよい。

以上、本実施形態において、駆動回路３０１から発光部２００に配された発光素子アレイ２０１に供給する電流ＩＯＵＴにおいて、駆動回路３０１ごとに出力回路１００１から供給するパルス信号の高さを制御する。さらに、駆動回路３０１に配された複数の出力回路１００１ごとに、供給する電流ＩＯＵＴのパルス信号の幅を制御する。これによって、発光部２００に配された発光素子アレイ２０１間、および、発光素子アレイ２０１内の発光素子間での発光ばらつきを補正する。この駆動回路３０１を備える駆動装置１００を用いて発光サイリスタなどの発光素子をそれぞれ含む複数の発光素子アレイ２０１を駆動する。これによって、光量調整用の回路規模の増大を抑制し、駆動装置１００のチップ面積を大きくすることなく、発光素子の発光ばらつきを補正し、発光制御を行うことができる。

本実施形態において、図３に示されるように、駆動装置１００には、発光部２００に配された発光素子アレイ２０１と同じ数の駆動回路３０１が配されている。しかしながら、これに限られることはない。例えば、発光素子アレイ２０１間の発光ばらつきが小さい場合、図８に示されるように、１つの駆動回路３０１が、複数の発光素子アレイ２０１を制御してもよい。図８では、１つの駆動装置１００に２つの駆動回路３０１を配し、１つの駆動回路３０１が、７つの発光素子アレイ２０１を制御する例を示している。駆動回路３０１−１ａの出力回路１００１のＯＵＴ端子１〜２１は、発光素子アレイ２０１−１〜７の点灯信号ラインΦＷに接続され、駆動回路３０１−２ａの出力回路１００１のＯＵＴ端子１〜２１は、発光素子アレイ２０１−８〜１４の点灯信号ラインΦＷに接続されている。異なる発光素子アレイ２０１に供給する電流ＩＯＵＴのパルス信号の高さが同じであっても、供給するパルス信号の幅（出力期間）を変えることで、発光素子アレイ２０１間の発光制御を行うことも可能である。このような構成にすることによって、発光素子アレイ２０１と同じ数の駆動回路３０１を駆動装置１００に配した場合と比較し、さらに、回路規模を抑制でき、駆動装置１００のチップ面積を抑えることができる。

以下、本実施形態の駆動回路３０１を備える駆動装置１００が駆動する素子が搭載された記録装置ついて説明する。図９（ａ）、９（ｂ）には、負荷素子アレイとして複数の発光素子アレイ２０１、および、駆動装置１００を備える露光ヘッド９０６と、複数の発光素子アレイ２０１に配されたそれぞれの発光素子の光を受ける感光体ドラム９０２と、を含む記録装置９００が示されている。露光ヘッド９０６には、発光素子アレイ２０１を複数備える発光部２００が搭載されている。発光素子アレイ２０１のそれぞれは、複数の発光素子がアレイ状に並べられている。例えば、図３に示されるように、複数の駆動回路３０１のそれぞれが、複数の発光素子アレイ２０１の対応する１つを駆動してもよい。また、例えば、図８に示されるように、複数の駆動回路３０１のそれぞれが、複数の発光素子アレイ２０１の対応する２つ以上を駆動してもよい。ここで、図３、８に示されるように、複数の発光素子アレイ２０１のそれぞれは、互いに異なる半導体チップに形成されていてもよい。また、複数の駆動回路３０１は、単一の半導体チップの上に形成されていてもよい。

図９（ａ）は、感光体ドラム９０２に対する露光ヘッド９０６の配置例が示され、図９（ｂ）には、発光部２００から照射される光の感光体ドラム９０２に対する集光状態が示されている。露光ヘッド９０６と感光体ドラム９０２とは、不図示の取り付け部材によって、各々、記録装置９００に取り付けられている。露光ヘッド９０６は、駆動装置１００によって駆動を制御される発光素子が配された発光部２００、発光部２００を実装したプリント基板２０２、ロッドレンズアレイ９０３、ロッドレンズアレイ９０３とプリント基板２０２とを取り付けるハウジング９０４を含む。図９（ａ）、９（ｂ）では、説明の簡単化のために駆動装置１００は図示されていない。露光ヘッド９０６は、例えば、製造される工場において単体で組み立て調整作業を行い、発光部２００のそれぞれの発光素子から照射される光のピント調整や、光量調整が行われうる。ここで、感光体ドラム９０２とロッドレンズアレイ９０３との間の距離、ロッドレンズアレイ９０３と発光部２００との間の距離などが、所定の間隔となるように配される。これによって、発光部２００から照射される光が、感光体ドラム９０２上に結像される。例えば、ピント調整時において、ロッドレンズアレイ９０３と発光部２００との距離が所望の値となるように、ロッドレンズアレイ９０３の取り付け位置の調整が行われる。また、光量調整時において、発光部２００のそれぞれの発光素子を順次発光させていき、ロッドレンズアレイ９０３を介して集光させた光のばらつき（例えば、入力電圧Ｖｉｎと目標光量との関係）が、上述のメモリ１０７に記憶されてもよい。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：駆動装置、３０１：駆動回路、１００１：出力回路

Claims (12)

1. 入力される電圧に応じた電流を生成する複数の駆動回路を備え、
   前記複数の駆動回路のそれぞれは、少なくとも１つの負荷素子アレイに配された複数の負荷素子にそれぞれ前記電流を供給する複数の出力回路を備えることを特徴とする駆動装置。
2. 前記複数の駆動回路の１つが備える前記複数の出力回路に対して、前記複数の出力回路の１つに前記電流を供給する期間の長さと、前記複数の出力回路の別の１つに前記電流を供給する期間の長さと、が異なるように、前記複数の出力回路を制御する期間制御部をさらに備えることを特徴とする請求項１に記載の駆動装置。
3. 前記複数の駆動回路に含まれる第１の駆動回路と第２の駆動回路とに対して、互いに異なる電圧値に前記電圧を制御する電圧制御部をさらに備えることを特徴とする請求項１または２に記載の駆動装置。
4. 前記複数の駆動回路の１つが備える前記複数の出力回路に対して、前記複数の出力回路の１つに前記電流を供給する期間の長さと、前記複数の出力回路の別の１つに前記電流を供給する期間の長さと、が異なるように、前記複数の出力回路を制御する期間制御部と、
   前記複数の駆動回路に含まれる第１の駆動回路と第２の駆動回路とに対して、互いに異なる電圧値に前記電圧を制御する電圧制御部と、をさらに備え、
   前記期間制御部が、前記電流を供給する期間を制御する際の分解能が、前記電圧制御部が、前記電圧を供給する際の分解能よりも低いことを特徴とする請求項１に記載の駆動装置。
5. 前記複数の負荷素子のそれぞれを駆動制御するための情報を記憶したメモリをさらに備え、
   前記電圧制御部は、前記メモリの情報に基づいて前記複数の駆動回路のそれぞれに前記電圧を供給することを特徴とする請求項３または４に記載の駆動装置。
6. 前記複数の駆動回路のそれぞれが、前記負荷素子アレイのうち１つ以上の負荷素子アレイにそれぞれ対応するように配されることを特徴とする請求項１乃至５の何れか１項に記載の駆動装置。
7. 前記複数の出力回路のそれぞれが、前記複数の負荷素子のうちそれぞれ異なる負荷素子に接続されていることを特徴とする請求項１乃至６の何れか１項に記載の駆動装置。
8. 前記複数の負荷素子が、電流駆動型の素子であることを特徴とする請求項１乃至６の何れか１項に記載の駆動装置。
9. 前記複数の負荷素子が、発光素子であることを特徴とする請求項１乃至８の何れか１項に記載の駆動装置。
10. 前記発光素子が、発光サイリスタであることを特徴とする請求項９に記載の駆動装置。
11. 前記少なくとも１つの負荷素子アレイとして複数の発光素子アレイ、および、請求項１乃至１０の何れか１項に記載の駆動装置を備える露光ヘッドと、
    前記複数の発光素子アレイの光を受ける感光体ドラムと、を備え、
    前記複数の駆動回路のそれぞれが、前記複数の発光素子アレイの対応する１つを駆動することを特徴とする記録装置。
12. 前記複数の発光素子アレイは、互いに異なる半導体チップに形成され、
    前記複数の駆動回路は、単一の半導体チップに形成されていることを特徴とする請求項１１に記載の記録装置。

Images