JP6388369B2 - チップ、マルチチップモジュール、及びこれらを備える装置 - Google Patents

Description

本発明は、チップ、マルチチップモジュール、及びこれらを備える装置に関し、特に、半導体チップが実装基板上に複数個実装されたマルチチップモジュールに関するものである。

特許文献１には複数のセンサチップ、アンプチップ、コンデンサ、抵抗等の部品が同一基板上に実装された密着型イメージセンサが開示されている。当該構成によれば、アンプチップをセンサチップと同一基板上に実装することで、モジュール又はユニットの体積を抑制することができる旨が記載されている。さらに、リセット状態の電圧をクランプして基準信号とすることで、チップ間段差による固定パターンノイズ（ＦＰＮ）が除去される旨も記載されている。

特開平１１−１１２７２８号公報

特許文献１に記載された密着型イメージセンサ等のマルチチップモジュールにおいて、チップ同士を接続する配線は、他の配線又はグラウンドとの間に寄生容量を有する。チップ間を伝送する信号が電圧信号の場合、信号をチップ間で送受信する際の電圧の変化によって寄生容量の充放電が生じ、電源電圧が変動する。この電源電圧の変動により、チップ内の基準電位が変化するため、上述の信号電圧の変化はノイズの原因となり得る。

本発明は、上述した課題に鑑みてなされたものであって、チップ同士を接続する配線の寄生容量の充放電によって生じるノイズを低減することを目的とする。

本発明の一の態様は、複数の単位セルと、前記複数の単位セルを走査することで、前記複数の単位セルの各々から信号を出力させる走査回路と、電圧電流変換回路と、電流電圧変換回路と、第１出力端子と、第２出力端子と、入力端子とを有するチップであって、前記電流電圧変換回路は、前記チップの外部から前記入力端子に入力された第１の電流信号を第１の電圧信号に変換し、前記走査回路は、前記電流電圧変換回路から出力された前記第１の電圧信号に応答して走査を開始し、前記電圧電流変換回路は、前記走査回路から出力された第２の電圧信号を第２の電流信号に変換し、前記複数の単位セルの各々が出力する信号が前記第２出力端子から前記チップの外部に順次出力されている期間に、前記第１出力端子から前記チップの外部に前記第２の電流信号が出力されることを特徴とするチップである。

チップ同士を接続する配線の寄生容量の充放電によって生じるノイズを低減することができる。

第１の実施形態に係るマルチチップモジュールの構成を示す図である。 第１の実施形態に係るマルチチップモジュールの動作タイミング図である。 第１の実施形態に係る制御信号出力回路及び電流電圧変換回路の構成及び接続を示す図である。 第２の実施形態に係る電流電圧変換回路の構成を示す図である。 第３の実施形態に係る電流電圧変換回路の構成を示す図である。 第４の実施形態に係る複写機の構成を示すブロック図である。 第５の実施形態に係るマルチチップモジュールの構成を示すブロック図である。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るマルチチップモジュールの構成を示す図である。マルチチップモジュール１００は、実装基板１０６上に実装された複数個（ｎ個）の半導体チップ１０１−１、１０１−２…１０１−ｎを備える。実装基板１０６はプリント基板等により構成され、半導体チップの実装及び配線接続のための電極を有する。

半導体チップ１０１−１、１０１−２…１０１−ｎは、実装基板１０６上の配線によって符号の枝番の順に縦続接続されている。すなわち、半導体チップ１０１−１から出力される制御信号は半導体チップ１０１−２に入力され、半導体チップ１０１−２から出力される制御信号は半導体チップ１０１−３に入力される。なお、本発明の各実施形態において用いられるチップは半導体のチップに限定されるものではなく、本発明は種々のチップ形態の部品が実装されるモジュールに適用可能である。

マルチチップモジュール１００は、外部からクロック信号ＣＫ及びスタート信号ＳＰが入力される入力端子並びに外部にセンサ出力信号Ｖｏｕｔを出力する出力端子をさらに備える。実装基板１０６にはクロック信号配線１０２、スタート信号配線１０３、センサ出力信号配線１０４及び制御信号線１０５が形成されている。クロック信号ＣＫ及びスタート信号ＳＰは、それぞれクロック信号配線１０２及びスタート信号配線１０３を介して半導体チップ１０１−１〜ｎに入力される。半導体チップ１０１−１〜ｎより出力されるセンサ出力信号Ｖｏｕｔはセンサ出力信号配線１０４を介して出力端子に接続される。半導体チップ１０１−ｉから出力される制御信号は、制御信号線１０５を介して次の半導体チップ１０１−（ｉ＋１）に接続される。

半導体チップ１０１−１〜ｎは、複数の受光センサ２０１、複数のスイッチ回路２０２、Ｎビットのシフトレジスタ２０３、センサ出力回路２０５、スタート信号選択回路２０６、電流電圧変換回路２０７、制御回路２０８及び制御信号出力回路２０９を備える。

受光センサ２０１はフォトダイオードを含む光電変換部である。各受光センサ２０１からの出力は各スイッチ回路２０２を介してセンサ出力線２０４に接続され、共通化される。スイッチ回路２０２は、シフトレジスタ２０３から出力される制御信号によってオン（導通）／オフ（非導通）が制御される。センサ出力線２０４はセンサ出力回路２０５に接続され、センサ出力回路２０５は入力された信号に対し増幅等の処理を行ってセンサ出力信号配線１０４に出力する。センサ出力回路２０５は、例えばトランジスタ等により構成されるアンプである。シフトレジスタ２０３には、クロック信号ＣＫとスタート信号選択回路２０６の出力信号が入力される。受光センサ２０１は本実施形態における、入射光に基づく信号を出力する受光部である。また、センサ出力回路２０５は、本実施形態における、受光部が出力した信号に基づく信号を半導体チップ１０１の外部に出力する出力部である。単位セル２５０は、受光センサ２０１と、スイッチ回路２０２とを有する。シフトレジスタ２０３は、本実施形態における走査回路である。

スタート信号選択回路２０６は、２つの信号入力端子と、選択制御端子と、出力端子とを有する、マルチプレクサ等の選択回路である。スタート信号選択回路２０６は、選択制御端子に入力される信号電圧に応じて２つの信号入力端子に入力されている信号のいずれかを選択して出力端子から出力する。スタート信号選択回路２０６の入力端子には、電流電圧変換回路２０７の出力信号とスタート信号ＳＰとが入力される。スタート信号選択回路２０６の選択制御端子には選択制御信号として、電源電圧ＶＣＣ又はグラウンド電位ＧＮＤのいずれかが入力される。１番目のチップである半導体チップ１０１−１内のスタート信号選択回路２０６の選択制御端子には、電源電圧ＶＣＣが入力される。このとき、スタート信号選択回路２０６の出力端子からスタート信号ＳＰが出力される。２番目以降のチップである半導体チップ１０１−２〜ｎ内の選択制御端子には、グラウンド電位ＧＮＤが接続される。このとき、スタート信号選択回路２０６の出力端子から電流電圧変換回路２０７の出力信号が出力される。

制御回路２０８には、クロック信号ＣＫとスタート信号ＳＰが入力される。制御回路２０８は入力されたこれらの信号に応じて複数の受光センサ２０１とセンサ出力回路２０５に動作を制御するための信号を出力する。制御回路２０８は、受光センサ２０１のフォトダイオードの電荷のリセットタイミングを制御する。また、制御回路２０８は、受光センサ２０１の蓄積期間を制御する。

制御信号出力回路２０９には、シフトレジスタ２０３の（Ｎ−２）ビット目の出力値が入力される。制御信号出力回路２０９の出力信号は、制御信号線１０５を介して次の半導体チップの電流電圧変換回路２０７に接続されている。半導体チップ１０１−１の制御信号出力回路２０９の出力信号は、半導体チップ１０１−２のシフトレジスタ２０３の走査の開始タイミングを示す電圧信号である。

図２は、第１の実施形態に係るマルチチップモジュールのタイミング図である。上述のように、１番目の半導体チップ１０１−１において、スタート信号選択回路２０６は、スタート信号ＳＰをシフトレジスタ２０３に出力する。シフトレジスタ２０３にクロック信号ＣＫが入力されている状態で、スタート信号ＳＰがハイレベルになると、制御回路２０８は受光センサ２０１からの信号読み出し及びセンサ出力回路２０５の動作の準備をさせるように制御を行う。この準備はクロック信号ＣＫの最初の数ビット（以下３ビットとする）の期間であるＴｐｒｅ期間に行われる。Ｔｐｒｅ期間の経過後、シフトレジスタ２０３からのクロック信号のパルスによって、各スイッチ回路２０２は順次導通状態に制御される。これにより、１チップ目の受光センサ２０１の出力信号は、センサ出力回路２０５を介してセンサ出力信号配線１０４に出力される。（Ｎ−２）ビット目の信号出力のタイミングで、シフトレジスタ２０３は、（Ｎ−２）番目のスイッチ回路２０２を導通状態にするとともに、制御信号出力回路２０９にクロック信号を出力する。すなわち、１チップ目の受光センサ２０１がセンサ出力信号配線１０４に信号を出力する動作が終わるのに先立って、クロック信号は、制御信号線１０５を介して次の半導体チップの電流電圧変換回路２０７に出力される。

２番目の半導体チップ１０１−２において、スタート信号選択回路２０６は、前の半導体チップの制御信号出力回路２０９の出力信号を選択し、出力する。制御信号出力回路２０９の出力信号のハイ区間が入力されると、１番目の半導体チップ１０１−１と同様に３ビットのＴｐｒｅ期間において動作準備が行われる。この制御は、２番目の半導体チップ１０１−２のセンサ出力回路２０５の消費電流を、受光センサ２０１から出力される信号に基づく信号を出力する動作時に対して低減させている場合に好適である。２番目の半導体チップ１０１−２のセンサ出力回路２０５の消費電流を低減させている状態から、受光センサ２０１から出力される信号に基づく信号をセンサ出力回路２０５が出力できるように復帰するまで、所定の期間を要する。図２に示した制御では、Ｔｐｒｅ期間にセンサ出力回路２０５の消費電流を低減させている状態から復帰させることができる。これにより、１番目の半導体チップ１０１−１によるセンサ出力信号配線１０４への信号出力動作が終わってから、２番目の半導体チップ１０１−２によるセンサ出力信号配線１０４への信号出力動作を開始するまでの期間を短縮することができる。Ｔｐｒｅ期間の経過後、シフトレジスタ２０３のクロック信号のパルスによって、各スイッチ回路２０２は順次導通状態に制御され、２チップ目の受光センサ２０１の出力信号は、センサ出力回路２０５を介してセンサ出力信号配線１０４に出力される。従って、半導体チップ１０１−１の制御信号出力回路２０９の出力信号に応答して、半導体チップ１０１−２のシフトレジスタ２０３の走査の開始タイミングが制御される。３チップ目以降の半導体チップの動作は２チップ目と同様であるため省略する。このようにして、半導体チップ１０１−１〜ｎからセンサの出力信号が順次読み出される。

図３は、２つの半導体チップ間の制御信号出力回路２０９及び電流電圧変換回路２０７の回路構成及び接続関係を示す図である。制御信号出力回路２０９は、定電流回路１０、トランジスタ１１、１２及びインバータ回路１３を備える。定電流回路１０は電源電圧ＶＣＣが入力され、定電流Ｉｏを出力する。トランジスタ１１、１２はＰ型のＭＯＳトランジスタである。インバータ回路１３は入力された電圧レベル（ハイレベル又はローレベル）を反転して出力する回路である。

定電流回路１０の出力端子は、共通接続されたトランジスタ１１、１２のソース端子に接続される。トランジスタ１１、１２は差動対を構成している。トランジスタ１１のドレイン端子はグラウンド端子ＧＮＤに接続される。トランジスタ１２のドレイン端子は制御信号出力回路２０９の出力端子ｏｕｔに接続され、トランジスタ１１のゲート端子は制御信号出力回路２０９の入力端子ｉｎに接続される。入力端子ｉｎにはシフトレジスタ２０３の出力信号が入力される。トランジスタ１２のゲート端子には、インバータ回路１３を介して、シフトレジスタ２０３の出力信号が入力される。すなわち、トランジスタ１２のゲート端子に入力される信号の電圧レベルは、シフトレジスタ２０３の出力信号の電圧レベルを反転したものとなる。

電流電圧変換回路２０７は、入力端子ｉｎと出力端子ｏｕｔを接続する配線と、この配線とグラウンド端子ＧＮＤとの間に接続された抵抗Ｒを備える。電流電圧変換回路２０７の入力端子ｉｎは、制御信号出力回路２０９の出力端子ｏｕｔと接続される。電流電圧変換回路２０７の出力端子ｏｕｔは、スタート信号選択回路２０６に接続される。

シフトレジスタ２０３からの出力電圧がローレベルのときには、トランジスタ１１のゲート端子の電圧はローレベルであり、トランジスタ１２のゲート端子の電圧はハイレベルである。このとき、トランジスタ１１はオンであり、トランジスタ１２はオフである。したがって、定電流回路１０からトランジスタ１１を介してグラウンド端子ＧＮＤに電流が流れ、トランジスタ１２には電流が流れない。

その後、シフトレジスタ２０３から（Ｎ−２）ビット目のハイレベルの信号が入力されると、トランジスタ１１のゲート端子の電圧はハイレベルになり、トランジスタ１２のゲート端子の電圧はローレベルになる。これにより、トランジスタ１１はオフになり、トランジスタ１２がオンになる。よって、制御信号出力回路２０９の出力端子ｏｕｔから、定電流Ｉｏが出力される。以上のように、制御信号出力回路２０９は、入力端子ｉｎに入力された電圧のレベルに応じて定電流Ｉｏの出力の有無が切り替わる、電圧電流変換回路として機能する。

定電流Ｉｏは、電流電圧変換回路２０７の入力端子ｉｎに入力される。電流電圧変換回路２０７の出力抵抗が十分に高いものとすると、定電流Ｉｏは抵抗Ｒに流れ込む。このとき、電流電圧変換回路２０７の出力端子ｏｕｔの電圧はＩｏ×Ｒとなる。したがって、電流電圧変換回路２０７は入力された電流信号を電圧信号に変換して出力する。なお、本明細書において、「電流信号」は電流値の高低により情報が伝達される信号を意味し、「電圧信号」は電圧値の高低により情報が伝達される信号を意味するものとする。

信号がチップ間で伝達されるマルチチップモジュールにおいて、チップ間の配線と信号線又はグラウンドとの間には寄生容量が存在し得る。チップ間の配線の電圧がグラウンド電位ＧＮＤから電源電圧ＶＣＣ、又は電源電圧ＶＣＣからグラウンド電位ＧＮＤに変化する時に寄生容量が充放電される。この充放電によって、電源電圧ＶＣＣ又はグラウンド電位ＧＮＤが変動するため、受光センサ２０１内の回路の電位、センサ出力回路２０５の基準電圧等の変動が起こり得る。この状態で、マルチチップモジュール１００を動作させて信号を出力させると、電位変動の影響が固定パターンノイズとなって現れることがある。

これに対し、本実施形態で示す構成においては、制御信号出力回路２０９が定電流を出力するので、寄生容量が充放電されることによる電圧変動が低減されている。これにより、固定パターンノイズの発生が抑制されたセンサ出力信号を得ることができる。

なお、図３及びその説明において例示した制御信号出力回路２０９は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを用いる構成であってもよい。電流電圧変換回路２０７の抵抗Ｒは、金属配線を用いた配線抵抗、半導体基板のウェル領域に、ウェル領域よりも高い不純物濃度を有する拡散層による拡散抵抗、半導体基板上の酸化膜の上に設けられたポリシリコンによる抵抗等、種々の構成とすることができる。電流電圧変換回路２０７は、抵抗Ｒによる電流電圧変換に限定されず、例えばトランジスタを用いた電流電圧変換回路を用いてもよい。
また、本実施例では、走査回路がシフトレジスタである例を説明したが、走査回路がデコーダであっても良い。

（第２の実施形態）
図４は第２の実施形態に係る電流電圧変換回路の構成を示す図である。電流電圧変換回路４０７は定電流源２０、トランジスタ２１、２２、２３、２４、電流電圧変換部３０及びコンパレータ３１を備える。

定電流源２０は、一定の電流値Ｉａを供給する回路である。電流値Ｉａは、制御信号出力回路２０９から出力される電流値Ｉｏよりも大きいことが望ましい。

トランジスタ２１、２２、２３、２４はＮ型のＭＯＳトランジスタである。トランジスタ２１、２２、２３、２４はカスコード型のカレントミラー回路を構成している。トランジスタ２１のドレイン端子とゲート端子は共通化され、定電流源２０の電流出力端子に接続される。トランジスタ２２のドレイン端子とゲート端子は共通化され、トランジスタ２１のソース端子及びトランジスタ２４のゲート端子に接続される。トランジスタ２２のソース端子はグラウンド端子ＧＮＤに接続される。トランジスタ２３のゲート端子はトランジスタ２１のゲート端子に接続される。トランジスタ２４のドレイン端子はトランジスタ２３のソース端子に接続される。トランジスタ２４のソース端子はグラウンド端子ＧＮＤに接続される。トランジスタ２３のソース端子とトランジスタ２４のドレイン端子との接続点は電流電圧変換回路４０７の入力端子ｉｎである。電流電圧変換回路４０７の入力端子ｉｎは、制御信号線１０５を介して、制御信号出力回路２０９の出力端子ｏｕｔに接続される。

トランジスタ２３のドレイン端子は、電流電圧変換部３０の一端とコンパレータ３１の非反転入力端子に接続される。電流電圧変換部３０の他端は、電源電圧ＶＣＣに接続される。電流電圧変換部３０は、電源電圧ＶＣＣからグラウンド端子ＧＮＤに向かって流れる電流に応じて出力される電圧が変化する回路である。電流電圧変換部３０は、例えば抵抗Ｒで構成することができる。抵抗Ｒは、第１の実施形態で述べた抵抗Ｒと同じ構成とすることができる。コンパレータ３１の反転入力端子には基準電圧Ｖｒが入力される。コンパレータ３１の出力端子は電流電圧変換回路４０７の出力端子ｏｕｔとなる。コンパレータ３１の非反転入力端子に入力される電圧が基準電圧Ｖｒよりも大きい場合、出力電圧はハイレベルとなり、基準電圧Ｖｒよりも小さい場合、出力電圧はローレベルとなる。

トランジスタ２２に定電流源２０から定電流Ｉａが供給されるとき、トランジスタ２４にも定電流Ｉａが流れるようにトランジスタのサイズ比が設定されているものとする。このとき、制御信号出力回路２０９から電流電圧変換回路４０７に入力される電流はＩｏ又はゼロのいずれかである。したがって、電源電圧ＶＣＣから電流電圧変換部３０を介してトランジスタ２３のドレイン端子に流れ込む電流は、電流（Ｉａ−Ｉｏ）又は電流Ｉａのいずれかとなる。電流（Ｉａ−Ｉｏ）が流れている場合、電流電圧変換部３０は基準電圧Ｖｒより大きい電圧を出力し、電流Ｉａが流れている場合はその逆であるものとする。この場合、入力電流がＩｏのとき、電流電圧変換回路４０７の出力電圧はハイレベルとなり、入力電流がゼロのとき、電流電圧変換回路４０７の出力電圧はローレベルとなる。以上のようにして、電流電圧変換回路４０７は、入力電流に応じてハイ又はローのいずれかの電圧を出力する電流電圧変換を行う。

第１の実施形態では、電流電圧変換回路２０７の抵抗値Ｒ及びチップ間の配線の寄生容量により決定される時定数と、制御信号出力回路２０９から出力される電流値Ｉｏとに依存して信号の伝達速度（周波数特性）は決定される。高速に信号を伝送させるためには、電流電圧変換回路２０７の抵抗値を小さくして、時定数を小さくする必要がある。電流電圧変換回路２０７の抵抗値を小さくすると、出力電圧を一定とするためには、制御信号出力回路２０９から出力される電流値を大きくする必要がある。したがって、高速な信号伝送を行うためには出力電流を大きくする必要があり、消費電流が増大する。

一方、本実施形態では、電流電圧変換回路４０７はカスコード型のカレントミラー回路によりトランジスタ２４のドレイン−ソース間電圧が一定となるように電流が供給されている。そのため、入力電流がＩｏ又はゼロのいずれの場合にも入力端子の電圧がほぼ一定となり、前述の寄生容量の影響は低減される。寄生容量の影響が低減することにより時定数が小さくなるため、高速に信号を伝送させることができる。また前述の理由により高速伝送のために制御信号出力回路２０９から出力される電流値を大きくする必要がなく、消費電流を低減することができる。したがって、本実施形態では第１の実施形態の効果に加えて、消費電流の低減及び信号伝送の高速化を実現することができる。

（第３の実施形態）
図５は第３の実施形態に係る電流電圧変換回路の構成を示す図である。電流電圧変換回路５０７は定電流源２０及びトランジスタ２１〜２７を備える。定電流源２０及びトランジスタ２１〜２４の構成は第２の実施形態と同様であるため、説明を省略する。

トランジスタ２５、２６はＰ型のＭＯＳトランジスタであり、トランジスタ２７はＮ型のＭＯＳトランジスタである。トランジスタ２５、２６のソース端子は、電源電圧ＶＣＣに接続される。トランジスタ２５のゲート端子とドレイン端子は共通化されており、トランジスタ２３のドレイン端子及びトランジスタ２６のゲート端子に接続される。したがって、トランジスタ２５、２６はカレントミラー回路を構成している。トランジスタ２６のドレイン端子はトランジスタ２７のドレイン端子と接続され、この接続点が電流電圧変換回路５０７の出力端子ｏｕｔとなる。トランジスタ２７のソース端子はグラウンド電位ＧＮＤに接続され、ゲート端子はトランジスタ２２のゲート端子に接続される。したがって、トランジスタ２２、２４、２７はカレントミラー回路を構成している。トランジスタ２２、２４、２７に流れる電流は、それぞれＩａ、Ｉａ、（Ｉａ−０．５×Ｉｏ）となるようにトランジスタの寸法比が設定されている。また、トランジスタ２５、２６を流れる電流は同一となるようにトランジスタの寸法比が設定されている。

第２の実施形態の説明で述べた通り、電流電圧変換回路５０７に入力される電流はＩｏ又はゼロのいずれかである。したがって、電源電圧ＶＣＣからトランジスタ２５を介してトランジスタ２３のドレイン端子に流れ込む電流は、電流（Ｉａ−Ｉｏ）又は電流Ｉａのいずれかとなる。上述のように、トランジスタ２６のドレイン電流はトランジスタ２５のドレイン電流と同一であるため、電流（Ｉａ−Ｉｏ）又は電流Ｉａのいずれかである。また、トランジスタ２７のドレイン電流は電流電圧変換回路５０７の入力電流には依存せず、（Ｉａ−０．５×Ｉｏ）の一定値となる。

したがって、制御信号出力回路２０９からの出力電流がゼロのとき、トランジスタ２６のドレイン電流はＩａ、トランジスタ２７のドレイン電流は（Ｉａ−０．５×Ｉｏ）であるため、出力端子ｏｕｔからは電流（０．５Ｉｏ）が出力される。一方、制御信号出力回路２０９からの出力電流がＩｏのとき、トランジスタ２６のドレイン電流は（Ｉａ−Ｉｏ）、トランジスタ２７のドレイン電流は（Ｉａ−０．５×Ｉｏ）であるため、出力端子ｏｕｔからは電流（−０．５Ｉｏ）が出力される。出力電流の値に応じてハイ又はローのいずれかの電圧を出力する回路（不図示）をｏｕｔ端子に接続することで、入力電流に応じてハイ又はローのいずれかの電圧を出力する電流電圧変換が実現される。このようなハイ又はローのいずれかの電圧を出力する回路は、例えば、第１の実施形態で述べた電流電圧変換回路２０７と同じとすることができる。

第３の実施形態では第２の実施形態と同様に消費電流の低減及び信号伝送の高速化を実現することができる。さらに、第２の実施形態のコンパレータ３１と基準電圧Ｖｒを供給する回路が不要となるので、第３の実施形態では第２の実施形態と比べて素子面積を縮小することができ、マルチチップモジュールを小型化することができる。さらに、素子面積の縮小により、１枚の半導体基板から製造できる半導体チップの個数が増加するため、製造コストが低減される。

（第４の実施形態）
第１〜第３の実施形態として、複数の半導体チップ１０１−１〜ｎを用いたマルチチップモジュール１００を説明した。本発明は複数のチップを用いたマルチチップモジュール１００を用いる様々な装置に適用可能であり、マルチチップモジュール１００が搭載される装置の構成に応じて本発明の要旨を逸脱しない範囲内において種々の変形及び変更が可能である。

第４の実施形態では、マルチチップモジュール１００が複写機の原稿読み取り部のためのラインセンサとして用いられる。図６は第４の実施形態に係る複写機の構成を示すブロック図である。複写機６００は原稿読み取り部６１０、画像処理部６２０及び印刷部６３０を備える。本実施例の原稿読み取り部６１０は、画像に基づく信号を生成する画像読み取り部の一例である。原稿読み取り部６１０は、原稿照明ランプ６０１及び第１〜第３の実施形態のマルチチップモジュール１００を備える。原稿照明ランプ６０１は複写する原稿に読み取りのための光を照射する。原稿から反射された光はマルチチップモジュール１００内に配列された複数の受光センサ２０１に入射される。マルチチップモジュール１００は各受光センサ２０１に入射された光量に応じた画像信号を複写機６００の画像処理部６２０に取得させる。複写機６００は原稿読み取り部６１０と原稿の位置を相対的に動かして走査させながら上述の画像信号の取得動作を繰り返す。このようにして、画像処理部６２０は原稿全面の画像信号を取得する。画像処理部６２０が取得した原稿の画像信号に基づいて、印刷部６３０は紙等の印刷媒体に原稿を複写する。第１〜第３の実施形態に係るマルチチップモジュール１００によって取得される信号は固定パターンノイズが抑制されている。読み取り時のノイズが低減されているため、本実施形態に係る複写機によりノイズの少ない複写が可能となる。なお、本実施形態では原稿読み取り部６１０にマルチチップモジュール１００を備えた複写機６００を例示したが、本発明の実施形態は読み取り機能を有する様々な装置にも同様に適用可能である。例えば、複写機だけでなくスキャナ、検査装置等の画像読取装置を含む装置に広く適用できる。

（第５の実施形態）
図７は第５の実施形態に係るマルチチップモジュールの構成を示すブロック図である。第１〜第３の実施形態のマルチチップモジュール１００は、受光センサ２０１を含む半導体チップ１０１−１〜ｎを備える装置である。これに対し、本実施形態のマルチチップモジュール７００の半導体チップ７１０−１〜ｎは、受光センサ２０１に替えて液体吐出部７０１を有する。図７では、１つの半導体チップ７１０が有する複数の液体吐出部７０１をまとめて一つの液体吐出部７０１として示している。液体吐出部７０１の各々は不図示の液体流路、液体吐出口、吐出エネルギー発生部等を備える。液体流路内にはインク等の吐出させるための液体が供給される。吐出エネルギー発生部は電流により温度が上昇する抵抗素子等の電気熱変換素子を備える。吐出エネルギー発生部が外部からの電流により発熱すると、液体流路内の液体が加熱され膨張して液体吐出口から液滴が吐出される。また、半導体チップ７１０は、複数の液体吐出部７０１の各々の吐出エネルギー発生部を走査する走査回路を有する。本実施形態のマルチチップモジュール７００は液体吐出ヘッド等の装置に用いることができる。液体吐出ヘッドは、例えば紙等の印刷媒体を搬送する印刷媒体搬送部を備える印刷機等の液体吐出記録装置に適用できる。また、液体吐出ヘッドは形成中の構造体に対して液体吐出を行うことで、ＤＮＡチップ、有機トランジスタ、カラーフィルタ等の構造体を製造する製造装置に適用することができる。本実施形態に係るマルチチップモジュール７００は固定パターンノイズの発生が抑制されている。したがって、本実施形態に係るマルチチップモジュール７００を用いた液体吐出ヘッドは、液滴を安定して吐出することができる。なお、本実施形態の吐出エネルギー発生部は、電圧が印加されることにより素子が変形して液体が吐出される、圧電素子等の電気機械変換素子を用いたものであっても良い。

１００ マルチチップモジュール
１０１−１、１０１−２、１０１−ｎ 半導体チップ
２０１ 受光センサ（フォトダイオード）
２０２ スイッチ回路
２０３ シフトレジスタ
２０４ センサ出力線
２０５ センサ出力回路
２０６ スタート信号選択回路
２０７、４０７、５０７ 電流電圧変換回路
２０８ 制御回路
２０９ 制御信号出力回路（電圧電流変換回路）

Claims (14)

1. 複数の単位セルと、前記複数の単位セルを走査することで、前記複数の単位セルの各々から信号を出力させる走査回路と、電圧電流変換回路と、電流電圧変換回路と、第１出力端子と、第２出力端子と、入力端子とを有するチップであって、
   前記電流電圧変換回路は、前記チップの外部から前記入力端子に入力された第１の電流信号を第１の電圧信号に変換し、
   前記走査回路は、前記電流電圧変換回路から出力された前記第１の電圧信号に応答して走査を開始し、
   前記電圧電流変換回路は、前記走査回路から出力された第２の電圧信号を第２の電流信号に変換し、
   前記複数の単位セルの各々が出力する信号が前記第２出力端子から前記チップの外部に順次出力されている期間に、前記第１出力端子から前記チップの外部に前記第２の電流信号が出力される
   ことを特徴とするチップ。
2. 前記第２出力端子から前記チップの外部に出力される信号は電圧信号である
   ことを特徴とする請求項１に記載のチップ。
3. 複数の単位セルと、前記複数の単位セルを走査することで、前記複数の単位セルの各々から信号を出力させる走査回路と、電圧電流変換回路と、電流電圧変換回路と、第１出力端子と、第２出力端子と、入力端子とを各々が有する第１のチップと第２のチップとを有し、
   前記第１のチップの前記電圧電流変換回路は、前記第２のチップの前記走査回路の走査の開始タイミングを示す電圧信号を電流信号に変換し、
   前記第１のチップの前記第１出力端子は、前記電流信号が前記第２のチップの前記入力端子に入力されるように前記第２のチップの前記入力端子に接続され、
   前記第２のチップの前記電流電圧変換回路は、前記第１のチップの前記第１出力端子から前記第２のチップの前記入力端子に入力された前記電流信号を電圧信号に変換し、
   前記第２のチップの前記走査回路は、前記第２のチップの前記電流電圧変換回路によって得られた前記電圧信号に基づいて、前記複数の単位セルの走査を開始し、
   前記第１のチップの前記複数の単位セルの各々が出力する信号が前記第１のチップの前記第２出力端子から前記第１のチップの外部に順次出力されている期間に、前記第１のチップの前記第１出力端子から前記第２のチップに前記電流信号が出力される
   ことを特徴とするマルチチップモジュール。
4. 前記第１のチップおよび前記第２のチップの各々は、前記複数の単位セルから出力された信号に基づく信号を、前記第２出力端子から各々のチップの外部に出力させる出力部を有し、
   前記第１のチップが出力する前記電流信号が、前記第１のチップの前記出力部が前記第１のチップの外部に前記信号を出力する動作を終えるのに先立って、前記第１のチップの前記第１出力端子から出力される信号であることを特徴とする請求項３に記載のマルチチップモジュール。
5. 前記第２のチップの前記電流電圧変換回路によって得られた前記電圧信号に基づいて、前記第２のチップの前記出力部が動作を開始することを特徴とする請求項４に記載のマルチチップモジュール。
6. 前記出力部が、前記複数の単位セルの各々から出力された前記信号を増幅した信号を出力するアンプであることを特徴とする請求項５に記載のマルチチップモジュール。
7. 前記複数の単位セルの各々は、入射光に基づく信号を出力する受光部を有し、
   前記出力部が、前記複数の単位セルの各々の前記受光部から出力された前記信号を増幅した信号を出力することを特徴とする請求項５または６に記載のマルチチップモジュール。
8. 前記第２出力端子からチップの外部に出力される信号は電圧信号である
   ことを特徴とする請求項３乃至７のいずれか１項に記載のマルチチップモジュール。
9. 請求項３乃至８のいずれか１項に記載のマルチチップモジュールを含む画像読み取り部を備えることを特徴とする装置。
10. 請求項３乃至８のいずれか１項に記載のマルチチップモジュールを有するとともに、原稿に対して相対的に走査されることで前記原稿に基づく画像信号を生成する原稿読み取り部と、前記画像信号に基づいて印刷媒体に前記原稿を複写する印刷部とを有することを特徴とする複写機。
11. 各々が液体吐出部を含む複数の単位セルと、前記複数の単位セルを走査することで、前記複数の単位セルの各々に信号を入力させる走査回路と、電圧電流変換回路と、電流電圧変換回路と、第１出力端子と、第２出力端子と、入力端子とを各々が有する第１のチップと第２のチップとを有し、
    前記第１のチップの前記電圧電流変換回路は、前記第２のチップの前記走査回路の走査の開始タイミングを示す電圧信号を電流信号に変換し、
    前記第１のチップの前記第１出力端子は、前記電流信号が前記第２のチップの前記入力端子に入力されるように前記第２のチップの前記入力端子に接続され、
    前記第２のチップの前記電流電圧変換回路は、前記第１のチップの前記第１出力端子から前記第２のチップの前記入力端子に入力された前記電流信号を電圧信号に変換し、
    前記第２のチップの前記走査回路は、前記第２のチップの前記電流電圧変換回路によって得られた前記電圧信号に基づいて、前記複数の単位セルの走査を開始し、
    前記第１のチップの前記複数の単位セルの各々が出力する信号が前記第１のチップの前記第２出力端子から前記第１のチップの外部に順次出力されている期間に、前記第１のチップの前記第１出力端子から前記第２のチップに前記電流信号が出力される、マルチチップモジュールを備えることを特徴とする装置。
12. 前記第２出力端子からチップの外部に出力される信号は電圧信号である
    ことを特徴とする請求項１１に記載の装置。
13. 請求項１１または１２に記載の装置と、印刷媒体を搬送する印刷媒体搬送部とを備え、前記装置を用いて前記印刷媒体に印刷を行うことを特徴とする印刷機。
14. 請求項１１または１２に記載の装置を備え、形成中の構造体に対して前記装置が液体吐出を行うことによって、構造体を製造することを特徴とする製造装置。

Images