JPH0592615A - プリントヘツド - Google Patents
プリントヘツドInfo
- Publication number
- JPH0592615A JPH0592615A JP25660491A JP25660491A JPH0592615A JP H0592615 A JPH0592615 A JP H0592615A JP 25660491 A JP25660491 A JP 25660491A JP 25660491 A JP25660491 A JP 25660491A JP H0592615 A JPH0592615 A JP H0592615A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- drive
- element array
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/20—Recycling
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Abstract
(57)【要約】
【目的】 ダイナミツク駆動方式のプリントヘツドにお
いて、各発光素子アレイごとの光量ばらつきを補正す
る。 【構成】 ROM27をアクセスし、各発光素子アレイ
LA1〜LA40の実使用状態で測定した電流値に基づ
いて補正した補正電流値データを呼び出し、これに基づ
いて駆動素子4の駆動電圧を変化させる。
いて、各発光素子アレイごとの光量ばらつきを補正す
る。 【構成】 ROM27をアクセスし、各発光素子アレイ
LA1〜LA40の実使用状態で測定した電流値に基づ
いて補正した補正電流値データを呼び出し、これに基づ
いて駆動素子4の駆動電圧を変化させる。
Description
【0001】
【産業上の利用分野】本発明は、複数の発光素子アレイ
を列状に配設したプリントヘツドに関し、特に複数の発
光素子アレイごとの光量を制御するプリントヘツドにか
かる。
を列状に配設したプリントヘツドに関し、特に複数の発
光素子アレイごとの光量を制御するプリントヘツドにか
かる。
【0002】
(1)多数の発光素子、例えばLED(ライト・エミツ
テイング・ダイオード)を高密度に配列した発光素子ア
レイ(LEDアレイ)を用い、電子写真方式等によつて
画像記録を行う装置としてLEDプリンタが知られてい
る。
テイング・ダイオード)を高密度に配列した発光素子ア
レイ(LEDアレイ)を用い、電子写真方式等によつて
画像記録を行う装置としてLEDプリンタが知られてい
る。
【0003】このようなプリンタ装置は、印字データに
基づいて列状に設けられた発光素子を選択発光させ、1
ラインごとに感光体に光書き込みを行い電子写真プロセ
スにより画像を用紙に作成する装置である。
基づいて列状に設けられた発光素子を選択発光させ、1
ラインごとに感光体に光書き込みを行い電子写真プロセ
スにより画像を用紙に作成する装置である。
【0004】しかし、上記のような装置に用いられる発
光素子アレイの発光出力にはばらつきがあり、この状態
で印字をおこなうと印字濃度に不均一を生じ印字品位の
低下をまねく。
光素子アレイの発光出力にはばらつきがあり、この状態
で印字をおこなうと印字濃度に不均一を生じ印字品位の
低下をまねく。
【0005】ところで、印字品位に対するヘツドのばら
つきの許容値は、印字パターンにより異なり、文字の場
合±30%以内、図形の場合±20%以内、さらに写
真、グラフイツク等の階調を必要とする場合には±5%
以内と考えられている。ところが、前記発光素子アレイ
の発光出力のばらつきは、1個の発光素子アレイチップ
内では±15%以内程度は可能であるが、発光素子アレ
イチップ間のばらつきは、±30%以内に収めることは
困難である。
つきの許容値は、印字パターンにより異なり、文字の場
合±30%以内、図形の場合±20%以内、さらに写
真、グラフイツク等の階調を必要とする場合には±5%
以内と考えられている。ところが、前記発光素子アレイ
の発光出力のばらつきは、1個の発光素子アレイチップ
内では±15%以内程度は可能であるが、発光素子アレ
イチップ間のばらつきは、±30%以内に収めることは
困難である。
【0006】したがつて、通常は前記発光素子アレイの
発光出力に関して、例えば5%ごとにランク付けをおこ
ない、同じランクの発光素子アレイを用いてプリントヘ
ツドの発光体を構成するか、あるいは何等かの回路を用
いて光量を補正している(従来技術1)。
発光出力に関して、例えば5%ごとにランク付けをおこ
ない、同じランクの発光素子アレイを用いてプリントヘ
ツドの発光体を構成するか、あるいは何等かの回路を用
いて光量を補正している(従来技術1)。
【0007】図8は従来のプリントヘツドの基本機能ブ
ロツク図である。
ロツク図である。
【0008】図8において、1はプリントヘツドであつ
て、このプリントヘツドは、自己集束性ロツドレンズア
レイ2と、複数の発光素子アレイが列状に配設されてな
る発光体3と、発光体3の発光素子アレイを駆動する駆
動素子4(ドライバIC)と、駆動素子4および前記発
光素子アレイのコモン電極を制御する駆動制御回路5と
から構成され、これらが基板上に搭載されてなる。
て、このプリントヘツドは、自己集束性ロツドレンズア
レイ2と、複数の発光素子アレイが列状に配設されてな
る発光体3と、発光体3の発光素子アレイを駆動する駆
動素子4(ドライバIC)と、駆動素子4および前記発
光素子アレイのコモン電極を制御する駆動制御回路5と
から構成され、これらが基板上に搭載されてなる。
【0009】駆動素子4は、シフトレジスタ6と、ラツ
チ回路7と、ゲート回路6と、定電流制御回路9、ドラ
イブ回路10とからなる。
チ回路7と、ゲート回路6と、定電流制御回路9、ドラ
イブ回路10とからなる。
【0010】図9に駆動素子4の内部回路構成の一例を
示す。ドライブ回路10は、ソース出力タイプの64個
のトランジスタから成り、定電流制御回路9は、電流制
限抵抗R1〜R64の抵抗から成つている。また、ゲー
ト回路6は、前記駆動制御回路5からのストローブ信号
にてスイツチングするための64個のAND回路から成
り、ラツチ回路7とシフトレジスタ6は64ビツト構成
となつている。
示す。ドライブ回路10は、ソース出力タイプの64個
のトランジスタから成り、定電流制御回路9は、電流制
限抵抗R1〜R64の抵抗から成つている。また、ゲー
ト回路6は、前記駆動制御回路5からのストローブ信号
にてスイツチングするための64個のAND回路から成
り、ラツチ回路7とシフトレジスタ6は64ビツト構成
となつている。
【0011】図10は図9で示した駆動素子4を用いた
A4サイズ、300ドツト/インチ(dpi)で256
0個の発光素子を用いたプリントヘツドの回路図であ
る。図10に示すように、発光素子L1〜L2560の
光量ばらつきは、可変抵抗アレイ11にて電流を調整す
ることにより補正される。この抵抗アレイ11の抵抗値
は、レーザートリミングにより調整される。
A4サイズ、300ドツト/インチ(dpi)で256
0個の発光素子を用いたプリントヘツドの回路図であ
る。図10に示すように、発光素子L1〜L2560の
光量ばらつきは、可変抵抗アレイ11にて電流を調整す
ることにより補正される。この抵抗アレイ11の抵抗値
は、レーザートリミングにより調整される。
【0012】しかし、A4サイズ、300dpiのプリ
ントヘツドの場合、2560個のトリミング抵抗が必要
であり、これをトリミングするのに要する時間は膨大な
ものとなり、またコスト的にも不利である。
ントヘツドの場合、2560個のトリミング抵抗が必要
であり、これをトリミングするのに要する時間は膨大な
ものとなり、またコスト的にも不利である。
【0013】(2)そこで、定電流制御機能を向上した
駆動素子4を使用し、発光素子アレイを選択して使用す
る方法が考え出された(従来技術2)。
駆動素子4を使用し、発光素子アレイを選択して使用す
る方法が考え出された(従来技術2)。
【0014】図11に駆動素子4の基本回路構成の一例
を示す。図11の如く、駆動素子4は、シフトレジスタ
6と、ラツチ回路7と、ゲート回路8と、定電流制御回
路9、ドライブ回路10とからなる。
を示す。図11の如く、駆動素子4は、シフトレジスタ
6と、ラツチ回路7と、ゲート回路8と、定電流制御回
路9、ドライブ回路10とからなる。
【0015】ドライブ回路10は、ソース出力タイプの
64個のトランジスタから成り、定電流制御回路9は、
VREF電圧により出力電流を決定し、前記ドライブ回
路10のトランジスタTr1〜Tr64とカレントミラ
ー回路を構成している。また、ゲート回路8は、前記駆
動制御回路5からのストローブ信号にてスイツチングす
るための64個のAND回路から成り、ラツチ回路7と
シフトレジスタ6は64ビツト構成となつている。
64個のトランジスタから成り、定電流制御回路9は、
VREF電圧により出力電流を決定し、前記ドライブ回
路10のトランジスタTr1〜Tr64とカレントミラ
ー回路を構成している。また、ゲート回路8は、前記駆
動制御回路5からのストローブ信号にてスイツチングす
るための64個のAND回路から成り、ラツチ回路7と
シフトレジスタ6は64ビツト構成となつている。
【0016】図12は図11で示した駆動素子4を用い
たA4サイズ、300ドツト/インチ(dpi)のプリ
ントヘツドの回路図である。ここで用いられる発光体3
は、発光出力を例えば5%ごとにランク付けを行つた6
4ビツトの発光素子アレイのうち同ランク品LA1〜L
A40を選択して用いており、これにより総計2560
個の発光素子L1〜L2560で構成されている。
たA4サイズ、300ドツト/インチ(dpi)のプリ
ントヘツドの回路図である。ここで用いられる発光体3
は、発光出力を例えば5%ごとにランク付けを行つた6
4ビツトの発光素子アレイのうち同ランク品LA1〜L
A40を選択して用いており、これにより総計2560
個の発光素子L1〜L2560で構成されている。
【0017】発光素子L1〜L2560を駆動する電
流、すなわち駆動素子4の出力電流は、ブリーダ抵抗R
B1,RB2からなる電圧発生回路20にてVREF電
圧を与えることにより決定している。
流、すなわち駆動素子4の出力電流は、ブリーダ抵抗R
B1,RB2からなる電圧発生回路20にてVREF電
圧を与えることにより決定している。
【0018】
【発明が解決しようとする課題】上記従来技術2では、
一定電流のもとでの発光素子アレイLA1〜LA40自
体の光量ばらつきはある程度おさえることができるが、
駆動素子4の電流のばらつきや、駆動制御回路5におけ
る発光素子アレイLA1〜LA40のコモン電極に対す
るドライブ能力のばらつきが原因となる光量ばらつきを
なくすことができない。また、発光素子アレイLA1〜
LA40の各ランクの生産数量と、プリントヘツドの生
産数量により、使用する発光素子アレイLA1〜LA4
0を選択する必要があるため、量産性がよくない。
一定電流のもとでの発光素子アレイLA1〜LA40自
体の光量ばらつきはある程度おさえることができるが、
駆動素子4の電流のばらつきや、駆動制御回路5におけ
る発光素子アレイLA1〜LA40のコモン電極に対す
るドライブ能力のばらつきが原因となる光量ばらつきを
なくすことができない。また、発光素子アレイLA1〜
LA40の各ランクの生産数量と、プリントヘツドの生
産数量により、使用する発光素子アレイLA1〜LA4
0を選択する必要があるため、量産性がよくない。
【0019】本発明は、上記課題に鑑み、各発光素子ア
レイごとの光量ばらつきを補正し得るダイナミツク駆動
方式のプリントヘツドの提供を目的とするものである。
レイごとの光量ばらつきを補正し得るダイナミツク駆動
方式のプリントヘツドの提供を目的とするものである。
【0020】
【課題を解決するための手段】本発明請求項1による課
題解決手段は、図1〜4の如く、印字ドツトに対応する
複数の発光素子L1〜L2560からなる複数の発光素
子アレイLA1〜LA40と、該各発光素子アレイLA
1〜LA40の発光素子L1〜L2560を時分割に駆
動する駆動素子4とを有するプリントヘツドにおいて、
各発光素子アレイLA1〜LA40の光量のばらつきを
補正するよう各発光素子アレイLA1〜LA40に応じ
て駆動素子4の駆動電流を変化させる駆動電流制御回路
21が設けられ、該駆動電流制御回路21は、外部から
のクロツク信号に基づいてどの発光素子アレイLA1〜
LA40を駆動するか判断する判断手段25と、前記各
発光素子アレイLA1〜LA40ごとに設定された基準
電圧値を記憶する記憶手段27と、前記判断手段25か
らの判断結果と記憶手段27からの基準電圧値信号に基
づいて前記駆動素子4の駆動電圧を変化させる電圧制御
手段28とから構成されたものである。
題解決手段は、図1〜4の如く、印字ドツトに対応する
複数の発光素子L1〜L2560からなる複数の発光素
子アレイLA1〜LA40と、該各発光素子アレイLA
1〜LA40の発光素子L1〜L2560を時分割に駆
動する駆動素子4とを有するプリントヘツドにおいて、
各発光素子アレイLA1〜LA40の光量のばらつきを
補正するよう各発光素子アレイLA1〜LA40に応じ
て駆動素子4の駆動電流を変化させる駆動電流制御回路
21が設けられ、該駆動電流制御回路21は、外部から
のクロツク信号に基づいてどの発光素子アレイLA1〜
LA40を駆動するか判断する判断手段25と、前記各
発光素子アレイLA1〜LA40ごとに設定された基準
電圧値を記憶する記憶手段27と、前記判断手段25か
らの判断結果と記憶手段27からの基準電圧値信号に基
づいて前記駆動素子4の駆動電圧を変化させる電圧制御
手段28とから構成されたものである。
【0021】本発明請求項2による課題解決手段は、図
5〜7の如く、印字ドツトに対応する複数の発光素子L
1〜L2560からなる複数の発光素子アレイLA1〜
LA40と、該各発光素子アレイLA1〜LA40の発
光素子L1〜L2560を時分割に駆動する駆動素子4
と、前記発光素子アレイLA1〜LA40のコモン電極
をパルス駆動するコモンセレクト回路24とを有するプ
リントヘツドにおいて、前記コモンセレクト回路24
に、前記発光素子アレイLA1〜LA40の光量のばら
つきを補正するよう各発光素子アレイLA1〜LA40
に応じてその駆動パルス数を変化させる駆動パルス制御
回路31が設けられ、該駆動パルス制御回路31は、外
部からのクロツク信号に基づいてどの発光素子アレイL
A1〜LA40を駆動するか判断する判断手段34と、
各発光素子アレイLA1〜LA40ごとに設定された駆
動パルス数を記憶する記憶手段35と、該記憶手段35
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段36とから構成されたものである。
5〜7の如く、印字ドツトに対応する複数の発光素子L
1〜L2560からなる複数の発光素子アレイLA1〜
LA40と、該各発光素子アレイLA1〜LA40の発
光素子L1〜L2560を時分割に駆動する駆動素子4
と、前記発光素子アレイLA1〜LA40のコモン電極
をパルス駆動するコモンセレクト回路24とを有するプ
リントヘツドにおいて、前記コモンセレクト回路24
に、前記発光素子アレイLA1〜LA40の光量のばら
つきを補正するよう各発光素子アレイLA1〜LA40
に応じてその駆動パルス数を変化させる駆動パルス制御
回路31が設けられ、該駆動パルス制御回路31は、外
部からのクロツク信号に基づいてどの発光素子アレイL
A1〜LA40を駆動するか判断する判断手段34と、
各発光素子アレイLA1〜LA40ごとに設定された駆
動パルス数を記憶する記憶手段35と、該記憶手段35
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段36とから構成されたものである。
【0022】
【作用】上記請求項1による課題解決手段において、各
発光素子アレイLA1〜LA40を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの電
流補正値を記憶手段27に記憶させておく。
発光素子アレイLA1〜LA40を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの電
流補正値を記憶手段27に記憶させておく。
【0023】そして、各発光素子アレイLA1〜LA4
0を時分割に駆動する際に、各発光素子アレイLA1〜
LA40の電流補正値を記憶する記憶手段27をアクセ
スして該電流補正値データを呼びだし、これに基づいて
電圧制御手段28により駆動素子4の駆動電圧を変化さ
せる。そうすると、発光素子アレイLA1〜LA40の
光量ばらつきを補正することができ、比較的簡単に品質
の良いプリントヘツドを提供することができる。
0を時分割に駆動する際に、各発光素子アレイLA1〜
LA40の電流補正値を記憶する記憶手段27をアクセ
スして該電流補正値データを呼びだし、これに基づいて
電圧制御手段28により駆動素子4の駆動電圧を変化さ
せる。そうすると、発光素子アレイLA1〜LA40の
光量ばらつきを補正することができ、比較的簡単に品質
の良いプリントヘツドを提供することができる。
【0024】請求項2による課題解決手段において、各
発光素子アレイLA1〜LA40を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの補
正駆動パルス数を記憶手段35に記憶させておく。
発光素子アレイLA1〜LA40を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの補
正駆動パルス数を記憶手段35に記憶させておく。
【0025】そして、各発光素子アレイLA1〜LA4
0を時分割にパルス駆動する際に、各発光素子アレイL
A1〜LA40の駆動パルス数を記憶する記憶手段35
をアクセスして駆動パルス数データを呼びだし、これに
基づいてパルス出力手段36により駆動素子4の駆動パ
ルス数を変化させることにより、発光素子アレイLA1
〜LA40の光量のばらつきを補正することができ、比
較的簡単に品質の良いプリントヘツドを提供することが
できる。
0を時分割にパルス駆動する際に、各発光素子アレイL
A1〜LA40の駆動パルス数を記憶する記憶手段35
をアクセスして駆動パルス数データを呼びだし、これに
基づいてパルス出力手段36により駆動素子4の駆動パ
ルス数を変化させることにより、発光素子アレイLA1
〜LA40の光量のばらつきを補正することができ、比
較的簡単に品質の良いプリントヘツドを提供することが
できる。
【0026】
(第一実施例)図1は本発明の第一実施例のプリントヘ
ツドを示す回路ブロツク図、図2は同じくその駆動制御
回路の内部回路ブロツク図、図3は同じく駆動電流制御
回路の構成を示す主要部回路図、図4は同じく1ライン
印字における駆動タイミングを示す図である。なお、図
8〜12に示した従来技術と同一機能部品については、
同一符号を付している。
ツドを示す回路ブロツク図、図2は同じくその駆動制御
回路の内部回路ブロツク図、図3は同じく駆動電流制御
回路の構成を示す主要部回路図、図4は同じく1ライン
印字における駆動タイミングを示す図である。なお、図
8〜12に示した従来技術と同一機能部品については、
同一符号を付している。
【0027】図示の如く、本実施例のプリントヘツド
は、発光体3と、該発光体3の複数の発光素子L1〜L
2560を時分割に駆動する1個の駆動素子4と、これ
らを駆動制御する駆動制御回路5とを有し、各発光素子
アレイLA1〜LA40の光量のばらつきを補正するよ
う各発光素子アレイLA1〜LA40に応じて駆動素子
4の駆動電流を変化させる駆動電流制御回路21が設け
られたものである。
は、発光体3と、該発光体3の複数の発光素子L1〜L
2560を時分割に駆動する1個の駆動素子4と、これ
らを駆動制御する駆動制御回路5とを有し、各発光素子
アレイLA1〜LA40の光量のばらつきを補正するよ
う各発光素子アレイLA1〜LA40に応じて駆動素子
4の駆動電流を変化させる駆動電流制御回路21が設け
られたものである。
【0028】前記発光体3は、図1の如く、従来と同様
の40個の64ビツト発光素子アレイLA1〜LA40
(LEDアレイ)が1ラインに並置されてなり、これに
より印字ドツトに対応する総計2560個の発光素子L
1〜L2560が1ラインに並置される。
の40個の64ビツト発光素子アレイLA1〜LA40
(LEDアレイ)が1ラインに並置されてなり、これに
より印字ドツトに対応する総計2560個の発光素子L
1〜L2560が1ラインに並置される。
【0029】前記駆動素子4は、図11に示した従来技
術2と同様のものが用いられ、シフトレジスタ6と、ラ
ツチ回路7と、ゲート回路8と、電流制御回路9と、ド
ライブ回路10とからなる。
術2と同様のものが用いられ、シフトレジスタ6と、ラ
ツチ回路7と、ゲート回路8と、電流制御回路9と、ド
ライブ回路10とからなる。
【0030】前記駆動制御回路5は、図2の如く、駆動
素子4を制御すると同時に発光素子アレイのコモン電極
C1〜C40を切り換えるもので、クロツク信号(CL
OCK)を64ビツトだけカウントするドツトカウンタ
22と、該ドツトカウンタ22が発生するキヤリアウト
信号のタイミングに基づいて前記ラツチ信号(LATC
H)とストローブ信号(STROBE)を形成する内部
ゲート回路23と、発光素子アレイLA1〜LA40の
コモン電極C1〜C40を切り換えるためのコモンセレ
クト回路24とからなる。
素子4を制御すると同時に発光素子アレイのコモン電極
C1〜C40を切り換えるもので、クロツク信号(CL
OCK)を64ビツトだけカウントするドツトカウンタ
22と、該ドツトカウンタ22が発生するキヤリアウト
信号のタイミングに基づいて前記ラツチ信号(LATC
H)とストローブ信号(STROBE)を形成する内部
ゲート回路23と、発光素子アレイLA1〜LA40の
コモン電極C1〜C40を切り換えるためのコモンセレ
クト回路24とからなる。
【0031】該コモンセレクト回路24は、図2の如
く、前記ドツトカウンタ22が発生するキヤリアウト信
号を発光素子アレイLA1〜LA40の数だけカウント
しどの発光素子アレイLA1〜LA40を駆動するか判
断する判断手段25(以下、アレイカウンタという)
と、該アレイカウンタ25の出力をデコードする40ビ
ツトのデコーダ26と、該デコーダ26の出力に従つて
発光素子アレイLA1〜LA40のコモン電極C1〜C
40をON,OFFするトランジスタTr1〜Tr40
とからなつている。
く、前記ドツトカウンタ22が発生するキヤリアウト信
号を発光素子アレイLA1〜LA40の数だけカウント
しどの発光素子アレイLA1〜LA40を駆動するか判
断する判断手段25(以下、アレイカウンタという)
と、該アレイカウンタ25の出力をデコードする40ビ
ツトのデコーダ26と、該デコーダ26の出力に従つて
発光素子アレイLA1〜LA40のコモン電極C1〜C
40をON,OFFするトランジスタTr1〜Tr40
とからなつている。
【0032】前記駆動電流制御回路21は、図3の如
く、前記コモンセレクト回路24のアレイカウンタ25
と、前記各発光素子アレイLA1〜LA40ごとに設定
された基準電圧値を記憶する記憶手段27と、前記アレ
イカウンタ25からの判断結果と記憶手段27からの基
準電圧値信号に基づいて前記駆動素子4の駆動電圧を変
化させる電圧制御手段28とから構成されたものであ
る。
く、前記コモンセレクト回路24のアレイカウンタ25
と、前記各発光素子アレイLA1〜LA40ごとに設定
された基準電圧値を記憶する記憶手段27と、前記アレ
イカウンタ25からの判断結果と記憶手段27からの基
準電圧値信号に基づいて前記駆動素子4の駆動電圧を変
化させる電圧制御手段28とから構成されたものであ
る。
【0033】前記記憶手段27は、図3の如く、マイク
ロコンピユータチツプのROMであり、感光体ドラムを
含めて実使用状態と同様の状態に併置した各発光素子ア
レイLA1〜LA40を発光させ、その光量を測定し、
光量のばらつきを補正できる電圧値を計算し、その計算
結果を記憶する。該記憶手段27のアドレスは、前記コ
モンセレクト回路24のアレイカウンタ25によりアク
セスされ、時分割に駆動する各発光素子アレイLA1〜
LA40に対応した補正値を出力する。
ロコンピユータチツプのROMであり、感光体ドラムを
含めて実使用状態と同様の状態に併置した各発光素子ア
レイLA1〜LA40を発光させ、その光量を測定し、
光量のばらつきを補正できる電圧値を計算し、その計算
結果を記憶する。該記憶手段27のアドレスは、前記コ
モンセレクト回路24のアレイカウンタ25によりアク
セスされ、時分割に駆動する各発光素子アレイLA1〜
LA40に対応した補正値を出力する。
【0034】前記電圧制御手段28は、既存のD/Aコ
ンバータが使用され、前記記憶手段27からの基準電圧
値信号をそのまま電圧VREFに変換し、駆動素子4の
定電流制御回路9にこの電圧VREFを印加する。
ンバータが使用され、前記記憶手段27からの基準電圧
値信号をそのまま電圧VREFに変換し、駆動素子4の
定電流制御回路9にこの電圧VREFを印加する。
【0035】なお、図中30は外部接続用のコネクタで
ある。
ある。
【0036】次に、本実施例の動作を図4に基づいて説
明する。まず、外部よりコネクタ30を通してRESE
T信号を入力し、ドツトカウンタ22とアレイカウンタ
25をリセツトした後、第1番目の発光素子アレイLA
1に対応する64ビツトの印字データをクロツク信号に
同期させてシフトレジスタ6に送信するとともに、駆動
制御回路5の64進のドツトカウンタ22にクロツク信
号を送信する。ドツトカウンタ22はキヤリアウト信号
を内部ゲート回路23に送信し、内部ゲート回路23は
このキヤリアウト信号に同期させてラツチ信号をラツチ
回路7に出力する。以上の経過を経て、前記64ビツト
の印字データがラツチ回路7にラツチされる。
明する。まず、外部よりコネクタ30を通してRESE
T信号を入力し、ドツトカウンタ22とアレイカウンタ
25をリセツトした後、第1番目の発光素子アレイLA
1に対応する64ビツトの印字データをクロツク信号に
同期させてシフトレジスタ6に送信するとともに、駆動
制御回路5の64進のドツトカウンタ22にクロツク信
号を送信する。ドツトカウンタ22はキヤリアウト信号
を内部ゲート回路23に送信し、内部ゲート回路23は
このキヤリアウト信号に同期させてラツチ信号をラツチ
回路7に出力する。以上の経過を経て、前記64ビツト
の印字データがラツチ回路7にラツチされる。
【0037】一方、前記ドツトカウンタ22からのキヤ
リアウト信号を受信した40進のアレイカウンタ25
は、1つだけカウントアツプする。
リアウト信号を受信した40進のアレイカウンタ25
は、1つだけカウントアツプする。
【0038】そして、このカウント出力をデコーダ26
に出力すると、該デコーダ26は、まず第1番目のトラ
ンジスタTr1をONし、これに対応する第1番目の発
光素子アレイLA1を発光可能な状態にする。
に出力すると、該デコーダ26は、まず第1番目のトラ
ンジスタTr1をONし、これに対応する第1番目の発
光素子アレイLA1を発光可能な状態にする。
【0039】また、前述したように、このときアレイカ
ウンタ25は記憶手段27に対して発光素子アレイLA
1に対応した電流補正値を記憶したアドレスをアクセス
する。同時に内部ゲート回路23にてストローブ信号が
出力され、駆動素子4のゲート回路8は発光素子アレイ
LA1に対応した印字データに基づいた出力ビツトをO
Nし、発光素子アレイLA1のみが、印字データに対応
して、しかも補正された電流値にて発光することにな
る。
ウンタ25は記憶手段27に対して発光素子アレイLA
1に対応した電流補正値を記憶したアドレスをアクセス
する。同時に内部ゲート回路23にてストローブ信号が
出力され、駆動素子4のゲート回路8は発光素子アレイ
LA1に対応した印字データに基づいた出力ビツトをO
Nし、発光素子アレイLA1のみが、印字データに対応
して、しかも補正された電流値にて発光することにな
る。
【0040】引き続いて、第2番目の発光素子アレイL
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、アレイカウンタ
25はさらにもう1つカウントアツプを行うため、デコ
ーダ26は第2番目のトランジスタTr2をONし、第
2番目の発光素子アレイLA2を発光可能な状態にす
る。そして、前記と同様、このとき、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、アレイカウンタ
25はさらにもう1つカウントアツプを行うため、デコ
ーダ26は第2番目のトランジスタTr2をONし、第
2番目の発光素子アレイLA2を発光可能な状態にす
る。そして、前記と同様、このとき、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
【0041】以上のようにして、1個の駆動素子にて複
数の発光素子アレイを時分割に駆動を行うダイナミツク
駆動方式のプリントヘツドにおいて、実使用状態で測定
された電圧値を記憶手段に記憶させているから、発光素
子アレイ自身の光量ばらつきはもとより、駆動素子の電
流ばらつきやコモンドライバのドライブ能力のばらつき
もすべて考慮した形で補正できる。
数の発光素子アレイを時分割に駆動を行うダイナミツク
駆動方式のプリントヘツドにおいて、実使用状態で測定
された電圧値を記憶手段に記憶させているから、発光素
子アレイ自身の光量ばらつきはもとより、駆動素子の電
流ばらつきやコモンドライバのドライブ能力のばらつき
もすべて考慮した形で補正できる。
【0042】(第二実施例)図5は本発明の第二実施例
のプリントヘツドを示す回路ブロツク図、図6は同じく
1ライン印字における駆動タイミングを示す図である。
なお、図1〜4に示した第一実施例および図8〜12に
示した従来技術と同一機能部品については、同一符号を
付している。
のプリントヘツドを示す回路ブロツク図、図6は同じく
1ライン印字における駆動タイミングを示す図である。
なお、図1〜4に示した第一実施例および図8〜12に
示した従来技術と同一機能部品については、同一符号を
付している。
【0043】図5に示すように、本実施例のプリントヘ
ツドは、発光素子アレイLA1〜LA40のコモン電極
C1〜C40を駆動制御回路5内のコモンセレクト回路
24によりパルス駆動するものである。
ツドは、発光素子アレイLA1〜LA40のコモン電極
C1〜C40を駆動制御回路5内のコモンセレクト回路
24によりパルス駆動するものである。
【0044】前記駆動制御回路5は、図5の如く、外部
からのクロツク信号(CLOCK)を64ビツトだけカ
ウントするドツトカウンタ22と、該ドツトカウンタ2
2が発生するキヤリアウト信号のタイミングに基づいて
ラツチ信号(LATCH)とストローブ信号(STRO
BE)を形成する内部ゲート回路23と、発光素子アレ
イのコモン電極を切り換えるためのコモンセレクト回路
24とからなる。
からのクロツク信号(CLOCK)を64ビツトだけカ
ウントするドツトカウンタ22と、該ドツトカウンタ2
2が発生するキヤリアウト信号のタイミングに基づいて
ラツチ信号(LATCH)とストローブ信号(STRO
BE)を形成する内部ゲート回路23と、発光素子アレ
イのコモン電極を切り換えるためのコモンセレクト回路
24とからなる。
【0045】このうち、コモンセレクト回路24は、前
記ドツトカウンタ22が発生するキヤリアウト信号を発
光素子アレイLA1〜LA40の数だけカウントしどの
発光素子アレイLA1〜LA40を駆動するか判断する
判断手段25(以下、アレイカウンタという)と、該ア
レイカウンタ25の出力をデコードする40ビツトのデ
コーダ26と、前記発光素子アレイLA1〜LA40の
光量のばらつきを補正するよう発光素子アレイLA1〜
LA40のコモン電極C1〜C40の駆動パルス数を変
化させる駆動パルス制御回路31と、該駆動パルス制御
回路31からのパルス出力およびデコーダ26からの出
力に従つて発光素子アレイのコモン電極C1〜C40を
パルス駆動するアンドゲート回路32およびトランジス
タTr1〜Tr40と、発光素子アレイの駆動パルスの
発振源となるパルス発生器33とからなる。
記ドツトカウンタ22が発生するキヤリアウト信号を発
光素子アレイLA1〜LA40の数だけカウントしどの
発光素子アレイLA1〜LA40を駆動するか判断する
判断手段25(以下、アレイカウンタという)と、該ア
レイカウンタ25の出力をデコードする40ビツトのデ
コーダ26と、前記発光素子アレイLA1〜LA40の
光量のばらつきを補正するよう発光素子アレイLA1〜
LA40のコモン電極C1〜C40の駆動パルス数を変
化させる駆動パルス制御回路31と、該駆動パルス制御
回路31からのパルス出力およびデコーダ26からの出
力に従つて発光素子アレイのコモン電極C1〜C40を
パルス駆動するアンドゲート回路32およびトランジス
タTr1〜Tr40と、発光素子アレイの駆動パルスの
発振源となるパルス発生器33とからなる。
【0046】前記駆動パルス制御回路31は、前記ドツ
トカウンタ22が発生するキヤリアウト信号を発光素子
アレイの数だけカウントするアドレスカウンタ34と、
各発光素子アレイLA1〜LA40ごとに設定された駆
動パルス数を記憶する記憶手段35と、該記憶手段35
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段36とから構成されている。
トカウンタ22が発生するキヤリアウト信号を発光素子
アレイの数だけカウントするアドレスカウンタ34と、
各発光素子アレイLA1〜LA40ごとに設定された駆
動パルス数を記憶する記憶手段35と、該記憶手段35
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段36とから構成されている。
【0047】前記記憶手段35は既存のマイクロコンピ
ユータチツプのROMが使用され、実使用状態で測定さ
れた各発光素子アレイLA1〜LA40の光量に対応し
たパルス駆動数のデータが記憶されている。
ユータチツプのROMが使用され、実使用状態で測定さ
れた各発光素子アレイLA1〜LA40の光量に対応し
たパルス駆動数のデータが記憶されている。
【0048】前記パルス出力手段36は、記憶手段35
からのパラレルデータをシリアルデータに変換するパラ
レル/シリアル変換器である。
からのパラレルデータをシリアルデータに変換するパラ
レル/シリアル変換器である。
【0049】前記アンドゲート回路32は、40個のア
ンドゲートG1〜G40からなり、該アンドゲートG1
〜G40は、各トランジスタTr1〜Tr40に接続さ
れている。
ンドゲートG1〜G40からなり、該アンドゲートG1
〜G40は、各トランジスタTr1〜Tr40に接続さ
れている。
【0050】なお、前記ドツトカウンタ22や内部ゲー
ト回路23等は、第一実施例に示したものと同様である
ため、説明を省略する。
ト回路23等は、第一実施例に示したものと同様である
ため、説明を省略する。
【0051】次に、本実施例の動作を図6に基づいて説
明する。まず、外部よりコネクタ30を通してRESE
T信号を入力し、ドツトカウンタ22とアレイカウンタ
25をリセツトした後、第一番目の発光素子アレイLA
1に対応する64ビツトの印字データDATAをCLO
CKに同期させてシフトレジスタ6に送信するととも
に、駆動制御回路5の64進のドツトカウンタ22に該
CLOCKを送信する。ドツトカウンタ22はキヤリア
ウト信号を内部ゲート回路23に送信し、内部ゲート回
路23はこのキヤリアウト信号に同期させてラツチ信号
をラツチ回路7に出力する。以上の経過を経て、前記6
4ビツトの印字データがラツチ回路7にラツチされる。
明する。まず、外部よりコネクタ30を通してRESE
T信号を入力し、ドツトカウンタ22とアレイカウンタ
25をリセツトした後、第一番目の発光素子アレイLA
1に対応する64ビツトの印字データDATAをCLO
CKに同期させてシフトレジスタ6に送信するととも
に、駆動制御回路5の64進のドツトカウンタ22に該
CLOCKを送信する。ドツトカウンタ22はキヤリア
ウト信号を内部ゲート回路23に送信し、内部ゲート回
路23はこのキヤリアウト信号に同期させてラツチ信号
をラツチ回路7に出力する。以上の経過を経て、前記6
4ビツトの印字データがラツチ回路7にラツチされる。
【0052】一方、前記ドツトカウンタ22からのキヤ
リアウト信号を受信した40進のアレイカウンタ25
は、1つだけカウントアツプする。
リアウト信号を受信した40進のアレイカウンタ25
は、1つだけカウントアツプする。
【0053】そして、このカウント出力をデコーダ26
に出力すると、該デコーダ26は、アンドゲート回路3
2におけるアンドゲートG1の入力をアクテイブにし、
まず第1番目のトランジスタTr1を動作可能な状態に
する。このときアドレスカウンタ34は記憶手段35に
対して発光素子アレイLA1に対応した駆動パルス数の
データを記憶したアドレスをアクセスし、このとき出力
されるパラレル状態の駆動パルスデータをパルス出力手
段36にてシリアルデータに変換し、パルス発生器33
より発生するクロツク信号STCLKに同期した駆動パ
ルスをアンドゲート回路32に入力する。前述したよう
に、発光素子LA1に対応したアンドゲートG1のみが
アクテイブになつているため、前記パルス出力手段36
から出力された駆動パルスはトランジスタTr1のみを
ON/OFFする。
に出力すると、該デコーダ26は、アンドゲート回路3
2におけるアンドゲートG1の入力をアクテイブにし、
まず第1番目のトランジスタTr1を動作可能な状態に
する。このときアドレスカウンタ34は記憶手段35に
対して発光素子アレイLA1に対応した駆動パルス数の
データを記憶したアドレスをアクセスし、このとき出力
されるパラレル状態の駆動パルスデータをパルス出力手
段36にてシリアルデータに変換し、パルス発生器33
より発生するクロツク信号STCLKに同期した駆動パ
ルスをアンドゲート回路32に入力する。前述したよう
に、発光素子LA1に対応したアンドゲートG1のみが
アクテイブになつているため、前記パルス出力手段36
から出力された駆動パルスはトランジスタTr1のみを
ON/OFFする。
【0054】このとき同時に内部ゲート回路23にてス
トローブ信号が出力され、駆動素子4のゲート回路8は
発光素子アレイLA1に対応した印字データに基づいた
出力ビツトをONし、発光素子アレイLA1のみが、印
字データに対応して、しかもLA1に応じた駆動パルス
数にて発光することになる。
トローブ信号が出力され、駆動素子4のゲート回路8は
発光素子アレイLA1に対応した印字データに基づいた
出力ビツトをONし、発光素子アレイLA1のみが、印
字データに対応して、しかもLA1に応じた駆動パルス
数にて発光することになる。
【0055】引き続いて、第2番目の発光素子アレイL
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、アレイカウンタ
25はさらにもう1つカウントアツプをおこなうため、
デコーダ26は第2番目のトランジスタTr2をON
し、第2番目の発光素子アレイLA2をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、アレイカウンタ
25はさらにもう1つカウントアツプをおこなうため、
デコーダ26は第2番目のトランジスタTr2をON
し、第2番目の発光素子アレイLA2をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
【0056】以上のように、ダイナミツク駆動方式のプ
リントヘツドにおいて、実使用状態で測定されたデータ
に基づき、発光素子アレイ自身の光量ばらつきはもとよ
り、駆動素子の電流ばらつきやコモンドライバのドライ
ブ能力のばらつきをも補正できるプリントヘツドを提供
することができる。
リントヘツドにおいて、実使用状態で測定されたデータ
に基づき、発光素子アレイ自身の光量ばらつきはもとよ
り、駆動素子の電流ばらつきやコモンドライバのドライ
ブ能力のばらつきをも補正できるプリントヘツドを提供
することができる。
【0057】(第三実施例)図7は本発明の第三実施例
の回路ブロツク図である。なお、図1〜6に示した第
一、第二実施例および図8〜12に示した従来技術と同
一機能部品については、同一符号を付している。
の回路ブロツク図である。なお、図1〜6に示した第
一、第二実施例および図8〜12に示した従来技術と同
一機能部品については、同一符号を付している。
【0058】図7の如く、本実施例のプリントヘツドに
おいて、コモンセレクト回路24は、第二実施例におけ
るアレイカウンタ25およびデコーダ26に代わり、ド
ツトカウンタ22が発生するキヤリアウト信号に基づい
て発光素子アレイを選択するシフトレジスタ41が用い
られている。その他の構成は、第二実施例と同様であ
る。
おいて、コモンセレクト回路24は、第二実施例におけ
るアレイカウンタ25およびデコーダ26に代わり、ド
ツトカウンタ22が発生するキヤリアウト信号に基づい
て発光素子アレイを選択するシフトレジスタ41が用い
られている。その他の構成は、第二実施例と同様であ
る。
【0059】次に、本実施例の動作を説明する。なお、
各部の信号動作は、図6に示したものと同様である。ま
ず、外部よりコネクタ30を通してRESET信号を入
力し、ドツトカウンタ22とシフトレジスタ41をリセ
ツトした後、第一番目の発光素子アレイLA1に対応す
る64ビツトの印字データDATAをCLOCKに同期
させてシフトレジスタ6に送信するとともに、ドツトカ
ウンタ22に該CLOCKを送信する。ドツトカウンタ
22はキヤリアウト信号を内部ゲート回路23に送信
し、内部ゲート回路23はこのキヤリアウト信号に同期
させてラツチ信号をラツチ回路7に出力する。以上の経
過を経て、前記64ビツトの印字データがラツチ回路7
にラツチされる。
各部の信号動作は、図6に示したものと同様である。ま
ず、外部よりコネクタ30を通してRESET信号を入
力し、ドツトカウンタ22とシフトレジスタ41をリセ
ツトした後、第一番目の発光素子アレイLA1に対応す
る64ビツトの印字データDATAをCLOCKに同期
させてシフトレジスタ6に送信するとともに、ドツトカ
ウンタ22に該CLOCKを送信する。ドツトカウンタ
22はキヤリアウト信号を内部ゲート回路23に送信
し、内部ゲート回路23はこのキヤリアウト信号に同期
させてラツチ信号をラツチ回路7に出力する。以上の経
過を経て、前記64ビツトの印字データがラツチ回路7
にラツチされる。
【0060】一方、前記ドツトカウンタ22からのキヤ
リアウト信号を受信したシフトレジスタ41は、第一ビ
ツト目だけを1とし、アンドゲート回路32におけるア
ンドゲートG1の入力をアクテイブにし、まず第1番目
のトランジスタTr1を動作可能な状態にする。このと
きアドレスカウンタ34は記憶手段35に対して発光素
子アレイLA1に対応した駆動パルス数のデータを記憶
したアドレスをアクセスし、このとき出力されるパラレ
ル状態の駆動パルスデータをパルス出力手段36にてシ
リアルデータに変換し、パルス発生器33より発生する
クロツク信号STCLKに同期した駆動パルスをアンド
ゲート回路32に入力する。前述したように、発光素子
LA1に対応したアンドゲートG1のみがアクテイブに
なつているため、前記パルス出力手段36から出力され
た駆動パルスはトランジスタTr1のみをON/OFF
する。
リアウト信号を受信したシフトレジスタ41は、第一ビ
ツト目だけを1とし、アンドゲート回路32におけるア
ンドゲートG1の入力をアクテイブにし、まず第1番目
のトランジスタTr1を動作可能な状態にする。このと
きアドレスカウンタ34は記憶手段35に対して発光素
子アレイLA1に対応した駆動パルス数のデータを記憶
したアドレスをアクセスし、このとき出力されるパラレ
ル状態の駆動パルスデータをパルス出力手段36にてシ
リアルデータに変換し、パルス発生器33より発生する
クロツク信号STCLKに同期した駆動パルスをアンド
ゲート回路32に入力する。前述したように、発光素子
LA1に対応したアンドゲートG1のみがアクテイブに
なつているため、前記パルス出力手段36から出力され
た駆動パルスはトランジスタTr1のみをON/OFF
する。
【0061】このとき同時に内部ゲート回路23にてス
トローブ信号が出力され、駆動素子4のゲート回路8は
発光素子アレイLA1に対応した印字データに基づいた
出力ビツトをONし、発光素子アレイLA1のみが、印
字データに対応して、しかもLA1に応じた駆動パルス
数にて発光することになる。
トローブ信号が出力され、駆動素子4のゲート回路8は
発光素子アレイLA1に対応した印字データに基づいた
出力ビツトをONし、発光素子アレイLA1のみが、印
字データに対応して、しかもLA1に応じた駆動パルス
数にて発光することになる。
【0062】引き続いて、第2番目の発光素子アレイL
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、シフトレジスタ
41はドツトカウンタ22からのキヤリアウト信号によ
り1ビツト分シフトし、第2番目のビツトのみが1とな
るため、第2番目のトランジスタTr2が動作可能とな
り、第2番目の発光素子アレイLA2をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
A2に対応した64ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子4のラツチ回路7に前述64
ビツトのデータがラツチされる。また、シフトレジスタ
41はドツトカウンタ22からのキヤリアウト信号によ
り1ビツト分シフトし、第2番目のビツトのみが1とな
るため、第2番目のトランジスタTr2が動作可能とな
り、第2番目の発光素子アレイLA2をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子4に入力されるから、発光素子アレイLA2は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイLA3〜LA40が印字データ
にしたがつて発光し、1ライン分の印字動作を終了す
る。
【0063】したがつて、本実施例においても、第二実
施例と同様、発光素子アレイの光量ばらつきを補正でき
る。
施例と同様、発光素子アレイの光量ばらつきを補正でき
る。
【0064】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【0065】例えば上記実施例においてはA4サイズ、
300dpiのプリントヘツドにおいて説明したが、こ
の発明はそれに限定されるものではない。
300dpiのプリントヘツドにおいて説明したが、こ
の発明はそれに限定されるものではない。
【0066】
【発明の効果】以上の説明から明らかな通り、本発明請
求項1,2によると、ダイナミツク駆動方式のプリント
ヘツドにおいて、記憶手段に、実使用状態で測定された
データを入力してあるから、駆動素子やコモン電極制御
のためのドライブ能力のばらつきを考慮して、発光素子
アレイごとの光量ばらつきを補正でき、印字品位を向上
させ得る。
求項1,2によると、ダイナミツク駆動方式のプリント
ヘツドにおいて、記憶手段に、実使用状態で測定された
データを入力してあるから、駆動素子やコモン電極制御
のためのドライブ能力のばらつきを考慮して、発光素子
アレイごとの光量ばらつきを補正でき、印字品位を向上
させ得る。
【0067】また、出力レベルの同じ発光素子アレイを
選択して実装する必要がなくなり、選択工程を省略でき
る分、作業を簡素化できるといつた優れた効果がある。
選択して実装する必要がなくなり、選択工程を省略でき
る分、作業を簡素化できるといつた優れた効果がある。
【図1】図1は本発明の第一実施例のプリントヘツドを
示す回路ブロツク図である。
示す回路ブロツク図である。
【図2】図2は同じくその駆動制御回路の内部回路ブロ
ツク図である。
ツク図である。
【図3】図3は同じく駆動電流制御回路の構成を示す主
要部回路図である。
要部回路図である。
【図4】図4は同じく1ライン印字における駆動タイミ
ングを示す図である。
ングを示す図である。
【図5】図5は本発明の第二実施例のプリントヘツドを
示す回路ブロツク図である。
示す回路ブロツク図である。
【図6】図6は同じく1ライン印字における駆動タイミ
ングを示す図である。
ングを示す図である。
【図7】図7は本発明の第三実施例の回路ブロツク図で
ある。
ある。
【図8】図8は従来例1のプリントヘツドの基本機能ブ
ロツク図である。
ロツク図である。
【図9】図9は同じく駆動素子の内部回路構成図であ
る。
る。
【図10】図10は同じくプリントヘツドの回路ブロツ
ク図である。
ク図である。
【図11】図11は従来例2の駆動素子の内部回路構成
図である。
図である。
【図12】図12は同じくプリントヘツドの回路ブロツ
ク図である。
ク図である。
4 駆動素子 21 駆動電流制御回路 25,34 判断手段 27,35 記憶手段 28 電圧制御手段 31 駆動パルス制御回路 36 パルス出力手段 L1〜L2560 発光素子 LA1〜LA40 発光素子アレイ C1〜C40 コモン電極
Claims (2)
- 【請求項1】 印字ドツトに対応する複数の発光素子か
らなる複数の発光素子アレイと、該各発光素子アレイの
発光素子を時分割に駆動する駆動素子とを有するプリン
トヘツドにおいて、各発光素子アレイの光量のばらつき
を補正するよう各発光素子アレイに応じて駆動素子の駆
動電流を変化させる駆動電流制御回路が設けられ、該駆
動電流制御回路は、外部からのクロツク信号に基づいて
どの発光素子アレイを駆動するか判断する判断手段と、
前記各発光素子アレイごとに設定された基準電圧値を記
憶する記憶手段と、前記判断手段からの判断結果と記憶
手段からの基準電圧値信号に基づいて前記駆動素子の駆
動電圧を変化させる電圧制御手段とから構成されたこと
を特徴とするプリントヘツド。 - 【請求項2】 印字ドツトに対応する複数の発光素子か
らなる複数の発光素子アレイと、該各発光素子アレイの
発光素子を時分割に駆動する駆動素子と、前記発光素子
アレイのコモン電極をパルス駆動するコモンセレクト回
路とを有するプリントヘツドにおいて、前記コモンセレ
クト回路に、前記発光素子アレイの光量のばらつきを補
正するよう各発光素子アレイに応じてその駆動パルス数
を変化させる駆動パルス制御回路が設けられ、該駆動パ
ルス制御回路は、外部からのクロツク信号に基づいてど
の発光素子アレイを駆動するか判断する判断手段と、各
発光素子アレイごとに設定された駆動パルス数を記憶す
る記憶手段と、該記憶手段からの駆動パルス数信号に基
づいてパルス信号を出力するパルス出力手段とから構成
されたことを特徴とするプリントヘツド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25660491A JPH0592615A (ja) | 1991-10-03 | 1991-10-03 | プリントヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25660491A JPH0592615A (ja) | 1991-10-03 | 1991-10-03 | プリントヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0592615A true JPH0592615A (ja) | 1993-04-16 |
Family
ID=17294942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25660491A Pending JPH0592615A (ja) | 1991-10-03 | 1991-10-03 | プリントヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0592615A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001014145A1 (fr) * | 1999-08-24 | 2001-03-01 | Nippon Sheet Glass Co., Ltd. | Dispositif electroluminescent a auto-balayage |
US7911492B2 (en) | 2004-05-20 | 2011-03-22 | Seiko Epson Corporation | Line head and image forming apparatus incorporating the same |
JP2021041595A (ja) * | 2019-09-10 | 2021-03-18 | キヤノン株式会社 | 駆動装置および記録装置 |
-
1991
- 1991-10-03 JP JP25660491A patent/JPH0592615A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001014145A1 (fr) * | 1999-08-24 | 2001-03-01 | Nippon Sheet Glass Co., Ltd. | Dispositif electroluminescent a auto-balayage |
US6531826B1 (en) | 1999-08-24 | 2003-03-11 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting device |
US7911492B2 (en) | 2004-05-20 | 2011-03-22 | Seiko Epson Corporation | Line head and image forming apparatus incorporating the same |
JP2021041595A (ja) * | 2019-09-10 | 2021-03-18 | キヤノン株式会社 | 駆動装置および記録装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0785937B2 (ja) | ドライバic及び記録ヘッド | |
JPH0630887B2 (ja) | サーマルプリンタ | |
JPS62256574A (ja) | 印写装置 | |
US4814790A (en) | Dual mode thermal printer | |
US5089831A (en) | Block-divided driving apparatus of gradation thermal printhead | |
JPH0592615A (ja) | プリントヘツド | |
US5079564A (en) | Recording apparatus using a time varying distribution of heat element driving pulses | |
JP4693199B2 (ja) | 記録装置 | |
US6169566B1 (en) | Non-impact printer | |
JPH0557955A (ja) | ラインプリンタ | |
JP3215748B2 (ja) | 印字濃度補正方法及び該補正方法を組込んだledプリンタ | |
JPH06297770A (ja) | プリントヘッド | |
JP3058726B2 (ja) | プリントヘツドおよびその駆動方法 | |
JPH04276466A (ja) | プリントヘツド | |
JP2605934B2 (ja) | 熱記録装置 | |
JPH0764096B2 (ja) | 記録装置 | |
JPH09150542A (ja) | 記録素子アレー | |
JP2003127462A (ja) | 光書込みヘッドの光量補正方法 | |
JPH09141932A (ja) | 記録ヘッド | |
JPH10297017A (ja) | 電子写真装置 | |
JPH0564920A (ja) | プリントヘツド | |
JP2931051B2 (ja) | 画像装置 | |
JPH0872315A (ja) | 画像記録装置及び画像記録方法 | |
JP3034151B2 (ja) | サーマルヘッド駆動制御装置 | |
JP2522727Y2 (ja) | 感熱記録装置 |