JPH0592615A

JPH0592615A - プリントヘツド

Info

Publication number: JPH0592615A
Application number: JP25660491A
Authority: JP
Inventors: Takatoshi Mizoguchi; 隆敏溝口; Katsuyasu Deguchi; 勝康出口; Mitsuhiko Yoshikawa; 光彦吉川
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-10-03
Filing date: 1991-10-03
Publication date: 1993-04-16

Abstract

(57)【要約】【目的】ダイナミツク駆動方式のプリントヘツドにお
いて、各発光素子アレイごとの光量ばらつきを補正す
る。【構成】ＲＯＭ２７をアクセスし、各発光素子アレイ
ＬＡ１〜ＬＡ４０の実使用状態で測定した電流値に基づ
いて補正した補正電流値データを呼び出し、これに基づ
いて駆動素子４の駆動電圧を変化させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の発光素子アレイ
を列状に配設したプリントヘツドに関し、特に複数の発
光素子アレイごとの光量を制御するプリントヘツドにか
かる。

【０００２】

【従来の技術】

（１）多数の発光素子、例えばＬＥＤ（ライト・エミツ
テイング・ダイオード）を高密度に配列した発光素子ア
レイ（ＬＥＤアレイ）を用い、電子写真方式等によつて
画像記録を行う装置としてＬＥＤプリンタが知られてい
る。

【０００３】このようなプリンタ装置は、印字データに
基づいて列状に設けられた発光素子を選択発光させ、１
ラインごとに感光体に光書き込みを行い電子写真プロセ
スにより画像を用紙に作成する装置である。

【０００４】しかし、上記のような装置に用いられる発
光素子アレイの発光出力にはばらつきがあり、この状態
で印字をおこなうと印字濃度に不均一を生じ印字品位の
低下をまねく。

【０００５】ところで、印字品位に対するヘツドのばら
つきの許容値は、印字パターンにより異なり、文字の場
合±３０％以内、図形の場合±２０％以内、さらに写
真、グラフイツク等の階調を必要とする場合には±５％
以内と考えられている。ところが、前記発光素子アレイ
の発光出力のばらつきは、１個の発光素子アレイチップ
内では±１５％以内程度は可能であるが、発光素子アレ
イチップ間のばらつきは、±３０％以内に収めることは
困難である。

【０００６】したがつて、通常は前記発光素子アレイの
発光出力に関して、例えば５％ごとにランク付けをおこ
ない、同じランクの発光素子アレイを用いてプリントヘ
ツドの発光体を構成するか、あるいは何等かの回路を用
いて光量を補正している（従来技術１）。

【０００７】図８は従来のプリントヘツドの基本機能ブ
ロツク図である。

【０００８】図８において、１はプリントヘツドであつ
て、このプリントヘツドは、自己集束性ロツドレンズア
レイ２と、複数の発光素子アレイが列状に配設されてな
る発光体３と、発光体３の発光素子アレイを駆動する駆
動素子４（ドライバＩＣ）と、駆動素子４および前記発
光素子アレイのコモン電極を制御する駆動制御回路５と
から構成され、これらが基板上に搭載されてなる。

【０００９】駆動素子４は、シフトレジスタ６と、ラツ
チ回路７と、ゲート回路６と、定電流制御回路９、ドラ
イブ回路１０とからなる。

【００１０】図９に駆動素子４の内部回路構成の一例を
示す。ドライブ回路１０は、ソース出力タイプの６４個
のトランジスタから成り、定電流制御回路９は、電流制
限抵抗Ｒ１〜Ｒ６４の抵抗から成つている。また、ゲー
ト回路６は、前記駆動制御回路５からのストローブ信号
にてスイツチングするための６４個のＡＮＤ回路から成
り、ラツチ回路７とシフトレジスタ６は６４ビツト構成
となつている。

【００１１】図１０は図９で示した駆動素子４を用いた
Ａ４サイズ、３００ドツト／インチ（ｄｐｉ）で２５６
０個の発光素子を用いたプリントヘツドの回路図であ
る。図１０に示すように、発光素子Ｌ１〜Ｌ２５６０の
光量ばらつきは、可変抵抗アレイ１１にて電流を調整す
ることにより補正される。この抵抗アレイ１１の抵抗値
は、レーザートリミングにより調整される。

【００１２】しかし、Ａ４サイズ、３００ｄｐｉのプリ
ントヘツドの場合、２５６０個のトリミング抵抗が必要
であり、これをトリミングするのに要する時間は膨大な
ものとなり、またコスト的にも不利である。

【００１３】（２）そこで、定電流制御機能を向上した
駆動素子４を使用し、発光素子アレイを選択して使用す
る方法が考え出された（従来技術２）。

【００１４】図１１に駆動素子４の基本回路構成の一例
を示す。図１１の如く、駆動素子４は、シフトレジスタ
６と、ラツチ回路７と、ゲート回路８と、定電流制御回
路９、ドライブ回路１０とからなる。

【００１５】ドライブ回路１０は、ソース出力タイプの
６４個のトランジスタから成り、定電流制御回路９は、
Ｖ_ＲＥＦ電圧により出力電流を決定し、前記ドライブ回
路１０のトランジスタＴｒ１〜Ｔｒ６４とカレントミラ
ー回路を構成している。また、ゲート回路８は、前記駆
動制御回路５からのストローブ信号にてスイツチングす
るための６４個のＡＮＤ回路から成り、ラツチ回路７と
シフトレジスタ６は６４ビツト構成となつている。

【００１６】図１２は図１１で示した駆動素子４を用い
たＡ４サイズ、３００ドツト／インチ（ｄｐｉ）のプリ
ントヘツドの回路図である。ここで用いられる発光体３
は、発光出力を例えば５％ごとにランク付けを行つた６
４ビツトの発光素子アレイのうち同ランク品ＬＡ１〜Ｌ
Ａ４０を選択して用いており、これにより総計２５６０
個の発光素子Ｌ１〜Ｌ２５６０で構成されている。

【００１７】発光素子Ｌ１〜Ｌ２５６０を駆動する電
流、すなわち駆動素子４の出力電流は、ブリーダ抵抗Ｒ
_Ｂ１，Ｒ_Ｂ２からなる電圧発生回路２０にてＶ_ＲＥＦ電
圧を与えることにより決定している。

【００１８】

【発明が解決しようとする課題】上記従来技術２では、
一定電流のもとでの発光素子アレイＬＡ１〜ＬＡ４０自
体の光量ばらつきはある程度おさえることができるが、
駆動素子４の電流のばらつきや、駆動制御回路５におけ
る発光素子アレイＬＡ１〜ＬＡ４０のコモン電極に対す
るドライブ能力のばらつきが原因となる光量ばらつきを
なくすことができない。また、発光素子アレイＬＡ１〜
ＬＡ４０の各ランクの生産数量と、プリントヘツドの生
産数量により、使用する発光素子アレイＬＡ１〜ＬＡ４
０を選択する必要があるため、量産性がよくない。

【００１９】本発明は、上記課題に鑑み、各発光素子ア
レイごとの光量ばらつきを補正し得るダイナミツク駆動
方式のプリントヘツドの提供を目的とするものである。

【００２０】

【課題を解決するための手段】本発明請求項１による課
題解決手段は、図１〜４の如く、印字ドツトに対応する
複数の発光素子Ｌ１〜Ｌ２５６０からなる複数の発光素
子アレイＬＡ１〜ＬＡ４０と、該各発光素子アレイＬＡ
１〜ＬＡ４０の発光素子Ｌ１〜Ｌ２５６０を時分割に駆
動する駆動素子４とを有するプリントヘツドにおいて、
各発光素子アレイＬＡ１〜ＬＡ４０の光量のばらつきを
補正するよう各発光素子アレイＬＡ１〜ＬＡ４０に応じ
て駆動素子４の駆動電流を変化させる駆動電流制御回路
２１が設けられ、該駆動電流制御回路２１は、外部から
のクロツク信号に基づいてどの発光素子アレイＬＡ１〜
ＬＡ４０を駆動するか判断する判断手段２５と、前記各
発光素子アレイＬＡ１〜ＬＡ４０ごとに設定された基準
電圧値を記憶する記憶手段２７と、前記判断手段２５か
らの判断結果と記憶手段２７からの基準電圧値信号に基
づいて前記駆動素子４の駆動電圧を変化させる電圧制御
手段２８とから構成されたものである。

【００２１】本発明請求項２による課題解決手段は、図
５〜７の如く、印字ドツトに対応する複数の発光素子Ｌ
１〜Ｌ２５６０からなる複数の発光素子アレイＬＡ１〜
ＬＡ４０と、該各発光素子アレイＬＡ１〜ＬＡ４０の発
光素子Ｌ１〜Ｌ２５６０を時分割に駆動する駆動素子４
と、前記発光素子アレイＬＡ１〜ＬＡ４０のコモン電極
をパルス駆動するコモンセレクト回路２４とを有するプ
リントヘツドにおいて、前記コモンセレクト回路２４
に、前記発光素子アレイＬＡ１〜ＬＡ４０の光量のばら
つきを補正するよう各発光素子アレイＬＡ１〜ＬＡ４０
に応じてその駆動パルス数を変化させる駆動パルス制御
回路３１が設けられ、該駆動パルス制御回路３１は、外
部からのクロツク信号に基づいてどの発光素子アレイＬ
Ａ１〜ＬＡ４０を駆動するか判断する判断手段３４と、
各発光素子アレイＬＡ１〜ＬＡ４０ごとに設定された駆
動パルス数を記憶する記憶手段３５と、該記憶手段３５
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段３６とから構成されたものである。

【００２２】

【作用】上記請求項１による課題解決手段において、各
発光素子アレイＬＡ１〜ＬＡ４０を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの電
流補正値を記憶手段２７に記憶させておく。

【００２３】そして、各発光素子アレイＬＡ１〜ＬＡ４
０を時分割に駆動する際に、各発光素子アレイＬＡ１〜
ＬＡ４０の電流補正値を記憶する記憶手段２７をアクセ
スして該電流補正値データを呼びだし、これに基づいて
電圧制御手段２８により駆動素子４の駆動電圧を変化さ
せる。そうすると、発光素子アレイＬＡ１〜ＬＡ４０の
光量ばらつきを補正することができ、比較的簡単に品質
の良いプリントヘツドを提供することができる。

【００２４】請求項２による課題解決手段において、各
発光素子アレイＬＡ１〜ＬＡ４０を、予め実使用状態と
同様の状態に併置して発光させ、その光量ばらつきの補
正駆動パルス数を記憶手段３５に記憶させておく。

【００２５】そして、各発光素子アレイＬＡ１〜ＬＡ４
０を時分割にパルス駆動する際に、各発光素子アレイＬ
Ａ１〜ＬＡ４０の駆動パルス数を記憶する記憶手段３５
をアクセスして駆動パルス数データを呼びだし、これに
基づいてパルス出力手段３６により駆動素子４の駆動パ
ルス数を変化させることにより、発光素子アレイＬＡ１
〜ＬＡ４０の光量のばらつきを補正することができ、比
較的簡単に品質の良いプリントヘツドを提供することが
できる。

【００２６】

【実施例】

（第一実施例）図１は本発明の第一実施例のプリントヘ
ツドを示す回路ブロツク図、図２は同じくその駆動制御
回路の内部回路ブロツク図、図３は同じく駆動電流制御
回路の構成を示す主要部回路図、図４は同じく１ライン
印字における駆動タイミングを示す図である。なお、図
８〜１２に示した従来技術と同一機能部品については、
同一符号を付している。

【００２７】図示の如く、本実施例のプリントヘツド
は、発光体３と、該発光体３の複数の発光素子Ｌ１〜Ｌ
２５６０を時分割に駆動する１個の駆動素子４と、これ
らを駆動制御する駆動制御回路５とを有し、各発光素子
アレイＬＡ１〜ＬＡ４０の光量のばらつきを補正するよ
う各発光素子アレイＬＡ１〜ＬＡ４０に応じて駆動素子
４の駆動電流を変化させる駆動電流制御回路２１が設け
られたものである。

【００２８】前記発光体３は、図１の如く、従来と同様
の４０個の６４ビツト発光素子アレイＬＡ１〜ＬＡ４０
（ＬＥＤアレイ）が１ラインに並置されてなり、これに
より印字ドツトに対応する総計２５６０個の発光素子Ｌ
１〜Ｌ２５６０が１ラインに並置される。

【００２９】前記駆動素子４は、図１１に示した従来技
術２と同様のものが用いられ、シフトレジスタ６と、ラ
ツチ回路７と、ゲート回路８と、電流制御回路９と、ド
ライブ回路１０とからなる。

【００３０】前記駆動制御回路５は、図２の如く、駆動
素子４を制御すると同時に発光素子アレイのコモン電極
Ｃ１〜Ｃ４０を切り換えるもので、クロツク信号（ＣＬ
ＯＣＫ）を６４ビツトだけカウントするドツトカウンタ
２２と、該ドツトカウンタ２２が発生するキヤリアウト
信号のタイミングに基づいて前記ラツチ信号（ＬＡＴＣ
Ｈ）とストローブ信号（ＳＴＲＯＢＥ）を形成する内部
ゲート回路２３と、発光素子アレイＬＡ１〜ＬＡ４０の
コモン電極Ｃ１〜Ｃ４０を切り換えるためのコモンセレ
クト回路２４とからなる。

【００３１】該コモンセレクト回路２４は、図２の如
く、前記ドツトカウンタ２２が発生するキヤリアウト信
号を発光素子アレイＬＡ１〜ＬＡ４０の数だけカウント
しどの発光素子アレイＬＡ１〜ＬＡ４０を駆動するか判
断する判断手段２５（以下、アレイカウンタという）
と、該アレイカウンタ２５の出力をデコードする４０ビ
ツトのデコーダ２６と、該デコーダ２６の出力に従つて
発光素子アレイＬＡ１〜ＬＡ４０のコモン電極Ｃ１〜Ｃ
４０をＯＮ，ＯＦＦするトランジスタＴｒ１〜Ｔｒ４０
とからなつている。

【００３２】前記駆動電流制御回路２１は、図３の如
く、前記コモンセレクト回路２４のアレイカウンタ２５
と、前記各発光素子アレイＬＡ１〜ＬＡ４０ごとに設定
された基準電圧値を記憶する記憶手段２７と、前記アレ
イカウンタ２５からの判断結果と記憶手段２７からの基
準電圧値信号に基づいて前記駆動素子４の駆動電圧を変
化させる電圧制御手段２８とから構成されたものであ
る。

【００３３】前記記憶手段２７は、図３の如く、マイク
ロコンピユータチツプのＲＯＭであり、感光体ドラムを
含めて実使用状態と同様の状態に併置した各発光素子ア
レイＬＡ１〜ＬＡ４０を発光させ、その光量を測定し、
光量のばらつきを補正できる電圧値を計算し、その計算
結果を記憶する。該記憶手段２７のアドレスは、前記コ
モンセレクト回路２４のアレイカウンタ２５によりアク
セスされ、時分割に駆動する各発光素子アレイＬＡ１〜
ＬＡ４０に対応した補正値を出力する。

【００３４】前記電圧制御手段２８は、既存のＤ／Ａコ
ンバータが使用され、前記記憶手段２７からの基準電圧
値信号をそのまま電圧Ｖ_ＲＥＦに変換し、駆動素子４の
定電流制御回路９にこの電圧Ｖ_ＲＥＦを印加する。

【００３５】なお、図中３０は外部接続用のコネクタで
ある。

【００３６】次に、本実施例の動作を図４に基づいて説
明する。まず、外部よりコネクタ３０を通してＲＥＳＥ
Ｔ信号を入力し、ドツトカウンタ２２とアレイカウンタ
２５をリセツトした後、第１番目の発光素子アレイＬＡ
１に対応する６４ビツトの印字データをクロツク信号に
同期させてシフトレジスタ６に送信するとともに、駆動
制御回路５の６４進のドツトカウンタ２２にクロツク信
号を送信する。ドツトカウンタ２２はキヤリアウト信号
を内部ゲート回路２３に送信し、内部ゲート回路２３は
このキヤリアウト信号に同期させてラツチ信号をラツチ
回路７に出力する。以上の経過を経て、前記６４ビツト
の印字データがラツチ回路７にラツチされる。

【００３７】一方、前記ドツトカウンタ２２からのキヤ
リアウト信号を受信した４０進のアレイカウンタ２５
は、１つだけカウントアツプする。

【００３８】そして、このカウント出力をデコーダ２６
に出力すると、該デコーダ２６は、まず第１番目のトラ
ンジスタＴｒ１をＯＮし、これに対応する第１番目の発
光素子アレイＬＡ１を発光可能な状態にする。

【００３９】また、前述したように、このときアレイカ
ウンタ２５は記憶手段２７に対して発光素子アレイＬＡ
１に対応した電流補正値を記憶したアドレスをアクセス
する。同時に内部ゲート回路２３にてストローブ信号が
出力され、駆動素子４のゲート回路８は発光素子アレイ
ＬＡ１に対応した印字データに基づいた出力ビツトをＯ
Ｎし、発光素子アレイＬＡ１のみが、印字データに対応
して、しかも補正された電流値にて発光することにな
る。

【００４０】引き続いて、第２番目の発光素子アレイＬ
Ａ２に対応した６４ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子４のラツチ回路７に前述６４
ビツトのデータがラツチされる。また、アレイカウンタ
２５はさらにもう１つカウントアツプを行うため、デコ
ーダ２６は第２番目のトランジスタＴｒ２をＯＮし、第
２番目の発光素子アレイＬＡ２を発光可能な状態にす
る。そして、前記と同様、このとき、ストローブ信号も
駆動素子４に入力されるから、発光素子アレイＬＡ２は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイＬＡ３〜ＬＡ４０が印字データ
にしたがつて発光し、１ライン分の印字動作を終了す
る。

【００４１】以上のようにして、１個の駆動素子にて複
数の発光素子アレイを時分割に駆動を行うダイナミツク
駆動方式のプリントヘツドにおいて、実使用状態で測定
された電圧値を記憶手段に記憶させているから、発光素
子アレイ自身の光量ばらつきはもとより、駆動素子の電
流ばらつきやコモンドライバのドライブ能力のばらつき
もすべて考慮した形で補正できる。

【００４２】（第二実施例）図５は本発明の第二実施例
のプリントヘツドを示す回路ブロツク図、図６は同じく
１ライン印字における駆動タイミングを示す図である。
なお、図１〜４に示した第一実施例および図８〜１２に
示した従来技術と同一機能部品については、同一符号を
付している。

【００４３】図５に示すように、本実施例のプリントヘ
ツドは、発光素子アレイＬＡ１〜ＬＡ４０のコモン電極
Ｃ１〜Ｃ４０を駆動制御回路５内のコモンセレクト回路
２４によりパルス駆動するものである。

【００４４】前記駆動制御回路５は、図５の如く、外部
からのクロツク信号（ＣＬＯＣＫ）を６４ビツトだけカ
ウントするドツトカウンタ２２と、該ドツトカウンタ２
２が発生するキヤリアウト信号のタイミングに基づいて
ラツチ信号（ＬＡＴＣＨ）とストローブ信号（ＳＴＲＯ
ＢＥ）を形成する内部ゲート回路２３と、発光素子アレ
イのコモン電極を切り換えるためのコモンセレクト回路
２４とからなる。

【００４５】このうち、コモンセレクト回路２４は、前
記ドツトカウンタ２２が発生するキヤリアウト信号を発
光素子アレイＬＡ１〜ＬＡ４０の数だけカウントしどの
発光素子アレイＬＡ１〜ＬＡ４０を駆動するか判断する
判断手段２５（以下、アレイカウンタという）と、該ア
レイカウンタ２５の出力をデコードする４０ビツトのデ
コーダ２６と、前記発光素子アレイＬＡ１〜ＬＡ４０の
光量のばらつきを補正するよう発光素子アレイＬＡ１〜
ＬＡ４０のコモン電極Ｃ１〜Ｃ４０の駆動パルス数を変
化させる駆動パルス制御回路３１と、該駆動パルス制御
回路３１からのパルス出力およびデコーダ２６からの出
力に従つて発光素子アレイのコモン電極Ｃ１〜Ｃ４０を
パルス駆動するアンドゲート回路３２およびトランジス
タＴｒ１〜Ｔｒ４０と、発光素子アレイの駆動パルスの
発振源となるパルス発生器３３とからなる。

【００４６】前記駆動パルス制御回路３１は、前記ドツ
トカウンタ２２が発生するキヤリアウト信号を発光素子
アレイの数だけカウントするアドレスカウンタ３４と、
各発光素子アレイＬＡ１〜ＬＡ４０ごとに設定された駆
動パルス数を記憶する記憶手段３５と、該記憶手段３５
からの駆動パルス数信号に基づいてパルス信号を出力す
るパルス出力手段３６とから構成されている。

【００４７】前記記憶手段３５は既存のマイクロコンピ
ユータチツプのＲＯＭが使用され、実使用状態で測定さ
れた各発光素子アレイＬＡ１〜ＬＡ４０の光量に対応し
たパルス駆動数のデータが記憶されている。

【００４８】前記パルス出力手段３６は、記憶手段３５
からのパラレルデータをシリアルデータに変換するパラ
レル／シリアル変換器である。

【００４９】前記アンドゲート回路３２は、４０個のア
ンドゲートＧ１〜Ｇ４０からなり、該アンドゲートＧ１
〜Ｇ４０は、各トランジスタＴｒ１〜Ｔｒ４０に接続さ
れている。

【００５０】なお、前記ドツトカウンタ２２や内部ゲー
ト回路２３等は、第一実施例に示したものと同様である
ため、説明を省略する。

【００５１】次に、本実施例の動作を図６に基づいて説
明する。まず、外部よりコネクタ３０を通してＲＥＳＥ
Ｔ信号を入力し、ドツトカウンタ２２とアレイカウンタ
２５をリセツトした後、第一番目の発光素子アレイＬＡ
１に対応する６４ビツトの印字データＤＡＴＡをＣＬＯ
ＣＫに同期させてシフトレジスタ６に送信するととも
に、駆動制御回路５の６４進のドツトカウンタ２２に該
ＣＬＯＣＫを送信する。ドツトカウンタ２２はキヤリア
ウト信号を内部ゲート回路２３に送信し、内部ゲート回
路２３はこのキヤリアウト信号に同期させてラツチ信号
をラツチ回路７に出力する。以上の経過を経て、前記６
４ビツトの印字データがラツチ回路７にラツチされる。

【００５２】一方、前記ドツトカウンタ２２からのキヤ
リアウト信号を受信した４０進のアレイカウンタ２５
は、１つだけカウントアツプする。

【００５３】そして、このカウント出力をデコーダ２６
に出力すると、該デコーダ２６は、アンドゲート回路３
２におけるアンドゲートＧ１の入力をアクテイブにし、
まず第１番目のトランジスタＴｒ１を動作可能な状態に
する。このときアドレスカウンタ３４は記憶手段３５に
対して発光素子アレイＬＡ１に対応した駆動パルス数の
データを記憶したアドレスをアクセスし、このとき出力
されるパラレル状態の駆動パルスデータをパルス出力手
段３６にてシリアルデータに変換し、パルス発生器３３
より発生するクロツク信号ＳＴＣＬＫに同期した駆動パ
ルスをアンドゲート回路３２に入力する。前述したよう
に、発光素子ＬＡ１に対応したアンドゲートＧ１のみが
アクテイブになつているため、前記パルス出力手段３６
から出力された駆動パルスはトランジスタＴｒ１のみを
ＯＮ／ＯＦＦする。

【００５４】このとき同時に内部ゲート回路２３にてス
トローブ信号が出力され、駆動素子４のゲート回路８は
発光素子アレイＬＡ１に対応した印字データに基づいた
出力ビツトをＯＮし、発光素子アレイＬＡ１のみが、印
字データに対応して、しかもＬＡ１に応じた駆動パルス
数にて発光することになる。

【００５５】引き続いて、第２番目の発光素子アレイＬ
Ａ２に対応した６４ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子４のラツチ回路７に前述６４
ビツトのデータがラツチされる。また、アレイカウンタ
２５はさらにもう１つカウントアツプをおこなうため、
デコーダ２６は第２番目のトランジスタＴｒ２をＯＮ
し、第２番目の発光素子アレイＬＡ２をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子４に入力されるから、発光素子アレイＬＡ２は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイＬＡ３〜ＬＡ４０が印字データ
にしたがつて発光し、１ライン分の印字動作を終了す
る。

【００５６】以上のように、ダイナミツク駆動方式のプ
リントヘツドにおいて、実使用状態で測定されたデータ
に基づき、発光素子アレイ自身の光量ばらつきはもとよ
り、駆動素子の電流ばらつきやコモンドライバのドライ
ブ能力のばらつきをも補正できるプリントヘツドを提供
することができる。

【００５７】（第三実施例）図７は本発明の第三実施例
の回路ブロツク図である。なお、図１〜６に示した第
一、第二実施例および図８〜１２に示した従来技術と同
一機能部品については、同一符号を付している。

【００５８】図７の如く、本実施例のプリントヘツドに
おいて、コモンセレクト回路２４は、第二実施例におけ
るアレイカウンタ２５およびデコーダ２６に代わり、ド
ツトカウンタ２２が発生するキヤリアウト信号に基づい
て発光素子アレイを選択するシフトレジスタ４１が用い
られている。その他の構成は、第二実施例と同様であ
る。

【００５９】次に、本実施例の動作を説明する。なお、
各部の信号動作は、図６に示したものと同様である。ま
ず、外部よりコネクタ３０を通してＲＥＳＥＴ信号を入
力し、ドツトカウンタ２２とシフトレジスタ４１をリセ
ツトした後、第一番目の発光素子アレイＬＡ１に対応す
る６４ビツトの印字データＤＡＴＡをＣＬＯＣＫに同期
させてシフトレジスタ６に送信するとともに、ドツトカ
ウンタ２２に該ＣＬＯＣＫを送信する。ドツトカウンタ
２２はキヤリアウト信号を内部ゲート回路２３に送信
し、内部ゲート回路２３はこのキヤリアウト信号に同期
させてラツチ信号をラツチ回路７に出力する。以上の経
過を経て、前記６４ビツトの印字データがラツチ回路７
にラツチされる。

【００６０】一方、前記ドツトカウンタ２２からのキヤ
リアウト信号を受信したシフトレジスタ４１は、第一ビ
ツト目だけを１とし、アンドゲート回路３２におけるア
ンドゲートＧ１の入力をアクテイブにし、まず第１番目
のトランジスタＴｒ１を動作可能な状態にする。このと
きアドレスカウンタ３４は記憶手段３５に対して発光素
子アレイＬＡ１に対応した駆動パルス数のデータを記憶
したアドレスをアクセスし、このとき出力されるパラレ
ル状態の駆動パルスデータをパルス出力手段３６にてシ
リアルデータに変換し、パルス発生器３３より発生する
クロツク信号ＳＴＣＬＫに同期した駆動パルスをアンド
ゲート回路３２に入力する。前述したように、発光素子
ＬＡ１に対応したアンドゲートＧ１のみがアクテイブに
なつているため、前記パルス出力手段３６から出力され
た駆動パルスはトランジスタＴｒ１のみをＯＮ／ＯＦＦ
する。

【００６１】このとき同時に内部ゲート回路２３にてス
トローブ信号が出力され、駆動素子４のゲート回路８は
発光素子アレイＬＡ１に対応した印字データに基づいた
出力ビツトをＯＮし、発光素子アレイＬＡ１のみが、印
字データに対応して、しかもＬＡ１に応じた駆動パルス
数にて発光することになる。

【００６２】引き続いて、第２番目の発光素子アレイＬ
Ａ２に対応した６４ビツトの印字データがクロツク信号
とともに入力されると、前述の動作と同様にラツチ信号
が発生するため、駆動素子４のラツチ回路７に前述６４
ビツトのデータがラツチされる。また、シフトレジスタ
４１はドツトカウンタ２２からのキヤリアウト信号によ
り１ビツト分シフトし、第２番目のビツトのみが１とな
るため、第２番目のトランジスタＴｒ２が動作可能とな
り、第２番目の発光素子アレイＬＡ２をパルス駆動可能
な状態にする。そして、前記と同様、ストローブ信号も
駆動素子４に入力されるから、発光素子アレイＬＡ２は
印字データに対応して発光する。さらに印字データおよ
びクロツク信号が入力されることにより、上記と同様に
して順次発光素子アレイＬＡ３〜ＬＡ４０が印字データ
にしたがつて発光し、１ライン分の印字動作を終了す
る。

【００６３】したがつて、本実施例においても、第二実
施例と同様、発光素子アレイの光量ばらつきを補正でき
る。

【００６４】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。

【００６５】例えば上記実施例においてはＡ４サイズ、
３００ｄｐｉのプリントヘツドにおいて説明したが、こ
の発明はそれに限定されるものではない。

【００６６】

【発明の効果】以上の説明から明らかな通り、本発明請
求項１，２によると、ダイナミツク駆動方式のプリント
ヘツドにおいて、記憶手段に、実使用状態で測定された
データを入力してあるから、駆動素子やコモン電極制御
のためのドライブ能力のばらつきを考慮して、発光素子
アレイごとの光量ばらつきを補正でき、印字品位を向上
させ得る。

【００６７】また、出力レベルの同じ発光素子アレイを
選択して実装する必要がなくなり、選択工程を省略でき
る分、作業を簡素化できるといつた優れた効果がある。

【図面の簡単な説明】

【図１】図１は本発明の第一実施例のプリントヘツドを
示す回路ブロツク図である。

【図２】図２は同じくその駆動制御回路の内部回路ブロ
ツク図である。

【図３】図３は同じく駆動電流制御回路の構成を示す主
要部回路図である。

【図４】図４は同じく１ライン印字における駆動タイミ
ングを示す図である。

【図５】図５は本発明の第二実施例のプリントヘツドを
示す回路ブロツク図である。

【図６】図６は同じく１ライン印字における駆動タイミ
ングを示す図である。

【図７】図７は本発明の第三実施例の回路ブロツク図で
ある。

【図８】図８は従来例１のプリントヘツドの基本機能ブ
ロツク図である。

【図９】図９は同じく駆動素子の内部回路構成図であ
る。

【図１０】図１０は同じくプリントヘツドの回路ブロツ
ク図である。

【図１１】図１１は従来例２の駆動素子の内部回路構成
図である。

【図１２】図１２は同じくプリントヘツドの回路ブロツ
ク図である。

【符号の説明】

４駆動素子２１駆動電流制御回路２５，３４判断手段２７，３５記憶手段２８電圧制御手段３１駆動パルス制御回路３６パルス出力手段Ｌ１〜Ｌ２５６０発光素子ＬＡ１〜ＬＡ４０発光素子アレイＣ１〜Ｃ４０コモン電極

Claims

【特許請求の範囲】

【請求項１】印字ドツトに対応する複数の発光素子か
らなる複数の発光素子アレイと、該各発光素子アレイの
発光素子を時分割に駆動する駆動素子とを有するプリン
トヘツドにおいて、各発光素子アレイの光量のばらつき
を補正するよう各発光素子アレイに応じて駆動素子の駆
動電流を変化させる駆動電流制御回路が設けられ、該駆
動電流制御回路は、外部からのクロツク信号に基づいて
どの発光素子アレイを駆動するか判断する判断手段と、
前記各発光素子アレイごとに設定された基準電圧値を記
憶する記憶手段と、前記判断手段からの判断結果と記憶
手段からの基準電圧値信号に基づいて前記駆動素子の駆
動電圧を変化させる電圧制御手段とから構成されたこと
を特徴とするプリントヘツド。
【請求項２】印字ドツトに対応する複数の発光素子か
らなる複数の発光素子アレイと、該各発光素子アレイの
発光素子を時分割に駆動する駆動素子と、前記発光素子
アレイのコモン電極をパルス駆動するコモンセレクト回
路とを有するプリントヘツドにおいて、前記コモンセレ
クト回路に、前記発光素子アレイの光量のばらつきを補
正するよう各発光素子アレイに応じてその駆動パルス数
を変化させる駆動パルス制御回路が設けられ、該駆動パ
ルス制御回路は、外部からのクロツク信号に基づいてど
の発光素子アレイを駆動するか判断する判断手段と、各
発光素子アレイごとに設定された駆動パルス数を記憶す
る記憶手段と、該記憶手段からの駆動パルス数信号に基
づいてパルス信号を出力するパルス出力手段とから構成
されたことを特徴とするプリントヘツド。