JP4847995B2 - 駆動回路、光プリントヘッド及び画像形成装置 - Google Patents

駆動回路、光プリントヘッド及び画像形成装置 Download PDF

Info

Publication number
JP4847995B2
JP4847995B2 JP2008268906A JP2008268906A JP4847995B2 JP 4847995 B2 JP4847995 B2 JP 4847995B2 JP 2008268906 A JP2008268906 A JP 2008268906A JP 2008268906 A JP2008268906 A JP 2008268906A JP 4847995 B2 JP4847995 B2 JP 4847995B2
Authority
JP
Japan
Prior art keywords
driver
drive
print head
led
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008268906A
Other languages
English (en)
Other versions
JP2010094924A (ja
Inventor
章 南雲
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2008268906A priority Critical patent/JP4847995B2/ja
Priority to EP20090171590 priority patent/EP2178120A3/en
Priority to CN200910207610.8A priority patent/CN101722737B/zh
Priority to US12/588,481 priority patent/US8390657B2/en
Publication of JP2010094924A publication Critical patent/JP2010094924A/ja
Application granted granted Critical
Publication of JP4847995B2 publication Critical patent/JP4847995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、被駆動素子の群、例えば光源に発光ダイオード（以下「ＬＥＤ」という。）を用いた画像形成装置におけるＬＥＤの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示素子の列を選択的に且つサイクル毎に駆動する駆動回路と、それを用いたＬＥＤプリントヘッド等の光プリントヘッド、及び電子写真プリンタ等の画像形成装置に関するものである。
従来、画像形成装置（電子写真プロセスを用いた電子写真プリンタ等）は、例えば、下記の特許文献１に記載されているように、光プリントヘッドとして発光素子（例えば、ＬＥＤ）を直線状に多数配列させたものを用い、個々のＬＥＤを点滅させることにより画像を形成するものである。
このようなＬＥＤプリントヘッドでは、個々のＬＥＤを駆動するための駆動回路は、主にシリコンのモノリシック集積回路（以下「ＩＣ」という。）が用いられ、このシリコンＩＣを、ＬＥＤの配列に対応させてプリント基板上に直線状に配列させ、熱硬化性の樹脂等を用いて固着させていた。
特開２００８−４４１４８号公報
しかしながら、従来のＬＥＤプリントヘッドに用いられる基板ユニットは、それを構成する駆動回路ＩＣ（ドライバＩＣ）とプリント基板とを熱硬化樹脂を用いて高温雰囲気中で固着して製造されているため、キュア条件に近い温度においては固着時の自然状態となって応力ゼロとなるものの、室温環境に戻した後にはプリント基板の側がより大きく収縮するため、ドライバＩＣにはその配列方向に平行に収縮応力が働くことになる。収縮応力は各ドライバＩＣ毎に作用する結果、ドライバＩＣチップ中心付近と両端部のドットとで位置による差異を生じて駆動電流のばらつきとなって現れることになる。このような駆動電流のばらつきが生じると、それにより駆動されるＬＥＤの光量むらを生じ、それを用いる電子写真プリンタの印刷結果に濃度むらとなって現れ、印刷品位を著しく低下させることとなって好ましくない。
本発明の駆動回路は、チップの配列方向に沿って配置された被駆動素子に対して駆動電流を供給する主駆動トランジスタ及び前記駆動電流の調整を行う補助駆動トランジスタを有し、前記主駆動トランジスタ及び前記補助駆動トランジスタは、並列に接続されている駆動回路において、前記主駆動トランジスタは、並列に接続された複数の第１のＭＯＳトランジスタからなり、前記補助駆動トランジスタは、第２のＭＯＳトランジスタからなる。前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタは、前記チップの配列方向に略等しい向きに延設された第１のゲート部をそれぞれ有し、前記複数の第１のＭＯＳトランジスタにおける複数の前記第１のゲート部のうちの１つの第１のゲート部には、前記第１のゲート部と同じ半導体層に形成された一体化ゲート部を構成し、前記第１のゲート部と略直交する方向に延設された第２のゲート部を有している。そして、前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタにおける各チャネルは、前記チップの配列方向に対して略直交する方向となるように配置され、前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタにおける前記各チャネルを流れる前記駆動電流は、加算されて前記略直交する方向に流れる構成になっていることを特徴とする。
本発明の光プリントヘッドは、基板と、前記基板上に形成された前記発明の駆動回路と、前記複数の被駆動素子としての発光素子アレイと、前記発光素子アレイが発する光を集光するレンズアレイとを備えたことを特徴とする。
本発明の画像形成装置は、前記発明の光プリントヘッドと、前記光プリントヘッドの発光方向に対向して設けられた感光体とを有することを特徴とする。
本発明の駆動回路、光プリントヘッド及び画像形成装置によれば、チップの配列方向における収縮応力とチップの配列と略直交する方向における収縮応力の違いに着目し、複数の第１のＭＯＳトランジスタの第１のゲート部をチップ配列方向に延ばし、その複数の第１のゲート部のうちの１つの第１のゲート部には、これと略直交する方向に第２のゲート部を延設し、複数の第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを流れる駆動電流を加算してチップ配列方向と略直交する方向に流すことにより、駆動電流を減少させて、チップの配列方向端部側と中央部側において生じる駆動電流のばらつきを抑制している。これにより、低温雰囲気中であっても複数の駆動回路間における駆動電流の差が小さくなり、駆動回路間での駆動電流のばらつきを改善することができる。従って、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置を実現できる。
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
（実施例１の画像形成装置）
図２は、本発明の実施例１における画像形成装置を示す概略の構成図である。
この画像形成装置１は、発光素子（例えば、ＬＥＤ）を用いた光プリントヘッド（例えば、ＬＥＤプリントヘッド）が搭載された電子写真カラープリンタであり、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４つのプロセスユニット１０−１〜１０−４を有し、これらが記録媒体（例えば、用紙）２０の搬送経路の上流側から順に配置されている。各プロセスユニット１０−１〜１０−４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット１０−３を例にとり、これらの内部構成を説明する。
プロセスユニット１０−３には、像担持体としての感光体ドラム１１が図２中の矢印方向に回転可能に配置されている。感光体ドラム１１の周囲には、この回転方向上流側から順に、感光体ドラム１１の表面に電荷を供給して帯電させる帯電装置１２と、帯電された感光体ドラム１１の表面に選択的に光を照射して静電潜像を形成する露光装置（例えば、ＬＥＤプリントヘッド）１３が配設されている。更に、静電潜像が形成された感光体ドラム１１の表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像装置１４と、感光体ドラム１１上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置１５が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
画像形成装置１の下部には、用紙２０を堆積した状態で収納する用紙カセット２１が装着され、その上方に、用紙２０を１枚ずつ分離させて搬送するためのホッピングローラ２２が配設されている。用紙２０の搬送方向におけるホッピングローラ２２の下流側には、ピンチローラ２３、２４と共に用紙２０を挟持することによってこの用紙２０を搬送する搬送ローラ２５と、用紙２０の斜行を修正し、プロセスユニット１０−１に搬送するレジストローラ２６とが配設されている。これらのホッピングローラ２２、搬送ローラ２５及びレジストローラ２６は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
プロセスユニット１０−１〜１０−４の各感光体ドラム１１に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ２７が配設されている。各転写ローラ２７には、感光体ドラム１１上に付着されたトナーによる顕像を用紙２０に転写する転写時に、各感光体ドラム１１の表面電位とこれら各転写ローラ２７の表面電位に電位差を持たせるための電位が印加されている。
プロセスユニット１０−４の下流には、定着装置２８が配設されている。定着装置２８は、加熱ローラとバックアップローラとを有し、用紙２０上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ２９、３０、排出部のピンチローラ３１、３２、及び用紙スタッカ部３３が設けられている。排出ローラ２９、３０は、定着装置２８から排出された用紙２０を、排出部のピンチローラ３１、３２と共に挟持し、用紙スタッカ部３３に搬送する。これら定着装置２８及び排出口ーラ２９等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
このように構成される画像記録装置１は、次のように動作する。
先ず、用紙カセット２１に堆積した状態で収納されている用紙２０が、ホッピングローラ２２によって、上から１枚ずつ分離されて搬送される。続いて、この用紙２０は、搬送ローラ２５、レジストローラ２６及びピンチローラ２３、２４に挟持されて、プロセスユニット１０−１の感光体ドラム１１と転写ローラ２７の間に搬送される。その後、用紙２０は、感光体ドラム６１及び転写ローラ２７に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム１０−１の回転によって搬送される。同様にして、用紙２０は、順次プロセスユニット１０−２〜１０−４を通過し、その通過過程で、各光プリントヘッド１３により形成された静電潜像を各現像装置１４によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
このようにして記録面上に各色のトナー像が重ね合わされた後、定着装置２８によってトナー像が定着された用紙２０は、排出ローラ２９，３０及びピンチローラ３１，３２に扶持されて、画像形成装置１の外部の用紙スタッカ部３３に排出される。以上の過程を経て、カラー画像が用紙２０上に形成される。
（ＬＥＤプリントヘッド）
図３は、図２中のＬＥＤプリントヘッドの構成を示す概略の断面図である。
このＬＥＤプリントヘッド１３は、ベース部材１３ａを有し、このベース部材１３ａ上にプリント基板１３ｂが固定されている。プリント基板１３ｂ上には、駆動回路等が集積された複数個のチップ状のドライバＩＣ１００と複数個のチップ状のＬＥＤアレイ２００とが熱硬化性樹脂により固着され、それらの複数個のドライバＩＣ１００と複数個のＬＥＤアレイ２００とが、図示しないボンディングワイヤ等により相互に接続されている。複数個のＬＥＤアレイ１００上には、柱状の光学素子を多数配列してなるロッドレインズアレイ１３ｃが配置され、このロッドレインズアレイ１３ｃがホルダ１３ｄにより固定されている。ベース部材１３ａ、プリント基板１３ｂ及びホルダ１３ｄは、クランプ部材１３ｅ，１３ｆにより固定されている。
（プリンタ制御回路）
図４は、図２の電子写真プリンタにおけるプリンタ制御回路の構成を示すブロック図である。
このプリンタ制御回路は、電子写真プリンタにおける印字部の内部に配設された印刷制御部４０を有している。印刷制御部４０は、マイクロプロセッサ、読み出し専用メモリ（ＲＯＭ）、随時読み書き可能なメモリ（ＲＡＭ）、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない上位コントローラからの制御信号ＳＧｌ、及びビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部４０には、プロセスユニット１０−１〜１０−４の４つのＬＥＤプリントヘッド１３、定着装置２８の加熱ローラ２８ａ、ドライバ４１、４３、用紙吸入口センサ４５、用紙排出口センサ４６、用紙残量センサ４７、用紙サイズセンサ４８、定着装置用温度センサ４９、帯電用高圧電源５０、及び転写用高圧電源５１等が接続されている。ドライバ４１には現像・転写プロセス用モータ（ＰＭ）４２が、ドライバ４３には用紙送りモータ（ＰＭ）４４Ｇ、帯電用高圧電源５０には現像装置１４が、転写用高圧電源５１には転写ローラ２７が、それぞれ接続されている。
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部４０は、上位コントローラからの制御信号ＳＧｌによって印刷指示を受信すると、先ず、温度センサ４９によって定着装置２８内の加熱ローラ２８ａが使用可能な温度範囲にあるか否かを検出し、温度範囲になければ加熱ローラ２８ａに通電し、使用可能な温度まで定着装置２８を加熱する。次に、ドライバ４１を介して現像・転写プロセス用モータ４２を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源５０をオンにし、現像装置１４の帯電を行う。
そして、セットされている図２中の用紙２０の有無及び種類が用紙残量センサ４７、用紙サイズセンサ４８によって検出され、その用紙２０に合った用紙送りが開始される。ここで、用紙送りモータ４４はドライバ４３を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ４５が検知するまで、セットされた用紙２０を予め設定された量だけ送る。続いて、正回転させて用紙２０をプリンタ内部の印刷機構内に搬送する。
印刷制御部４０は、用紙２０が印刷可能な位置まで到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部４０に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡＯとして各ＬＥＤプリントヘッド１３に転送される。各ＬＥＤプリントヘッド１３は、それぞれ１ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線上に配列したものである。
印刷制御部４０は１ライン分のビデオ信号ＳＧ２を受信すると、各ＬＥＤプリントヘッド１３にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤＤＡＴＡを各ＬＥＤプリントヘッド１３内に保持させる。又、印刷制御部４０は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、各ＬＥＤプリントヘッド１３に保持した印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤＤＡＴＡＯについて印刷することができる。
なお、印刷制御部４０から各ＬＥＤプリントヘッド１３に送信されるクロック信号ＨＤ−ＣＬＫ、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎ、及びストローブ信号ＨＤ−ＳＴＢ−Ｎの内、クロック信号ＨＤ−ＣＬＫは、印刷データ信号ＨＤＤＡＴＡ３〜ＨＤ−ＤＡＴＡＯをＬＥＤプリントヘッド１３へ送信するための信号である。
ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。各ＬＥＤプリントヘッド１３によって印刷される情報は、マイナス電位に帯電された図示しない各感光体ドラム１１上において電位の上昇したドットとして潜像化される。そして、現像装置１４において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
その後、トナー像は転写ローラ２７へ送られ、一方、転写信号ＳＧ４によってプラス電位に転写用高圧電源５１がオン状態になり、転写ローラ２７２８は感光体ドラム１１と転写ローラ２７との間隔を通過する用紙２０上にトナー像を転写する。転写されたトナー像を有する用紙２０は、加熱ローラ２８ａを内蔵する定着装置２８に当接して搬送され、この定着装置２８の熱によって用紙２０に定着される。この定着された画像を有する用紙２０は、更に搬送されてプリンタの印刷機構から用紙排出口センサ４６を通過してプリンタ外部へ排出される。
印刷制御部４０は、用紙サイズセンサ４８、及び用紙吸入口４５の検知に対応して、用紙２０が転写装置２８を通過している間だけ転写用高圧電源５１からの電圧を転写装置２８に印加する。印刷が終了し、用紙２０が用紙排出口センサ４６を通過すると、帯電用高圧電源５０による現像装置１４への電圧の印加を終了し、同時に現像・転写プロセス用モータ４２の回転を停止させる。以後、上記の動作を繰り返す。
（ＬＥＤプリントヘッド）
図５は、図４中の各プロセッサユニット１０−１〜１０−４における各ＬＥＤプリントヘッド１３を示す構成図である。
このＬＥＤプリントヘッド１３は、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能な構成になっている。ＬＥＤ（ＣＨＰ）２０１，２０２，・・・の総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイ２００−１，２００−２，・・・が配列されている。各ＬＥＤアレイ２００−１，２００−２，・・・は、各々１９２個のＬＥＤ２０１，２０２，・・・を有し、各ＬＥＤアレイ２００−１，２００−２，・・・内の各ＬＥＤ２０１，２０２，・・・において、奇数（ＯＤＤ）番目のＬＥＤ２０１，・・・のカソード同士、偶数（ＥＶＥＮ）番目のＬＥＤ２０２，・・・のカソード同士が接続され、隣接して配置される２個のＬＥＤ２０１，２０２，・・・のアノード端子同士が接続されており、奇数番目のＬＥＤ２０１，・・・と偶数番目のＬＥＤ２０２，・・・とは時分割に駆動される。
２６個のＬＥＤアレイ２００−１，２００−２，・・・に対応して、２６個のドライバＩＣ（ＩＣ）１００−１,１００−２，・・・が配列されている。これらの２６個のドライバＩＣ２００−１，２００−２，・・・は、同一の回路により構成され、隣接するドライバＩＣ２００−１，２００−２，・・・がカスケード接続（縦続接続）されている。
ＬＥＤアレイ２００−１，２００−２，・・・の近傍には、奇数（ＯＤＤ）側と偶数（ＥＶＥＮ）側の２個のパワーＭＯＳトランジスタ（例えば、ＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）２１１，２１２が設けられている。奇数（ＯＤＤ）側のＮＭＯＳ２１１のドレインは、奇数側のＬＥＤ３１，・・・のカソードと共通に接続され、偶数（ＥＶＥＮ）側の２１２ＮＭＯＳのドレインは、偶数側のＬＥＤ３２，・・・のカソードと共通に接続されている。各ＮＭＯＳ２１１，２１２のソースは、グランドに接続されている。ＮＭＯＳ２１１のゲートは、ドライバＩＣ１００−１のＫＤＲＶ端子と接続され、ＮＭＯＳ２１２のゲートは、ドライバＩＣ１００−２のＫＤＲＶ端子と接続されている。
次に、図５のＬＥＤプリントヘッド１３における動作を説明する。
図５に示す構成においては、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は４本であり、隣接するＬＥＤ８個のうち、奇数番目同士あるいは偶数番目同士の４画素分のデータをクロック信号ＨＤ−ＣＬＫ毎に同時に送出する構成になっている。このため、図４の印刷制御部４０から出力される印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は、クロック信号ＨＤ−ＣＬＫと共にドライバＩＣ１００−１に入力され、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・が後述する各ドライバＩＣ１００−１，・・・内のフリッププロップ回路（以下「ＦＦ」という、）から成るシフトレジスタ中を順次転送される。
次に、ラッチ信号ＨＤ−ＬＯＡＤが全ドライバＩＣ１００−１，・・・に入力され、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・が後述する各ドライバＩＣ１００−１，・・・内の各ＦＦに対応して設けられたラッチ回路にラッチされる。続いて、ビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・と印刷駆動信号ＨＤ−ＳＴＢ−Ｎとによって、ＬＥＤ２０１，０２，・・・の内、高レベル（以下「Ｈレベル」という。）であるドットデータＤＯ１，ＤＯ２，・・・に対応するものが点灯される。
なお、全ドライバＩＣ１００−１，１００−２，・・・には、電源電圧ＶＤＤ、グランド電圧ＧＮＤ、時分割駆動において奇数番目のＬＥＤ駆動であるか偶数番目のＬＥＤ駆動であるかの初期状態を設定するための同期信号ＨＤ−ＨＳＹＮＣ−Ｎ、及び、ＬＥＤ駆動のための駆動電流値を指令するための基準電圧ＶＲＥＦがそれぞれ供給される。基準電圧ＶＲＥＦは、ＬＥＤヘッド１３内に設けられた図示しない基準電圧発生回路により発生される。
（ドライバＩＣ）
図６は、図５中のチップ状のドライバＩＣ１００（＝１００−１、１００２，・・・）における構成を示す平面図である。この図６には、１チップ分のドライバＩＣ１００におけるの端子パッド部と内部回路の配置状況が示されている。
ドライバＩＣ１００には、端子パッド列１０１、シフトレジスタ及びラッチ回路等の論理回路列１０２、駆動回路の前段回路１０３、電源配線１０４、駆動回路列１０５、及び、駆動回路のドットデータＤＯ１〜ＤＯ９６用のパッド列が設けられている。端子パッド列１０１は、電源電圧ＶＤＤ、ビットデータＤＡＴＡＩＯ〜ＤＡＴＡＩ３、同期信号ＨＳＹＮＣ、ラッチ信号ＬＯＡＤ、クロック信号ＣＬＫ、電源電圧ＶＤＤ、グランド電圧ＧＮＤ、基準電圧ＶＲＥＦ、印刷駆動信号ＳＴＢ、ゲート信号ＫＤＲＶ、ビットデータＤＡＴＡＯ３〜ＤＡＴＡＯ０、電源電圧ＶＤＤの各端子パッドを有し、これらが順に配列されている。電源配線１０４は、駆動回路列１０５の上層に配置され、端子パッド列１０１の内の３箇所に設けられたＶＤＤ端子と接続されている。
（ドライバＩＣの全体構成）
図７は、図５中のドライバＩＣ１００の詳細な構成を示すブロック図である。
このドライバＩＣ１００は、カスケード接続された複数のＦＦから成るシフトレジスタ１０１を有している。シフトレジスタ１０１は、クロック信号ＣＬＫに同期してビットデータＤＡＴＡＩ３〜ＤＡＴＡＩ０を取り込んでシフトする回路であり、この出力側に、セレクタ１０２、ラッチ回路１０３及びメモリ回路１０４が接続されている。セレクタ１０２は、シフトレジスタ１０１の出力を選択してビットデータＤＡＴＡＯ３〜ＤＡＴＡＯ０を出力する回路である。ラッチ回路１０３は、ラッチ信号ＬＯＡＤによりシフトレジスタ１０１の出力をラッチする回路である。
メモリ回路１０４は、各ＬＥＤの光量ばらつき補正のための補正データ（ドット補正データ）やＬＥＤアレイチップ毎の光量補正データ（チップ補正データ）あるいはドライバＩＣ毎の固有データをそれぞれ格納する回路であり、この出力側に、マルチプレクサ１０５が接続されている。マルチプレクサ１０５は、メモリ回路１０４から出力されているドット補正データにおいて、隣接したＬＥＤドットのうち、奇数番目ドットの補正データと偶数番目ドット補正データとを切り替える回路であり、この出力側に、ＬＥＤを駆動するための複数個（例えば、９６個）の駆動回路１１０−１〜１１０−９６が接続されている。各駆動回路１１０−１〜１１０−９６は、制御電圧Ｖが印加され、オン／オフ制御信号Ｓによりオン状態になると、ラッチ回路１０３の出力ビットデータＥ及びマルチプレクサ１０５の出力補正データＱ３〜Ｑ０を入力し、ＬＥＤを点灯するための出力信号ＤＯを出力する回路である。
ドライバＩＣ１００には、制御回路１３０及び制御電圧発生回路１３１が設けられている。制御回路１３０は、電源電圧ＶＤＤ、印刷駆動ＳＴＢ、同期信号ＨＳＹＮＣ、及びラッチ信号ＬＯＡＤを入力し、印刷駆動信号ＳＴＢ及びラッチ信号ＬＯＡＤに基づきオン／オフ制御信号Ｓを生成して駆動回路１１０−１〜１１０−９６へ供給する機能と、補正データをメモリ回路１０４に対して書き込みする時の書き込み指令信号を発生する機能と、マルチプレクサ１０５に対し奇数ドットデータと偶数ドットデータとのデータ切り替え指令信号を発生する機能等とを有している。制御電圧発生回路１３１は、基準電圧ＶＲＥＦに基づき、ＬＥＤ駆動のための制御電圧Ｖを発生する回路である。
このドライバＩＣ１００では、クロック信号ＣＬＫにより、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・がシフトレジスタ１０１中を順次転送される。次に、ラッチ信号ＬＯＡＤにより、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・がラッチ回路１０３にラッチされる。続いて、ビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・及び補正データＱ３〜Ｑ０と印刷駆動信号ＳＴＢとによって、駆動回路１１０−１〜１１０−９６からドットデータＤＯ１〜ＤＯ９６に対応する駆動電流が出力され、ＨレベルのドットデータＤＯ１，・・・に対応するＬＥＤが点灯される。
（ＬＥＤ駆動回路）
図８は、図７中のＬＥＤの駆動回路１１０（＝１１０−１〜１１０−９６）を示す回路図である。
素子駆動回路１１０は、ラッチ回路１０３からのビットデータＥと制御回路１３０からのオン／オフ制御信号Ｓとの否定論理和（以下「ＮＯＲ」という。）を求めるＮＯＲ回路１１１を有している。ＮＯＲ回路１１１の出力側には、４個の否定論理積回路（以下「ＮＡＮＤ回路」という。）１１２〜１１５の入力側と、インバータを構成するＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）１１６及びＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）１１７の各ゲートとが接続されている。各ＮＡＮＤ回路１１２〜１１５は、ＮＯＲ回路１１１の出力データと、マルチプレクサ１０５からの補正データとの否定論理和を求める回路である。ＮＯＲ回路１１１及びＮＡＮＤ回路１１２〜１１５において、各電源端子は図示しない電源電圧ＶＤＤの端子と接続され、各グランド端子は制御電圧Ｖの端子と接続されて制御電圧Ｖｃｏｎｔに保持されている。インバータを構成するＰＭＯＳ１１６及びＮＭＯＳ１１７は、電源電圧ＶＤＤの端子と制御電圧Ｖの端子との間に直列に接続され、ＮＯＲ回路１１１の出力信号を反転して出力するトランジスタである。
各ＮＡＮＤ回路１１２〜１１５の出力側には、各ＰＭＯＳ１１８〜１２１のゲートが接続され、更に、ＰＭＯＳ１１６及びＮＭＯＳ１１７のドレインにも、ＰＭＯＳ１２２のゲートが接続されている。各ＰＭＯＳ１１８〜１１２のソースは、電源電圧ＶＤＤの端子に共通に接続され、ドレインは、ドットデータＤＯ用の駆動電流出力端子に共通に接続されている。この駆動電流出力端子は、後述する薄膜配線等によりＬＥＤのアノードと接続されている。
後述するように電源電圧ＶＤＤと電圧Ｖｃｏｎｔとの電位差は、ＰＭＯＳ１１８〜１２２がオンする時のゲート・ソース間電圧に略等しく、この電圧を変化させることでＰＭＯＳ１１８〜１２２のドレイン電流を調整することが可能となる。図７の制御電圧発生回路１３１は、基準電圧Ｖｒｅｆを受けて、ＰＭＯＳ１１８〜１２２等のドレイン電流が所定値となるように制御電圧Ｖｃｏｎｔを制御するために設けられている。
次に、この駆動回路１１０の機能を説明する。
印刷データであるラッチ回路１０３からのビットデータＥがオン（即ち、低レベル（以下「Ｌレベル」という。）であり、制御回路１３０からのオン／オフ制御信号ＳがＬレベルとなって駆動オンを指令している時、ＮＯＲ回路１１１の出力はＨレベルとなる。この時、マルチプレクサ１０５からの補正データＱ３〜ＱＯに従い、ＮＡＮＤ回路１１２〜１１５の出力信号と、ＰＭＯＳ１１６及びＮＭＯＳ１１７により構成されるインバータの出力とは、電源電圧ＶＤＤレベルあるいは制御電圧Ｖｃｏｎｔレベルとなる。
ＰＭＯＳ１２２は、ＬＥＤに主たる駆動電流を供給する主駆動トランジスタであり、ＰＭＯＳ１１８〜１２１は、ＬＥＤの駆動電流をドット毎に調整して光量補正するための補助駆動トランジスタである。主駆動トランジスタのＰＭＯＳ１２２は、印刷データに従って駆動される。補助駆動トランジスタのＰＭＯＳ１１８〜１２１は、ＮＯＲ回路１１１の出力がＨレベルである時に、マルチプレクサ１０５からの補助データＱ３〜Ｑ０に従って選択的に駆動される。補助データＱ３〜Ｑ０は、ＬＥＤの各ドットの発光ばらつきを補正するためのデータであり、図７中のメモリ回路１０４に格納されていて、マルチプレクサ１０５により選択されて供給される。
つまり、主駆動トランジスタであるＰＭＯＳ１２２と共に、補正データに従って補助駆動トランジスタであるＰＭＯＳ１１８〜１２１が選択的に駆動され、主駆動トランジスタであるＰＭＯＳ１２２のドレイン電流に、選択された補助駆動トランジスタであるＰＭＯＳ１１８〜１２１の各ドレイン電流が加算された駆動電流が、ドットデータＤＯ用の駆動電流出力端子から出力されてＬＥＤに供給される。
ＰＭＯＳ１１８〜１２１が駆動されている時、ＮＡＮＤ回路１１２〜１１５の出力はＬレベル（即ち、略制御電圧Ｖｃｏｎｔに等しいレベル）にあるので、ＰＭＯＳ１１８〜１２１のゲート電位は、略制御電圧Ｖｃｏｎｔに等しくなる。この時、ＰＭＯＳ２０５はオフ状態にあり、ＮＭＯＳ１１７はオン状態にあって、ＰＭＯＳ１２２のゲート電位も又略制御電圧Ｖｃｏｎｔに等しくなる。そのため、ＰＭＯＳ１１８〜１２２のドレイン電流値を、制御電圧Ｖｃｏｎｔにより一括して調整することができる。この時、ＮＡＮＤ回路１１２〜１１５は電源電圧ＶＤＤと制御電圧Ｖｃｏｎｔを、それぞれ電源、グランド電位として動作しているので、その入力信号の電位も電源電圧ＶＤＤと制御電圧Ｖｃｏｎｔに即したものであって良く、Ｌレベルは必ずしも０Ｖであることを必要としない。
（駆動トランジスタの構成）
図１（ａ）、（ｂ）は、本発明の実施例１における図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２を示す構成図であり、同図（ａ）は平面図、及び、同図（ｂ）は同図（ａ）中のＡ１−Ａ２線断面図である。
図１（ａ）中のＸ軸は、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１、１００−２，・・・の配列方向に等しい。Ｙ軸はＸ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。又、図１（ａ）では、駆動トランジスタであるＰＭＯＳ１１８〜１２２と、ドットデータＤＯ用の駆動電流出力端子とが示されている。
破線で示されるトランジスタ領域１２５には、第２のＭＯＳトランジスタとしての４個のＰＭＯＳ１１８〜１２１と、並列接続された第１のＭＯＳトランジスタとしての４個のＰＭＯＳ１２２−１〜１２２−４から成る１個のＰＭＯＳ１２２とが形成されている。各ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−４におけるゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇと、これらのゲートを接続する配線部とは、例えば、Ｎ型不純物を含むシリコン基材１２６上において、ポリシリコンにより形成されている。なお、各ゲート間の接続方法はこれに限定されず、例えば、ポリシリコンからなるゲート同士をメタル配線を用いて接続しても良い。シリコン基材１２６内において、各ゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇの両側には、これらのゲートをマスクにして注入されたＰ型不純物イオンを含むＰ型ソース領域（Ｓ）及びＰ型ドレイン領域（Ｄ）から成るソース及びドレインが形成され、ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−４が構成されている。
なお、図１では、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域、ドレイン領域とのコンタクト部、及びパッシベーション保護膜等が省略されているが、図１（ａ）におけるソース領域Ｓ、及びドレイン領域Ｄのそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子と、ドレイン領域ＤはドットデータＤＯ用の駆動電流出力端子とそれぞれ接続されている。
又、各ゲート１１８Ｇ，１１９Ｇ，・・・のゲート長Ｌは同一であるが、ゲート１１８Ｇのゲート幅Ｗ０、ゲート１１９ＧのゲートＷ１、ゲート１２０Ｇのゲート幅Ｗ２、及びゲート１２１Ｇのゲート幅Ｗ３は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ
（ＬＥＤプリントヘッド基板ユニット）
図９（ａ）〜（ｃ）は、図３中のＬＥＤプリントヘッド基板ユニットを示す構成図であり、同図（ａ）は平面図、同図（ｂ）はその平面図の一部の拡大図、及び、同図（ｃ）は同図（ｂ）に対比するように描かれた断面図である。
図９（ａ）において、プリント基板１３ｂの平面（即ち、上面）上には、複数個（例えば、２６個）のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）がそのプリント基板１３ｂの長辺方向であるＸ軸に沿って配列されると共に、これらのドライバＩＣ１００に隣接して、複数個（例えば、２６個）のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）がＸ軸に沿って配列されている。更に、プリント基板１３ｂの上面上に、ＬＥＤプリントヘッド基板ユニットを制御する制御信号端子や電源端子、及びグランド端子等を含んだコネクタ２２０が搭載されている。
図９（ｂ）において、プリント基板１３ｂの上面上には、ドライバＩＣ２００−１，２００−２，２００−３，・・・に隣接して、端子パッド列１０１が形成され、この端子パッド列１０１における所要箇所間が配線２２１により接続されている。
図９（ｃ）において、プリント基板１３ｂの端子パッド列１０１と各ドライバＩＣ１００−１，・・・の制御端子パッドとが、ボンディングワイヤ２２２により接続され、各ドライバＩＣ１００−１，・・・の駆動端子パッドと各ＬＥＤアレイ２００−１，・・・の図示しないアノードパッドとが、ボンディングワイヤ２２３により接続され、各ＬＥＤアレイ２００−１，・・・の図示しないカソードパッドとプリント基板１３ｂ上の電極パッドとが、ボンディングワイヤ２２４により接続されている。
（駆動トランジスタに応力が加わった場合の特性変化）
図１０（ａ）、（ｂ）は、図１、図８及び図９における駆動トランジスタであるＰＭＯＳ１１８〜１２２に応力が加わった場合の特性変化（ドレイン電流の変動）を説明するための図であり、同図（ａ）は、シリコンウェハ上にドライバＩＣ１００を形成する時のドライバＩＣ１００の配列方向を示す図、及び同図（ｂ）は、その関係式及びその数値を示す図である。
図１０（ａ）において、シリコンウェハ２３０上に、１個のドライバＩＣ１００が図示されている。ドライバＩＣ１００は、Ｘ軸方向が長辺方向であり、これに直交するＹ軸方向が短辺方向である。下記の式（１）、式（２）、及び図１１（ｂ）は、参考文献１に記載されている関係式及びその数値である。
Figure 0004847995





参考文献１；池田他“チップスタック形マルチチップ実装におけるＭＯＳＦＥＴの移動度の変動について”電子情報通信学会論文誌Ｃ、Ｖｏｌ．Ｊ８８−Ｃ、Ｎｏ．１１、ｐｐｌ−８（１１−２００５）
ここで、式（１）、式（２）における
Figure 0004847995
等は、図１１（ｂ）に記載されるピェゾ抵抗係数、σ１１，σ２２は図１１（ａ）におけるＹ軸方向、Ｘ軸方向への応力であって、圧縮力の場合には応力σは負の値をとる。又、ＩＤはＰＭＯＳのドレイン電流、式（１）に示される［ΔＩＤ／ＩＤ］０はチャネルに流れるドレイン電流がＹ軸方向と平行な場合の電流変化率、式（２）に示される［△ＩＤ／ＩＤ］９０はチャネルに流れる電流がＸ軸方向と平行な場合の電流変化率である。
そこで、［△ＩＤ／ＩＤ］９０，［ΔＩＤ／ＩＤ］０をあらためて［ΔＩＤ／ＩＤ］Ｘ，［ΔＩＤ／ＩＤ］Ｙと記号し、σ１１，σ２２をσＹ，σＸと記号して図１１（ｂ）の数値を代入して整理すると、次式（３）、（４）を得る。
Figure 0004847995





一般に、物体が引張力又は圧縮力を受けると、力の方向には伸び又は縮むが、それと直交する方向には逆に縮み又は伸びる。ここで、例えば、直径ｄ、長さＬの丸棒を考え、その軸方向に力Ｐで引張ったとしよう。この時、丸棒は力の方向に△Ｌだけ伸びるが、その断面方向には最初の直径ｄよりも縮んで直径ｄ’となる。力の方向へのひずみεは、
ε＝△Ｌ／Ｌ
であるが、力と直交する方向のひずみε’は、
ε’＝（ｄ−ｄ’）／ｄ
である。力の方向のひずみεと、力と直交する方向のひずみε’との比は、物質により定まる定数であって、ポアソソン比νと呼ばれ、
Figure 0004847995
で表される。εとε’とは、いずれか一方が伸びると他方は縮むことになるので、εとε’の比はマイナスの値となり、材料力学的な考察から、ポアソン比νの数値は絶対値で０．５以下となることが知られている。ここで、σとεの間には、
σ＝Ｅε
の関係があり、Ｅはヤング率とよばれ、図１１（ａ）のＸ軸方向、Ｙ軸方向について、
Ｅ≒１７０［ＧＰａ］
であることが知られている。
今、シリコンのポアソン比を０．０６６として応力の符号も考慮すると、次式（５）が得られる。
Figure 0004847995
これを式（３）、（４）に代入して整理することで、次式（６）、（７）を得る。
Figure 0004847995





なお、シリコン材料のポアソン比の値として０．２８とする実験値も知られているが、この場合でも以下の議論の結果には大差がない。
式（６）、（７）として記された［△ＩＤ／ＩＤ］Ｘ，［ΔＩＤ／ＩＤ］Ｙの両式に現れる符号の違い、圧縮時には応力σが負の値となることに注意すると、Ｘ軸方向へ圧縮力を加えた場合に、ＰＭＯＳのチャネルをＸ軸方向となるように配置する場合には、［△ＩＤ／ＩＤ］Ｘの値はプラスとなってドレイン電流が増加するのに対して、ＰＭＯＳのチャネルをＹ軸方向となるように配置する場合には、［ΔＩＤ／ＩＤ］Ｙの値はマイナスとなってドレイン電流が減少することが判る。又、式（６）、（７）の比を計算すると、次式（８）が得られ、ＰＭＯＳのチャネルをＸ軸方向とする場合と比べＹ軸方向に配置することで、ドレイン電流の変化率は約０．９３倍、即ち７％小さくできることが判る。
Figure 0004847995




そこで、本実施例１の図１、図８、図９に示すＬＥＤプリントヘッド１３では、ドライバＩＣ１００（＝１００−１〜１００−２６）において、図１（ａ）に示すように、各ドットデータＤＯ用の駆動電流出力端子にそれぞれ接続される駆動トランジスタであるＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇを、ＬＥＤアレイ２００（＝２００−１〜２００−２６）の配列方向と等しいＸ軸方向に配置している。そのため、印刷データであるビットデータが、ＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇに印加され、そのビットデータのＬレベルによりＰＭＯＳ１１８〜１２２がオン状態になると、Ｘ軸方向と直交するＹ軸方向に配列されたソース・ドレイン間に、ドレイン電流がＹ軸方向に流れ、ドットデータＤＯ用の駆動電流出力端子から駆動電流が出力されてＬＥＤが駆動される。
ＬＥＤプリントヘッド１３は、図９に示すように、それを構成する複数個のチップ状のドライバＩＣ１００（＝１００−１〜１００−２６）及びチップ状のＬＥＤアレイ２００（＝２００−１〜２００−２６）とプリント基板１３ｂとを、熱硬化樹脂を用いて高温雰囲気中で固着して製造される。そのため、前記キュア条件に近い温度においては固着時の自然状態となって応力ゼロとなるものの、室温環境に戻した後にはプリント基板１３ｂの側がＸ軸方向により大きく収縮する結果、各ドライバＩＣ１００にはその配列方向であるＸ軸方向に収縮応力が働く。収縮応力はチップ状の各ドライバＩＣ１００毎に作用し、特に、チップ両端部に比べて中心付近に最大応力が作用するため、チップ両端部に比べて中心付近においてドレイン電流の変動（即ち、増加）が大きくなる。
そこで、本実施例１では、この対策として、ＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４ＧをＸ軸方向に並列に配置してチャネルがＹ軸方向となるように配置し、ドレイン電流をＹ軸方向に流すことにより、ドレイン電流を減少させている。これにより、各ドライバＩＣ１００においてチップ両端部と中央付近との間において生じるドレイン電流（即ち、駆動電流）のばらつきを抑制し、印刷濃度むらをなくしている。
（ＬＥＤプリントヘッドの測定結果）
図１１−１（ａ）〜（ｄ）及び図１１−２（ａ）〜（ｄ）は、従来の構成である比較例と本実施例１のＬＥＤプリントヘッドにおける測定結果を示す図であり、図１１−１（ａ）〜（ｄ）は、比較例のＬＥＤプリントヘッドにおいてドット毎の駆動電流を周囲温度を変えて測定した結果を模式的に示す図、図１１−２（ａ）〜（ｄ）は、本実施例１における図９及び図１０の構成を備えるＬＥＤプリントヘッド１３においてドット毎の駆動電流を周囲温度を変えて測定した結果を模式的に示す図である。
図１１−１（ａ）は、比較例のＬＥＤプリントヘッドのブロック図である。この比較例では、例えば、図１において、駆動トランジスタであるＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇが、ＬＥＤアレイ２００（＝２００−１〜２００−２６）の配列方向（Ｘ軸方向）に対して直交するＹ軸方向に配置されている。これに対し、図１１−２（ａ）は、本実施例１の図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図である。
図１１−１（ｂ）及び図１１−２（ｂ）は、ＬＥＤプリントヘッドの雰囲気温度を１００℃とする高温状態での各駆動電流値を示すグラフである。同様に、図１１−１（ｃ）及び図１１−２（ｃ）は、ＬＥＤプリントヘッドの雰囲気温度を２５℃とする室温状態での各駆動電流値を示すグラフ、図１１−１（ｄ）及び図１１−２（ｄ）は、ＬＥＤプリントヘッドの雰囲気温度を−２０℃とする低温状態での各駆動電流値を示すグラフである。
なお、図１１−１（ｂ）〜（ｄ）及び図１１−２は、図１１−１（ａ）及び図１１−２（ａ）のブロック図と対比するように描かれており、チップ状の各ドライバＩＣ１００の境目を破線を付して表示している。
比較例の図１１−１（ｂ）、実施例１の図１１−２（ｂ）においては、僅かな電流ばらつきを生じているものの、各駆動トランジスタの駆動出力が一様で、略平坦な駆動出力特性を示しているのに対し、比較例の図１１−１（ｃ）、実施例１の図１１−２（ｃ）においては、非常に僅かながら波打った特性グラフが現れ出している。比較例の図１１−１（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく上昇して、突形状を成した特性を示している。これに対し、実施例１の図１１−２（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。
比較例の図１１−１と実施例１の図１１−２とを比較して明らかなように、比較例による低温雰囲気中での駆動電流分布は、ドライバＩＣ端部と比べて中心部のそれが大きい凸形状であったのに対して、実施例１においてはドライバＩＣ端部と比べて中心部のそれが小さい凹形状であって、ドライバＩＣ端部とドライバＩＣ中心部との駆動電流の差が小さくなっていて、各ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となっており、前述した図１０での試算結果をよく反映したものとなっている。
（実施例１の効果）
温度変化によってドライバＩＣ１００における駆動電流にばらつきが生じると、ドライバＩＣ１００により駆動されるＬＥＤの光量むらを生じ、それを用いる画像形成装置の印刷結果に濃度むらとなって現れ、印刷品位を著しく低下させることとなって好ましくない。それに加えて、ＬＥＤプリントヘッド１３においては、各ＬＥＤの製造ばらつきに起因して発光効率がばらつくため、これをＬＥＤプリントヘッド１３の製造段階で補正するための光量補正機能を備えるのが通例である。
ところが、前述したような温度による収縮応力は温度によって変動し、ＬＥＤプリントヘッド１３が比較的高温の環境にある場合には軽減されるものの、温度低下すると著しく増大してしまう。この結果、比較例のＬＥＤプリントヘッドにおいては、光量補正を行ったのと等しい温度においては光量むらを生じないものの、特に低温雰囲気中においては駆動電流の分布がドライバＩＣ端部と比べて中心部のそれが大きい凸形状となるのを反映して、ドライバＩＣ端部付近の印刷濃度が濃くなってしまい、前述した光量補正機能を備えるＬＥＤプリントヘッドをもってしても印刷濃度むらをなくすことが困難であった。
そこで、本実施例１の駆動回路１１０及びＬＥＤプリントヘッド１３によれば、駆動トランジスタであるＰＭＯＳ１１８〜１２２のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４ＧをＸ軸方向に並列に配置してチャネルがＹ軸方向となるように配置し、ドレイン電流をＹ軸方向に流す構成にしている。そのため、低温雰囲気中であってもドライバＩＣ端部と比べて中心部のそれが僅かに小さい凹形状であって、ドライバＩＣ端部とドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなって、ドライバＩＣ内での駆動電流のばらつきが改善された特性を得ることができる。
しかも、本実施例１の画像形成装置１では、前記ＬＥＤプリントヘッド１３を用いているので、印刷濃度のむらを解消できて印刷品位を向上できる。従って、スペース効率及び光取り出し効率に優れた高品位の画像形成装置（プリンタ、コピー機等）を提供することができる。即ち、前記ＬＥＤプリントヘッド１３を用いることにより、上記説明したフルカラーの画像形成装置１に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置１において一層大きな効果が得られる。
本発明の実施例２は、実施例１を示す図１の駆動トランジスタに代えて、これとは構成の異なる図１２の駆動トランジスタを設けている。その他の構成は実施例１と同様であるので、以下、実施例１とは構成の異なる駆動トランジスタのみを説明する。
（駆動トランジスタの構成）
図１２は、図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２の平面図を示す本発明の実施例２の構成図であり、実施例１の駆動トランジスタの平面図を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。
本実施例３の図１２中のＸ軸は、実施例１の図１と同様に、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１、１００−２，・・・の配列方向に等しい。Ｙ軸はＸ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。図１３では、実施例１の図１（ａ）と同様に、駆動トランジスタであるＰＭＯＳ１１８〜１２２と、ドットデータＤＯ用の駆動電流出力端子とが示されている。
破線で示される２つのトランジスタ領域１２５−１，１２５−２には、補助駆動トランジスタである第２のＭＯＳトランジスタとしての４個のＰＭＯＳ１１８〜１２１と、主駆動トランジスタである並列接続された第１のＭＯＳトランジスタとしての５個のＰＭＯＳ１２２−１〜１２２−５から成る１個のＰＭＯＳ１２２とが形成されている。各ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−５におけるゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−５Ｇと、これらのゲートを接続する配線部とは、例えば、実施例１の図１（ｂ）に示されるように、Ｎ型不純物を含むシリコン基材１２６上において、ポリシリコンにより形成されている。配線部の形成材料は、ポリシリコンに限定されず、メタル等の他の形成材料を用いても良い。シリコン基材１２６内において、各ゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−５Ｇの両側には、これらのゲートをマスクにして注入されたＰ型不純物イオンを含むＰ型ソース領域（Ｓ）及びＰ型ドレイン領域（Ｄ）から成るソース及びドレインが形成され、ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−５が構成されている。
本実施例２では、実施例１と同様の平面形状の４個のゲート１１８Ｇ，１１９Ｇ，１２０Ｇ，１２１Ｇと、実施例１とは異なる平面形状の５個のゲート１２２−１Ｇ〜１２２−５Ｇとを有している。５個のゲート１２２−１Ｇ〜１２２−５Ｇの内、４個のゲート１２２−１Ｇ〜１２２−４Ｇは、実施例１のものとはゲート幅が異なるが、実施例１と同様にＸ軸方向に対して所定間隔にて平行に延設されて第１のゲート部を構成している。残る１個のゲート１２２−５Ｇは、ＬＥＤアレイ２００の配列方向とは異なる向き（例えば、ゲート１２２−４Ｇに対して略直交するＹ軸方向）に、ゲート１２２−４Ｇの一端から延設されて第２のゲート部を構成している。第１のゲート部を構成するゲート１２２−４Ｇと、第２のゲート部を構成するゲート１２２−５Ｇとは、同じ半導体層に形成された一体化ゲート部を構成し、この一体化ゲート部が略Ｌ字状の形状をしている。
なお、図１２では、実施例１の図１（ａ）と同様に、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域、ドレイン領域とのコンタクト部、及びパッシベーション保護膜等が省略されているが、実施例１と同様に、ソース領域Ｓ、及びドレイン領域Ｄのそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子と、ドレイン領域ＤはドットデータＤＯ用の駆動電流出力端子とそれぞれ接続されている。
又、実施例１と同様に、各ゲート１１８Ｇ，１１９Ｇ，・・・のゲート長Ｌは同一であるが、ゲート１１８Ｇのゲート幅Ｗ０、ゲート１１９ＧのゲートＷ１、ゲート１２０Ｇのゲート幅Ｗ２、及びゲート１２１Ｇのゲート幅Ｗ３は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ
以上のような駆動トランジスタを有する図７の駆動回路１１０を備えた図４のＬＥＤプリントヘッド１３は、実施例１と略同様の動作を行う。しかし、本実施例２のＬＥＤプリントヘッド１３では、実施例１のものと作用が異なるので、以下、本実施例２におけるＬＥＤプリントヘッド１３の測定結果を説明する。
（ＬＥＤプリントヘッドの測定結果）
図１３（ａ）〜（ｄ）は、本発明の実施例２のＬＥＤプリントヘッドにおいて低温雰囲気中（約２０℃）におけるドット毎の駆動電流の測定結果を模式的に示す図であり、実施例１を示す図１１−２（ａ）〜（ｄ）中の要素と共通の要素には共通の符号が付されている。
図１３（ａ）は、本実施例２の図１０（ａ）に対応するＬＥＤプリントヘッド１３のブロック図であり、複数個のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）と複数個のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）とが対向して配置されている。
図１３（ｂ）は、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１２におけるＰＭＯＳ１１８〜１２１，１２２（１２２−１〜１２２−５）の内、ゲート１２２−１Ｇ〜１２２−４Ｇによって構成されるＰＭＯＳ１２２−１〜１２２−４のドレイン電流成分の合計を示している。なお、図１３（ｂ），（ｃ），（ｄ）は、図１３（ａ）のブロック図と対比するように描かれており、各ドライバＩＣ１００の境目を破線を付して表示している。
図１３（ｂ）においては、各ドライバＩＣ１００（１００−１〜１００−２６）の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。
図１３（ｃ）も同様に、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１３におけるＰＭＯＳ１１８〜１２１，１２２（１２２−１〜１２２−５）の内、ゲート１２２−５Ｇによって構成されるＰＭＯＳ１２２−５のドレイン電流成分を示している。
図１３（ｃ）においては、各ドライバＩＣ２００の中心部付近での駆動電流が大きく、各ドライバＩＣ両端部での駆動電流が小さくなって、僅かながら凸形状を成した特性を示している。これは以下のように解釈することができる。
即ち、図１２を用いて説明したように、ＰＭＯＳ１１８〜１２１，１２２（１２２−１〜１２２−５）の内、ゲート１２２−１Ｇ〜１２２−４Ｇによって構成されるＰＭＯＳ１２２−１〜１２２−４においては、図１０に示したように、そのドレイン電流の流れる方向がＹ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と直交する方向にある。このため、図１１を用いて説明したように、その電流変化率は、式（７）で記述されるようにプラス係数を持ち、応力σｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。これは図１３（ｂ）のグラフと略等しい。
又、図１２におけるＰＭＯＳ１１８〜１２１，１２２（１２２−１〜１２２−５）の内、ゲート１２２−５Ｇによって構成されるＰＭＯＳ１２２−５においては、図１１に示したように、そのドレイン電流の流れる方向がＸ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂからうける熱応力の方向（Ｘ）と平行な方向にある。このため、図１０を用いて説明したように、その電流変化率は式（６）で記述されるようにマイナスの係数を持ち、応力σｘは圧縮力時にマイナスの値であることに注意すると、応力による電流の変化率はプラスの値となって低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや高い凸形状のものとなる。これは図１３（ｃ）のグラフと略等しい。
図１３（ｄ）は、前述したＰＭＯＳ１１８〜１２１，１２２（１２２−１〜１２２−５）の内、ゲート１２２−１Ｇ〜１２２−５Ｇからの駆動電流の総計を示しており、図１３（ｂ）、（ｃ）で示される各ドット電流を合算したしたものに対応している。
図１３（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示しており、図１３（ｄ）においては各ドライバＩＣ１００の中心部付近での駆動電流が僅かに大きく、各ドライバＩＣ両端部での駆動電流が僅かに小さく、僅かながら凸形状を成した特性を示しているため、前記両者を合算した図１３（ｄ）の特性においては、各ＫドライバＩＣ中心部と端部付近での電流値が略等しく、平坦な特性が得られる。
本実施例２の図１３と比較例の図１１−１とを比較して明らかなように、本実施例２の構成とすることで、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となって、本構成のＬＥＤを備えた画像形成装置１においては良好な印刷品位を得ることができる。
（実施例２の効果）
本実施例２における図７中の駆動回路１１０及びこれを用いた図４中のＬＥＤプリントヘッド１３によれば、低温雰囲気中であっても各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善することができる。従って、実施例１と略同様に、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置１を実現できる。
（実施例２の駆動トランジスタの変形例）
図１４は、実施例２における図１２の駆動トランジスタの構成の変形例を示す平面図であり、図１２中の要素と共通の要素には共通の符号が付されている。
図１４では、図１２と同様に、駆動トランジスタであるＰＭＯＳ１１８〜１２２と、ドットデータＤＯ用の駆動電流出力端子とが示されている。
破線で示される３つのトランジスタ領域１２５−１〜１２５−３には、補助駆動トランジスタである４個のＰＭＯＳ１１８〜１２１と、主駆動トランジスタである並列接続された３個のＰＭＯＳ１２２−１〜１２２−３及び並列接続された３個のＰＭＯＳ１２２−４〜１２２−６から成る１個のＰＭＯＳ１２２とが形成されている。各ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−６におけるゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−６Ｇと、これらのゲートを接続する配線部とは、例えば、実施例１の図１（ｂ）に示されるように、Ｎ型不純物を含むシリコン基材１２６上において、ポリシリコンにより形成されている。配線部の形成材料は、ポリシリコンに限定されず、メタル等の他の形成材料を用いても良い。シリコン基材１２６内において、各ゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−６Ｇの両側には、これらのゲートをマスクにして注入されたＰ型不純物イオンを含むＰ型ソース領域（Ｓ）及びＰ型ドレイン領域（Ｄ）から成るソース及びドレインが形成され、ＰＭＯＳ１１８〜１２１，１２２−１〜１２２−６が構成されている。
本変形例では、実施例２と同様の平面形状の４個のゲート１１８Ｇ，１１９Ｇ，１２０Ｇ，１２１Ｇと、実施例２とは異なる平面形状の６個のゲート１２２−１Ｇ〜１２２−６Ｇとを有している。６個のゲート１２２−１Ｇ〜１２２−６Ｇの内、４個のゲート１２２−１Ｇ〜１２２−４Ｇは、実施例２のものとはゲート幅が異なるが、実施例２と同様にＸ軸方向に対して所定間隔にて平行に延設されて第１のゲート部を構成している。残る２個のゲート１２２−５Ｇ，１２２−６Ｇは、ＬＥＤアレイ２００の配列方向とは異なる向き（例えば、ゲート１２２−４Ｇに対して略直交するＹ軸方向）に、ゲート１２２−４Ｇの両端から延設されて第２のゲート部を構成している。第１のゲート部を構成するゲート１２２−４Ｇと、第２のゲート部を構成するゲート１２２−５Ｇ，１２２−６Ｇとは、同じ半導体層に形成された一体化ゲート部を構成し、この一体化ゲート部が略Ｕ字状の形状をしている。
なお、図１４では、実施例２と同様に、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域、ドレイン領域とのコンタクト部、及びパッシベーション保護膜等が省略されているが、実施例２と同様に、ソース領域Ｓ、及びドレイン領域Ｄのそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子と、ドレイン領域ＤはドットデータＤＯ用の駆動電流出力端子とそれぞれ接続されている。
又、実施例２と同様に、各ゲート１１８Ｇ，１１９Ｇ，・・・のゲート長Ｌは同一であるが、ゲート１１８Ｇのゲート幅Ｗ０、ゲート１１９ＧのゲートＷ１、ゲート１２０Ｇのゲート幅Ｗ２、及びゲート１２１Ｇのゲート幅Ｗ３は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ
以上のような構成の駆動トランジスタは、実施例２と略同様の作用効果を奏する。
本発明の実施例３は、実施例１を示す図９の駆動トランジスタに代えて、これとは構成の異なる図１５の駆動トランジスタを設けている。その他の構成は実施例１と同様であるので、以下、実施例１とは構成の異なる駆動トランジスタのみを説明する。
（駆動トランジスタの構成）
図１５は、図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２の平面図を示す本発明の実施例３の構成図であり、実施例１の駆動トランジスタの平面図を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。
本実施例３の図１５中のＸ軸は、実施例１の図９と同様に、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１、１００−２，・・・の配列方向に等しい。Ｙ軸はＸ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。図１５では、実施例１の図９（ａ）と同様に、駆動トランジスタであるＰＭＯＳ１１８〜１２２と、ドットデータＤＯ用の駆動電流出力端子とが示されている。
破線で示される２つのトランジスタ領域１２５−１，１２５−２には、補助駆動トランジスタである４個のＰＭＯＳ１１８〜１２１と、主駆動トランジスタである２４個のＰＭＯＳから成る１個のＰＭＯＳ１２２とが形成されている。各ＰＭＯＳ１１８〜１２１，・・・におけるゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−８Ｇと、これらのゲートを接続する配線部とは、例えば、実施例１の図９（ｂ）に示されるように、Ｎ型不純物を含むシリコン基材１２６上において、ポリシリコンにより形成されている。配線部の形成材料は、ポリシリコンに限定されず、メタル等の他の形成材料を用いても良い。シリコン基材１２６内において、各ゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−８Ｇの両側には、これらのゲートをマスクにして注入されたＰ型不純物イオンを含むＰ型ソース領域（Ｓ）及びＰ型ドレイン領域（Ｄ）から成るソース及びドレインが形成され、ＰＭＯＳ１１８〜１２１，・・・が構成されている。
本実施例３では、実施例１と同様の平面形状の４個のゲート１１８Ｇ，１１９Ｇ，１２０Ｇ，１２１Ｇと、実施例１とは異なる平面形状の８個のゲート１２２−１Ｇ〜１２２−８Ｇとを有している。８個のゲート１２２−１Ｇ〜１２２−８Ｇの内、４個のゲート１２２−１Ｇ〜１２２−４Ｇは、実施例１のものと略同様のゲート幅を有し、実施例１と同様にＸ軸方向に対して所定間隔にて平行に延設されて第１のゲート部を構成している。残る４個のゲート１２２−５Ｇ〜１２２−８Ｇは、ＬＥＤアレイ２００の配列方向とは異なる向き（例えば、ゲート１２２−１Ｇ〜１２２−４Ｇに対して略直交するＹ軸方向）に対して所定間隔にて平行に延設されて第２のゲート部を構成している。第１のゲート部を構成するゲート１２２−１Ｇと、第２のゲート部を構成するゲート１２２−５Ｇ〜１２２−８Ｇとは、略櫛形状をしている。即ち、第１のゲート部を構成するゲート１２２−１Ｇ〜１２２−４Ｇと、第２のゲート部を構成するゲート１２２−５Ｇ〜１２２−８Ｇとは、同じ半導体層に形成された一体化ゲート部を構成している。この一体化ゲート部は、第１のゲート部と第２のゲート部とにより例えば「口」の字状に囲まれる閉領域を有している。又、この閉領域は、第１のゲート部、あるいは、第２のゲート部により分離された複数の領域（例えば、「田」、「日」、「目」の字状等）から形成されている。
なお、図１５では、実施例１の図９（ａ）と同様に、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域、ドレイン領域とのコンタクト部、及びパッシベーション保護膜等が省略されているが、実施例１と同様に、ソース領域Ｓ、及びドレイン領域Ｄのそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子と、ドレイン領域ＤはドットデータＤＯ用の駆動電流出力端子とそれぞれ接続されている。
又、実施例１と同様に、各ゲート１１８Ｇ，１１９Ｇ，・・・のゲート長Ｌは同一であるが、ゲート１１８Ｇのゲート幅Ｗ０、ゲート１１９ＧのゲートＷ１、ゲート１２０Ｇのゲート幅Ｗ２、及びゲート１２１Ｇのゲート幅Ｗ３は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ
以上のような駆動トランジスタを有する図８の駆動回路１１０を備えた図４のＬＥＤプリントヘッド１３は、実施例１と略同様の動作を行う。しかし、本実施例３のＬＥＤプリントヘッド１３では、実施例１のものと作用が異なるので、以下、本実施例３におけるＬＥＤプリントヘッド１３の測定結果を説明する。
（ＬＥＤプリントヘッドの測定結果）
図１６（ａ）〜（ｄ）は、本発明の実施例３のＬＥＤプリントヘッドにおいて低温雰囲気中（約−２０℃）におけるドット毎の駆動電流の測定結果を模式的に示す図であり、実施例１を示す図１１−２（ａ）〜（ｄ）中の要素と共通の要素には共通の符号が付されている。
図１６（ａ）は、本実施例３の図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図であり、複数個のドライバＩＣ１００（＝１００−１〜１００−２６）と複数個のＬＥＤアレイ２００（＝２００−１〜２００−２６）とが対向して配置されている。
図１６（ｂ）は、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１５におけるＰＭＯＳ１１８，１１９，・・・の内、ゲート１２２−１Ｇ〜１２２−４Ｇ等のようにＸ軸に平行にゲートが配置されたＰＭＯＳのドレイン電流成分の合計を示している、なお、図１６（ｂ）、（ｃ）、（ｄ）は、図１６（ａ）のブロック図と対比するように描かれており、各ドライバＩＣ１００（＝１００−１〜１００−２６）の境目を破線を付して表示している。
図１６（ｂ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。
図１６（ｃ）も同様に、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１６におけるＰＭＯＳのうち、ゲート１２２−５Ｇ〜１２２−８Ｇ等のＹ軸に平行にゲートが配置されたＰＭＯＳのドレイン電流成分を示している。
図１６（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく、各ドライバＩＣ両端部での駆動電流が小さくなって、僅かながら凸形状を成した特性を示している。これは以下のように解釈することができる。
即ち、図１０を用いて説明したように、図１５におけるＰＭＯＳの内、ゲート１２２−１Ｇ〜１２２−４Ｇ等によって構成されるＰＭＯＳにおいては、図１０に示したように、そのドレイン電流の流れる方向がＹ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と直交する方向にある。このため、図１０を用いて説明したように、その電流変化率は、式（７）で記述されるようにプラス係数を持ち、応力σｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。これは図１３（ｂ）のグラフと略等しい。
又、図１５におけるＰＭＯＳの内、ゲート１２２−５Ｇ〜１２２−８Ｇ等によって構成されるＰＭＯＳにおいては、図１０に示したように、そのドレイン電流の流れる方向がＸ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時に、プリント基板１３ｂから受ける熱応力の方向（Ｘ）と平行な方向にある。このため、図１０を用いて説明したように、その電流変化率は式（６）で記述されるようにマイナスの係数を持ち、応力σｘは圧縮力時にマイナスの値であることに注意すると、応力による電流の変化率はプラスの値となって低温雰囲気中でのドライバＩＣ１００のドット電流の分布は、ドライバＩＣ中心部のそれがやや高い凸形状のものとなる。これは図１３（ｃ）のグラフと略等しい。
図１６（ｄ）は、前述したＰＭＯＳの内、ゲート部１２２−１Ｇ〜１２２−８Ｇからの駆動電流の総計を示しており、図１６（ｂ）、（ｃ）で示される各ドット電流を合算したしたものに対応している。
図１６（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示しており、図１６（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに大きく、各ドライバＩＣ両端部での駆動電流が僅かに小さく、僅かながら凸形状を成した特性を示しているため、前記両者を合算した図１６（ｄ）の特性においては、ドライバＩＣ中心部と端部付近での電流値が略等しく、平坦な特性が得られることになる。
このように、実施例３の構成とすることで、各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が小さくなり、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となって、本構成をＬＥＤを備えた画像形成装置１においては濃度むらのない良好な印刷品位を得ることができる。
（実施例３の効果）の説明
本実施例３における図７中の駆動回路１１０及びこれを用いた図４中のＬＥＤプリントヘッド１３によれば、低温雰囲気中であっても各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善することができる。従って、実施例１と略同様に、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置１を実現できる。
本発明の実施例４は、実施例１を示す図９の駆動トランジスタと同様の構成の図１８の駆動トランジスタを設けている。その他の構成は実施例１と同様であるので、以下、実施例１と異なる構成みを説明する。
（駆動トランジスタの構成）
図１７は、図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２の平面図を示す本発明の実施例４の構成図であり、実施例１の駆動トランジスタの平面図を示す図１（ａ）中の要素と共通の要素には共通の符号が付されている。
本実施例４の図１７中のＸ軸は、実施例１の図１と同様に、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１，１００−２，・・・の配列方向に等しい。Ｙ軸はＸ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。図１７では、実施例１の図１（ａ）と同様に、駆動トランジスタであるＰＭＯＳ１１８〜１２２と、ドットデータＤＯ用の駆動電流出力端子とが示されている。
実施例１と同様に、破線で示されるトランジスタ領域１２５には、補助駆動トランジスタである４個のＰＭＯＳ１１８〜１２１と、主駆動トランジスタである４個のＰＭＯＳから成る１個のＰＭＯＳ１２２とが形成されている。
本実施例４では、実施例１と同様に、平面形状の４個のゲート１１８Ｇ〜１２１Ｇと、平面形状の４個のゲート１２２−１Ｇ〜１２２−４Ｇとを有しているが、これらのゲート部（＝１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇ）が、実施例１とは異なり、ＬＥＤアレイ２００（＝２００−１〜２００−２６）の配列方向（Ｘ軸方向）に対して所定角度θ（例えば、０＜θ＜９０°）傾斜した方向に延設されている。その他の構成は、実施例１と同様である。
以上のような駆動トランジスタを有する図８の駆動回路１１０を備えた図４のＬＥＤプリントヘッド１３は、実施例１と略同様の動作を行う。しかし、本実施例４のＬＥＤプリントヘッド１３では、実施例１のものと作用が異なるので、以下、本実施例４におけるＬＥＤプリントヘッド１３の測定結果を説明する。
（ＬＥＤプリントヘッドの測定結果）
図１８（ａ）〜（ｄ）は、本発明の実施例４のＬＥＤプリントヘッドにおいて低温雰囲気中（約−２０℃）におけるドット毎の駆動電流の測定結果を模式的に示す図であり、実施例１を示す図１１−２（ａ）〜（ｄ）中の要素と共通の要素には共通の符号が付されている。
図１８（ａ）は、本実施例４の図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図であり、複数個のドライバＩＣ１００（＝１００−１〜１００−２６）と複数個のＬＥＤアレイ２００（＝２００−１〜２００−２６）とが対向して配置されている。
図１８（ｂ）は、ＬＥＤプリントヘッド１３の各駆動電流値を示すグラフであって、各ドッドの補正状態を最小とした場合を示す。なお、図１８（ｂ）、（ｃ）、（ｄ）は、図１８（ａ）のブロック図と対比するように描かれており、各ドライバＩＣ１００（＝１００−１〜１００−２６）の境目を破線を付して表示している。
同様に、図１８（ｃ）は、ＬＥＤプリントヘッド１３の各駆動電流値を示すグラフであって、各ドットの補正状態を中心（標準）とした場合を示す。同様に、図１８（ｄ）は、ＬＥＤプリントヘッド１３の各駆動電流値を示すグラフであって、各ドットの補正状態を最大とした場合を示す。
図１８（ｂ）、（ｃ）、（ｄ）ともに僅かな電流ばらつきを生じているものの、各駆動トランジスタの駆動出力が一様で、略平坦な駆動出力特性を示している。これは以下のように解釈することができる。
即ち、図１０を用いて説明したように、図１７のゲート１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇによって構成されるＰＭＯＳ１１８〜１２１，１２２−１〜１２２−４においては、そのドレイン電流の流れる方向がＸ軸もしくはＹ軸に対して所定角度θ（例えば、０＜θ＜９０°）斜めに配置されており、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と角度を持った方向にある。
このため、例えば、ＰＭＯＳのチャネル方向がＹ軸方向とする時、ゲートの方向はＸ軸方向であって前記角度はθ＝０°であるが、この時、図１０を用いて説明したように、その電流変化率は式（７）で記述されるようにプラス係数をもち、応力σｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。
又、例えば、ＰＭＯＳのチャネル方向がＸ軸方向にある時、ゲートの方向はＹ軸方向であって前記角度はθ＝９０°であるが、図１０を用いて説明したように、その電流変化率の式は式（６）で記述されるようにマイナスの係数をもち、応力σｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布は、ドライバＩＣ中心部のそれがやや増加した凸形状のものとなる。
この結果、前述した角度をθ＝０°やθ＝９０°とは異なる中間の角度とすることで、電流変化率の式の係数が式（６）と式（７）の中間の値となって、応力の影響を実質的に低減された特性を得ることができる。
本実施例４における図１８の測定結果と比較例における図１１−１の測定結果とを比較して明らかなように、比較例による低温雰囲気中での駆動電流分布は、ドライバＩＣ端部と比べてドライバＩＣ中心部のそれが大きい凸形状であったのに対して、本実施例４においては、ドライバＩＣ端部とドライバＩＣ中心部との駆動電流の差が小さくなっていて、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となっており、前述した図１０での試算結果をよく反映したものとなっている。
それに加えて、図１７の構成においては、ＬＥＤを駆動するトランジスタのうち、主たる駆動電流を供給する主駆動トランジスタであるＰＭＯＳ１２２−１〜１２２−４と、ＬＥＤの光量補正のために設けられた補正トランジスタであるＰＭＯＳ１１８〜１２１とが共に、そのゲート部（＝１１８Ｇ〜１２１Ｇ，１２２−１Ｇ〜１２２−４Ｇ）の配置方向が、ドライバＩＣ１００の長辺方向と角度θ（０°＜θ＜９０°）で配置されており、前述したような熱応力の影響は各１１８〜１２１，１２２−１〜１２２−４共に同率の影響を受けることになり、又各１１８〜１２１，１２２−１〜１２２−４共にその影響は著しく低減されたものとなる。
この結果、ドライバＩＣ１００による光量補正の程度によらず、即ち、図８におけるＰＭＯＳ１１８〜１２１のオン、オフの状態が如何なるものであったとしても、熱応力による合計されたドレイン電流の変化率は小さく、実質的な影響がほとんど無視できる程度に軽減され得るのである。
このように、本実施例４における構成とすることで、ドライバＩＣ端部とドライバＩＣ中心部との駆動電流の差が小さくなって、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となり、本構成のＬＥＤを備えた画像形成装置１において印刷濃度むらのない良好な印刷品位を得ることができる。
（実施例４の効果）
本実施例４における図１７中の駆動回路１１０及びこれを用いた図４中のＬＥＤプリントヘッド１３によれば、低温雰囲気中であっても各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善することができる。従って、実施例１と略同様に、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置１を実現できる。
（その他の変形例）
本発明は、上記実施例１〜４に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。
（ａ） ＬＥＤを光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子（例えば、有機ＥＬ素子や発熱抵抗体等）への電圧印加制御を行う場合にも適用可能である。例えば、有機ＥＬ素子のアレイで構成される有機ＥＬヘッドを供えたプリンタや、発熱抵抗体の列で構成されるサーマルプリンタにおいて利用することができる。更に、表示素子（例えば、列状あるいはマトリクス状に配列された表示素子等）の駆動にも適用可能である。
（ｂ） 本発明は、又、２端子構造を備えたＬＥＤ等の被駆動素子に限らず、３端子構造を備えた発光サイリスタの他、第１と第２の２つのゲート端子を備えた４端子サイリスタＳＣＳ（Silicon Semiconductor Controlled Switch）を駆動する場合にも適用可能である。
（ｃ） 本発明の趣旨及び技術思想を考察して明らかなように、本発明は同一構成要素の連続的配置から成る被駆動素子列の駆動回路に限定されるものではなく、複数の駆動端子出力を備えたＩＣチップ等に広く応用することが可能なことは勿論である。
本発明の実施例１における図８中の駆動トランジスタを示す構成図である。 本発明の実施例１における画像形成装置を示す概略の構成図である。 図２中のＬＥＤプリントヘッドの構成を示す概略の断面図である。 図２のプリンタ制御回路の構成を示すブロック図である。 図４中のＬＥＤプリントヘッド１３を示す構成図である。 図５中のドライバＩＣ１００における構成を示す平面図である。 図５中のドライバＩＣ１００の詳細な構成を示すブロック図である。 図７中のＬＥＤの駆動回路を示す回路図である。 図３中のＬＥＤプリントヘッド基板ユニットを示す構成図である。 駆動トランジスタに応力が加わった場合の特性変化を説明するための図であ。 比較例のＬＥＤプリントヘッドにおける測定結果を示す図である。 本発明の実施例１のＬＥＤプリントヘッドにおける測定結果を示す図である。 図８中の駆動トランジスタの平面図を示す本発明の実施例２の構成図である。 本発明の実施例２のＬＥＤプリントヘッドにおいて低温雰囲気中におけるドット毎の駆動電流の測定結果を模式的に示す図である。 本発明の実施例２における図１２の駆動トランジスタの変形例を示す平面図である。 図８中の駆動トランジスタの平面図を示す本発明の実施例３の構成図である。 本発明の本実施例３のＬＥＤプリントヘッドにおいて低温雰囲気中におけるドット毎の駆動電流の測定結果を模式的に示す図である。 図８中の駆動トランジスタの平面図を示す本発明の実施例４の構成図である。 本発明の本実施例４のＬＥＤプリントヘッドにおいて低温雰囲気中におけるドット毎の駆動電流の測定結果を模式的に示す図である。
符号の説明
１ 画像形成装置
１３ ＬＥＤプリントヘッド
１３ｂ プリント基板
１３ｅ ロッドレンズアレイ
１００ ドライバＩＣ
１１０，１１０−１〜１１０−９６ 駆動回路
１１８〜１２２ ＰＭＯＳ
２００，２００−１〜２００−９６ ＬＥＤアレイ

Claims (7)

  1. チップの配列方向に沿って配置された被駆動素子に対して駆動電流を供給する主駆動トランジスタ及び前記駆動電流の調整を行う補助駆動トランジスタを有し、前記主駆動トランジスタ及び前記補助駆動トランジスタは、並列に接続されている駆動回路において、
    前記主駆動トランジスタは、並列に接続された複数の第１のＭＯＳトランジスタからなり、
    前記補助駆動トランジスタは、第２のＭＯＳトランジスタからなり、
    前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタは、前記チップの配列方向に略等しい向きに延設された第１のゲート部をそれぞれ有し、
    前記複数の第１のＭＯＳトランジスタにおける複数の前記第１のゲート部のうちの１つの第１のゲート部には、前記第１のゲート部と同じ半導体層に形成された一体化ゲート部を構成し、前記第１のゲート部と略直交する方向に延設された第２のゲート部を有し、
    前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタにおける各チャネルは、前記チップの配列方向に対して略直交する方向となるように配置され、前記複数の第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタにおける前記各チャネルを流れる前記駆動電流は、加算されて前記略直交する方向に流れる構成になっていることを特徴とする駆動回路。
  2. 前記一体化ゲート部は、略Ｌ字状であることを特徴とする請求項１記載の駆動回路。
  3. 前記一体化ゲート部は、略Ｕ字状であることを特徴とする請求項１記載の駆動回路。
  4. 前記一体化ゲート部は、略櫛形状であることを特徴とする請求項１記載の駆動回路。
  5. 請求項１〜４のいずれか１項に記載の駆動回路は、
    前記略直交する方向に対して傾斜した方向に配置されていることを特徴とする駆動回路。
  6. 基板と、
    前記基板上に形成された請求項１〜５のいずれか１項に記載の駆動回路と、
    複数の前記被駆動素子としての発光素子アレイと、
    前記発光素子アレイが発する光を集光するレンズアレイと、
    を備えたことを特徴とする光プリントヘッド。
  7. 請求項６記載の光プリントヘッドと、
    前記光プリントヘッドの発光方向に対向して設けられた感光体と、
    を有することを特徴とする画像形成装置。
JP2008268906A 2008-10-17 2008-10-17 駆動回路、光プリントヘッド及び画像形成装置 Active JP4847995B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008268906A JP4847995B2 (ja) 2008-10-17 2008-10-17 駆動回路、光プリントヘッド及び画像形成装置
EP20090171590 EP2178120A3 (en) 2008-10-17 2009-09-29 Driver circuit, optical print head, and image forming apparatus
CN200910207610.8A CN101722737B (zh) 2008-10-17 2009-10-16 驱动器电路、光学印刷头和图像形成装置
US12/588,481 US8390657B2 (en) 2008-10-17 2009-10-16 Driver circuit, optical print head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008268906A JP4847995B2 (ja) 2008-10-17 2008-10-17 駆動回路、光プリントヘッド及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2010094924A JP2010094924A (ja) 2010-04-30
JP4847995B2 true JP4847995B2 (ja) 2011-12-28

Family

ID=41508063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008268906A Active JP4847995B2 (ja) 2008-10-17 2008-10-17 駆動回路、光プリントヘッド及び画像形成装置

Country Status (4)

Country Link
US (1) US8390657B2 (ja)
EP (1) EP2178120A3 (ja)
JP (1) JP4847995B2 (ja)
CN (1) CN101722737B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796635B2 (ja) * 2009-01-22 2011-10-19 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置
JP4988893B2 (ja) * 2010-03-26 2012-08-01 株式会社沖データ 駆動回路、駆動装置及び画像形成装置
KR101784850B1 (ko) 2010-06-11 2017-11-06 가부시키가이샤 리코 화상 형성 장치에서 탈착 가능하게 설치되는 정보 저장 시스템, 탈착 장치 및 토너 용기
JP5585409B2 (ja) * 2010-11-17 2014-09-10 コニカミノルタ株式会社 画像形成システム
EP2722793B1 (en) * 2012-10-19 2015-04-01 Xeikon IP BV Linear LED array for digital printing apparatus
CN103279018B (zh) * 2013-06-17 2015-11-18 天津光电通信技术有限公司 办公设备用多硒鼓多转印打印***
JP6822269B2 (ja) * 2017-03-29 2021-01-27 コニカミノルタ株式会社 光書き込み装置及び画像形成装置
JP7410676B2 (ja) * 2019-09-10 2024-01-10 キヤノン株式会社 駆動装置および記録装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
JPH03206667A (ja) * 1990-01-09 1991-09-10 Seiko Instr Inc Ｍｏｓトランジスタ
JPH088306B2 (ja) * 1990-03-07 1996-01-29 株式会社東芝 半導体装置
JPH03257961A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置
US5012162A (en) * 1990-04-13 1991-04-30 Unisys Corporation Light emitting diode transmitter circuit with temperature compensation
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JP3434959B2 (ja) * 1996-02-29 2003-08-11 京セラ株式会社 ヘッド駆動用ｉｃ
JP3784177B2 (ja) * 1998-09-29 2006-06-07 株式会社沖データ ドライバｉｃ
US6274896B1 (en) * 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
TW447129B (en) * 2000-06-30 2001-07-21 United Microelectronics Corp Array type SOI transistor layout
JP2003101017A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置
US6713823B1 (en) * 2002-03-08 2004-03-30 Volterra Semiconductor Corporation Conductive routings in integrated circuits
JP2005153372A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp ラインヘッドおよびそれを用いた画像形成装置
JP4984316B2 (ja) * 2005-08-18 2012-07-25 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
JP4428345B2 (ja) * 2006-02-03 2010-03-10 セイコーエプソン株式会社 光ヘッドおよび画像形成装置
JP2007212912A (ja) * 2006-02-13 2007-08-23 Seiko Epson Corp 発光装置および電子機器
JP2007210266A (ja) * 2006-02-13 2007-08-23 Seiko Epson Corp 電気光学装置および電子機器
JP2007253451A (ja) * 2006-03-23 2007-10-04 Seiko Epson Corp ラインヘッドモジュール、及びこれを備えた電子機器
JP2007329295A (ja) * 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
JP4963898B2 (ja) 2006-08-11 2012-06-27 株式会社沖データ 駆動装置、ｌｅｄヘッド、及び画像形成装置
JP2008078469A (ja) * 2006-09-22 2008-04-03 Texas Instr Japan Ltd 電界効果トランジスタ
JP4796635B2 (ja) * 2009-01-22 2011-10-19 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置

Also Published As

Publication number Publication date
JP2010094924A (ja) 2010-04-30
EP2178120A3 (en) 2010-12-01
US8390657B2 (en) 2013-03-05
CN101722737B (zh) 2014-03-05
US20100097437A1 (en) 2010-04-22
EP2178120A2 (en) 2010-04-21
CN101722737A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4847995B2 (ja) 駆動回路、光プリントヘッド及び画像形成装置
JP4523016B2 (ja) 駆動回路、ｌｅｄヘッドおよび画像形成装置
JP4260176B2 (ja) レベルシフト回路、駆動装置、ｌｅｄヘッド及び画像形成装置
JP4682231B2 (ja) 光プリントヘッドおよび画像形成装置
JP5366511B2 (ja) 駆動回路、光プリントヘッド及び画像形成装置
JP4796635B2 (ja) 駆動回路、光プリントヘッド及び画像形成装置
US8471884B2 (en) Driving device, print head and image forming device
TWI301230B (en) Line head and image forming apparatus
JP5647532B2 (ja) 演算増幅器、駆動回路、駆動装置、および画像形成装置
US8723903B2 (en) Drive device, LED array, LED head, and image forming apparatus provided therewith
EP2381320B1 (en) Driver circuit, print head, and image forming apparatus
JP4681344B2 (ja) 駆動回路、プリントヘッド、及びそれを用いた画像形成装置
JP5572341B2 (ja) 光プリントヘッド及び画像形成装置
JP4857367B2 (ja) 駆動回路及び画像形成装置
TWI277338B (en) Line head and image forming apparatus
JP6468920B2 (ja) 発光駆動回路及び画像形成装置
JP5479290B2 (ja) 光プリントヘッド及び画像形成装置
JP5582733B2 (ja) 半導体装置及び画像形成装置
JP5489937B2 (ja) 駆動回路、光プリントヘッド、画像形成装置及び表示装置
JP5116832B2 (ja) 光プリントヘッドおよび画像形成装置
JP6457325B2 (ja) 発光素子駆動システム及び画像形成装置
JP2018034359A (ja) 駆動回路、発光素子ヘッド、及び画像形成装置
JP2007283599A (ja) 発光素子駆動装置及びそれを用いた画像形成装置
JP2014058051A (ja) 発光素子ユニット基板、これを含む露光装置及び画像形成装置
JP2024081201A (ja) 露光装置、ｌｅｄヘッド及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4847995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350